CN100565482C - 基于串行高级技术结构接口的半导体存储装置 - Google Patents

Abstract

本发明公开一种基于串行ATA总线的数据存储装置，包括数据存储单元，所数据存储单元由至少一半导体存储芯片构成，用于数据存储；一个与S-ATA定义的总线连接的S-ATA接口连接器，提供所述数据存储装置数据输入输出的端口，将数据发送到S-ATA定义的总线和从S-ATA总线接收数据；以及一个S-ATA存储控制器，提供数据存储单元与S-ATA接口连接器之间的数据连接，执行输入所述数据存储装置的操作指令，对数据存储单元进行数据操作。本发明数据存储装置的有益效果是：首先，由于本发明的数据存储装置的存储介质采用快闪存储模块，因而具有抗振性，具有体积小、能耗低、无噪音；读写速度快，且支持热插拔。

Description

基于串行高级技术结构接口的半导体存储装置

技术领域

本发明关于数据存储领域，特别涉及一种基于串行ATA接口的半导体存储装置。

背景技术

在计算机系统里，硬盘、CD或者VD驱动器、大容量可移动存储装置，CDRW驱动器等存储设备通常利用接口与计算机相连接，该接口主要用来定义数据的输入与输出的物理和逻辑上要求，随着硬盘信息存储能力的大幅度提高，硬盘所存储的信息容量越来越大，主机系统对于硬盘的接口的要求也越来越高。

当前在计算机系统里使用的最广泛的硬盘接口是集成磁盘电子接口，简称IDE接口(Integrated Drive Electronics)。IDE接口，更准确的称呼是ATA接口(Advanced Technology Attachment，高级技术结构)，因该接口是一种并行的接口方式，也称是并行ATA接口，该接口起始于1986年，在1988形成标准，该标准主要提供一种规范方法使磁盘附属到个人计算机的结构，近年来，为了满足处理单元对硬盘数据访问速度的提高，ATA接口技术的不断发展，已形成多种标准规范，如ATA/ATAPI，EIDE，ATA-2，高速ATA，ATA-3，Ultra ATA，Ultra DMA，ATA/ATAPI-4，ATA/ATAPI-5，ATA/ATAPI-6等。

并行ATA接口在当前桌上计算机以及便携式计算机内部的硬盘之间连接占据统治地位，是因为它的简单，低成本等因素，然而并行ATA接口有一系列的限制因素，使人疲惫于不断增加其性能。这些受限的因素包括：高针数，40针80芯电缆，且电缆长度短，不方便硬盘的接入及系统的散热的要求。这些以及并行的ATA接口的其他特性使该接口的数据传输速率在过去不能得到较快的发展，以致于并行ATA接口正接近于它的性能容量，不能满足计算机对数据传输速度的进一步增加需求。

基于这些因素，为满足下一代接口技术发展的需求，串行的ATA接口(Serial ATA)发展成为下一代ATA规范。S-ATA是并行ATA物理存储器接口的发展，该技术在软件上相对并行ATA有一个低得多的针脚数，仅需4支针脚，线缆更软，提供硬盘更长的接入线缆，方便硬盘接入主机系统，且支持热插拔。此外，S-ATA接口采用较低的针脚数也有益于主板包括芯片及其他集成的硅零部件在内的系统设计。

然而，随着计算机技术的快速发展，对信息处理的能力不断的提高，而计算机硬盘的发展只是不断提高存储容量，以及如前所述，提高硬盘接口的方式，以提高硬盘数据的存储速度，以适应主机对数据高速访问的需求，而对信息的存储的方法却始终没有改进，硬盘对数据读写的方式的是机械的，其不仅有速度慢、噪音大、抗震性差、能耗高等缺陷，硬盘存储器的这些缺点直接限制了计算机在众多领域的运用，特别是在震动环境中的应用，一旦硬盘出现故障，造成存储数据的永久性丢失，对计算机用户来讲，损失是无法挽回的。

由于硬盘对数据读取的方式是机械的，硬盘的体积通常较大，限制了一些要求微型化、便携式产品的开发，不利于移动存储的应用。

发明内容

由于现有机械硬盘不能在振动环境下安全稳定的进行数据的存储，本发明要解决的技术问题是提供一种能在振动环境下安全存储数据的半导体存储装置。

本发明要解决的另一技术问题是提供一种具有较高数据存储速度且便于移动存储要求的半导体存储装置。

为此，本发明解决技术问题的技术方案是提供一种半导体存储装置，包括：一数据存储单元，所述数据存储单元由至少一半导体存储芯片构成，用于数据存储；一个与S-ATA定义的总线连接的S-ATA接口连接器，提供所述半导体存储装置的数据输入输出的端口，将数据发送到S-ATA定义的总线和从S-ATA总线接收数据，所述S-ATA接口连接器包括一S-ATA接口插槽及接口控制器，所述8-ATA接口插槽提供所述半导体存储装置的数据输入/输出端口，所述接口控制器设有实现接口标准功能的固化软件，用于在S-ATA总线上进行设备的标识、列举、配置和登记所述半导体存储装置所需的S-ATA接口功能；以及一个S-ATA存储控制器，提供数据存储单元与S-ATA接口连接器之间的数据连接，执行输入所述半导体存储装置的操作指令，对数据存储单元进行数据操作，所述S-ATA存储控制器设有对所述数据存储单元中的文件进行管理和操作并符合相应操作系统规范的文件系统的固化软件，所述S-ATA存储控制器的固化软件通过S-ATA接口连接器获取主机底层操作系统发送的操作请求命令，所述S-ATA存储控制器的固化软件执行所述操作请求命令，对所述数据存储单元进行数据操作，并把数据操作的结果经所述主机底层操作系统返回给驱动程序，由驱动程序发送给主机操作系统。

相对于现有技术，本发明半导体存储装置的有益效果是：首先，由于本发明的数据存储装置的存储介质采用半导体存储介质，因而具有抗冲击性，可在加速度变化极大或高振动的环境下完全正常的工作；其次，对数据的读取过程中没有相对的机械运动，具有体积小、能耗低、无噪音；再次，所述数据存储装置采用S-ATA接口，读写速度快，总线速度可高达600MB/S的传输速率，且串行ATA支持热插拔，像USB和IEEE1394一样，在不关机的情况下就能完成数据存储装置接入或移除的工作。

附图说明

图1是本发明数据存储装置主要部件的连接原理框图；

图2是本发明数据存储装置主要部件的连接原理框图

图3是图1所示的数据存储装置与主机系统连接的原理和系统示意框图；

图4是本发明数据存储装置接入主机系统的初始化及数据操作流程图；

图5是对本发明数据存储装置数据操作的流程图；

图6是对本发明另一实施方式的数据存储装置主要部件的连接原理框图。

具体实施方式

请参阅图1，是按照本发明提供的半导体存储装置200原理框图，该半导体存储装置200包括一个数据存储单元230，所述数据存储单元230由至少一半导体存储芯片构成，用于数据存储；一个与S-ATA定义的总线连接的S-ATA接口连接器220，提供所述半导体存储装置200数据输入输出的端口，将数据发送到S-ATA定义的总线和从S-ATA总线接收数据；以及一个S-ATA存储控制器210，提供数据存储单元230与S-ATA接口连接器220之间的数据连接，执行输入所述半导体存储装置200的操作指令，对数据存储单元230进行数据操作。

请参阅图2，所述S-ATA接口连接器220包括一S-ATA接口插槽222及接口控制器224，所述S-ATA接口插槽222提供半导体存储装置200的数据输入/输出端口，所述接口控制器224设有实现接口标准功能的固化软件，从而支持遵从S-ATA标准的S-ATA功能，并在S-ATA总线上进行设备的标识、列举、配置和登记半导体存储装置200所需的S-ATA接口功能。

半导体存储装置200内起重要作用的功能部件是S-ATA存储控制单元210，S-ATA存储控制单元210对S-ATA接口连接器220和数据存储单元230提供连接的接口，通过在其内的S-ATA存储控制单元210上设置对数据存储单元230中的文件进行管理和操作，符合相应操作系统规范的文件系统的固化软件，对来自外部系统的命令和数据进行处理，执行对数据存储单元230的各种操作，包括数据读取、写入或擦除等。所述S-ATA存储控制单元210可以由一片集成电路芯片实现上述功能，也可由多片具有不同功能的集成电路芯片组成，实现上述功能。

一个优化的方式可将S-ATA接口连接器220的接口控制器224与存储控制单元210集成为一单一的芯片，通过对集成后的芯片设置控制数据存储单元230的数据存取和实现接口功能的固化软件，实现集成的单一芯片同时具有控制数据存储和接口的功能。

所述数据存储单元230是快闪存储器(Flash Memory)，这种快闪存储器是一种大容量的电子式存储芯片，其体积小、存储速度快，数据可随机或顺序读写，并可擦除，是非易失性存储介质，具有掉电保存数据的功能。本发明的半导体存储装置200的数据存储介质采用快闪存储器仅为一具体的实现方式，其它具有非机械特性的非易失性存储介质，均可为本发明所采用，如磁阻性随机存取存储器(MRAM)、DRAM、SDRAM、EPROM、EEPROM或SRAM等。

由于S-ATA接口标准有支持热插拔的功能，如同USB和IEEE1394一样，在主机不关机的情况下就能完成增加或移除数据存储装置的工作，并且不会对半导体存储装置200和其内的存储控制器210造成损坏，方便了用户对计算机系统存储容量的扩展及实现数据转存。

本发明提供的半导体存储装置200，其中S-ATA存储控制单元210与数据存储单元230插在同一块电路板进行电连接，而S-ATA接口连接器220与S-ATA存储控制单元210之间可通过电缆线240进行连接，电缆线240长度的变化可提供半导体存储装置200接入的方便。S-ATA接口连接器220与S-ATA存储控制单元210之间的另一种连接方式是，无需较长的电缆线240，而是将S-ATA接口连接器220直接设置在电路板上建立与S-ATA存储控制单元的紧密连结方式，并进行整体封装，可满足半导体存储装置200对移动存储的要求，以利用户移动存储的方便。

请参阅图3，是按照本发明实现的半导体存储装置200与主机系统100连接的原理和系统主要部件的示意方框图。主机系统100其内包括主机控制器110，该主机控制器110对经过S-ATA接口连接器120与主机系统100相连接的半导体存储装置200进行数据操作，使该半导体存储装置200成为该主机系统100的数据存储空间。所述主机系统100可以是台式电脑、笔记本电脑、服务器或专用机。

本发明实现的半导体存储装置200也可与其它的外部设备进行连接，实现数据的存储，所述外部设备可以但不限于是读卡器、通讯设备、数码相机、计算机外设或其他专用设备；

作为一个本发明提出的半导体存储装置200通过S-ATA接口插头220连接到主机系统100的S-ATA接口连接器120，建立半导体存储装置200与主机系统100之间的数据连接，在主机系统100中起主要作用的功能部件是主机控制器110，用来控制和管理所有在S-ATA总线上的S-ATA数据传送，及该主机系统100内以及与该主机系统100相连接的其它设备或部件的操作。

在半导体存储装置200接入主机系统100时，会产生一个标准的S-ATA列举的过程。在这个过程中，主机系统100对半导体存储装置200和半导体存储装置200的配置模式进行配置，虽有许多不同的配置可实现半导体存储装置200与主机系统100建立数据连接，本发明的半导体存储装置200与主机系统100之间接口采用S-ATA标准，按照S-ATA存储控制单元210内的固化软件的工作流程，与主机操作系统配合对数据存储装置进行初始化工作，并按照主机操作系统的要求，进行接口标准操作和接受半导体存储装置200的固化软件所设定的特殊操作请求对半导体存储装置200进行配制，如向主机操作系统发送对半导体存储装置200提示或向用户发送短暂的祝福，或其它信息。

请参阅图4，是本发明半导体存储装置200接入主机系统100的初始化及数据操作流程图。

用户将半导体存储装置200通过S-ATA接口连接器220接入到主机系统100对应的S-ATA接口连接器(步骤1)。主机系统100的对应的S-ATA接口连接器检测到有设备接入，即向接入的半导体存储装置200供电(步骤2)。

接着，主机系统100向半导体存储装置200发出问询指令，询问半导体存储装置200的描述符。半导体存储装置200根据问询指令，从S-ATA存储控制单元210中获取设备描述符。该设备描述符含有标志，表明半导体存储装置200允许一个或多个盘符。半导体存储装置200将该设备描述符返回给主机系统100(步骤3)。主机系统100接收到该描述符后，为半导体存储装置200分配逻辑地址(步骤4)。

接下来，主机系统100再次发出问询指令，询问配置、端点、接口描述符，半导体存储装置200根据该问询指令获得上述描述符返回给主机系统100(步骤5)。所述描述符包含支持最大逻辑单元(LUN)数的信息，即要求产生多少个盘符的标志。主机系统100对返回的描述符进行检验，检查描述符是否符合规范(步骤6)，如果不合规范则禁止配置该设备，返回到第一次问询描述符之前，再次进行询问(步骤7’)。

如果描述符符合规范，则主机向半导体存储装置200发出准许配置设备的指令(步骤7)，开始进行一系列半导体存储装置200配置操作：

主机发出问询指令，询问设备相关信息(步骤8)，该信息包括设备厂商名、产品名等；启动相应设备驱动程序，选择接口、端点(管道)，确定传输方式。半导体存储装置200应答该问询指令，返回上述信息(步骤9)。主机操作系统根据半导体存储装置200的要求，为半导体存储装置200分配一个或多个盘符(步骤10)。至此，主机对半导体存储装置200的识别、配置过程完毕。

接下来，主机系统100通过主机控制器110发送操作指令(步骤11)请求半导体存储装置200服务。主机控制器110将这些操作指令发送到S-ATA接口连接器120，这些操作指令由S-ATA存储控制单元210经S-ATA接口连接器220接收(步骤12)。于是，S-ATA存储控制单元210解释、执行该操作指令请求(步骤13)，将指令执行结果、系统信息、操作数据等返回给主机系统100(步骤14)。重复上述过程执行操作指令直到用户移除、关闭半导体存储装置200(步骤15)。

在接收到用户移除、关闭半导体存储装置200的信号后，主机系统100和半导体存储装置200完成所有操作任务，停止供电(步骤16)，此时半导体存储装置200与主机断开连接，整个流程结束。

当用户把数据存储装置从主机的S-ATA接口拔出时，主机操作系统自动检测到该装置已经从主机系统100上拔出，主机操作系统消除与所述半导体存储装置200对应的存储装置的装置符。

在上述流程中，主机系统100对半导体存储装置200的基本数据操作指令包括，读数据操作、写数据操作及擦除操作或格式化操作，具体的数据操作过程是由主机操作系统将数据操作指令发送给驱动程序(驱动程序设置在操作系统中)。驱动程序首先对该操作指令进行S-ATA打包，并把打包后的操作指令发送给底层操作系统，由底层操作系统将操作请求通过S-ATA接口发送给运行在半导体存储装置200内的S-ATA存储控制器中的固化软件，再由固化软件执行该操作指令，对数据存储单元230进行数据操作，并把数据操作的结果经底层操作系统返回给驱动程序，由驱动程序发送给主机操作系统。

对于不同类型的操作指令，半导体存储装置200的具体执行过程不同。为了更好理解主机系统100对半导体存储装置200的基本的数据操作指令，请参阅图5所示的基本数据操作指令的具体执行流程，一并参考图4详细描述如下：

半导体存储装置200接到主机系统100发送的操作命令后，解释该操作命令(步骤1)并根据操作命令的类型，选择不同的方式进行处理(步骤2)。

对于读数据操作指令(步骤3)，需要将数据存储单元230内指定地址中的数据读取出来，半导体存储装置200的S-ATA存储控制单元210从数据存储单元230中读取指定数据(步骤4)，如果读取操作成功(步骤5)则将数据返回给主机系统100(步骤6)；否则向主机系统100返回操作失败信息(步骤6’)。

对于写数据操作指令(步骤7)，需要将数据写到数据存储单元230指定地址中，半导体存储装置200的S-ATA存储控制单元210将数据写入数据存储单元230指定的地址中(步骤8)，并根据操作完成情况(步骤9)向主机系统100返回写数据成功信息(步骤10)或者失败信息(步骤10’)。

对于擦除操作指令(步骤11)，半导体存储装置200的S-ATA存储控制单元210根据文件系统规范对数据存储单元230进行擦除操作(步骤12)，并根据操作完成情况(步骤13)向主机返回格式化成功信息(步骤14)或失败信息(步骤15)。

需要指出的是，对于数据存储单元230能执行写操作的前提是所写入的地址为空白的情况，如果快闪存储介质所写入的指定位置已经含有效数据，则新的数据无法写入，只有当该位置的有效数据被擦除后，才能写入新的数据。基于这个原因，驱动程序依执行的顺序把写操作转换成三个不同的内部操作：读操作、内部擦除和数据重组与回写操作。首先，驱动程序执行一个内部读操作，如前所述，把写位置的原有数据读出来并保存；然后，执行一个内部擦除操作，以清除写位置的所有数据；最后，把需要写入的新数据和原有数据结合在一起，并对结合后的数据执行一个内部写操作。

在上述方法的基础上，还可以对半导体存储装置200进行改进和辅助功能的扩展，例如通过增加存储芯片的数量增加半导体存储装置200数据容量，也就是说，对于本发明半导体存储装置200的数据存储单元230不限于单一芯片，可以采用多块快闪存储芯片构成。

此外，对半导体存储装置200可采用发光二极管作为指示灯，通过发光二极管的工作状态向用户反映半导体存储装置200的工作状态，该发光二极管与S-ATA存储控制单元210电连接，接受其控制。

参见图6，为了更好的实现对该半导体存储装置200的直接数据操作，还可对该半导体存储装置200设置输入/输出单元250，所述输入/输出单元250分别与S-ATA存储控制单元210的连接，接受其控制。一个优选的方案是该输入/输出单元可由同一块触摸屏实现。当然，要实现对该半导体存储装置200的直接数据操作，该半导体存储装置200还进一步设置有独立供电源260。

所述输入单元提供用户对半导体存储装置200的输入操作，包括开/关半导体存储装置200，执行文件删除、复制等简单的指令，操作单元可为简单的按钮组合或语音输入等方式实现。

所述输出单元为液晶等显示模块，用于显示半导体存储装置200内的文件的参数信息，包括文件的数量、大小，半导体存储装置200的使用空间及剩余空间，以及对输入单元输入的操作指令执行的状态信息。输出单元为显示模块之外，该输出单元也可为语音输出模块，如喇叭、耳机接口等。

根据用户对数据存储性质的要求可对数据存储单元230行区划分，可分为多个不同的存储区域，如公共区和保密区两个部分，并分配相应的盘符，提高用户数据的存储安全。对于公用区：可提供任用户一开放的数据存储空间，任何能使用该半导体存储装置200的用户皆能对公用区进行读写的操作，在公用中用户无法看见保密区的盘符，从而也就无法读取保密区的内容；对于保密区：在保密区中所有数据操作与公用区一样，但须执行一个位于公共区内可执行文件，并输入正确的密码后，才能进行数据的读取，否则无法对保密区进行数据的操作。

对于半导体存储装置200的数据存储单元230是单一芯片，该分区操作通过软件的方式设定；对数据存储单元230是多芯片的情况，该分区操作除了通过软件的方式设定外，还可通过硬件的方式进行设定，选定其中的一个或多个芯片作为保密区。

为了防止误操作造成的数据丢失，还可对该半导体存储装置200设定写保护的开关，通过将该写保护开关置于不同的位置实现对整个数据存储装置的写保护功能，对于数据存储单元230是单一芯片，该写保护除了硬件方式之外，也可以通过软件的方式实现半导体存储装置200的写保护功能；对于数据存储单元230是多芯片构成的，该写保护非但可以通过软件或硬件方式实现整个半导体存储装置200的写保护功能，还可以选定其中的一个或多个存储芯片部分的实现对半导体存储装置200的写保护，使得半导体存储装置200部分区域具有写保护功能，而其它部分没有写保护功能，以加强对重要数据的安全保护，该部分的写保护实现的方式包括通过硬件的方式悬空部分存储芯片的CS线。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种半导体存储装置，包括：

一数据存储单元，所述数据存储单元由至少一半导体存储芯片构成，用于数据存储：

一个与S-ATA定义的总线连接的S-ATA接口连接器，提供数据发送到S-ATA定义的总线和从S-ATA总线接收数据的接口，所述S-ATA接口连接器包括一S-ATA接口插槽及接口控制器，所述S-ATA接口插槽提供所述半导体存储装置的数据输入/输出端口，所述接口控制器设有实现接口标准功能的固化软件，用于在S-ATA总线上进行设备的标识、列举、配置和登记所述半导体存储装置所需的S-ATA接口功能；以及

一个S-ATA存储控制器，提供数据存储单元与S-ATA接口连接器之间的数据连接，执行输入所述半导体存储装置的操作指令，对数据存储单元进行数据操作，所述S-ATA存储控制器设有对所述数据存储单元中的文件进行管理和操作并符合相应操作系统规范的文件系统的固化软件，所述S-ATA存储控制器的固化软件通过S-ATA接口连接器获取主机底层操作系统发送的操作请求命令，所述S-ATA存储控制器的固化软件执行所述操作请求命令，对所述数据存储单元进行数据操作，并把数据操作的结果经所述主机底层操作系统返回给驱动程序，由驱动程序发送给主机操作系统。

2.如权利要求1所述的半导体存储装置，其特征在于：所述半导体存储芯片包括Flash、MRAM、DRAM、SDRAM、EPROM、EEPROM或SRAM。

3.如权利要求1所述的半导体存储装置，其特征在于：所述数据存储单元分为多个具不同保密要求的数据存储区域。

4.如权利要求1所述的半导体存储装置，其特征在于：所述S-ATA存储控制器与S-ATA接口连接器之间的连接可为线缆方式或紧密连接方式。

5.如权利要求1所述的半导体存储装置，其特征在于：所述S-ATA存储控制器可为一块或多块半导体芯片构成。

6.如权利要求1所述的半导体存储装置，其特征在于：所述半导体存储装置进一步包括输入/输出单元。

7.如权利要求6所述的半导体存储装置，其特征在于：所述输入单元包括按钮组合和/或语音输入方式，输出单元包括显示模块和/或语音模块。

8.如权利要求1所述的半导体存储装置，其特征在于：所述半导体存储装置进一步包括一写保护开关。

9.如权利要求8所述的半导体存储装置，其特征在于：所述写保护开关包括硬件的方式和/或软件的方式实现。

10.如权利要求1所述的半导体存储装置，其特征在于：所述半导体存储装置具有整体或部分的实现写保护。

Images