CN100562177C - 一种大容量多播严格无阻塞交叉矩阵器件 - Google Patents

Abstract

本发明涉及一种大容量多播严格无阻塞交叉矩阵结构，它由输入级、第2级和输出级三级组成。输入级由16个1分2的交叉矩阵模块构成，每个模块接收一路80Gb/s输入信号，输出两路80Gb/s信号；第2级由4个640Gb/s交叉矩阵模块构成，每个交叉矩阵模块接收输入级输出的8路80Gb/s信号，输出8路80Gb/s信号；输出级由16个2选1的160Gb/s交叉矩阵模块构成，每个交叉矩阵模块接收第2级交叉矩阵模块输出的2路80Gb/s信号从中选择输出80Gb/s信号，且输出的每个VC-4时隙信号只需在2个输入的VC-4时隙信号中进行选择。本交叉矩阵可用于光交叉连接设备、同步数字系列设备、数字交叉连接设备等，具有交叉连接芯片少、经济性高，严格无阻塞的优点。

Description

一种大容量多播严格无阻塞交叉矩阵器件

技术领域

本发明涉及数字光纤通信技术领域，特别是涉及一种大容量多播严格无阻塞交叉矩阵结构。

背景技术

随着以互联网技术为代表的信息时代的到来，人们对通信带宽的需求量越来越大。密集波分复用(DWDM)系统的应用，解决了信息传输的带宽问题，但是节点交叉容量小的问题依然没有解决，从而成为网络中的瓶颈问题。

在数字光纤通信系统中，有大量的交叉连接需求。交叉连接矩阵是光交叉连接设备、同步数字系列/同步光网络设备、数字交叉连接设备甚至交换机设备的核心。

目前主要有两种常用交叉矩阵类型，即平方矩阵和CLOS矩阵。平方矩阵采用N×N结构，对任何业务都能实现100％无阻塞，且交叉连接时间较短，但随着容量N增长，所需交叉矩阵规模按其平方增长，所以平方矩阵不适合做大容量交叉矩阵。而CLOS矩阵具有容量大，所需交叉连接芯片少、经济性高的优点，但难以实现多播严格无阻塞，且信号连线关系和控制算法都非常复杂。

目前在SDH/SONET和DXC设备中，各种粒度业务的调度和上下话通过交叉芯片完成。交叉芯片的交叉粒度可为VC-4/OC-1、VC-12等，交叉容量从40Gb/s到160Gb/s不等。以160Gb/s交叉芯片为例，如果交叉粒度为VC-4，那么交叉芯片输入端口和输出端口的VC-4数量均为1024个。对于一个1.28Tb/s的交叉矩阵，其输入端口和输出端口的VC-4数量均为8192个，显然，以目前的芯片技术，无法在一片芯片上实现T(1Tb/s＝1000Gb/s)比特级容量的交叉矩阵。

为了寻求利用小容量交叉芯片构建大容量交叉矩阵的方法，人们发明了一种方法：将每字节8比特分割成几个比特组，然后将不同字节的相同比特组放在同一交叉芯片进行交叉，通过几片交叉芯片同时协同交叉实现更大容量的交叉矩阵，此方法称为比特分割(Bit Slice)技术。目前在SDH/SONET和DXC设备中有些接口芯片和交叉芯片采用了该技术，通过把每个字节分割成2个4比特组(也可以分割为4个2比特组或者8个1比特组)，从而可以用2片(也可以是4或者8片)交叉芯片构建2倍(也可以是4或者8倍)于单芯片交叉容量的交叉矩阵。参见图1所示，采用比特分割技术，10Gb/s业务盘把每个字节分割成4个2比特组，不同字节的相同比特组放在同一根2.5Gb/s的总线上，同一个10Gb/s业务的4根2.5Gb/s总线信号分别进入4片交叉芯片，经过交叉矩阵交叉后出来的数据以4个2.5Gb/s的总线方式进入10Gb/s业务盘后再将分割的字节信号还原回完整的字节信号。图1虚线框内由4片160Gb/s交叉芯片构成了640Gb/s容量的交叉矩阵，对于该矩阵，只要单片160Gb/s交叉芯片是多播严格无阻塞的，虚线框内的640Gb/s交叉矩阵也是多播严格无阻塞的。图1详细反映了640Gb/s交叉矩阵与64块10Gb/s业务盘的连接关系。

在单片芯片交叉容量给定的条件下，比特分割技术虽然在一定程度上扩大了单片交叉芯片的交叉容量，但由于目前微电子技术和芯片散热的等诸多因素的限制，要得到更大容量的交叉矩阵仍然要通过多级交叉实现。为此提出了图2所示的容量为1.28Tb/s的多播严格无阻塞交叉矩阵构建方法，图2中第2级和第3级的8个640Gb/s交叉模块完全相同，均采用图1虚线框中所示的方法构成。

参见图2，交叉矩阵结构分为3级，将输入的1280Gb/s信号分为SR1-SR4共4个组，每组320Gb/s。4组320Gb/s信号分别进入第1级F1-F4模块变为双播信号后再送给交叉矩阵的第2级S1-S4。由于S1-S4均具有640Gb/s任意多播严格无阻塞交叉能力，因此由S1和S2送出的4个320Gb/s信号中的任意一个320Gb/s信号都可以全部来自SR1，也可以全部来自SR2，也可以是SR1和SR2的任意组合，同理，由S3和S4送出的4个320Gb/s信号中的任意一个320Gb/s信号可以全部来自SR3，也可以全部来自SR4，也可以是SR3和SR4的任意组合；从S1-S4送出的8个320Gb/s信号按照图2接到4个第3级模块T1-T4，对于第3级任意一个640Gb/s模块的2个320Gb/s输入信号而言，其中一个来自S1或S2，另一个来自S3或S4，由于T1-T4也具有640Gb/s任意多播严格无阻塞交叉能力，因此断定任意一个由第3级模块输出的320Gb/s信号(ST1-ST4中的任意一个)可以是全部输入信号SR1-SR4的任意组合，从而可以断定整个1.28Tb/s交叉矩阵是多播严格无阻塞的。

图5是图2的交叉矩阵的第3级中T1模块与第2级S1、S3模块以及32块10Gb/s业务盘的详细连接关系，T2-T4模块的连接关系与T1类似，已表示在图2中。T1模块由4片160Gb/s容量的交叉芯片组成，图中S1和S3各输出32×10Gb/s信号到T1模块，T1模块选择其中32×10Gb/s信号输出到32块10Gb/s业务盘。注意，在S1或S3的4片交叉芯片中编号相同的输出必定是同一个10Gb/s信号，由图可以看出，任意一个由S1或S3输出的10Gb/s信号，其4个2.5Gb/s信号都是从第2级的4个交叉芯片A、B、C、D分别进入T1的4个交叉芯片A、B、C、D，以S1输出的第1个10Gb/s信号为例(图中4条虚线所示)，可以看到该10Gb/s信号分别由S1模块的4片交叉芯片A、B、C、D的1号端口输出，分别进入T1模块的4片交叉芯片A、B、C、D的1号端口；由图还可以看到，输出到任意一块10Gb/s业务盘的4个2.5Gb/s信号，必定来自T1模块的4片交叉芯片A、B、C、D的同一端口，例如图中1#10Gb/s业务盘的输入来自T1模块的4片交叉芯片A、B、C、D的1号端口。由图5可知，在交叉矩阵的第2级和第3级都是将同一个10Gb/s信号比特分割后的4个不同比特组分别放在4片交叉芯片里进行交叉的，可见任意10Gb/s信号在交叉的第3级交叉模块T1-T4中都将同时穿过4个交叉芯片。

从图2和图5中的1.28Tb/s多播严格无阻塞交叉矩阵可以看出，由于第3级的T1-T4均由4片160Gb/s交叉芯片协同工作实现从640Gb/s信号中选择320Gb/s信号输出的功能，其缺点有：1.只要有1片芯片出现故障，整个320Gb/s信号输出都不可用，造成可靠性降低；2.由于1.28Tb/s设备非常庞大，在实际实现时需要将3级交叉分开后放在多个机框内，而F1-F4和T1-T4这些模块由于要与多块业务盘放在一起，其单个模块的体积过于庞大，使得整个设备难以生产制作；3.基本业务单元为320Gb/s，设备建设初期，如果只需要160Gb/s或80Gb/s以下较小的业务时，将会形成资源浪费。4.交叉第3级输出的每一个VC-4在大量的(4096个)VC-4中选择，交叉控制相对复杂。

发明内容

本发明目的是提供一种大容量多播严格无阻塞交叉矩阵结构，用以解决上述存在的问题，灵活应用比特分割技术，利用小容量的交叉芯片或矩阵构建更大规模容量的多播严格无阻塞交叉矩阵。

本发明提供的一种大容量多播严格无阻塞交叉矩阵结构，由输入级、第2级和输出级三级组成，其特征在于：

输入级，由16个1分2的交叉矩阵模块构成，每个交叉矩阵模块接收一路80Gb/s输入信号，输出双播的两路80Gb/s信号；

第2级，由4个640Gb/s交叉矩阵模块构成，每个640Gb/s交叉矩阵模块接收输入级输出的8路80Gb/s信号，输出8路80Gb/s信号；

输出级，由16个160Gb/s输入到80Gb/s输出的交叉矩阵模块构成，第1-8交叉矩阵模块分别从第2级交叉矩阵模块1和3的输出各接收1路80Gb/s信号，第9-16交叉矩阵模块分别从第2级交叉矩阵模块2和4的输出各接收1路80Gb/s信号，每个输出级交叉矩阵模块从160Gb/s输入信号里选择输出80Gb/s信号，并且输出的每个VC-4时隙信号只需在2个输入的VC-4时隙信号中进行选择。

根据本发明的上述大容量多播严格无阻塞交叉矩阵结构，其特征在于所述的640Gb/s交叉矩阵模块和160Gb/s交叉矩阵模块都是严格无阻塞交叉矩阵。

根据本发明的上述大容量多播严格无阻塞交叉矩阵结构，其特征在于：

第2级的640Gb/s交叉矩阵模块1和2的输入连接到输入级的1-8路输出，分别输出1-8路80Gb/s信号；

第2级的640Gb/s交叉矩阵模块3和4的输入连接到输入级的9-16路输出，分别输出9-16路80Gb/s信号。

根据本发明的上述大容量多播严格无阻塞交叉矩阵结构，其特征在于：

所述的输入级是由16个交叉矩阵模块构成的；

所述的640Gb/s交叉矩阵模块是由4片160Gb/s交叉芯片构成的；

所述的160Gb/s交叉矩阵模块是由1片160Gb/s交叉芯片构成的。

根据本发明的上述大容量多播严格无阻塞交叉矩阵结构，其特征在于还包括10Gb/s业务盘，第3级的每个交叉矩阵模块的输出分别连接8个10Gb/s业务盘。

根据本发明还提供一种大容量多播严格无阻塞交叉矩阵结构，也是由输入级、第2级和输出级三级组成，其特征在于：

输入级，由8个1分2的交叉矩阵模块构成，每个交叉矩阵模块接收一路160Gb/s输入信号，输出双播的两路160Gb/s信号；

第2级，由4个640Gb/s交叉矩阵模块构成，每个640Gb/s交叉矩阵模块接收输入级输出的4路160Gb/s信号，输出4路160Gb/s信号；

输出级，由8个320Gb/s输入到160Gb/s输出的交叉矩阵模块构成，第1-4交叉矩阵模块分别从第2级交叉矩阵模块1和3的输出各接收1路160Gb/s信号，第5-8交叉矩阵模块分别从第2级交叉矩阵模块2和4的输出各接收1路160Gb/s信号，每个输出级交叉矩阵模块从320Gb/s输入信号里选择输出160Gb/s信号，并且输出的每个VC-4时隙信号只需在2个输入的VC-4时隙信号中进行选择。

根据本发明的上述大容量多播严格无阻塞交叉矩阵结构，其特征在于所述的640Gb/s交叉矩阵模块和320Gb/s交叉矩阵模块都是严格无阻塞交叉矩阵。

根据本发明的上述的大容量多播严格无阻塞交叉矩阵结构，其特征在于：

第2级的640Gb/s交叉矩阵模块1和2的输入连接到输入级的1-4路输出，分别输出1-4路160Gb/s信号；

第2级的640Gb/s交叉矩阵模块3和4的输入连接到输入级的5-8路输出，分别输出5-8路160Gb/s信号。

根据本发明的上述的大容量多播严格无阻塞交叉矩阵结构，其特征在于：

所述的输入级是由8个交叉矩阵模块构成的；

所述的640Gb/s交叉矩阵模块是由4片160Gb/s交叉芯片构成的；

所述的320Gb/s交叉矩阵模块是由2片160Gb/s交叉芯片构成的。

根据本发明的上述大容量多播严格无阻塞交叉矩阵结构，其特征在于还包括10Gb/s业务盘，第3级的每个交叉矩阵模块的输出分别连接16个10Gb/s业务盘。

本发明采用比特分割技术，利用小容量的交叉芯片构建成大容量多播严格无阻塞交叉矩阵，电路实现更具可靠性、经济性和可生产性，并且可以使控制算法更加简单。

在图3(也包括图6的更细节展示)所示的本发明的技术方案中，由于第3级的T1-T16均只用1片160Gb/s交叉芯片实现从160Gb/s信号中选择80Gb/s信号输出的功能，当1片芯片出现故障时，只会造成80Gb/s信号输出不可用，故障容量只有现有交叉矩阵的四分之一，可靠性提高；由于模块T1-T16和F1-F16的容量均降低为现有交叉矩阵的四分之一，使得这些模块与多块业务盘放在一起时体积减小，可以将3级交叉矩阵分开后放在不同的机框内，便于整个设备生产制作；基本业务单元为80Gb/s，设备建设初期，如果只需要160Gb/s或80Gb/s以下较小的业务时，不会形成资源浪费，经济性提高；通过对第2级交叉的控制，交叉第3级输出的每一个VC-4只需在2个输入的VC-4中进行选择，整个交叉的控制更加简单。

本发明的交叉矩阵构建方法，不仅可以具有CLOS矩阵的交叉连接芯片少、经济性高的优点，而且可以实现多播严格无阻塞，信号连线关系和交叉控制算法简单，具有很强的实用性。

附图说明

图1是用4片160Gb/s交叉芯片构建的640Gb/s交叉矩阵的示意图。

图2是现有的1.28Tb/s多播严格无阻塞交叉矩阵的示意图。

图3是根据本发明的第一实施案例的1.28Tb/s多播严格无阻塞交叉矩阵的示意图。

图4是根据本发明的第二实施案例的1.28Tb/s多播严格无阻塞交叉矩阵的示意图。

图5现有的1.28Tb/s多播严格无阻塞交叉矩阵的第3级中T1的输入输出连接关系的示意图。

图6是根据本发明的第一实施案例的1.28Tb/s多播严格无阻塞交叉矩阵的第3级中T1的输入输出连接关系的示意图。

图7是根据本发明的第二实施案例的1.28Tb/s多播严格无阻塞交叉矩阵的第3级中T1的输入输出连接关系的示意图。

具体实施方式

本发明提出的大容量多播无阻塞交叉矩阵构建方法是对现有技术方案的一种优化和改进。本发明的大容量多播严格无阻塞交叉矩阵结构如图3所示。本发明的技术方案与图2所示的方案在交叉的第1级和第3级均不相同，而第3级的不同正是本发明技术方案改进实质所在。

下面说明图3所示的本发明的第一实施案例的大容量多播严格无阻塞交叉矩阵结构。在图3中，交叉矩阵结构分为3级，第一级F级即输入级，将输入的1280Gb/s信号分为SR1-SR16共16个组，每组80Gb/s。16组80Gb/s信号分别进入第1级的交叉矩阵模块1-16(以下简称模块F1-F16)变为双播信号，即由模块F1-F16完成将信号1分2的功能。由模块F1-F16出来的信号送给交叉矩阵的第2级，即S级，S级由640Gb/s交叉矩阵模块1-4(以下简称模块S1-S4)构成。模块S1和S2接收输入级模块F1-F8的输出，模块S3，S4接收输入级模块F9-F16的输出。模块S1-S4均具有640Gb/s任意多播严格无阻塞交叉能力，因此由模块S1和S2输出的16个80Gb/s信号中的任意一个80Gb/s信号都可以是输入信号SR1-SR8的任意组合，同理，由模块S3和S4输出的16个80Gb/s信号中的任意一个80Gb/s信号都可以是SR9-SR16的任意组合。按照图3所示，第三级即输出级由16个交叉矩阵模块1-16(以下简称模块T1-T16)构成。模块T1-T8分别从第2级S1和S3的输出各接收1路80Gb/s信号，模块T9-T16分别从模块S2和S4的输出各接收1路80Gb/s信号，因此，从模块S1-S4输出的32个80Gb/s信号接到第3级的16个模块T1-T16，第3级的任意一个160Gb/s交叉模块或1片160Gb/s交叉芯片的2个80Gb/s输入信号中，一个80Gb/s输入信号来自模块S1或S2，另一个80Gb/s输入信号来自模块S3或S4，由于T1-T16具有160Gb/s任意多播严格无阻塞交叉能力(单片交叉芯片本身保证)，因此可以断定由第3级模块输出的任意一个80Gb/s信号(ST1-ST16中的任意一个)可以是全部输入信号SR1-SR16的任意组合，从而可以断定整个1.28Tb/s交叉矩阵是多播严格无阻塞的。

本发明的多播严格无阻塞交叉矩阵结构的实质是灵活应用比特分割技术。在图2所示的现有交叉矩阵结构中，第2级和第3级都是将比特分割后的4个不同比特组分别放在4片交叉芯片里进行交叉，但在图3所示的多播严格无阻塞交叉矩阵结构中，只是在交叉矩阵的第2级将比特分割后的4个不同比特组分别放在4片交叉芯片进行交叉，在交叉矩阵的第3级则是将比特分割后的不同比特组放在同一交叉芯片内进行交叉。

另外，在图3所示的多播严格无阻塞交叉矩阵结构中，对应任意一个80Gb/s输出信号ST1-ST16，如果以VC-4为交叉粒度，其交叉颗粒数为512个，每一个输出的VC-4时隙信号原则上可以从第3级输入的1024个信号颗粒中选取，但是通过控制第2级交叉，使得任意一个第3级输出的VC-4只需在2个输入的VC-4时隙信号中选取，即对于任意一个160Gb/s信号输入(即2个80Gb/s信号输入)、80Gb/s信号输出的模块T1-T16，将3个80Gb/s信号按照输入或输出物理线数量8乘以每线时隙数64的原则，形成3个项数为512的队列，分别为：

A₁，A₂，A₃，，...，A_i，...，A₅₁₁，A₅₁₂；

B₁，B₂，B₃，...，B_i，...，A₅₁₁，B₅₁₂；

X₁，X₂，X₃，...，X_i，...，A₅₁₁，X₅₁₂；

队列A代表从交叉第2级S1或S2输入的80Gb/s信号的512个VC-4，队列B代表从交叉第2级S3或S4输入的80Gb/s信号的512个VC-4，队列X代表交叉第3级的160Gb/s模块交叉后输出的80Gb/s信号的512个VC-4，对于任意正整数i(1≤i≤512)，X_i只能从队列A的A_i或队列B的B_i二者中选择。

有了上面的队列定义，1.28Tb/s交叉矩阵的控制变得简单明了，它使得第3级交叉的控制变得非常简单，同时又没有增加第2级交叉控制的复杂程度，因为第2级交叉的多播严格无阻塞特性既可以保证由SR1-SR8输入的任意一个VC-4交叉到队列A的A_i，也可以保证由SR9-SR16输入的任意一个VC-4交叉到队列B的B_i。

图4是本发明第二实施案例的1.28Tb/s多播严格无阻塞交叉矩阵的示意图。在图4中，1.28Tb/s交叉矩阵结构也分为3级。第1级即输入级，由模块F1-F8构成。输入的1280Gb/s信号分为SR1-SR8共8个组，每组160Gb/s。8组160Gb/s信号分别进入第1级的模块F1-F8变为双播信号。第2级由四个模块1-4(以下简称模块S1-S4)构成。由模块F1-F8出来的双播信号送给交叉矩阵的第2级模块S1-S4。模块S1和S2接收输入级模块F1-F4的输出，模块S3和S4接收输入级模块F5-F8的输出。模块S1-S4具有640Gb/s任意多播严格无阻塞交叉能力，因此由模块S1和S2送出的8个160Gb/s信号中的任意一个160Gb/s信号都可以是输入信号SR1-SR4的任意组合，同理，由模块S3和S4送出的8个160Gb/s信号中的任意一个160Gb/s信号都可以是输入信号SR5-SR8的任意组合。从模块S1-S4送出的16个160Gb/s信号接到第3级的8个模块1-8(以下简称模块T1-T8)，即，模块S1和S3输出160Gb/s信号到第3级的模块T1和T2，模块S2和S4输出160Gb/s信号到第3级的T3和T4。第3级的任意一个320Gb/s交叉模块实际上是由2片160Gb/s交叉芯片组成，对于它的2个160Gb/s输入信号而言，其中一个输入信号来自模块S1或S2，另一个输入信号来自模块S3或S4，由于模块T1-T8具有320Gb/s任意多播严格无阻塞交叉能力，因此可以断定由第3级模块输出的8个160Gb/s信号ST1-ST8中的任意一个160Gb/s信号可以是全部输入信号SR1-SR8的任意组合，从而可以断定整个1.28Tb/s交叉矩阵是多播严格无阻塞的。

图4的多播严格无阻塞交叉矩阵与图3的多播严格无阻塞交叉矩阵略有不同，图4中的第3级交叉模块T1-T8的容量(320Gb/s)相对图2中第3级交叉模块T1-T4的容量(640Gb/s)只是降低到一半而不是四分之一，但它对图2中多播严格无阻塞交叉矩阵的实质性改进是相同的，也就是说，按照图4的实施案例同样可以获得图3的技术效果。

根据图4的多播严格无阻塞交叉矩阵，整个1.28Tb/s交叉矩阵和与其对接的全部业务盘分别放置在9个机框中，其中交叉矩阵第2级占用1个机框，交叉矩阵的第1级、第3级加上全部业务盘分别放置在8个160Gb/s容量的业务框中，实现了1.28Tb/s交叉矩阵对全部业务盘信号的多播严格无阻塞交叉。

图6是本发明第一实施案例的1.28Tb/s多播严格无阻塞交叉矩阵第3级的第1个160Gb/s交叉矩阵模块T1的详细输入输出连接关系示意图。从图中可看到，图中表示出第3级的模块T1的输入与第2级的模块S1、S3的输出连接，其输出与8块10Gb/s业务盘的连接，模块T2-T16的连接关系与T1类似，已表示在图3中。与图2所示的多播严格无阻塞交叉矩阵不同，图2中的第3级交叉模块T1-T4均是由4片160Gb/s容量的交叉芯片组成，而图6中第3级交叉模块T1仅由1片160Gb/s容量的交叉芯片组成。图6中模块S1和S3各输出8×10Gb/s信号到模块T1，模块T1选择其中8×10Gb/s信号输出到8块10Gb/s业务盘。注意，在模块S1或S3的4片交叉芯片中编号相同的输出必定是同一个10Gb/s信号，由图可以看出，由模块S1或S3输出的任意一个10Gb/s信号，其4个2.5Gb/s信号都是从第2级的4个交叉芯片A、B、C、D同时进入模块T1的同一交叉芯片A，以S1输出的第1个10Gb/s信号为例(图中4条虚线所示)，可以看到该10Gb/s信号分别由模块S1的4片交叉芯片A、B、C、D的1号端口输出，分别进入模块T1交叉芯片A的1、17、33、49号端口；由图还可以看到，输出到任意一块10Gb/s业务盘的4个2.5Gb/s信号均来自T1模块的同一交叉芯片A的不同端口，例如图中1#10Gb/s业务盘的输入来自T1模块交叉芯片A的1、9、17、25号端口。由图6可见，任意10Gb/s信号在T1中仅穿过1个芯片。

图7是本发明第二实施案例的1.28Tb/s多播严格无阻塞交叉矩阵第3级中模块T1的输入输出详细连接关系示意图。该图表示本发明第二实施案例的多播严格无阻塞交叉矩阵(图4)的第3级模块T1与第2级模块S1、S3以及16块10Gb/s业务盘的详细连接关系，模块T2-T8与第2级的连接关系与模块T1类似，已表示在图4中。模块T1由2片160Gb/s容量的交叉芯片组成，图中S1和S3各输出16×10Gb/s信号到模块T1，模块T1选择其中16×10Gb/s信号输出到16块10Gb/s业务盘。由图可见，任意10Gb/s信号在T1中仅穿过2个芯片。

本发明所提供的交叉连接矩阵可以应用于光交叉连接(OXC)设备、同步数字系列/同步光网络(SDH/SONET)设备、数字交叉连接(DXC)设备甚至交换机设备等有交叉连接矩阵应用的场合。

本发明的多播严格无阻塞交叉矩阵通过实施案例进行说明，但是本发明不限于这些具体的实施案例，本领域的技术人员可以在本发明的精神和范围内进行改变或变换。

Claims (6)

1、一种大容量多播严格无阻塞交叉矩阵器件，由输入级、第2级和输出级三级组成，其特征在于：

输入级，由16个1分2的交叉矩阵模块构成，每个交叉矩阵模块接收一路80Gb/s输入信号，输出双播的两路80Gb/s信号；

第2级，由4个640Gb/s交叉矩阵模块构成，第2级的640Gb/s交叉矩阵模块1和2的输入连接到输入级的1-8路输出，分别输出1-8路80Gb/s信号，第2级的640Gb/s交叉矩阵模块3和4的输入连接到输入级的9-16路输出，分别输出9-16路80Gb/s信号；

输出级，由16个160Gb/s交叉矩阵模块构成，第1-8个160Gb/s交叉矩阵模块分别从第2级交叉矩阵模块1和3的输出各接收1路80Gb/s信号，第9-16个160Gb/s交叉矩阵模块分别从第2级交叉矩阵模块2和4的输出各接收1路80Gb/s信号，每个输出级交叉矩阵模块从160Gb/s输入信号里选择输出80Gb/s信号，并且输出的每个VC-4时隙信号只需在2个输入的VC-4时隙信号中进行选择；

所述的640Gb/s交叉矩阵模块和160Gb/s交叉矩阵模块都是严格无阻塞交叉矩阵。

2、根据权利要求1的大容量多播严格无阻塞交叉矩阵器件，其特征在于：

所述的640Gb/s交叉矩阵模块是由4片160Gb/s交叉芯片构成的；

所述的160Gb/s交叉矩阵模块是由1片160Gb/s交叉芯片构成的。

3、根据权利要求2的大容量多播严格无阻塞交叉矩阵器件，其特征在于还包括10Gb/s业务盘，输出级的每个交叉矩阵模块的输出分别连接8个10Gb/s业务盘。

4、一种大容量多播严格无阻塞交叉矩阵器件，由输入级、第2级和输出级三级组成，其特征在于：

输入级，由8个1分2的交叉矩阵模块构成，每个交叉矩阵模块接收一路160Gb/s输入信号，输出双播的两路160Gb/s信号；

第2级，由4个640Gb/s交叉矩阵模块构成，第2级的640Gb/s交叉矩阵模块1和2的输入连接到输入级的1-4路输出，分别输出1-4路160Gb/s信号，第2级的640Gb/s交叉矩阵模块3和4的输入连接到输入级的5-8路输出，分别输出5-8路160Gb/s信号；

输出级，由8个320Gb/s交叉矩阵模块构成，第1-4个320Gb/s交叉矩阵模块分别从第2级交叉矩阵模块1和3的输出各接收1路160Gb/s信号，第5-8个320Gb/s交叉矩阵模块分别从第2级交叉矩阵模块2和4的输出各接收1路160Gb/s信号，每个输出级交叉矩阵模块从320Gb/s输入信号里选择输出160Gb/s信号，并且输出的每个VC-4时隙信号只需在2个输入的VC-4时隙信号中进行选择；

所述的640Gb/s交叉矩阵模块和320Gb/s交叉矩阵模块都是严格无阻塞交叉矩阵。

5、根据权利要求4的大容量多播严格无阻塞交叉矩阵器件，其特征在于：

所述的640Gb/s交叉矩阵模块是由4片160Gb/s交叉芯片构成的；

所述的320Gb/s交叉矩阵模块是由2片160Gb/s交叉芯片构成的。

6、根据权利要求5的大容量多播严格无阻塞交叉矩阵器件，其特征在于还包括10Gb/s业务盘，输出级的每个交叉矩阵模块的输出分别连接16个10Gb/s业务盘。

Images