CN100536346C - 控制电流增益的设备及方法 - Google Patents
控制电流增益的设备及方法 Download PDFInfo
- Publication number
- CN100536346C CN100536346C CNB2006101110216A CN200610111021A CN100536346C CN 100536346 C CN100536346 C CN 100536346C CN B2006101110216 A CNB2006101110216 A CN B2006101110216A CN 200610111021 A CN200610111021 A CN 200610111021A CN 100536346 C CN100536346 C CN 100536346C
- Authority
- CN
- China
- Prior art keywords
- current
- unit
- transistor
- unitary
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本发明涉及一种大增益范围的电流数模转换器(DAC),包括单位电流单元,该单位电流单元包括由电流源偏置电压进行偏置的电流源模块、差分开关模块、由第一偏置电压偏置的主共基-共射模块以及由第二偏置电压偏置的衰减共基-共射模块,其配置为当单位电流单元的电流等于或大于电流临界值,在主共基-共射模块输出处获得特定电流增益范围;当单位电流单元的电流小于电流临界值时,衰减共基-共射模块的输出处的输出电流被输入到电流衰减器以获得附加的电流增益范围。电流衰减器可包括多个衰减器元件,可被编程为线性分贝或线性步长间隔中期望的电流增益水平。在步长间隔内对电流源进行编程控制可获得更小的步长。
Description
技术领域
本发明涉及一种用于通信系统的、带有可编程输出电流的电流数模转换器(DAC)。
背景技术
通信系统一般都包括电流数模转换器(DAC)。为了使系统特性适应信道变化,一般需要可编程输出电流。实现可编程输出电流的一种解决方案是改变输入到DAC的偏置电流。图1示出了通用DAC偏置,所述通用DAC偏置将电流源偏压114输出到一个或多个DAC单位电流单元(unit current cell),如图2所示的单位电流单元200。当DAC偏置电流103变化时,总输出电流也将成比例地变化。
DAC的一个重要性能参数是其线性度。线性度是指单位电流单元中的电流源晶体管(如图2中的晶体管220)的匹配函数。该匹配取决于电流源晶体管的尺寸(如,宽度X长度)和偏置状况(如,Vgs-Vt)。当DAC偏置电流103降低时,电流源晶体管的偏置状况(如,Vgs-Vt)也降低。这将导致单位电流单元的电流匹配度恶化。因此,DAC偏置电流103可变化的最大范围是有限的。在典型配置中,在电流源匹配可主导DAC的总体性能之前,DAC偏置电流103的变化不能超过20-30分贝(dB)。该变化范围对于许多通信系统而言都是不够的。
因此,需要有一种带可编程电流控制的电流DAC,从而扩展DAC电流的控制范围。
发明内容
本发明提供了一种大增益范围的电流数模转换器(DAC)。本发明的实施例包括差分DAC电路,该电路包括单位电流单元,而单位电流单元包括电流源模块、差分开关模块、主共基-共射(cascode)模块和衰减共基-共射模块。电流源模块、差分开关模块、主共基-共射模块和衰减共基-共射模块可由晶体管组成。电流源模块连接到电流源偏置电压且接地,并提供与电流源偏置电流实现镜像的单位电流单元电流。差分开关模块与电流源模块相连。主共基-共射模块与差分开关模块相连,且由第一偏置电压进行偏置。衰减共基-共射模块与差分开关模块相连,且由第二偏置电压进行偏置。电流源模块、差分开关模块、主共基-共射模块、衰减共基-共射模块和偏置电压的应配置为,可在主共基-共射模块的输出处获得特定的电流增益范围。当单位电流单元的电流等于或者大于电流临界值时,单位电流单元的电流被传送到主共基-共射的输出以获得初始电流增益范围。当单位电流单元的电流小于电流临界值时,单位电流单元的电流被传送到衰减共基-共射的输出并流经电流衰减器以获得附加的电流增益范围。电流衰减器可包括多个衰减器元件或衰减器元件组,他们可按线性分贝或线性步长间隔得到预期的电流增益水平。在步长间隔内编程控制电流源可得到更小的步长。
根据本发明的一方面,提供了一种差分大增益范围电流数模转换器(DAC)的单位电流单元,包括:
电流源模块,与电流源偏置电压和地相连,并提供与电流源偏置电流镜像的单位电流单元电流;
差分开关模块,与电流源模块相连;
主共基-共射模块,与差分开关模块和第一偏置电压相连;以及
衰减共基-共射模块,与差分开关模块和第二偏置电压相连,
其中,如果单位电流单元的电流等于或大于电流临界值,则将单位电流单元的电流传送到主共基-共射输出以获得初始电流增益范围;以及
如果单位电流单元的电流小于电流临界值时,单位电流单元的电流被传送到衰减共基-共射的输出并流经电流衰减器以获得附加的电流增益范围。
根据本发明的一方面,提供了一种差分大增益范围电流数模转换器(DAC),包括:
至少一个单位电流单元,该单元包含
第一晶体管,具有连接到地面的源极、连接到电流源偏置电压的栅极、以及漏极;
第二晶体管,具有连接到第一晶体管漏极的源极、连接到第一开关信号的栅极、以及漏极;
第三晶体管,具有连接到第二晶体管漏极的源极、连接到第一偏置电压的栅极、以及连接到第一输出的漏极;
第四晶体管,具有连接到第二晶体管漏极的源极、连接到第二偏置电压的栅极、以及连接到第二输出的漏极;
第五晶体管,具有连接到第一晶体管漏极的源极、连接到第二开关信号的栅极、以及漏极;
第六晶体管,具有连接到第五晶体管漏极的源极、连接到第一偏置电压的栅极、以及连接到第三输出的漏极;以及
第七晶体管,具有连接到第五晶体管漏极的源极、连接到第二偏置电压的栅极、以及连接到第四输出的漏极,
其中,如果单位电流单元的电流等于或大于电流临界值,则将单位电流单元的电流传送到第一和第三输出中的一个以获得初始电流增益范围;以及
如果单位电流单元的电流小于电流临界值时,单位电流单元的电流被传送到第二和第四输出中的一个以获得附加的电流增益范围。
优选地,第一、第二、第三、第四、第五、第六和第七晶体管为NMOS晶体管。
优选地,第一、第二、第三、第四、第五、第六和第七晶体管为PMOS晶体管。
优选地,第一、第二、第三、第四、第五、第六和第七晶体管为双极晶体管。
优选地,第一、第二和第五晶体管为薄氧化物晶体管。
优选地,第三、第四、第六和第七晶体管为厚氧化物晶体管。
优选地,第一、第二、第三、第四、第五、第六和第七晶体管为厚氧化物晶体管。
优选地,第一、第二、第三、第四、第五、第六和第七晶体管为薄氧化物晶体管。
优选地,第三晶体管的宽度大于第四晶体管,而第六晶体管的宽带大于第七晶体管。
优选地,电流DAC进一步包括电流衰减器,该衰减器包括:
第一输入,与单位电流单元的第二输出相连;
第二输入,与单位电流单元的第四输出相连;
第一电流衰减器输出;
第二电流衰减器输出;以及
控制信号输入。
优选地,电流衰减器包括多个衰减器单元。
优选地,各衰减器单元包括:
第八晶体管,带有连接到单位电流单元的第二和第四输出中的一个的源极、连接到电压偏置开关的栅极、以及连接到第五输出的漏极;以及
第九晶体管,带有连接到第八晶体管源极的源极、连接到电压偏置开关的栅极、以及连接到第六输出的漏极,其中第六输出连接到第一和第二电流衰减器输出中的一个。
优选地,第八和第九晶体管为NMOS晶体管。
优选地,第八和第九晶体管为厚氧化物晶体管。
优选地,第八和第九晶体管为薄氧化物晶体管。
优选地,根据电压偏置开关的状态,在任何指定的时间,第八和第九晶体管中只有一个处于活动状态。
优选地,电压偏置开关连接到控制信号输入。
优选地,电压偏置开关受到控制信号输入处的控制信号状态的控制。
优选地,当控制信号为高,电压偏置开关设置为将来自单位电流单元的第二和第四输出中的一个的输入电流传送到第五输出。
优选地,当控制信号为低,电压偏置开关设置为将来自单位电流单元的第二和第四输出中的一个的输入电流传送到第六输出。
优选地,多个衰减器元件包括多个衰减器子群。
优选地,多个衰减器子群中的一个保持开启状态,多个衰减器子群中的剩余衰减器子群根据控制信号处于开启或关闭状态。
优选地,可以为按其各自的顺序开启的各衰减器子群获得递增的电流增益。
优选地,电流DAC进一步包括电流源,所述电流源控制电流源电压偏置,从而通过编程控制电流源来获得期望的电流增益。
优选地,在按其各自顺序开启的各衰减器子群的各增加点处,对介于第一电流源设置和第二电流源设置之间的电流源进行编程控制,从而获得附加的电流增益。
优选地,步长的大小为线性。
优选地,附加电流增益为线性,而步长大小为非线性。
优选地,多个衰减器单元包括分为6个衰减器子群的32个衰减器单元。
优选地,多个衰减器单元包括:
包含16个衰减器单元的第一衰减器子群;
包含8个衰减器单元的第二衰减器子群;
包含4个衰减器单元的第三衰减器子群;
包含2个衰减器单元的第四衰减器子群;
包含1个衰减器单元的第五衰减器子群;以及
包含1个衰减器单元的第六衰减器子群。
优选地,第六衰减器子群的1个衰减器单元保持开启。
优选地,第一、第二、第三、第四和第五衰减器子群由相应控制信号输入的控制信号进行控制。
优选地,控制信号为比特序列,各比特对应于第一、第二、第三、第四和第五衰减器子群中的一个。
优选地,当对应比特为1时,各第一、第二、第三、第四和第五衰减器子群开启。
优选地,为按各自顺序开启的各第一、第二、第三、第四和第五衰减器子群获得大约为-6dB的电流增益,这样,当第一、第二、第三、第四和第五衰减器子群全部开启时,可得到总共大约为-30dB的电流增益。
优选地,电流DAC进一步包括电流源,所述电流源编程控制电流源电压偏置从而通过控制电流源获得大约为-30dB的电流增益。
优选地,从电流衰减器获得的大约-30dB电流增益,加上编程控制电流源获得的大约-30dB电流增益,总共可得到大约为-60dB的总电流增益。
优选地,在按各自顺序开启的各第一、第二、第三、第四和第五衰减器子群的增长点处,通过编程控制第一电流源和第二电流源之间的电流源,可在0.5dB的步长内得到高达-60dB的电流增益。
根据本发明的一方面,提供了一种控制电流增益的方法,包括:
对带有电流源偏置电压和电流源偏置电流的至少一个单位电流单元进行偏置,从而使单位电流单元的电流与电流源偏置电流实现镜像;
判断单位电流单元的电流是否等于或大于电流临界值;
如果单位电流单元的电流等于或大于电流临界值,则将单位电流单元的电流传送到第一电流输出以获得初始电流增益范围;以及
如果单位电流单元电流小于电流临界值,则将单位电流单元的电流传送到第二电流输出并通过电流衰减器以获得附加电流增益范围。
优选地,将单位电流单元的电流传送到第二电流输出的步骤包括:
将单位电流单元的电流衰减到期望的电流增益水平。
优选地,该衰减步骤包括:
通过预期次数地粗略增加电流增益步长、衰减单位电流单元的电流,从而获得期望的电流增益水平。
优选地,衰减步骤进一步包括:
在预期电流增益水平内,以小递增步长改变电流源偏置电流,从而通过细微增加电流增益步长、对电流增益进行控制,该细微增加电流增益步长的大小小于粗略增加电流增益的步长。
优选地,该方法进一步包括编程控制电流衰减器以获得期望的电流增益水平。
优选地,编程控制步骤包括根据控制信号编程控制电流衰减器。
优选地,衰减步骤包括:
根据控制信号将衰减器单元切换为开启或关闭。
优选地,切换步骤包括:
根据控制信号的指定控制比特,将各衰减器单元切换为开启或关闭,所述控制信号包括一个或多个控制比特。
优选地,切换步骤包括:
根据控制信号的指定控制比特,将各衰减器单元的子群切换为开启或关闭,所述控制信号包括一个或多个控制比特,且衰减器单元的子群被二进制加权,以提供线性递增的电流增益步长。
本发明的实施例、特征和优点、以及本发明其它实施例的结构和操作,将在下文参照附图进行详细描述。
附图说明
在此合成并作为说明书的一部分的附图,与下文一起说明了本发明的一个或多个实施例,并进一步阐释了本发明的原理,从而使相关领域技术人员可以实现并使用该发明。
图1示出了普通DAC偏压;
图2示出了传统的DAC单位电流单元;
图3是本发明实施例的DAC单位电流单元的方框图;
图4示出了根据本发明实施例的DAC单位电流单元;
图5是根据本发明实施例的在DAC信号路径中添加电流分割衰减器的示意图;
图6是根据本发明实施例的将电流分割衰减器当作多个衰减器单元的示意图;
图7是根据本发明实施例的衰减器单元的示意图;
图8是根据本发明实施例的电流增益粗调/微调的示意图;
图9是根据本发明实施例的电流增益控制方法的流程图。
下面将结合附图对本发明进行描述。附图中,类似的参考编号表示相同或功能相近的部件。此外,参考编号的最左边数字指明该参考编号首次出现的图。
具体实施方式
概述
尽管在此讨论的为特定的配置和设置,但应明白这仅仅是为了解释说明的目的。相关领域专业人员应理解,可使用其它配置和设置,且不会脱离本发明的精神和范围。对于相关领域专业人员而言,很明显该发明也可用于许多其它应用中。
本发明实施例提供了一种带可编程电流控制的电流DAC,从而增大DAC偏置电流可变化的最大范围。这可通过更改传统电流DAC中的一个或多个输出共基-共射晶体管来实现,也可通过附加电流衰减器来实现,该衰减器可根据所需输出电流切换到信号路径或旁通。为了在整个电流控制范围提供更小的步长,电流衰减器可与可变DAC偏置电流一起使用。
介绍
如之前在背景部分所述,通信系统,如线缆调制解调器中的上行突发发射机,通常包括电流数模转换器(DAC)。为了使系统特性适应信道变化,一般需要可编程输出电流。实现可编程输出电流的一个解决方案是改变输入到DAC的偏置电流。图1给出了通用DAC偏压电路100,用于输出电流源偏置电压114。DAC偏压电路100包括晶体管104和可提供DAC偏置电流103的电流源102。晶体管104的源极110与地112相连,漏极106与电流源102的输出相连,栅极108连接到漏极106。电流源偏置电压114位于栅极108。要注意的是,尽管图中所示为NMOS晶体管,但相关领域技术人员应理解也可使用其它类型的晶体管(如,PMOS、双极晶体管等),且不会脱离本发明的范围。
电流DAC包括单位电流单元阵列(如,256个单位电流单元的阵列)。当其完全分割时,电流DAC可包括单位电流单元阵列、以及任意二进制加权单元的这些单位电流单元的片断。为了简化说明,图2示出了单个单位电流单元200。单位电流单元200包括电流源晶体管220、包含开关晶体管228和250的开关对、以及包含共基-共射晶体管238和258的共基-共射对。单位电流单元200作为差分电路示出。不过,相关领域技术人员应理解,也可使用单端单位电流单元。
电流源晶体管220包括与地面112相连的源极222、与晶体管104(位于图1的DAC偏置电路100中)的栅极108相连的栅极224、以及与开关晶体管228的源极230和开关晶体管250的源极252相连的漏极226。开关晶体管228的栅极232与开关信号236a相连,而漏极234与共基-共射晶体管238的源极240相连。开关晶体管250的栅极254与开关信号236b相连,而漏极256与共基-共射晶体管258的源极260相连。共基-共射晶体管238的栅极242与偏置电压246相连,而漏极244在输出247处提供输出电流248。共基-共射晶体管258的栅极262与偏置电压246相连,而漏极264在输出265处提供输出电流266。电流源晶体管220和开关晶体管228及250可以是薄氧化物晶体管,而共基-共射晶体管238和258可以是厚氧化物晶体管。提供输出电流248/266的输出247/265端接到带有信号摆动的高电压(大约为2.5伏或更高)。因此,厚氧化物共基-共射晶体管238/258可以保护薄氧化物晶体管220/228/250。选择性地,晶体管220、228、250、238和258可以全是薄氧化物晶体管,也可以全是厚氧化物晶体管。
电流晶体管220可由DAC偏置电流100进行偏置,这样基准电流(DAC偏置电流103)可通过电流晶体管220进行镜像。如果电流晶体管220和晶体管104的大小比例为一比一,则通过电流晶体管220的单位电流与DAC偏置电流103大致相等。
通过电流晶体管220的单位电流可根据开关信号236a和236b的状态被导向至开关晶体管228或250,进而可流经共基-共射晶体管238或258(两者中的一个)。共基-共射晶体管238/258允许DAC有高输出阻抗,同时防止开关晶体管228/250和电流源晶体管220受到提供输出电流248/266的输出处的高压摆动造成的损害。提供输出电流248/266的输出247/265与其它单位电流单元平行,且它们均端接到2.5伏左右或更高电压处的变压器和电阻负载中。
如之前在背景部分所述,DAC的一个重要性能参数是其线性度。线性度是指单位电流单元中的电流源晶体管(如图2中的晶体管220)的匹配函数。该匹配取决于电流源晶体管的尺寸(如,宽度X长度)和偏置状况(如,Vgs-Vt)。当DAC偏置电流103降低时,电流源晶体管的偏置状况(如,Vgs-Vt)也降低。这将导致单位电流单元的电流匹配度恶化。因此,DAC偏置电流103可变化的最大范围是有限的。在典型配置中,在电流源匹配可主导DAC总体性能之前,DAC偏置电流103的变化不能超过20-30dB。该范围对于许多通信系统而言都是不够的。
在实施例中,对于总共为10比特的DAC方案,其中6比特表示64个单位电流单元,其它4比特被不同地加权。当可编程DAC偏置电流103通过晶体管104发生变化时,流经电流源晶体管220(因此总输出电流为248/266)的电流也成比例地变化。该变化范围可高达30dB左右。无法获得高于该数值的动态范围,因为当DAC偏置电流103降低到相当低的水平时,输出阻抗和电流镜像(介于晶体管104和电流源晶体管220之间)的匹配将恶化。电流镜像(晶体管104/220)匹配,以及一个单位电流单元相对于另一个单位电流单元的匹配都是关于电流的函数。因此,电流越大,匹配越好。但是,其净空高度也受到限制,可编程DAC偏置电流103不能增加太高,否则会产生晶体管设备的饱和问题。所以,可得到的净空高度设定了上限,电流源(流经晶体管104和电流源晶体管220)的匹配度设置了下限。
电流控制范围的扩展
为了扩展DAC电流控制范围,可更改传统电流DAC结构中的单位电流单元,另外,还可使用电流衰减器,该衰减器可根据所需的输出电流切换到信号路径或旁通。例如,上述传统方式下可获得30dB的范围,根据下述实施例,通过分割DAC输出电流可以获得扩展量(如,另一个30dB)。
图3是根据本发明实施例的电流DAC中单位电流单元的方框图。单位电流单元300包括连接到电流源偏置电压114和地面112的电流源模块315。电流源模块315可提供单位电流单元的电流,该电流可与由诸如图1所示的DAC偏压100的DAC偏压提供的电流源偏置电流实现镜像。如果实现了差分电路,则单位电流单元300还包括连接到电流源模块315、用于进行差分切换的差分开关模块316。单位电流单元300进一步包括连接到差分开关模块316和偏置电压246的主共基-共射模块317、以及连接到差分开关模块316和偏置电压380的衰减共基-共射模块318。当单位电流单元的电流等于或大于电流临界值时,则单位电流单元的电流流向主共基-共射模块317和主共基-共射输出347。这将得到初始电流增益范围。当单位电流单元的电流小于电流临界值时,则单位电流单元的电流流向衰减共基-共射模块318和衰减共基-共射输出305,并通过电流衰减器(图中未示出)。这将得到附加的电流增益范围。
本发明实施例包括其中包括单位电流单元阵列的电流DAC,如图3所示的单位电流单元300。图4更详细地示出了单位电流单元300的具体实施例。单位电流单元400包括输入为电流源偏置电压114的电流晶体管220、以及输入为开关信号236a/236b的开关晶体管228/250,如上所描述。但是图2中的共基-共射晶体管238可更改为共基-共射晶体管470和476。共基-共射晶体管470的源极472与开关晶体管228的漏极234相连,栅极473与偏置电压246相连,而漏极474在输出347p处提供输出电流475p。共基-共射晶体管476的源极477与开关晶体管228的漏极234相连,栅极478与偏置电压380相连,而漏极479在输出305p处提供输出电流481p。类似地,图2中的共基-共射晶体管258可更改为共基-共射晶体管482和486。共基-共射晶体管482的源极483与开关晶体管250的漏极256相连,栅极484与偏置电压246相连,而漏极485在输出347n处提供输出电流475n。共基-共射晶体管486的源极487与开关晶体管250的漏极256相连,栅极488与偏置电压380相连,而漏极489在输出305n处提供输出电流481n。输出305p/305n可连接到衰减器(下面将进一步描述)。在一个实施例中,共基-共射晶体管470、482、476和486可以是厚氧化物晶体管。在另一实施例中,晶体管470、482、476和486可以是薄氧化物晶体管。
共基-共射晶体管470和476的尺寸不同(即,宽度不同),其总尺寸与共基-共射晶体管238(图2中)的尺寸(宽度)完全相同。类似地,共基-共射晶体管482和486的尺寸不同,其总尺寸等于共基-共射晶体管258(图2中)的尺寸(宽度)。例如,共基-共射晶体管470/482的大小可以是共基-共射晶体管238/258的宽度的80%,而共基-共射晶体管476/486的大小则为共基-共射晶体管238/258的宽度的20%。尺寸差异并不限于该百分比划分,只要共基-共射晶体管470和476与共基-共射晶体管482和486使用的总面积分别等于共基-共射晶体管238和258(图2)使用的面积,即可采用任何百分比划分。此外,由偏置电压380进行偏置的共基-共射晶体管(在这种情况下为共基-共射晶体管476/486)的尺寸应该比那些并非由偏置电压380进行偏置的共基-共射晶体管(在这种情况下为共基-共射晶体管470/482)的尺寸更小。尺寸划分根据供应电流的范围进行选择。
例如,共基-共射晶体管470和476,可以认为是单个晶体管,不过该单个晶体管(由共基-共射晶体管476表示)的一部分由偏置电压380而不是由偏置电压246进行偏置。类似地,共基-共射晶体管482和486,可以认为是单个晶体管,不过该单个晶体管(由共基-共射晶体管486表示)的一部分由偏置电压380而不是由偏置电压246进行偏置。在任何给定的时候,偏置电压246和偏置电压380中只有一个被偏置到预期操作状态。换而言之,偏置电压246/380中的一个被降为低电压(如,0伏),而另一个被偏置到期望的电压(如,2伏)。因此,输出电流被切换到流经输出347p/347n或输出305p/305n。共基-共射晶体管470/476和482/486的尺寸分配如下:当DAC偏置电流103为流经电流源晶体管220的高电流时,偏置电压380无效,偏置电压246有效,输出347p/347n被用来提供通过更大的共基-共射晶体管470/482的输出电流475p/475n。选择性地,当DAC偏置电流103为流经电流源晶体管220的低电流时,偏置电压246无效,偏置电压380有效,较小电流流经共基-共射晶体管476/486,并提供流经输出305p/305n的输出电流481p/481n。换而言之,当DAC偏置电流103较低(即,电路路径为高阻抗),电流流经共基-共射晶体管476/486而非共基-共射晶体管470/482。
如上所述,在任何给定的时间,输出347p/347n和305p/305n中只有一个处于活动状态。这通过将偏置电压246和偏置电压380在两个已定义电压Vhigh和Vlow间切换来实现。Vhigh的定义应能获得单位电流单元开关晶体管228/250的适当DC偏压。Vlow的定义应使得无论何时应用Vlow,相应的共基一共射晶体管处于“关闭”状态。例如,Vlow可定义为0伏,而Vhigh可定义为足以启动晶体管470/482的一般电源电压。用于定义Vlow和Vhigh的电压并不限于这些电压。根据实际应用,Vlow和Vhigh的数值可以是任意的。
通常当有高输出电流(高DAC偏置电流103)时,由于输出处的大信号摆动可能产生净空高度问题。在此情形下,信号路径上的任何信号都将容易失真。通过使用该更改后的单位电流单元,电流流经输出347p/347n或输出305p/305n。处于高电流模式时,信号路径不添加任何东西,电流总量继续直接流向输出347p/347n。处于低电流模式时,因为信号摆动很小,所以净空高度不是问题。
本发明的主要目的是扩展低于某一水平的电流控制范围,这可通过降低偏置电流103来实现。当DAC偏置电流103被设为其最高水平时,激活共基-共射晶体管470/482。当DAC偏置电流103降低到设备匹配可接受的最低水平时,激活共基-共射晶体管476/486。通过在衰减器中分割输出电流481n/481p,可进一步降低DAC输出电流,这将在下面进行讨论。同时也将讨论DAC偏置电流103的微调。
图5示出了在DAC的输出信号路径中电流衰减器521的应用。输出信号路径指的是那些在上文参照图4所描述的单位电流单元的输出。图5中,如果DAC偏置电流103为高电流,开关信号236a/236b以及偏置电压246和380将被偏置,使得输出口347p/347n传送单位电流单元的输出电流,这样就可旁通电流衰减器521。在此情形下,如果输出口347p/347n传送单位电流单元的输出电流,则系统输出电流525p/525n等于输出电流475p/475n。换而言之,对于较高的输出电流水平,DAC的输出电流直接流向系统的输出。在这种状态下,电流衰减器521表示高阻抗输出(“三态”),且不会对DAC的大信号性能产生严重影响。
反之,如果DAC偏置电流103为低电流,开关信号236a/236b以及偏置电压246和380将被偏置,使得输出305p/305n传送单位电流单元的输出电流,然后单位电流单元的输出电流信号被电流衰减器521接收。在此情形下,如果输出305p/305n传送单位电流单元的输出电流,则系统输出电流525p/525n等于经过电流衰减器521改变后的输出电流481p/481n。换而言之,对于较低输出电流水平,系统的输出电流流经电流衰减器。
电流衰减器521可通过控制信号523实现可编程。例如,控制信号523作为5比特的控制信号来实现,并表示30dB的电流增益范围,如下文将进行更详细描述的。不过,控制信号523并不限于此。可应用其它的控制信号长度和增益范围而不脱离本发明的范围。
使用电流衰减器521的一个目的是获得越来越低的电流值。使用主信号路径时,偏置电流可降低为第一增益范围(如,30dB)。一旦偏置电流处于最低可接受水平,电流信号路径被切换到衰减器信号路径以进一步降低电流(如,另一个30dB范围)。相对于主信号路径中的较大设备,衰减器信号路径的较小设备可传送较少的电流输出。
在实施例中,电流衰减器521可包括多个衰减器单元,如图6所示的电流衰减器621中的衰减器单元637。为了简化说明,图6将电流衰减器621描述为单端设备,但可使用另一个类似电路以提供补足输入/输出信号。电流衰减器621可被组织为多个衰减器子群641、643、645、647、649和651,形成层叠阵列639。在所示的特定实施例中,衰减器子群641和643各包括一个衰减器单元637,衰减器子群645包括两个衰减器单元637,衰减器子群647包括四个衰减器单元637,衰减器子群649包括八个衰减器单元637,而衰减器子群651包括十六个衰减器单元637。该分组将系统输出电流625的二进制加权表示为控制信号623的函数。
电流衰减器621的各衰减器单元637接收输入电流681、偏置电压Von631、偏置电压Voff 633和控制信号比特‘A’作为输入。控制信号623的指定比特各控制一对应的衰减器子群。对于图6所示的电流衰减器621实施例,控制信号623是例如5比特的控制信号。因此,对于-30dB的电流总增益,按-6dB的衰减速度,5比特控制信号623的每个比特控制对应的衰减器子群。相关领域的技术人员将理解,衰减器单元的任意分组和数量都落在本发明的范围中。类似地,如前所述,可采用其它控制信号长度和增益范围。
在图6所示的实施例中,当控制信号623为‘00000’时,所有衰减器单元将来自输入605的单位电流单元(如,图4中的单位电流单元400的电流481p/481n)的输入电流681传送到系统输出653作为系统输出电流625。这将导致0dB的衰减。其中包括一个衰减器单元的衰减器子群641与控制信号623不相关,且保持阻止高阻抗点的产生,如果所有衰减器单元关闭,则将产生高阻抗点。
如果控制信号623变成‘10000’,则与衰减器子群651相关的衰减器单元将输入电流681的16/32(或50%)传送到转储输出655作为不需要的转储电流635,该电流将传送到电流源(如,2.5伏电流源)(图中未示出)。这将导致输入电流681的其它50%被作为系统输出电流625输出,并表示-6dB电流增益(6dB衰减)。将控制信号623设为‘11000’可进一步增加电流的衰减程度。在此情形下,衰减器子群651和649将输入电流681的24/32(或75%)传送到转储输出口655作为转储电流635。这将导致输入电流681的其它25%被作为系统输出电流625输出,并表示-12dB电流增益。类似地,分别将控制信号623设置为‘11100’、‘11110’和‘11111’,将得到-18dB、-24dB和-30dB的电流增益。
衰减器单元637的实施例为如图7所示的衰减器单元737。衰减器单元737包括衰减器单元晶体管757和759。衰减器单元晶体管757和759可以是厚氧化物或薄氧化物晶体管。衰减器单元晶体管757包括与输入605相连的源极761,用于传送输入电流681。衰减器单元晶体管757还包括与转储输出655相连的漏极763,用于传送转储电流653。衰减器单元晶体管757进一步包括与偏置电压Von 631或偏置电压Voff 633相连的栅极765,偏置电压由共同组成电压偏置开关的控制信号比特723和反相器777控制。控制信号比特723是例如控制信号623(图6)中的比特。衰减器单元晶体管759包括与输入605相连的源极767、与系统输出653相连、用于传送系统输出电流625的漏极769、以及与偏置电压Von631或偏置电压Voff 633相连的栅极771,偏置电压由控制信号比特723和反相器777控制。为了简化说明,图7将衰减器单元737描述为单端设备,不过可使用另一相似电路作为补足输入/输出信号。
在任何给定时候,衰减器单元晶体管757和759中只有一个处于活动状态。当控制信号比特723为低(如,‘0’),则衰减器单元晶体管759处于活动状态,而输入电流681流向系统输出653。选择性地,当控制信号比特723为高(如,‘1’),则衰减器单元晶体管757处于活动状态,而输入电流681流向转储输出655。偏置电压Von 631应选择为使衰减器单元和DAC单位电流单元中的所有设备的偏压条件足以保持设备处于饱和状态(如,Von=2.5V)。偏置电压Voff633应该足够低,以确保各衰减器单元晶体管757/759在与偏置电压Voff 633(如,Voff=地面)相连时不会导电。
通过控制到电流衰减器621各衰减器单元737的输入控制信号723,各衰减器单元737可将输入电流681传送到系统输出653或转储输出655。图6所示的实施例采用了32个衰减器单元。(不过,根据衰减器的需求,该数目可以增大或减小)。当所有输入电流681流经32个衰减器单元中的各衰减器单元晶体管759时,所有输入电流681均被传送到系统输出653。如果希望例如降低50%的系统输出电流625,则在32个衰减器单元的其中16个中,输入电流681流经晶体管757从而在转储输出655处清除。其它16个衰减器单元将输入电流681通过衰减器单元晶体管759传送到系统输出653。从而有效地分离50%的输入电流,本实施例中,提供了-6dB的衰减。因为在所有32个衰减器单元中,偏置电压Von 631、Voff 633与输入605处的偏置电压、系统输出653与转储输出655分别相等,所以输入电流681在所有32个衰减器单元间平均分配。
对于相关领域的技术人员而言,增益控制机制可采用各种方式实现、而不脱离本发明范围是显而易见的。例如,电流衰减器621的上述实施例采用二进制加权实现增益控制,从而得到-6dB的衰减度。不过,电流衰减器621并不限于二进制加权的衰减器单元。在选择性的实施例中,电流衰减器的实现可使用任意数目的衰减器单元和任意组衰减器单元。例如,除了使用32个衰减器单元,根据期望的衰减需求,可使用更多或更少的衰减器单元。作为选择性实施例的另一个例子,每个衰减器单元间的切换可根据时间而不是二进制加权,使得电流衰减器可按线性方式实现。在此情形下,衰减可以是线性的,但步长的分贝则不一定为线性的。在又一实施例中,电流增益控制,尤其是下述的电流增益微控,并不需要通过递增步长进行控制。例如,可通过模拟控制来实现。
如上所述,在DAC中组合更改偏置电流,在高电流模式下旁通衰减器,在低电流模式下电流流经衰减器,可按递增步长(如,-6dB步长)提供附加的电流增益(如,-30dB)。也可得到更小的步长,如随后将讨论的。
电流分割衰减器,如电流衰减器621,可在增益控制范围的低端提供递增的衰减步长(如,6dB步长)。为了在整个电流控制范围提供更小的步长(如,0.5dB),可将电流衰减器与可变(或可编程)DAC偏置电流结合使用。图8给出了根据本发明实施例的电流增益粗调和微调的示意图。
图8示出了0.5dB的步长中60dB增益控制的实例。通过以0.5dB步长更改DAC偏置电流(如,DAC偏置电流103)来实现细微步长控制。该实例给出了64个微调设置895。最大输出电流定义为0dBFS,而所需微调值为‘63’。通过使粗调(例如,根据控制信号623)处于0dB电流增益(或‘00000’)、将DAC偏置电流向下微调到数值‘3’,从而实现0dBFS到-30dBFS的范围897。下一步是将DAC偏置电流微调增加到‘14’,粗调处于-6dB(或‘10000’)的电流增益水平,如参照图6所述。在参照图6所述的其它粗调衰减步长间隔(如,‘11000’、‘11100’、‘11110’和‘11111’)中,DAC偏置电流微调以锯齿形状的控制信号在‘3’和‘14’间移动。粗调和微调的结合在整个60dB范围内实现了恒定的增益步长。
根据上述实施例进行的电流增益控制方法如图9所示。该方法900开始于步骤902,立即进入步骤904。在步骤904中,带有电流源偏置电压(如电流源偏置电压114)和电流源偏置电流(如电流源偏置电流103)的至少一个单位电流单元被偏置,从而使单位电流单元的电流与电流源偏置电流实现镜像。在步骤906中,判断单位电流单元的电流是否等于或大于电流临界值。如果单位电流单元的电流等于或大于电流临界值,则该方法继续至步骤908,在该步骤中单位电流被传送到第一电流输出(如输出347p/347n)以获得初始电流增益。如果单位电流单元的电流小于电流临界值,则该方法继续至步骤910,在该步骤中单位电流单元的电流被传送到第二电流输出(如输出305p/305n)并通过电流衰减器(如电流衰减器621)以获得附加电流增益范围。方法900终止于步骤912。
步骤910包括将单位电流单元的电流衰减到期望的电流增益水平。在各实施例中,可通过将衰减器单元(如图6和7所示)切换为开启或关闭,以递增步长的方式来实现。在一实施例中,衰减器单元可单独切换到开启或关闭以提供线性衰减(即,电流按线性方式减小)。在另一实施例中,衰减器单元的二进制加权子群可切换到开启或关闭,进而提供粗线性递增电流增益步长(按分贝)。在又一实施例中,电流源偏置电流可在期望的电流增益水平内(如,粗步长)以微小递增步长改变,从而以小于粗步长的微增电流增益步长实现电流增益控制。
电路衰减器为可编程的,以获得预期的电流增益水平。尽管相关领域技术人员可理解其它电流衰减器的编程方法,但这可通过提供控制信号来实现(例如控制信号623)。在实施例中,控制信号623的各比特可用于控制特定衰减器单元或特定的衰减器单元群(如上文参照图6讨论的衰减器单元的二进制加权子群)。相关领域技术人员可理解,根据电路的选定实施方式,控制信号比特次序(或任何用作开启/关闭信号的信号)可使用‘1’启用而‘0’禁用衰减器单元或衰减器单元组,或者使用‘0’启用而‘1’禁用衰减器单元或衰减器单元组。
上述电流DAC实施例有几个优点。如,它们提供大范围的电流控制,事实上不需在电流DAC后添加附加的可编程电流或电压放大器或衰减器。相关的优点是该电流DAC可使用更小的芯片面积。功效也得到最优化,因此当输出电流较高时,几乎没有电流浪费。
上面已描述了多个本发明实施例,但应理解,它们只是作为示例,而非限制。相关领域的技术人员应明白,可进行形式上和细节上的各种变化,但不脱离本发明的精神和范围。因此,本发明的宽度和范围不应局限于上述实施例,而只能根据权利要求及其等同条件进行限定。
应明白,用于解释权利要求的是具体实施方式部分,而非概述和摘要部分。概述和摘要部分说明了一个或多个实施例,但并非全部发明人所构思的本发明的所有实施例,因此,并不用来限制本发明和权利要求的范围。
Claims (10)
1、一种差分大增益范围电流数模转换器的单位电流单元,其特征在于,包括:
电流源模块,与电流源偏置电压和地相连,并提供与电流源偏置电流镜像的单位电流单元电流;
差分开关模块,与电流源模块相连;
主共基-共射模块,与差分开关模块和第一偏置电压相连;以及
衰减共基-共射模块,与差分开关模块和第二偏置电压相连,
其中,如果单位电流单元的电流等于或大于电流临界值,则将单位电流单元的电流传送到主共基-共射输出以获得初始电流增益范围;以及
如果单位电流单元的电流小于电流临界值时,单位电流单元的电流被传送到衰减共基-共射的输出并流经电流衰减器以获得附加的电流增益范围。
2、一种差分大增益范围电流数模转换器,其特征在于,包括:
至少一个单位电流单元,该单元包含
第一晶体管,具有连接到地面的源极、连接到电流源偏置电压的栅极、以及漏极;
第二晶体管,具有连接到第一晶体管漏极的源极、连接到第一开关信号的栅极、以及漏极;
第三晶体管,具有连接到第二晶体管漏极的源极、连接到第一偏置电压的栅极、以及连接到第一输出的漏极;
第四晶体管,具有连接到第二晶体管漏极的源极、连接到第二偏置电压的栅极、以及连接到第二输出的漏极;
第五晶体管,具有连接到第一晶体管漏极的源极、连接到第二开关信号的栅极、以及漏极;
第六晶体管,具有连接到第五晶体管漏极的源极、连接到第一偏置电压的栅极、以及连接到第三输出的漏极;以及
第七晶体管,具有连接到第五晶体管漏极的源极、连接到第二偏置电压的栅极、以及连接到第四输出的漏极,
其中,如果单位电流单元的电流等于或大于电流临界值,则将单位电流单元的电流传送到第一和第三输出中的一个以获得初始电流增益范围;以及
如果单位电流单元的电流小于电流临界值时,单位电流单元的电流被传送到第二和第四输出中的一个以获得附加的电流增益范围。
3、根据权利要求2所述的电流数模转换器,其特征在于,第三晶体管的宽度大于第四晶体管,而第六晶体管的宽带大于第七晶体管。
4、根据权利要求2所述的电流数模转换器,其特征在于,进一步包括电流衰减器,该衰减器包括:
第一输入,与单位电流单元的第二输出相连;
第二输入,与单位电流单元的第四输出相连;
第一电流衰减器输出;
第二电流衰减器输出;以及
控制信号输入。
5、根据权利要求4所述的电流数模转换器,其特征在于,电流衰减器包括多个衰减器单元。
6、一种控制电流增益的方法,其特征在于,包括:
对带有电流源偏置电压和电流源偏置电流的至少一个单位电流单元进行偏置,从而使单位电流单元的电流与电流源偏置电流实现镜像;
判断单位电流单元的电流是否等于或大于电流临界值;
如果单位电流单元的电流等于或大于电流临界值,则将单位电流单元的电流传送到第一电流输出以获得初始电流增益范围;以及
如果单位电流单元电流小于电流临界值,则将单位电流单元的电流传送到第二电流输出并通过电流衰减器以获得附加电流增益范围。
7、根据权利要求6所述的方法,其特征在于,将单位电流单元的电流传送到第二电流输出的步骤包括:
将单位电流单元的电流衰减到期望的电流增益水平。
8、根据权利要求7所述的方法,其特征在于,所述衰减步骤包括:
通过预期次数地粗略增加电流增益步长、衰减单位电流单元的电流,从而获得期望的电流增益水平。
9、根据权利要求8所述的方法,其特征在于,衰减步骤进一步包括:
在预期电流增益水平内,以小递增步长改变电流源偏置电流,从而通过细微增加电流增益步长、对电流增益进行控制,该细微增加电流增益步长的大小小于粗略增加电流增益的步长。
10、根据权利要求7所述的方法,其特征在于,进一步包括编程控制电流衰减器以获得期望的电流增益水平。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US70642405P | 2005-08-09 | 2005-08-09 | |
US60/706,424 | 2005-08-09 | ||
US11/214,798 | 2005-08-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1945980A CN1945980A (zh) | 2007-04-11 |
CN100536346C true CN100536346C (zh) | 2009-09-02 |
Family
ID=38045217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006101110216A Expired - Fee Related CN100536346C (zh) | 2005-08-09 | 2006-08-06 | 控制电流增益的设备及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100536346C (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113985954B (zh) * | 2021-11-11 | 2022-11-25 | 思诺威科技(无锡)有限公司 | 一种增益温度补偿的控制电路 |
-
2006
- 2006-08-06 CN CNB2006101110216A patent/CN100536346C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1945980A (zh) | 2007-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1753139A1 (en) | Digital-to-analog converter with programmable current control | |
CN102246477B (zh) | 提高线路驱动器的功率效率 | |
US6782244B2 (en) | Segmented power amplifier and method of control | |
CN101807910B (zh) | 输入选择器、信号处理电路、音频信号处理电路 | |
US20060244530A1 (en) | Digitally adjusted variable gain amplifier (VGA) using switchable differential pairs | |
CN207706136U (zh) | 通信系统及跨阻放大器 | |
US8027279B2 (en) | Echo cancellation | |
TW393828B (en) | Wide range variable output amplifier apparatus with high efficiency | |
WO2008018196A1 (fr) | Convertisseur analogique - numérique à sommation de courants | |
CN1118122A (zh) | 具有开关线性放大器的双工作方式传输系统 | |
US7504973B2 (en) | Gain-variable analog/digital converter, gain adjustment method for gain-variable analog/digital converter, and system including gain-variable analog/digital converter | |
CN104584425A (zh) | 可编程增益放大器 | |
JP4393245B2 (ja) | 電力増幅器 | |
CN100536346C (zh) | 控制电流增益的设备及方法 | |
US20080042688A1 (en) | Line driver device | |
JPH11251850A (ja) | 可変利得増幅装置 | |
US7471154B2 (en) | Bias circuit for maintaining high linearity at cutback power conditions | |
CN101282076B (zh) | 多模块电流共享方案 | |
US7339997B2 (en) | Line driver and method of operating the same | |
CN111294700A (zh) | Pop噪声抑制装置、功率放大器和电子设备 | |
US6166579A (en) | Digitally controlled signal magnitude control circuit | |
JP6347630B2 (ja) | 電流増幅器 | |
KR102559082B1 (ko) | 다중 모드 가변 이득 전력 증폭 장치 | |
WO2020050917A1 (en) | Direct-switching h-bridge current-mode drivers | |
CN103208971B (zh) | 一种可控增益电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20180508 Address after: Singapore Singapore Patentee after: Avago Technologies Fiber IP Singapore Pte. Ltd. Address before: Park Road, Irvine, California, USA, 16215, 92618-7013 Patentee before: Zyray Wireless Inc. |
|
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090902 Termination date: 20180806 |