CN100521555C

CN100521555C - 实施涡轮码时所用同位位流中问题穿刺型态的检测、避免及/或改正

Info

Publication number: CN100521555C
Application number: CNB2003801061252A
Authority: CN
Inventors: 菲利普·J·佩特拉斯基; 葛列格里·S·史特恩贝格
Original assignee: InterDigital Technology Corp
Current assignee: Pan Tai Co ltd
Priority date: 2002-12-16
Filing date: 2003-12-03
Publication date: 2009-07-29
Anticipated expiration: 2023-12-03
Also published as: CN101483440A; CN101483440B; CN1726647A

Abstract

本发明在不需避开理想的编码速率(code rates)而实施穿刺的涡轮码(punctured Turbo codes)时，可实现在同位比特流(parity bit streams)中使用的检测、避免及/或改正问题穿刺型态。这可使相当差的涡轮码性能区域能够被确认及避免。由于合并由涡轮译码器产生的较低速的编码与同位位的穿刺，包含涡轮编码和穿刺(puncturing)的前置错误修正(forward error correction)能在任何的性能量测和编码率效能之间到达一个平顺功能性关系。在其中一个实施例中，当使用两个或两个阶段以上的速率调整(rate matching)时，穿刺的交互作用提供了改正/避免对于由涡轮编码产生的降低(degradations)的方法。

Description

实施涡轮码时所用同位位流中问题穿刺型态的检测、避免及/或改正

技术领域

本发明有关涡轮码的一般使用。尤指一种使用涡轮译码器的穿刺涡轮码中检测和改正降低性能的方法。

背景技术

无线通讯系统在该技术领域为众所皆知。一般来说，这样的系统包含传送和接收相互之间无线通讯讯号的通讯台。具代表性的是，基地台被赋予能够管理与多个用户台(subscriber stations)之间的无线并行通讯。在第三代移动通讯伙伴合作计划(3GPP)指定的分码多任务系统(CDMA)中，基地台称为节点(Node)Bs、用户台称做使用者装备(User Equipment，UE)，而在该Node Bs和该UEs之间的无线接口称做Uu接口。图1表示一个典型的3GPP CDMA系统。

一个3GPP通讯系统的Uu无线接口使用用来传送使用者数据的传输频道(TrCH)，并且在UEs和Node Bs之间传送信号。在3GPP时分双工(TDD)通讯中，相互排斥实体资源定义的一或多个实体频道传送TrCH数据。TrCH数据以连续的传输区块(Transport Blocks，TB)群组传送，其定义为传输区块组(Transport BlockSets，TBS)。每一个TBS以一个规定的传送时间间隔(Transmission Time Interval，TTI)传送，其TTI可跨越(sapn)多个连续不断的系统时帧(time frames)。一个典型的系统时帧为10毫秒，而TTIs现在被指定为1、2、4或8个这样时帧的跨度(spanning)。

图2显示出依照3GPP TS 25.222 v3.8.0，在TDD模式的TrCHs转换为编码合成(Coded Composite)传输频道(CCTrCH)，然后转换为一或多个实体频道数据流的处理过程。由TB数据开始，附上循环冗余检查码(Cyclic Redundancy Check，CRC)并且执行连接TB和分割编码区块。然后执行回旋(convolution)编码或涡轮编码，但在一些例子中并不指定任一种编码。编码之后的步骤包含等化无线帧(frame)、第一次交错(interleaving)、分割无线帧和速率的调整。该无线帧的分割划分了在指定的TTI中的一些帧之上的数据。利用位重复或穿刺操作的该速率调整功能，定义每一个处理的TrCH的一些位，其TrCH后来以多任务的方式形成一个CCTrCH数据流。

该CCTrCH数据流的处理包含位加密(scrambling)、分割实体频道、第二次交错和映像至一或多个实体频道。该多个实体频道对应该实体频道分割。对于上行链路(uplink)传输，UE到Node B，对于CCTrCH传输的实体频道最大值目前被指定为两个。对于下行链路(downlink)传输，Node B到UEs，对于CCTrCH传输的实体频道最大值目前被指定为十六。每一个实体频道数据流被频道化码(channelization codes)延展，并且被调变为了在指定的频率之上的空中传输(airtransmission)。

在该TrCH数据的接收/译码中，该接收台本质上反转该过程。因此，TrCHs的UE和Node B实体接收需要TrCH处理参数的信息来修复该TBS数据。对于每一个TrCH，指定一个传输格式组(Transport Format Set，TFS)来包含一些预定的传输格式(Transport Format，TF)。每一个TF指定不同的动态参数，包含TTI、编码形式、编码速率、速率调整和CRC长度。对于一个特别的帧的CCTrCH的TrCHs而言，事先定义的TFSs的集合称做一个传输格式组合(Transport FormatCombination，TFC)。

CCTrCH的传输格式组合指针(TFCI)的传输用来帮助接收台的处理过程。3GPP用接收台来选择性地规定″遮蔽(blind)传输格式检测″，其中该接收台考虑有效的可能TFCIs。其中只有一个有效的TFCI，且使用在任一个例子中。

在3GPP中，时槽(time slot)的传输出现于事先定义的发射丛讯(bursts)，其中该传输实体频道被分为开始时槽部分和结束时槽部分。一个选择性的训练序列(Midamble)被包含在该两个实体频道数据部分之间。该TFCI目前被指定为在该训练序列的任一边，还有在两个实体频道数据部分之间的两个部分传输。图3和图4个别表示两个从3GPP TR 25.944 V3.5.0得到的例子，其中标示MA的区块表示训练序列，而标示为T的区块表示TFCI的部分。在图4中，该CCTrCH被映像至两个实体频道，但只有一个包含TFCI。

图5a、5b和图6为依照3GPP频分双工(FDD)的说明而得的频道编码和多任务的范例图示。

在通讯系统执行的编码步骤，在通信系统中的性能和能力中扮演一个重要角色。特别的是，无线传输的数据涡轮编码在3GPP系统的TDD和FDD通讯中扮演一个重要角色。

涡轮编码原理已经广泛的应用在信息论，且部分构成主要的通信理论和实做。这些原理被使用在错误控制、检测、干扰抑制、等化和其它通讯相关领域。涡轮码是一种平行递归的系统回旋编码形式，其可用于频道的编码和译码来检测和修正发生在通过不同频道时数字数据传输的错误。涡轮编码在某些情况下，为数据传输能够到达Shannon定律的理论极限时特别有用。这些合适的情况一般包含大区块数据的传输，特别在移动通讯中非常有用。

图7表示穿刺产生如此特殊的编码比期待的性能差。在临界信号噪音比(Signal-to-Noise Ratio，SNR)值中量得如同4dB的损失。

具代表性的是，穿刺(即消除)低速率编码的同位位而产生的高速率涡轮码，直到达到理想的编码速率。穿刺产生的特殊编码比期待的性能差是因为某些穿刺位型态。因为在涡轮编码器中的递归编码区块有一个无限的脉冲响应，有关每一个系统位的信息散布在许多的该同位位中。

在任何采用穿刺的错误控制编码方案，该穿刺位的位置将影响性能。这是因为连续位的穿刺带(strings)可被视为该译码器的丛讯错误(burst errors)。所有错误控制方法只能修正小于某些门槛的丛讯错误。因此，重要的是当设计穿刺方案时，考虑该编码的丛讯错误修正能力。在缺乏错误控制编码方案的特定信息下，一个好的方法是最小化该穿刺位带的最大值。对于高的编码速率而言，这对应于均匀散布在该传送区块间的非穿刺位。均匀散布该非穿刺位的穿刺方案能够阻止与某些错误句柄产生互动，而产生译码器性能的降低(degradation)。

因为在该涡轮编码器的递归编码区块有无限的脉冲响应，有关每一个系统位信息散布于许多该同位位之间。由考虑保留在残留同位位中的许多数据，而能够在品质上说明在该同位位中某些周期性非穿刺型态的影响。

量测该穿刺型态的距离以形成一个具有关于该涡轮编码器的递归编码区块的半周期脉冲响应的周期来决定该穿刺涡轮码的性能下降区域。

对于3GPP的涡轮编码器而言，组成的递归编码器有一个脉冲响应，其是对于正时间(positive time)(半周期性，semi-periodic)有七个符号周期的周期性。由作为一个最长序列(maximal length sequence简称M-sequence)产生器的该编码器的解释可以及时了解，即假如该位移寄存器(Shift Register)以零态开始且在t＝0时仅使用一个时，然后该编码器恰好为具有三阶本质多项式(primitive polynomial)和初始状态{100}的线性反馈位移寄存器(LinearFeedback Shift Register，LFSR)时，可产生一个正时间的周期2³-1＝7的最长序列。

该编码器是在二进制域(binary field)中线性非时变(Linear Time-Invariant，LTI)系统。因此，该译码器的输出是该编码器脉冲响应的位移版本总和，每一个位移脉冲响应对应在该TB中的1’s的位置。假如我们考虑一个对于t>T时为全部的0’s输入，而对于t>T该组成递归编码区块的输出也将是半周期性。

某些非穿刺周期可导致关于在同位字节中一小群位散布信息的损失。例如，使该TB包含伴随许多零的七个位。现在借助观察在大量穿刺后编码器的输出，试图考虑决定该七个位的问题。在该输出的每一个观察为该七个位的子集合的总和，而由该非穿刺周期和该递归编码区块的脉冲响应决定该子集合。对于大部分非穿刺型态(其周期主要与该半周期性脉冲响应的周期相关)，最后可得到七个不同子集合的总和。因此，形成具有七个未知数的七个系统方程式。假设它们为线性独立，可以决定该七个位的值。然而考虑该非穿刺周期是简单的(每周期一个残留同位位)，而该递归编码区块7的周期也是。然后对于t>6而言，每一个观察为该七个位相同子集合的总和，因此无法获得新的信息。即一个秩-1(rank-1)的系统方程式形成，而唯一解并不存在。这是由于该信号的周期性本质。当该非穿刺周期主要相关于该递归编码区块的周期时，该同位位的一系列观察最后将形成一个秩-7的系统方程式。对于我们的七位群组而言，这足够单独决定该位，即能够决定该位的信息是散布于该残留同位位之间。当该周期不是主要相关时，该系统的秩变成L/K，其中L为递归编码区块的周期，而K为L和N的最大共同分配器(Greatest Common Divider，GCD)，而N为该非穿刺型态的周期。

在上述的说明中，为了清楚的目的，而假定在该小群位后为一长串的零。然而，允许额外的位群来追随第一群，并不附加于该关于早期群组的散布信息。这可以从该系统的因果关系中得到。

一些散布信息也可能遗失甚至于在非简单周期，例如，考虑该非穿刺型态在三和四之间交替的简单周期。这产生一个周期七但具有每周期两个残留同位位的非穿刺型态。上述的同样问题产生一个具有七个方程式而秩为二的系统，其仍然不足以单独决定该字节，但却减少可能增加的空间大小。清楚地，一些非穿刺型态损失一些关于该小群位的信息。

为了获得合适的效能，我们需要去检测、避免及/或改正在该同位比特流中的问题穿刺型态但不需去避免编码速率。典型的问题互动发生在涡轮编码器输出和在速率调整阶段的穿刺之间。

因此需要提供一个借助修改穿刺型态，来产生一个避免问题互动的高速率涡轮码的方法。

发明内容

依照本案的发明，确认在穿刺误差改正编码传输中的品质降低，并因此而修改编码传输。确认一个近似于一特殊编码速率的穿刺型态，并按照该穿刺型态和该特殊编码速率间的匹配来调整预期降低的值。

对于FDD和TDD两者而言，包含两个速率调整阶段和两个穿刺操作，这由某些技术上称做递增性冗余(incremental redundancy)的技术来完成。其允许一个无线传输/接收单元(WTRU)来接收和软组合(soft combine)从基地台中相同TB的多重传输。假如该传输第一次失败，该信号以更多的数据重传来试图在第二次传输时成功。为了达到这个目的，因此使用两个不同阶段的穿刺，由于该WTRU具有某些性能、某些它可支持的寄存大小，和为了能够放入被合并至有两个穿刺阶段的该寄存的再传输。该第一阶段的速率调整穿刺足够的位，使得该残留位被放置于一寄存内，且第二阶段的穿刺(或重复)是为了达到理想的全部编码速率。当组合该两阶段的速率调整时，一个编码速率的问题区域是多面的。因此，目前牵涉的两个速率中，其中一个速率在穿刺的第一阶段，而一个在第二阶段。

依照本案的第一较佳实施例，单一阶段速率调整的P1/P2穿刺偏差，使用该穿刺误差修正编码传输来执行。

依照本案的第二较佳实施例，在每一阶段的速率调整可以使用两个或以上的阶段，用以检测和改正在R5高速下行链路数据分组接入(High SpeedDownlink Packet Access，HSDPA)的高速下行分享频道(High Speed DownlinkShared Channel，HS-DSCH)的穿刺涡轮码的性能。

附图说明

本发明借助下列各较佳实施例附图及详细说明，可获得一更深入了解：

图1是依照现今3GPP的说明，一个典型CDMA系统的图标；

图2是依照3GPP TDD的说明，一个CCTrCH中TrCH数据的处理过程；

图3和图4是依照3GPP TDD的说明，频道编码和多任务范例示意图；

图5a、5b和图6依照3GPP FDD的说明，频道编码和多任务范例示意图；

图7是穿刺产生的特别码的典型结果的曲线图，其极限SNR值为4dB的损失；

图8是当P1/P2产生偏压时，以高或然率和编码速率来描述用来成功译码一个数据区块(极限SNR)的SNR曲线图；

图9是关于序偶(ordered pair)(r1，r2)的问题区域示意图，其为个别在速率调整的第一和第二阶段中穿刺同位比特流的速率；

图10是HSDPA的3GPP速率调整的电路方块图，其使用一个涡轮编码的HS-DSCH；以及

图11是对于具有某些有效编码速率的HS-DSCH传输区块，初始区块错误率(initial Block Error Rate，BLER)之的曲线图。

具体实施方式

本发明是关于一些不用去避免编码速率，而可检测、避免和/或改正在同位比特流中问题穿刺型态的方法和实施例。

本发明也可适用于在FDD、CDMA 2000和TDD全球移动通讯系统(UniversalMobile Telecommunications System，UMTS)的传输模式和其它传输模式的第一层和第二层。此外，之后用以修改穿刺型态的方法，可修复降低的涡轮码的性能。

关于本发明，其方法可实施在一个无线传输/接收单元(WTRU)及/或一个基地台上。之后提到的WTRU可包含但不限制于一个UE、移动台、固定或移动用户单元、传呼(pager)、或其它型可用来在一无线环境下操作的装置。之后提到的基地台可包含但不限制于一个基地台、Node-B、站台控制器、存取点(access point)、或其它在一无线环境下的接口装置。

图8是当同位位P1/P2产生偏压时，以高或然率和编码速率来描述用来成功译码一个数据区块(极限SNR)的SNR。如图7所示，我们发现用1/3的3GPP涡轮码速率来穿刺产生的特殊码比理想的性能差，如图中显示的峰值。

图9是关于序偶(ordered pair)(r1，r2)的问题区域示意图，其为个别在速率调整的第一和第二阶段中穿刺同位比特流的速率。如可见的，同位流的穿刺速率为如此的一些结合速率时的特别区域是有问题的。

在一个实施例中，同位位的P1和P2的穿刺偏压是用在单一阶段的速率调整。图10是用于HSDPA的3GPP速率调整的电路600的方块示意图，其使用于一个涡轮编码的HS-DSCH。该电路600执行一个HSDPA的3GPP速率调整计划。该电路600包含一个电路分离电路615、一个第二速率调整阶段620和一个位收集电路625。该第一速率调整阶段610包含一个同位1(Parity 1，P1)位速率调整电路630和同位2(Parity 2，P2)位速率调整电路635。该第二速率调整阶段620包含一个系统位速率调整电路640、一个用于第二速率调整的P1位速率调整电路645和用于第二速率调整的P2位速率调整电路650。在操作中，该系统位、P1和P2位经由该第一速率调整阶段610、该虚拟IR寄存器615、该第二速率调整阶段620和该位收集电路625来处理。注意到该P1和P2位被分别的处理。在该位收集电路625组合的该系统位、P1和P2位提供一个数据信号输出N_data。同时注意该编码位的数量小于或等于该虚拟IR寄存器615的大小时，该第一位速率调整阶段630是显而易见的。考虑该显而易见的第一阶段案例和Re1-4的速率调整。

在实际的应用上，一共同电路，如微处理电路和依照程序的指示，将预期来执行不同的电路功能。用于实施本发明的该特定电路功能将因此作为那些在该速率调整电路600内的该调整电路的选择。

假如全部的编码速率大于1/3时，该速率调整的规则为执行穿刺的功能，而在小于1/3时，执行重复的功能。目前编码速率大于1/3的完成是由于施加相同的穿刺速率但不同的穿刺型态相位至P1和P2位(至位的内部)。为了避免已经表示可降低该涡轮码性能的非穿刺周期性，该P1和P2的穿刺速率偏差是独立的。例如假设P1位的数目减少Δ，而P2位的数目增加Δ时，该全部编码速率不变但却可避免该问题非穿刺周期。用这个方法来避免该问题编码速率，而且已经推导出一个需要偏差的分析表示式。

一个修改该穿刺型态的例子和有效方法来增加在P1和P2穿刺位数量的差距，是使用在一个当中增加额外的穿刺并从另一个当中移除的方法。该偏差量应该只是用来避免某些周期。在偏差该P1和P2位的穿刺速率时，必须合乎两个限制。

当使用具有周期为的非穿刺型态时，结果产生性能降低。每当P1和P2位的平均非穿刺周期对个别的偶数和奇数

而言是在7

/2的±1或±1/2以内时，将采用这些周期。

P1和P2速率调整区块的平均非穿刺速率是I/(P/2)，其中I是在速率调整的每一个分支输出上的位数目。而P是在速率调整输出上的同位位(P1和P2)的全部数目。因此，理想的编码速率将导致一个问题穿刺型态，假如：

方程式一

对于

其中：

方程式二

在偏差该同位比特流1和2及P1和P2位的穿刺速率时，必须合乎两个限制。

第一，一个数目Δ必须有效增加在同位比特流1的残留位数目，以避免该问题穿刺型态。第二，相同数目Δ必须减少在同位比特流2的残留位数目，以同样有效避免该问题穿刺型态。

这两个限制可合并至下列的Δ表示式，其中：

方程式三

步骤一)使用方程式二来计算

步驟二)使用方程式一來決定是否理想的編碼速率產生一個問題穿刺型態。如果是的話，則繼續步驟三，否則設定

步驟三)使用方程式三來計算偏差Δ。

步驟四)用修改在TS25.212/222的表格来計算速率調整参數。

为了避免降低涡轮码性能的穿刺型态，个别加至同位比特流1和2的穿刺数量将有微小的差异，但却保持穿刺位的总量一定。

假如在同位比特流1的穿刺位数量减少Δ时，则在同位比特流2的穿刺位数量将增加Δ，总体的编码速率不变，但可避免问题穿刺型态。注意对于这个案例的位收集和位反收集阶段必须对应着调整。因为降低性能的个别区域倾向变小，可能有助于简单地避免使用具有降低性能的编码速率。因为具有降低性能的编码速率现在可用上述的方程式检测，因此避开它们是很简单的。

对于如同在3GPP中展开的混和自动重复要求(Hybrid Automatic RepeatreQuest，HARQ)而言，可能需要执行两阶段的速率调整。这发生在每当执行递增性冗余(incremental redundancy，IR)，且速率调整规则的位输出数量大于该虚拟IR寄存器时。注意当使用组合HARQ的追赶(Chase)时，不需要一个特别的IR寄存器；一个接收位寄存器就足够了。(假如不重新排列的话，一个接收符号的寄存器就足够了。)假如这是由IR在追赶组合上仅提供一个小改善而来决定的话，从该标准中移除IR将是明智的。

为了获得较高的数据速率，3GPP已经在执行链路调适(link adaptation)时引入HSDPA选择。链路调适的其中一个组件是调适性的编码和调变(AdaptiveModulation and Coding，AMC)。由于AMC，使用一个频道品质估算来选择一个可达到最大传输率(throughput)的调变方式和编码速率。当频道品质高时，选择QAM调变和高的编码速率。使用一个1/3的涡轮码速率的穿刺来获得高编码速率。在频道品质指示(channel quality indication，CQI)表的设计期间，观察到某些传输区块组大小(Transport Block Set Sizes，TBSS)显示出比预期的性能差。该CQI表是用来将频道品质估算映像到一个建议的调变和TBSS。这个比预期性能差的问题目前用简单的手拧(hand tweaking)CQI表来避开引起问题的TBSSs。在AMC中，这将导致传输率比最佳的传输率差，因为最佳的传输率将一定会被避开。

通过AMC支持的链路调适是R5 HSDPA的一个整体特征。由于AMC，在HS-DSCH上的调变方式和编码速率可以依照频道情况而变化。在HS-DSCH上的不同编码速率将由在一个预定的方法中该R99涡轮编码器的速率调适(重复或穿刺)输出来完成，就是说作为一个TBSS的功能和实体频道位的可用数目。R99/R4和R5两者使用相同的1/3的编码速率的涡轮编码器。当速率调整的原则对于R4和R5是相同时，较高效率的编码速率(>1/2)的合适和较常的使用、速率调整的多重阶段的使用和递增性冗余(IR)的可能性的标准容许可区别R99/R4和R5。

HSDPA在WG4中的性能要求已经指出对于在HS-DSCH的涡轮编码和穿刺传输区块中异常高的和非常不能预料的SNR性能至少在有效编码速率在1/2以上的范围降低一些dB。

由1/3基本速率的涡轮编码器输出的不合适的同位比特流的穿刺型态将重度的打击在HS-DSCH的涡轮编码性能。虽然TDD的文章提供原始的WG4仿真结果，相同的降低也同样恰好发生在FDD中，原因是两个模式都恰好使用同样的方式完成在HS-DSCH传输区块(产生该问题互动)的涡轮编码和速率调整(TS25.212和TS25.222)。

在一些数据速率中比预期的性能差也是一个固定调变和编码方案的问题。假如指派会产生该问题的编码速率给一使用者，功率控制将会补偿较差的编码速率，使得细胞台的容量降低。

在另一个实施例中，该同位比特流的调整允许高速媒体存取控制协议(Medium Access Control—High Speed，MAC-hs)来简单选择任何理想的传输区块大小作为一个排程决定的结果。它需要微小地改变在TS 25.212/222的速率调整阶段的穿刺型态降低。例如一个实行于TS 25.212制订的现今FDD标准的修改被附加于为什么该修改是合理的讨论中。

对于显而易见的的第一阶段速率调整例子和采用的第一和第二阶段速率调整的例子而言，存在一些可接受的解决方案，借助通过同位位穿刺的调整来避开该问题互动(problematic interactions)。

其中一个解决方案，例如一个简单偏差(biasing)方法，被概述在提供概念上显而易见的的第一阶段速率的范例的影响之下。

现今，加上同样穿刺量到在该涡轮编码器(图10)输出W中的同位比特流1和同位比特流2以使编码速率大于1/3，虽然也可以调整穿刺型态相位(phases)。

当要求一个特殊的编码速率，而确定使用它会导致性能降低时，选择一个微小的较低编码速率以避开该降低性能。一个好的替代编码速率是低于该要求的编码速率中允许的最大编码速率，其要求的编码速率已经确定有一个可接受的降低性能。

假如希望一个系统可无限制使用可用的编码速率，然后穿刺型态的修改可回复该性能。回复穿刺涡轮码性能的关键是避开有关该系统位的该残存同位位过度的冗余(redundant)，换言之，修改该穿刺型态以改进性能。

完成该目的的其中一个作法是取样该同位位，使得所有对应该半周期脉冲响应的一个完整周期的点能尽可能减少取样数，然而却维持相同的编码速率，但在该数据区块上的穿刺不被过份扭曲，或者在P1和P2中同位位的数目上产生极度的不稳定。

注意这个缓和的方法可以应用到具有两个以上同位流的系统。例如3GPP涡轮码(CDMA 2000)包含四个同位流。假如发生一个问题穿刺型态，可以调整每一个个别的同位流的穿刺速率来缓和，当维持一个稳定的整体有效编码速率。

在速率调整的单一阶段案例中，如同在R99/R4使用和许多R5的配置中，在该涡轮编码输出和穿刺传输序列之间的该问题互动发生在该穿刺型态的周期近似于等于七个倍数的残留位周期的区域，且当平均每3.5个同位位残存一个的时后。

这些降低个别对应秩为一和秩为二的情况。本发明例对应秩(rank)为一的情况。秩为二的情况在SNR降低上比秩为一的情况有较小的冲击。因为较高秩(>2)的情况对性能的降低并不明显，不是秩为一和秩为二的情况在这里并不讨论。

以下决定在这些区域中心的编码速率：

CR = \frac{1}{1 + \frac{2}{3.5 N}} = \frac{3.5 N}{3.5 N + 2}

N＝1，2，...方程式四

当N是偶数时，该临界编码速率CR对应秩为一的情况；当N是奇数时，该临界编码速率CR对应秩为二的情况。对于秩等于一时，我们得到CR＝7/9，7/8，21/23，...，而秩等于二时，我们得到CR＝7/11，21/25，...。

在同位比特流1或同位比特流2中系统位和同位位数目的比可以视为同位穿刺比(parity puncturing rate)。当使用具有接近或等于7N/2(N＝1，2，3，...)同位穿刺比的残留位型态时，性能将会降低。一些涡轮编码和穿刺互动也同样发生在每当对个别的偶数和奇数N而言，该同位比特流1或同位比特流2的残留位的平均周期在7N/2的±1或±1/2内。

当采用两个或两个阶段以上的速率调整时，用任何阶段或在速率调整阶段间的互动可以产生问题穿刺型态。

一个封闭型态表示式已经发展在用来预测性能降低的Release 5 3GPP涡轮编码器/速率调整。该表示式将以下三者{在速率调整的第一阶段之前的位，在第一次速率调整之后的最大位，在第二次速率调整之后的位}或两者{有关同位位的第一次速率调整的速率，有关同位位的第二次速率调整的速率}之一作为输出。该输出，如下列方程式五表示的，为一个合理的数目，其可与一个门槛值比较来接受/拒绝该配置作为提供/不提供可接受的性能。该参数r1和r2代表关连于该有关同位比特流的第一和第二阶段的速率调整的速率。虽然看起来很复杂，但该方程式五在r1、r2上是片段线性(Piecewise Linear)且为连续函数，因此很容易求解。

方程式五

一个基于该方程式的门槛比较，其用以测试是否该成对的编码速率能充分的执行。同样地，可以使用下列三者{数据区块大小、在第一次速率调整阶段之后的大小、在第二次速率调整阶段之后的大小}，因为这三者直接映像到该成对的编码速率。

穿刺型态的周期性效应也可用在调整速率之前交错(interleaving)该同位位来减小。在这个方法中，在反交错(de-interleaving)后，避开该同位位的周期性取样，即使当在速率调整中完成周期性取样时。

该频道交错器的功能性可以合并至速率调整区块交错器。这可由增加一个额外的限制到该速率调整区块交错器(其由该频道交错器所定义)来达成，当设计该交错器时。然而，这将需要一个额外该系统位的交错器。

注意该非穿刺位的重新安排仅需要发生在一个范围内，其等于该涡轮编码器的该递归编码区块的半周期脉冲响应的周期。因此，可以增加微小时间变化的交错器到该同位比特流以避开问题穿刺型态。这拥有需要较少存储器和有助于最小化该穿刺的相同失真的优点。

变化某些参数可作为一个时间函数(或位指针)来产生可减弱性能降低的穿刺型态。一个这样的3GPP例子包含在整个执行速率调整中速率调整参数X_i、e_ini、e_minus和e_plus参数的修改。在这种方式中，影响该穿刺型态的参数可以在一个或一个以上的位被穿刺区块内的位置上变化。由于允许该参数变化，该实时的编码速率可以不同于该理想的全部编码速率(因此可避开该穿刺互动)，而仍然保持相同的全部编码速率。例如：1)e_plus和e_minus可在算法中改变频率来切断任何可能长期的有害穿刺。2)可改变穿刺来改变编码速率使得它在编码区块的某些区域较高，而在其它区域较低。

上述的方法是用来产生特定编码速率的穿刺型态修改范例。所有这样的方法可以考虑特别的情况和在该穿刺型态排列的较一般概念下的完成。改变该穿刺型态的任何方法，即产生某些原始穿刺型态的排列，有改变一个编码的全部性能的趋势。

一个可达到理想的全部编码速率而避开问题穿刺型态的方法是调整在每一阶段中执行的穿刺量。这个方法当被放置于3GPP HSDPA涡轮码/速率调整的算法内时，导致该虚拟递增性冗余(IR)寄存器的体积减少。该方法一般暗指一个对每一阶段个别穿刺速率的修改，而产生一个理想的全部穿刺型态。

改变该操作点(该成对的r1，r2)成为某些在固定编码速率曲线上的点(即r1*r2的乘积不变)，且其性能的降低在可容许的范围内可增加阶段速率的偏差。

调整该阶段穿刺速率和在该两个同位流之间的相对速率的组合也可以减少在穿刺型态和涡轮码性能间的问题互动。

我们可以想象将该操作点分成两个点。其中一个对应该第一同位比特流的第一和第二阶段速率调整的速率，而另一个则对应该第二同位比特流。应该选择该两点使得全部编码速率不变，其两者落于可接受性能的区域，而在速率调整第一阶段之后的残留位的总数量不超过加强的限制，如一个IR寄存器。

本发明提供许多简单及有效的检测、避免及/或改正在同位比特流的问题穿刺型态而不用避开理想编码速率的技术。按照本发明，确认一个接近一特别编码速率的穿刺型态，且按照该穿刺型态和该特别编码速率的匹配而调整一个预期降低的值，将减少在穿刺误差修正编码传输的降低。

当通过穿刺而产生高编码速率时，一般理想的是尽可能平均分布用来穿刺的位。使用这个方案时，不可避免的，某些编码速率将需要效率较差的结果非穿刺位型态。其中一个这样的例子发生在当该非穿刺位型态是周期性时，其具有一个等于该涡轮编码器的递归编码区块的半周期脉冲响应的周期。可以使用一个算法来确认所有具有降低性能的穿刺型态。

在本发明的一个特别例子中，决定一个WTRU的容量，其包含该WTRU支持的寄存器大小。使用穿刺来减少位数目以合适该寄存器，并且调整该全部编码速率以便提供足够的纠错能力。这在穿刺的第一阶段提供第一速率，并在穿刺的第二阶段提供第二速率。

按照本发明，可达到在同位比特流中检测、避免及/或改正问题穿刺型态和完成穿刺涡轮码而不用避开理想的编码速率。这适用于但并不限制于FDD、TDD和其它传输模式，且能够对相对较差涡轮码性能的区域做确认或避免，其可能导因于早期习用的技术方案。

本发明提供包含涡轮编码和穿刺的前置错误修正(forward errorcorrection)，其在任何性能的量测和有效编码速率之间可达成一个平滑的功能性关系，该有效编码速率导因于合并由具同位位穿刺的涡轮编码器产生的较低编码速率。性能量测的范例为BLER、位错误率(bit error rate，BER)、需要的信号干扰比(SIR)或需要的SNR。

在一个特别数据速率上产生一个编码传输，并将一些编码位排除而产生穿刺的型态。在接收器端，零或其它填入(filler)位被放置以取代该穿刺位，且该译码程序是建立在具有该遗失位的接收信号上。依照本发明，修改该穿刺型态是为了消除将在特别穿刺型态下发生的性能降低。特别的是，假如该穿刺型态是常规的且本质上有一个周期性，则它极可能产生一个信号上的降低。消除该降低才可能达到理想的编码速率。

本发明特别适用于3GPP的编码，且可使用于低片码速率(low chip rate)的TDD，和高片码速率的TDD和FDD。

其中一个如此的周期性的例子发生在当非穿刺型态的周期性等于该涡轮编码器的递归编码区块的半周期脉冲响应的周期时。提供一个算法来确认具有降低的全部穿刺型态。额外的，执行该穿刺型态的修改使得该涡轮码的性能被储存。

使用修改的穿刺以储存涡轮性能。假如理想中一个系统可允许无限制的使用可用的编码速率，则修改该穿刺型态可以储存该性能。因此，假如理想中一个系统被认为可允许无限制的使用可用的编码速率，则修改该穿刺型态可以储存该性能。

合适的编码意指从指示该频道品质的WTRU中获得的空中信息。因此，该传送器调整在其它参数间调整它的编码速率。在接收不良的例子中，加入大量的冗余(redundancy)导致一个非常低的编码速率，但允许数据的传送完成所要求区块错误的可能性。

品质估算步骤天生不考虑也不应该去考虑可能已经使用的问题穿刺的可能性。典型的频道品质是基于信号功率和噪音功率而言，但不考虑已经以一个有问题的方法而穿刺的编码器，因此AMC将不被用来避开有问题的编码速率。由于频道品质良好，因此仅需要非常少的编码并且可以使用较高阶的调变。假如频道品质不良，则该编码速率减小。因此，使用一个减小的数据速率来提供理想的错误性能。使用一个频道品质指示器去监控该频道品质并依序提供该数据速率控制器的输出。

对全部供应的使用者而来决定一个合并的数据速率以测量容量。假如在一个信元范围内一个以上的使用者调到一个有问题的编码速率时，则这些使用者就被认为需要还多的功率因而减少了信元台的容量。在许多的案例中，通过本发明可以知道或决定有问题的编码速率，因此可避开这些速率。

本发明提供一个通过一些分析方法来进一步确认问题速率的能力，并且动态或静态避开这些速率以响应这个信息。

对于用来产生特定编码速率的穿刺型态的修改有一些代表性范例，如在本发明中的TDD和FDD的传输模式中的第一层和第二层。可想象一些对于描述范例的变化。所有这样的变化可视为特殊案例和该穿刺型态排列的更一般概念的特定实施。改变该穿刺型态的任何方法，即产生原始穿刺型态的一些排列，有改变编码的全部性能的倾向，并且它的目的是去包含本发明设想的穿刺型态的产生如此排列的排列和方法。

图11表示三个不同的HS-DSCH传输区块BLER性能，其个别增加4554、4705和4858大小的位。它们全部为1/3的涡轮编码速率，然后映像到高速实体下行分享频道(High Speed Physical Downlink Shared Channels，HS-PDSCH)的穿刺降为6072个位。这导致该三个增加的传输区块大小的一个有效编码速率的0.75倍(标示为7/9-)、0.77倍(标示为7/9)和0.80倍(标示为7/9+)。

当在HS-DSCH上的一个涡轮编码传输区块增加有效编码速率时(或增加相同地穿刺速率)，可预计BLER性能将以一定的比例降低，即随着有效编码速率的提高，而得到更差的性能。但不幸地这不一定会发生，在这个例子中可见到速率0.77(7/9)的编码传输区块需要一些比速率0.80的编码传输区块多3dB的SNR来达到约10％的相同BLER。

对于观察到的降低的理由是在两个涡轮编码器同位比特流的输出中的周期性(周期等于七)，如组成的递归回旋编码器的脉冲响应所给予的，在许多例子中与第二及/或第一速率调整阶段实施的穿刺型态周期性产生不良的互动。这个效应随着穿刺速率的增高而增加。

在下列的分析中，假设一个单一R99速率调整区块。然而，这个概念更一般性的将递增性冗余和不将递增性冗余实施在R4和R5。对于这两个例子的结论是该导致SNR降低的临界穿刺速率是可在规则中预测的，但需要考虑一个相当复杂的参数群组。

在Node B的MAC-hs中避免临界穿刺速率的设定，其具有一个特别的优点使目前的标准不需要改变并且能留下开放给厂商(vendor-specific)执行的细节。当这个方法更好时，使用的查询表(look-up tables)是复杂的，且在可能的MAC-hs的排程器决定加上限制。

替代性地，对穿刺型态作微小的改变，其是如同目前在TS 25.212/222中HS-DSCH的调整阶段产生的。这些修改仅组成一微小改变在速率调整参数产生在TS 25.212/222时，并且更重要的是不需要额外的发出信号。

由于第二选择方案(在涡轮编码同位比特流上产生穿刺型态的微小修正)过于简单，并且它对于MAC-hs排程器(简单地选择而不论传输区块大小是如该排程器决定结果所要求的)的显而易见性，在TS 25.212/222做出一个对应的改变来补救这个问题。

该组成递归回旋编码器在如TS 25.212/222的涡轮编码器中有对于正时间(positive time)的周期七的无限的脉冲响应。在同位比特流中残留(即非穿刺的)位的某些型态的冲击可用考虑有多少信息留在这些残留同位位以表示其品质。

该涡轮编码器产生三个比特流、对应输出序列的系统位、同位比特流1(第一组成编码器的输出)和同位比特流2(第二组成编码器的输出)。

注意该组成递归回旋编码器是一个在GF2上的LTI。因此，该编码器的输出是该编码器的脉冲响应位移版本的总和。每一个脉冲响应的位移版本对应在TB中第一个位置。

某些穿刺型态可导致有关一小群横跨在其中一个同位比特流中字节的散布信息损失。例如让TB包含后面跟着许多零的七个位。现在考虑试图决定该七个位的问题，借助在大量穿刺之后的编码器的输出观察。每一个在该输出做的观察是该七个位子集合的总和。每一个特别观察的子集合是由该残留位周期和该递归编码区块的脉冲响应来决定。

对于大部分的穿刺型态，最后可观察该七个位的七个不同子集合的总和。因此形成七条带有七个未知数的系统方程式。假设它们为线性独立，则可决定该七个位的值。

然而，当残留位的周期性是简单(每周期一个残留同位位)且与递归编码区块的周期同样为七时，则由于该信号的周期性，对于t>6的每个观察是该七个位的相同子集合的总和，并且随后的观察无法获得新的信息。因此，形成一个秩为一的系统方程式，但无唯一解。

当残留位的周期性不是七的倍数时，在几次观察该同位位后，最后会形成一个秩为七的系统方程式。对于我们的七位群，这足够去单独决定该位，即有足够的信息来决定散布在残留同位位间的位。

对于一些非简易周期的散布信息也可能损失，例如考虑非穿刺型态在一个三和四的简单周期之间(每周期为七时有两个残留同位位)轮替的例子。

这导致一个周期七非穿刺型态但具有每周期两个残留同位位。上述的有关争论产生一个秩为二的七个系统方程式。这仍然不够单独决定这群位，但这的确减少他们可能跨越空间的维度。清楚地，有关TB的一些信息对于非穿刺残留位型态也可能损失。

至少有两个替代方案来避免在涡轮编码输出和在速率调整阶段穿刺之间的问题互动。

避免问题穿刺型态是用一个方法，其需要该MAC-hs去避免使用导致降低的穿刺型态和不使用某些将接收的传输区块大小映像至HS-PDSCHs的组合。

该避免若不是需要建立用来确认问题配置的查询表，就是估算先前在MAC-hs排程器里描述的预期降低表示。

使用查询表方法的一个优点是不需改变目前的标准，并且不需留给厂商特殊的执行工作。

避免方法的一个缺点是事实上它是很复杂的，假如一个特别的配置将加大性能降低时，由于该问题有许多的维度(dimensions)，而它们将全部在决定中扮演一个重要的角色。该MAC-hs排程器的参数将需要额外考虑增加：

(1)HS-DSCH传输的传输区块组大小；

(2)储存于WTRU而给予HARQ的软信息位数量；以及

(3)分配给HS-PDSCHs的实体频道位数量。

对于FDD而言，这些参数被隐含于有关该频道化编码的数目和调变格式i(1<i<29)的合并指示器以及在TS25.321中该传输区块大小k_i(0<k_i<62)。

以下描述的是本发明的一个实施例，其包含先前描述技术的组合。

该混和ARQ技术地分配在该频道编码器输出上的位数目给该HS-DSCH映像到该HS-PDSCHs组的总位数目。递归版本(redundancy version，RV)参数控制该混和ARQ的功能性。在混和ARQ功能性的输出上的精确字节将依赖输入位的数目、输出位的数目和该RV参数。

该混和ARQ的功能性包含两个速率调整阶段和一个虚拟寄存器。

第一速率调整阶段分配输入位的数目给该虚拟IR寄存器，相关的信息由较高层(layer)提供。注意假如输入位的数目没有超过该虚拟IR暂存容量时，该第一速率调整阶段是显而易见的。

第二速率调整阶段分配在第一速率调整阶段之后的位数目给在该TTI的HS-PDSCH组有用的实体频道位数目。

使用标记的定义：

N^TTI：速率调整前在传输时间间格中的位数目。

ΔN_i：一个中间的计算变量。

：若为正值，则代表具有传输格式1的TrCH i上的每一个传输时间间隔里重复的位数目。若为负值，则代表具有传输格式1的TrCH i上的每一个传输时间间隔里穿刺的位数目。

ΔN_PARITY：在HARQ的第一次速率调整阶段中，调整同位流长度的位数目。

ΔN_data：在TTI中对HS-DSCH有用的位总数。

e_ini：在速率调整型态决定算法中变量e的初始值。

e_plus：在速率调整型态决定算法中变量e的增加值。

e_minus：在速率调整型态决定算法中变量e的减少值。

b：指示系统和同位位

b＝1：系统位，x_k。

b＝2：第一同位位(从上涡轮组成编码器)，z_k。

b＝3：第二同位位(从下涡轮组成编码器)，。

HARQ位分离的功能应该以涡轮编码TrCHs位分离相同的方式来执行。

HS-DSCH传输频道的HARQ第一阶段速率调整使用以下具有下列特定参数的方法来执行。

在该虚拟IR寄存器中有用的软位的最大数目是N_IR，其是从每一个HARQ过程的较高层发出的信号。在速率调整前一个TTI中编码位的数目是N^TTI，这是由较高层发出的信息和每一个TTI的高速同步控制频道(High SpeedSynchronization Control Channel，HS-SCCH)发出的参数所推论出来的。注意HARQ的处理和实体层的储存独立地发生于每一个HARQ过程一般存在时。

假如N_IR不小于N^TTI时(即所有对应TTI的编码位可以被储存。)，第一速率调整阶段应该是显而易见的。例如这可由设定e_min us＝0来完成。注意到并不执行重复的动作。

假如N_IR大于N^TTI时，该同位比特流借助设定速率调整参数

{ΔN}_{i, l}^{TTI} = N_{IR} - N^{TTI}

来完成穿刺，其中下标i和l表示在参考的次项目中的传输频道和传输格式。注意到当速率调整阶段执行穿刺时，其值为负的。选择来穿刺的位，记做δ，应该被丢弃并且不被计算在通过该虚拟IR寄存器的全部比特流的数目以内。

假如执行第一阶段穿刺时，应该执行下列的步骤。使用指针b来指示系统位(b＝1)、第一同位位(b＝2)和第二同位位(b＝3)。参数ΔN_PARITY是改变同位流中的长度，以避免问题穿刺速率的发生。

第一阶段速率调整变化值如以下所计算：

假如执行穿刺时：

while(α≤4)

λ＝PR-round

if (| λ | > \frac{1}{δ_{PR}}) or (PR > \frac{48}{49}) or (PR < \frac{1}{49}) then

α＝α+1

δ_PR＝98

else if(λ>0)then

α＝5

else

α＝5

end if

end while

a＝2当＝2

a＝1当＝3

假如ΔN_i在b＝2或b＝3时为零时，则不应该执行下列对应同位比特流的步骤和速率调整算法。

对于每一个无线帧，应该计算速率调整型态，其中：

X_i如上所示

e_ini＝X_i

e_plus＝a×X_i

e_min uss＝a×|ΔN_i|

HS-DSCH传输频道的HARQ第二阶段速率的调整使用两个可能方法之一来完成。

假如使用第二阶段穿刺，并且其中一个同位流的复合穿刺速率在使用以下公式计算时落在以下任何的区间时，[91/128，92/128]、[217/256，222/256]、[231/256，232/256]、[237/256，238/256]，则应该穿刺该同位流。注意到穿刺可能发生在两个同位流其中之一，或两者皆发生，或甚至皆不发生，但绝不会发生在系统同位流上。

复合穿刺比(Composite Puncturing Ratio)，

此外，HS-DSCH传输频道的第二阶段速率调整应该用下列的参数来完成。被选择来穿刺的位，其表示为δ，应该被丢弃并且不被计算在接近该位收集的比特流内。

第二速率调整阶段的参数取决于该RV参数s和r的值。该参数s在传输期间使用0和1的值来区分依先后顺序处理的系统位(s＝1)和非系统位(s＝0)。该参数r(范围从0到r_max-1)在穿刺的时候，改变初始错误变量e_ini。在重复的时候，参数s和r两者改变初始错误变量e_ini。该参数X_i、e_plus和e_min us用下列的表一来计算。

将第二速率调整之前的位数目记做N_sys以代表该系统位，N_p1代表同位1位(parity 1 bits)，而N_p2代表同位2位(parity 2 bits)。将使用在HS-DSCH的实体频道数目记做P。N_data是在一TTI中对HS-DSCH有效的位数目，并且定义N_data＝P×3×N_data1。该速率调整参数决定如下。

对于N_data≤N_sys+N_p1+N_p2时，在第二速率调整阶段中执行穿刺。传输时的传输系统位的数目，对于系统位优先而言的传输是N_t，sys＝min{N_sys，N_data}，而对于非系统位优先而言的传输是N_t，sys＝max{N_data-(N_p1+N_p2)，0}。

对于N_data>N_sys+N_p1+N_p2时，在第二速率调整阶段中执行重复。设定传输系统位的数目为

来完成在全部比特流中的相似重复。

在传输中的同位位数目对个别的同位1和同位2位而言是：

和N_t，p2＝N_data-(N_t，sys+N_t，p1)。

	X<sub>i</sub>	e<sub>plus</sub>	e<sub>minus</sub>
	X<sub>i</sub>	e<sub>plus</sub>	e<sub>minus</sub>	系统RM S	N<sub>sys</sub>	N<sub>sys</sub>	\|N<sub>sys</sub>-N<sub>t，sys</sub>\|
同位1RM P1_2	N<sub>p1</sub>	2·N<sub>p1</sub>	2·\|N<sub>p1</sub>-N<sub>t，p1</sub>\|	系统RM S	N<sub>sys</sub>	N<sub>sys</sub>	\|N<sub>sys</sub>-N<sub>t，sys</sub>\|
同位1RM P1_2	N<sub>p1</sub>	2·N<sub>p1</sub>	2·\|N<sub>p1</sub>-N<sub>t，p1</sub>\|	同位2RM P22	N<sub>p2</sub>	N<sub>p2</sub>	\|N<sub>p2</sub>-N<sub>t，p2</sub>\|

表一：HARQ第二速率调整的参数

上述的表一摘要了对第二速率调整阶段的参数选择结果。对于每一个比特流的速率调整参数e_ini是按照RV参数r和s来计算，其在穿刺时为即N_data≤N_sys+N_p1+N_p2。而在在重复时为

即N_data>N_sys+N_p1+N_p2。其中r∈{0，1，L，r_max-1}，而r_max是改变r而得到的全部冗余版本的数目。注意到r_max是依调变模式而变化，即对于16QAM而言，r_max＝2，而对QPSK而言，r_max＝4。

注意：在模操作下(modulo operation)使用下列的说明：(x mod y)的值严格限制在0到y-1的范围内(即-1mod10＝9)。

HS-DSCH传输频道的HARQ第二阶段速率调整将以下列的方式完成，其将每一个比特流以下列计算的特定参数分离为区块(segment)。被选择来穿刺的位，其表示为，应该被丢弃并且不被计算在接近该位收集的比特流内。

该同位比特流将被分为三个区块，第一区块将由同位流的第一X_seg1位所组成，第二区块将由下一个X_seg2位所组成，而最后区块将由剩下的X_seg3位所组成。

第一区块记做x_i，1，x_i，2，...x_i，Xseg1；

第二区块记做x_i，Xseg1+1，x_i，Xseg1+2，...x_i，Xseg2；

而最后区块记做x_{i，Xseg1+Xseg2+1}，x_{i，Xseg1+Xseg2+2}，...x_i，Xi；

其中

注意：假如当X_i少于98出现在只有第三区块存在时，且假如X_i是98的倍数而第三区块是空的时候。对于这些特别的区块是空的情况而言，则当然不会在不存在的区块上执行任何的穿刺。

HARQ第二速率调整阶段的额外参数用在问题穿刺速率。

计算参数P、N_data、N_sys、N_p1、N_p2、N_p，t1和N_p，t2，额外参数定义如下。

将第二速率调整前，分离后的同位1位的数目对于个别在第一、第二和第三区块的同位1位记做N_p1，seg1、N_p1，seg2和N_p1，seg3。将第二速率调整前，分离后的同位1位的数目对于个别在第一、第二和第三区块的同位2位记做N_p2，seg1、N_p2，seg2和N_p2，seg3。速率调整参数决定如下。

对N_data≤N_sys+N_p1+N_p2而言，在第二速率调整阶段执行穿刺。

分离后的同位位数目为

N_pb，seg3＝N_pb mod 98

对于同位1位(b＝2)和同位2位(b＝3)在每一个区块的同位位数目为：

N_{t，pb，seg3}＝N_t，pb-(N_{t，pb，seg1}+N_{t，pb，seg2})

参数X_i、_eplus和e_minus以下面的表二来计算。

表二：颤抖(dithered)的第二速率调整参数对于每一个比特流的区块，该速率调整参数e_ini是按照RV参数r和s来计算，其在穿刺时为

其中r∈{0，1，L，r_max-1}，而r_max是改变r而得到的全部冗余版本的数目。注意到r_max是依调变模式而变化，即对于16QAM而言，r_max＝2，而对QPSK而言，r_max＝4。

注意：注意：在模操作下(modulo operation)使用下列的说明：(x mody)的值严格限制在0到y-1的范围内(即-1 mod 10＝9)。该速率调整算法被依序要求同位流的每一个区块。

对于两个同位流，在该速率调整算法之后已经被要求三个区块中的每一个，该三个穿刺区块应该被一起连锁在他们原始的命令。

该再连锁的比特流记做：x_o，seg1，1，x_o，seg1，2，

，x_o，seg2，1，x_o，seg2，2，...

，x_o，seg3，1，x_o，seg3，2，...

该HARQ位收集以N_row×N_col大小的方形交错器(rectangular interleaver)来完成。行跟列的数目是由下列决定：

对于16QAM，N_row＝4，而对于QPSK，N_row＝2

N_col＝N_data/N_row

其中使用N_data。

数据是逐栏的写入该交错器，而从第一栏开始逐栏的从该交错器读出。

N_t，sys是传送系统位的数目。中间的值N_r和N_c使用下列计算：

假如N_c＝0且Nr>0，则该系统位被写入第1，...N_r列。

此外系统位在第一个N_c字段中被写入第1，...N_r+1列，且假如N_r>0时，系统位在剩下的N_col-N_c的字段中也被写入第1，...N_r列。

剩下的空间被填满同位位。该同位位以栏方向填入各自字段的剩余的列。同位1和同位2位以替代的顺序填入，以一个同位2位开始在一个具有最低指针数的第一个有效字段。假如两个同位流具有不一样的长度，同位1和同位2位应该交替的写入，再以一个同位2位开始，直到较短的同位流结束，然后较长的流中的残留同位位应该被写入。

对于16QAM的每一栏而言，该位以第一列、第二列、第三列、第四列的顺序从交错器读出。对于QPSK的每一栏而言，该位以第一列、第二列的顺序从交错器读出。

当速率调整问题的分析被限制在第一阶段的HS-DSCH速率调整情况是显而易见时，在速率调整型态的周期性和涡轮编码器固有的周期性之间的互动产生性能降低。特别的是，它表示出在问题编码速率上，残留位(即非穿刺的)的位置(即在非穿刺比特流)落在相同的位置，或对于非穿刺流的长区块而言，在一个七周期的模态的位置里。性能的降低已经被证明通过相同的机制而提高，当第一阶段不是显而易见时。

在下列的叙述中，一个“穿刺型态”被定义为从一个原始流中穿刺的位位置的型态。“穿刺速率”被定义为在原始比特流中在穿刺位位置间(包含穿刺位置)的位数目的倒数。

在两阶段的速率调整的例子中，导致降低的穿刺可能以两个方法发生：

1)只从第一阶段穿刺的位出现的型态

2)在第二阶段之后穿刺的位出现的型态，这个型态取决于第一和第二速率调整阶段两者。

为了避免导致性能降低的其中一个穿刺机制，下列的方法已经被采用：

在第一阶段，测试该穿刺是否会产生一个问题穿刺型态。由估算一个“隐含持续”，(implicit duration)函数来完成，其预测在穿刺型态中周期性的长度。第一阶段速率调整只在假如计算的隐含持续函数指在这个例子中，示出需要时才调整。在这个例子中，在第一比特流中穿刺的位数微小的增加，而在第二比特流的数目是对应的微小减少。这拥有在两流中穿刺速率位移的效应以打破七周期的模态，当保持穿刺位的总数时也一样。保持在每一流中穿刺速率的调整能够小到使每一流中执行的编码不受影响。

在第二阶段，一个对于每一比特流的复合穿刺速率，考虑计算实现在第一阶段中对穿刺速率的调整。在每一比特流的穿刺速率以一个查询表比较，其查询表预测模态为七周期型态的速率，因此将会提高编码性能的降低。假如一个比特流的复合速率落在一个问题速率的范围内，则执行一个“颤抖”(dithering)算法。

假如在第一阶段的穿刺速率的穿刺型态将导致速率降低，或在第二阶段速率调整后可能得到一个不需要的型态时，在两个同位流中执行不同穿刺速率。在这个例子中，在第一同位流中位穿刺的数目以一个N_PARITY的量减少，同时在第二同位流中位穿刺的数目以相同的量增加。是否应该执行这样改变的决定是视一个计算的参数而定，其估算在该非穿刺流中维持相同模态七位置的残留位串长度的倒数。这个长度变得比49个位还长(即七模态七周期)，然后执行对该比特流长度的调整。

该颤抖穿刺算法可以应用于在第二阶段的两个同位流其中之一或两者。当处理一个同位流时，该算法采用两个穿刺速率，其中一个高于原始的穿刺速率，而另一个则低于；然后它在这两个穿刺速率间切换，同时对该同位比特流执行穿刺。穿刺位的总数被保持与原始算法相同。一般可能在一个同位流内的两个穿刺速率之间有一个或许多个切换点。切换点的数目对性能而言并不关键，因为在每一速率上穿刺的比特流片段与切换点的数目是分别独立的。

切换点的数目被设定为一个(或两个)，意指该穿刺流包含两个(或三个)该第一区块使用一个低于原始速率的穿刺速率，而该第二区块使用一个高于原始速率的穿刺速率的区块(segments)。假如无法解释全部的同位流，则在原始速率上穿刺的最后允许一个第三区块。该第三区块维持在短的状态，且在穿刺精确的数量上允许维持全部的穿刺速率。以这个方法来将该同位流分成少量的区块，则该原始速率调整算法可以简单地以一些次要参数的改变来使用。

在第一区块上较高的穿刺速率和原始速率之间，以及在第二区块上较低的穿刺速率和原始速率之间的不同已经被设为1/49。这个选择避免在所有范例中的问题速率，并且在编码速率上不会产生一个明显的改变。

在主要的例子中，该修改的速率调整算法在如先前定义的完全相同的方法下操作。在次要的例子中，其第一或第二阶段速率调整将导致一个性能降低时，执行不同长度比特流和/或颤抖。这两者修改并没有以任何方式改变速率调整步骤的本体，但却应用了速率调整参数。此外在一个实施例中，该修改可以用一个对该速率调整DSP软件(Rate Matching DSP software)的修改来完成，而不会影响系统的其它任何部分。

上述是对提供、检测、避免/改正问题涡轮码穿刺型态的较佳实施例和替代解决方案的描述。由于本发明已经以相关的较佳实施例来表示及描述，熟习该技术的人士将会了解在本发明在任何形式上的改变和不脱如上述发明范围内的细节。