CN100504557C - 液晶显示器结构 - Google Patents

Abstract

本发明提出一种液晶显示器，其结构至少包含多个由相邻扫描线和数据线定义的像素单元，每一像素单元包含两个子像素，每一子像素包含储存电容，分别耦接至不同的电压源来调整像素电极电压。

Description

液晶显示器结构

技术领域

本发明涉及一种液晶显示器，且尤其涉及一种能够增进液晶显示器广视角品质的像素单元结构。

背景技术

对于液晶显示器广视角技术，目前最普及的是垂直排列向列型彩色液晶显示器(Vertically Aligned Mode，VAmode)。但是当垂直排列向列型彩色液晶显示器由倾斜角度观看时，会看到亚洲人的皮肤有偏蓝或发白的现象。这个现象就称为色偏(Color Wash-Out)。参阅图1A、1B，其示出垂直排列向列型彩色液晶显示器透射率-电压曲线图(Transmittance-Voltage)，其中纵轴为透射率、横轴为施加电压。当电压增加时，正视角曲线102透射率也增加，呈一单调函数，偏视角曲线104透射率则有弯曲现象，使得不同的灰阶电位的透射率却相同。这是垂直排列向列型彩色液晶显示器所特有的现像，也是造成色偏的原因。为了解决这一问题，富士通(Fujitsu Display TechnologiesCorporation)的H.Yoshidaet等人发表了改进的方法，该方法是将一个像素单元，分成两种不同的伽玛特性曲线来形成两种包含不同透射率-电压曲线的特性区域，来做混色而改进，参阅图1B，其所示出的称为半色调(Half-Tone)技术。其中曲线106为具低临界电压的透射率-电压曲线，曲线108为具高临界电压的透射率-电压曲线，两者混合形成单调透射率-电压曲线110，消除了色偏现象。

参阅图2A和图2B。半色调技术目前有两种，CC型和TT型。图2A示出CC型，图2B示出TT型。基本的原理就是将原本的像素单元分为两个区域，分别为第一与第二子像素，使它们包含不同的伽玛特性曲线，来达成上述所提到的半色调技术，消除色偏现象。图2C所示为CC型的伽玛特性曲线，而图2D所示为TT型的伽玛特性曲线。以图2C为例，在一灰阶电压下，像素单元所表现的混合伽玛特性曲线，为第一子像素伽玛特性曲线与第二子像素伽玛特性曲线的总和。

如图2A所示，像素单元分为两个区域，利用电容分压的方式产生子像素电极206和子像素电极212两个不同的珈码特性曲线。其中子像素电极206的电位是由数据线(Data Line)经由薄膜晶体管202直接写入的。子像素电极212电位是数据线经由串联储存电容210分压之后确定的，换言之就是子像素电极212是浮接的状态而电位是经由耦合的方式来确定的，它会因为在面板的操作中捕捉电荷导致子像素电极212电位的徧移，这会造成可靠度和画面不均匀以及影像残留等问题。

参阅图2B，一像素单元分为两个区域，利用二个薄膜晶体管218和220，二条扫描线或二条数据线直接由系统给定二个不同的伽玛特性曲线至像素电极222与像素电极224。这是最直接的方法，但这样会使开口率减少并且系统电路复杂(需要增加另外一组伽玛特性曲线)，增加一倍的逻辑门驱动或数据线驱动以及电源消耗增加等种种缺点。

本发明就是提出新的像素结构设计协同薄膜晶体管栅极的驱动波形来解决上述问题。

发明内容

本发明的一个目的在于提供一种薄膜晶体管液晶显示器的广视角技术，拥有两种透射率-电位曲线，用以改善色偏现象。

本发明的另一目的在于提供像素单元，其拥有两种透射率-电位曲线而没有电荷累积，电位偏移的现象。

本发明的又一目的在于提供像素单元，用于减少电路复杂度和功率消耗。

根据本发明的上述目的，提出一种液晶显示器，至少包含多条扫描线，以互相平行的方式排列在第一方向上；以及多条数据线，以互相平行的方式排列于第二方向上，并与所述多条扫描线互相交叉，其中两相邻的第一与第二扫描线以及数据线定义出包括第一子像素与第二子像素的像素单元。每一子像素包含储存电容，分别耦接于不同的电压源来调整像素电极电压，形成不同的像素电极电位，不同的透射率-电位曲线。借助混合这两种不同的透射率-电位曲线可以形成包含优良广视角特性的透射率-电位曲线。

根据本发明的另一实施例，像素单元至少包括：第一薄膜晶体管位于该第一子像素，该第一薄膜晶体管包含第一栅极端、第一源极端以及第一漏极端；以及第二薄膜晶体管位于该第二子像素，该第二薄膜晶体管包含第二栅极端、第二源极端以及第二漏极端，其中该第一源极端耦接于第一电压源，该第二源极端耦接于第二电压源，该第一漏极端耦接于该数据线，该第二漏极端可接收该数据线所传送的电压。

优选地，本发明所提供的液晶显示器，其第二漏极耦接于数据线。

优选地，本发明所提供的液晶显示器，其第二电压源由第二扫描线所提供。

优选地，本发明所提供的液晶显示器，其第一电压源由第二扫描线所提供。

优选地，本发明所提供的液晶显示器，其第二漏极耦接于第一源极。

优选地，本发明所提供的液晶显示器，其第二电压源由第二扫描线所提供。

优选地，本发明所提供的液晶显示器，其第一电压源由共用电极线所提供。

优选地，本发明所提供的液晶显示器，其第一电压源由第二扫描线所提供。

优选地，本发明所提供的液晶显示器，其第一与第二电压源为同一电压源。

根据本发明的另一实施例，本发明还提供一种驱动方法，用以驱动上述的液晶显示器，该方法包含：提供高电位给该第一扫描线，使得该数据线透过该第一薄膜晶体管对该第一子像素的像素电极，以及透过该第二薄膜晶体管对该第二子像素的像素电极，写入数据信号；以及提供低电位至该第一扫描线，使该第一薄膜晶体管和该第二薄膜晶体管绝缘于该数据线，其中，该第一扫描线于该高电位与低电位转换之后，该第二扫描线对该第一子像素的像素电极与该第二子像素的像素电极产生耦合电位。

优选地，本发明所提供的驱动方法，其为三阶驱动方法，并由第一电位、第二电位与第三电位所控制，第一电位大于第二电位，且第二电位大于第三电位。

优选地，本发明所提供的驱动方法，其高电位为第一电位，低电位为第二电位，且耦合电位由第二扫描线自第三电位转换至第二电位时所造成。

优选地，本发明所提供的驱动方法，其高电位为第一电位，低电位为第三电位，且耦合电位由第二扫描线自第二电位转换至第三电位时所造成。

优选地，本发明所提供的驱动方法，其为四阶驱动方法，并由第一电位、第二电位、第三电位与第四电位所控制，第一电位大于第二电位，第二电位大于第三电位，第三电位大于第四电位。

优选地，本发明所提供的驱动方法，其高电位为第一电位，低电位为第二电位，且耦合电位由第二扫描线自第四电位转换至第三电位时所造成。

优选地，本发明所提供的驱动方法，其高电位为第一电位，低电位为第四电位，且耦合电位由第二扫描线自第二电位转换至第三电位时所造成。

优选地，本发明所提供的驱动方法，其高电位为第一电位，低电位为第三电位，且耦合电位由第二扫描线自第四电位转换至第三电位时所造成。

优选地，本发明所提供的驱动方法，其高电位为第一电位，低电位为第三电位，且耦合电位由第二扫描线自第二电位转换至第三电位时所造成。

综上所述，本发明通过将像素单元区隔成两个子像素，而每一子像素中包含独立的薄膜晶体管、液晶电容与储存电容，从而两子像素所形成的不同种像素电压互相补偿与平均，可缓和像素单元内的色偏现像。

附图说明

为让本发明的上述和其它目的、特征、优点与实施例能更明显易懂，附图的详细说明如下：

图1A为垂直排列向列型彩色液晶显示器，其透射率-电压曲线图；

图1B为垂直排列向列型彩色液晶显示器，其包含两组伽玛曲线的透射率-电压曲线图；

图2A为传统的CC型像素单元；

图2B为传统的TT型像素单元；

图2C为传统的CC型像素单元的伽玛特性曲线图；

图2D为传统的TT型像素单的伽玛特性曲线图；

图3为本发明第一实施例的像素单元简图；

图4为本发明第二实施例的像素单元简图；

图5为本发明第三实施例的像素单元简图；

图6为本发明第四实施例的像素单元简图；

图7为本发明第五实施例的像素单元简图；

图8为三阶驱动波形图；

图9为四阶驱动波形图；

图10为二步四阶驱动波形图；

图11为三阶驱动波形图；

图12为四阶驱动波形图；

图13为二步四阶驱动波形图；

图14为二阶驱动波形图。

具体实施方式

请参阅图3，其示出根据本发明第一实施例的像素单元的简图。像素单元300，包含两子像素302和304。子像素302包含薄膜晶体管3010，其栅极连接于扫描线3006、第一源极或第一漏极耦接于对应的数据线3008，而第一漏极或第一源极则耦接于像素电极3022，其中像素电极3022和扫描线3002之间构造储存电容3014，像素电极3022和上基板导电电极(图中未示出)之间构造液晶电容3018。薄膜晶体管3010的第一漏极或第一源极和栅极间则包含寄生电容3026。

子像素304包含薄膜晶体管3012，其栅极连接于扫描线3006、第二漏极或第二源极耦接于对应的数据线3008，而第二源极或第二漏极则耦接于像素电极3024，其中像素电极3024和共用电极线3004之间构造储存电容3016，像素电极3024和上基板导电电极(未显示于图中)之间构造液晶电容3020。薄膜晶体管3012的第二源极或第二漏极和栅极间则包含寄生电容3028。薄膜晶体管3010和3012栅极均接至扫描线3006，第一源极、第二漏极或第一漏极、第二源极均接至对应数据线3008，故为薄膜晶体管并联结构。换言之，像素电极3022、3024没有浮接，不会造成电荷累积，电位偏移的现象，而且仅需扫描线3002和扫描线3006、数据线3008以及共用电极线，不需要增加额外的电位来源或扫描线。

请参照图4，其示出根据本发明第二实施例的像素单元的简图。像素单元400包含两个子像素402和404。其中子像素402包含薄膜晶体管4010，其栅极连接于扫描线4006、第一源极或第一漏极耦接于对应的数据线4008，而第一漏极或第一源极则耦接于像素电极4016，其中像素电极4016和共用电极线4004之间构造储存电容4014，像素电极4016和上基板导电电极(图中未示出)之间构造液晶电容4020。薄膜晶体管4010的第一漏极或第一源极和薄膜晶体管4022的第二漏极或第二源极耦接，其耦接处和薄膜晶体管4010的栅极间则包含寄生电容4018。

子像素404包含薄膜晶体管4022，其栅极连接于扫描线4006、第二漏极或第二源极耦接于薄膜晶体管4010的第一源极或二第一漏极，而第二源极或第二漏极则耦接于像素电极4028，其中像素电极4028和扫描线4002之间构造储存电容4026，像素电极4028和上基板导电电极(图中未示出)之间构造液晶电容4032。薄膜晶体管4022的第二源极或第二漏极和栅极间则包含寄生电容4030。因为薄膜晶体管4010的第一源极或第一漏极端连接至薄膜晶体管4022第二漏极或第二源极，故为两薄膜晶体管4010、4022串联电路。换言之，像素电极4016、4028没有浮接，不会造成电荷累积，电位偏移的现象，而且仅需扫描线4002、4006、数据线4008以及共用电极线4004作连接，不需要增加额外的数据线或扫描线。

请参阅图5，其示出根据本发明第三实施例的像素单元的简图。其中像素单元500，包含两个子像素502和504。子像素502包含薄膜晶体管5010，其栅极连接于扫描线5006、第一源极或第一漏极耦接于对应的数据线5008，而第一漏极或第一源极则耦接于像素电极5022，其中像素电极5022和扫描线5002之间构造储存电容5014，像素电极5022和上基板导电电极(图中未示出)之间构造液晶电容5018。薄膜晶体管5010的第一漏极或第一源极和栅极间则包含寄生电容5026。

子像素504包含薄膜晶体管5012，其栅极连接于扫描线5006、第二漏极或第二源极耦接于对应的数据线5008，而第二源极或第二漏极则耦接于像素电极5024，其中像素电极5024和扫描线5002之间构造储存电容5016，像素电极5024和上基板导电电极(未显示于图中)之间构造液晶电容5020。薄膜晶体管5012的第二源极或第二漏极和栅极间则包含寄生电容5028。薄膜晶体管5010和5012栅极均接至扫描线5006，第一源极、第二漏极或第一漏极、第二源极均接至对应数据线5008，故为薄膜晶体管并联结构。换言之，像素电极5022和5024没有浮接，不会造成电荷累积，电位偏移的现象，而且仅需扫描线5002和扫描线5006、数据线5008，不需要增加额外的数据线或扫描线。

由于第三实施例的像素电极5022和5024与扫描线5002之间同时构造储存电容5014和5016，故可通过调整储存电容5014和5016电容值以将像素电极5022和5024电位分开。且通过栅极驱动波形并透过储存电容5014和5016的耦合效应，可降低数据线的电位输出范围，而达到降低功率的效果。

请参照图6，其示出根据本发明第四实施例的像素单元的简图。其中像素单元600，包含两个子像素602和604。子像素602包含薄膜晶体管6010，其栅极连接于扫描线6006、第一源极或第一漏极耦接于对应的数据线6008，而第一漏极或第一源极则耦接于像素电极6016，其中像素电极6016和扫描线6002之间构造储存电容6014，像素电极6016和上基板导电电极(图中未示出)之间构造液晶电容6020。薄膜晶体管6010的第一源极或第一漏极与薄膜晶体管6022的第二漏极或第二源极耦接，其耦接处和薄膜晶体管6010的栅极间包含寄生电容6018。

子像素604包含薄膜晶体管6022，其栅极连接于扫描线6006，第二漏极或第二源极耦接于薄膜晶体管6010的第一源极或第一漏极，而薄膜晶体管6022的第二源极或第二漏极则耦接于像素电极6028，其中像素电极6028和扫描线6002之间构造储存电容6026，像素电极6028和上基板导电电极(图中未示出)之间构造液晶电容6032。薄膜晶体管6022的第二源极或第二漏极和栅极间则包含寄生电容6030。因为薄膜晶体管6010的第一源极或第一漏极端连接至薄膜晶体管6022的第二漏极或第二源极，故为两薄膜晶体管6010、6022串联电路。换言之，像素电极6016与6028没有浮接，不会造成电荷累积，电位偏移的现象，而且仅需扫描线6002、6006以及数据线6008，不需要增加额外的数据线或扫描线。

由于第四实施例的像素电极6016和6028与扫描线6002之间同时构造储存电容6014和6026，其均构造于扫描线6002而成储存电容6014和6016，故可通过调整储存电容6014和6026电容值以将像素电极6016和6028电位分开。且通过栅极驱动波形并透过储存电容6014和6026的耦合效应，可降低数据线的电位输出范围，而达到降低功率的效果。

请参照图7，其示出根据本发明第五实施例的像素单元的简图。其中像素单元700，包含两子像素702和704。子像素702包含薄膜晶体管7010，其栅极连接于扫描线7006、第一源极或第一漏极耦接于对应的数据线7008，而第一漏极或第一源极则耦接于像素电极7016，其中像素电极7016和偏压线7002之间构造储存电容7014，像素电极7016和上基板导电电极(图中未示出)之间构造液晶电容7020。薄膜晶体管7010的第一源极或第一漏极和薄膜晶体管7022的第二漏极或第二源极耦接，其耦接处和薄膜晶体管7010的栅极间则包含寄生电容7018。

子像素704包含薄膜晶体管7022，其栅极连接于扫描线7006、第二漏极或第二源极耦接于薄膜晶体管7010的第一源极或第一漏极，而第二源极或第二漏极则耦接于像素电极7028，其中像素电极7028和偏压线7002之间构造储存电容7026，像素电极7028和上基板导电电极(图中未示出)之间构造液晶电容7032。薄膜晶体管7022的第二源极或第二漏极和栅极间则包含寄生电容7030。因为薄膜晶体管7010的第一源极或第一漏极端连接至薄膜晶体管7022的第二漏极或第二源极，故为两薄膜晶体管7010、7022串联电路。换言之，像素电极7016、7028没有浮接，不会造成电荷累积，电位偏移的现象，而且仅需偏压线7002、扫描线7006、数据线7008以及共用电极线7004作为电源，不需要增加额外的电源或扫描线。

参阅图8，其示出栅极驱动波形及子像素的对应电位，请同时参阅图3所示的第一实施例像素单元300。其中三阶波形包含三个电位，其中V1>V2>V3。图8左半部为偶数图框(Even Frame)，右半部为奇数图框(Odd Frame)。首先看到偶数图框部份，进入时段T1时扫描线3006被选择，此时数据线3008写入负极性数据，薄膜晶体管3010和3012栅极电位上升至V1，薄膜晶体管3010和3012被打开，数据线电位经由薄膜晶体管3010和3012写入像素电极3022和3024。在T1时间快结束时，像素电极3022和3024电位大致相等。当进入时段T2时，扫描线3006电位下降至电位V2，薄膜晶体管3010和3012关闭，则像素电极3022和3024绝缘。

由于扫描线3006分别通过寄生电容3026和3028耦合至像素电极3022和3024，故时段T2时像素电极3022和3024电位均会受到扫描线3006的电位变化(V1-V2)的影响。

此外，由于扫描线3002通过储存电容3014耦合至像素电极3022，故像素电极3022的电位也会受到扫描线3002电位变化的影响，由于在时段T2中扫描线3002的电位由V3拉回至V2，此减少的电位变化(V2-V3)耦合至像素电极3022，造成像素电极3022电位变化绝对值减少，使得像素电极3022和3024电位分开，所以产生不同的伽玛曲线，而达到半色调的效果。故可通过适当的选择储存电容3014和3016来调整像素电极3022和3024的电位差。像素电极3024在时段T2的电位变化△V(3024)如下：

$\mathrm{\ΔV}\left(3024\right)=\frac{C_{\mathrm{gs}}\left(3028\right)}{C_T\left(3024\right)}(V1-V2)$

其中C_T(3024)＝C_lc(3020)+C_st(3016)+C_gs(3028)，C_T(3024)为像素电极3024所见总电容值，C_lc(3020)为液晶电容3020电容值，C_st(3016)为储存电容3016电容值，C_gs(3028)为寄生电容3028电容值。

像素电极3022在时段T2的电位变化△V(3022)如下：

$\mathrm{\ΔV}\left(3022\right)=|\frac{C_{\mathrm{gs}}\left(3026\right)}{C_T\left(3022\right)}(V1-V2)-\frac{C_{\mathrm{st}}\left(3014\right)}{C_T\left(3022\right)}(V2-V3)|$

其中C_T(3022)＝C_lc(3018)+C_st(3014)+C_gs(3026)，C_T(3022)为像素电极3022所见总电容值，C_lc(3018)为液晶电容3018电容值，C_st(3014)为储存电容3014电容值，C_gs(3026)为寄生电容3026电容值。

为扫描线3002电位变化耦合至像素电极3022所产生。

参阅图8右半部奇数图框部份，此时数据线3008写入正极性数据，请同时参阅图3。原理与偶数图框大致相同，其不同之处在于偶数图框时段T1时，扫描线3002的三阶驱动波形会先拉至一个最低电位V3，当进入时段T2时，扫描线3002才将电位拉回至V2。这会使像素电极3022的电位变化绝对值减少。而对于奇数图框时扫描线3002的三阶驱动波形则不同，进入时段T3时，扫描线3002的电位会先拉低至V2，待进入时段T4时扫描线3006的电位拉低至V3将薄膜晶体管3010和3012关闭时，扫描线3002电位才会再继续拉至V3，这会造成像素电极3022的电位变化绝对值增加。像素电极3024在时段T4的电位变化△V(3024)如下：

$\mathrm{\ΔV}\left(3024\right)=\frac{C_{\mathrm{gs}}\left(3028\right)}{C_T\left(3024\right)}(V1-V3)$

其中C_T(3024)＝C_lc(3020)+C_st(3016)+C_gs(3028)，C_T(3024)为像素电极3024所见总电容，C_lc(3020)为液晶电容3020电容值，C_st(3016)为储存电容3016电容值，C_gs(3028)为寄生电容3028电容值。

像素电极3022在时段T4的电位变化△V(3022)如下：

$\mathrm{\ΔV}\left(3022\right)=\frac{C_{\mathrm{gs}}\left(3026\right)}{C_T\left(3022\right)}(V1-V3)+\frac{C_{\mathrm{st}}\left(3014\right)}{C_T\left(3022\right)}(V2-V3)$

其中C_T(3022)＝C_lc(3018)+C_st(3014)+C_gs(3026)，C_T(3022)为像素电极3022所见总电容，C_lc(3018)为液晶电容3018电容值，C_st(3014)为储存电容3014电容值，C_gs(3026)为寄生电容3026电容值。

上述是以图3所示第一实施例的像素单元300为例，来说明第8图所示驱动波形的实施，然而值得注意的是，此驱动波形也可应用于图4所示的第二实施例像素单元400中、图5所示的第三实施例像素单元500中以及图6所示的第四实施例像素单元600中。

参阅图9，其示出栅极驱动波形及子像素的对应电位，请同时参阅图3。四阶波形包含四个电位，即V1、V2、V3和V4，较三阶驱动波形多了一个电位V4，其中V1>V2>V3>V4，其基本动作原理与三阶驱动波形相同。

在第9图偶数图框部份，此时数据线3008写入负极性数据。在时段T1中，扫描线3006被选择，该时段因此扫描线3006电位被上拉至V1，薄膜晶体管3010、3012打开。在时段T1快结束时，像素电极3022和3024电位大致相等，此时扫描线3002则会先下拉至电位V4。待进入时段T2，扫描线3006电位拉至V2将薄膜晶体管3010、3012关闭，与此同时扫描线3002电位由V4向上拉回至V3。

由于扫描线3006分别通过寄生电容3026和3028耦合于像素电极3022和3024，故时段T2时像素电极3022和3024电位均会受到扫描线3006的电位变化(V1-V2)的影响。此外，扫描线3002通过储存电容3014耦合至像素电极3022，故像素电极3022的电位会受到扫描线3002的影响，由于在偶数图框时段T2中扫描线3002的电位由V4拉回至V3，此减少的电位变化(V3-V4)耦合至像素电极3022，造成像素电极3022的电位变化绝对值减少，电位与像素电极3024分开，所以产生不同的伽玛曲线，而达到半色调的效果。像素电极3024在时段T2的电位变化△V(3024)如下：

$\mathrm{\ΔV}\left(3024\right)=\frac{C_{\mathrm{gs}}\left(3028\right)}{C_T\left(3024\right)}(V1-V2)$

其中C_T(3024)＝C_lc(3020)+C_st(3016)+C_gs(3028)，C_T(3024)为像素电极3024所见总电容值，C_lc(3020)为液晶电容3020电容值，C_st(3016)为储存电容3016电容值，C_gs(3028)为寄生电容3028电容值。

像素电极3022在时段T2的电位变化△V(3022)如下：

$\mathrm{\ΔV}\left(3022\right)=|\frac{C_{\mathrm{gs}}\left(3026\right)}{C_T\left(3022\right)}(V1-V2)-\frac{C_{\mathrm{st}}\left(3014\right)}{C_T\left(3022\right)}(V3-V4)|$

其中C_T(3022)＝C_lc(3018)+C_st(3014)+C_gs(3026)，C_T(3022)为像素电极3022所见总电容值，C_lc(3018)为液晶电容3018电容值，C_st(3014)为储存电容3014电容值，C_gs(3026)为寄生电容3026电容值。

为扫描线3002电位变化耦合至像素电极3022所产生。

参阅图9右半部奇数图框部份，此时数据线3008写入正极性数据，请同时参阅图3。在时段T3时，扫描线3006电位上拉至电位V1，将薄膜晶体管3010、3012打开。在时段T3快结束时，像素电极3022与像素电极3024电位大致相等，此时扫描线3002只下拉至电位V2。待进入时段T4扫描线3006下拉至电位V4将薄膜晶体管3010、3012关闭，此时扫描线3002继续下拉至电位V3，此下拉的电位变化(V2-V3)透过储存电容3014耦合至像素电极3022，造成像素电极3022的电位变化绝对值增加，像素电极3022电位与像素电极3024分开，所以造成不同的伽玛曲线，而达到半色调的效果。使用四阶波形的好处在于能够用来调整的参数更多，使像素电极3022与3024间的电位差有更多不同的变化，液晶显示器色彩表现更为均匀。像素电极3024在时段T4电位变化△V(3024)如下：

$\mathrm{\ΔV}\left(3024\right)=\frac{C_{\mathrm{gs}}\left(3028\right)}{C_T\left(3024\right)}(V1-V4)$

其中C_T(3024)＝C_lc(3020)+C_st(3016)+C_gs(3028)，C_T(3024)为像素电极3024所见总电容，C_lc(3020)为液晶电容3020电容值，C_st(3016)为储存电容3016电容值，C_gs(3028)为寄生电容3028电容值。像素电极3022在时段T4的电位变化△V(3022)如下：

$\mathrm{\ΔV}\left(3022\right)=\frac{C_{\mathrm{gs}}\left(3026\right)}{C_T\left(3022\right)}(V1-V4)+\frac{C_{\mathrm{st}}\left(3014\right)}{C_T\left(3022\right)}(V2-V3)$

其中C_T(3022)＝C_lc(3018)+C_st(3014)+C_gs(3026)，C_T(3022)为像素电极3022所见总电容，C_lc(3018)为液晶电容3018电容值，C_st(3014)为储存电容3014电容值，C_gs(3026)为寄生电容3026电容值。

上述是以图3所示第一实施例的像素单元300为例，来说明图9所示驱动波形的实施，然而值得注意的是，此驱动波形也可应用于图4所示的第二实施例像素单元400中、图5所示的第三实施例像素单元500中以及图6所示的第四实施例像素单元600中。

参阅图10，其示出栅极驱动波形以及子像素的对应电位，请同时参阅图3。其中二步四阶驱动波形有四个电位V1、V2、V3和V4，其中V1>V2>V3>V4，与图9不同之处在于图10的二步四阶驱动波形，电位变化时均会先拉至电位V3，再到目的电位。如此可避免因时间延迟造成数据写入错误的问题，以及驱动波形不均匀的问题。至于像素电极3022、3024电位变化则与一步四阶驱动波形一样。

在图10偶数图框时，此时数据线3008写入负极性数据。在时段T1中，扫描线3006电位上拉至V1，薄膜晶体管3010、3012打开。在时段T1快结束时，像素电极3022和3024电位大致相等，此时扫描线3002则会先下拉至电位V3再至电位V4。待进入时段T2，扫描线3006电位拉至V3再拉至V2将薄膜晶体管3010、3012关闭。

由于扫描线3006分别通过寄生电容3026和3028耦合于像素电极3022和3024，故时段T2时像素电极3022和3024电位均会受到扫描线3006的电位变化(V1-V2)的影响，此时像素电极3022和3024电位仍然大致相等。待进入时段T3，扫描线3002电位由V4向上拉回至V3。

由于扫描线3002通过储存电容3014耦合至像素电极3022，故像素电极3022的电位会受到扫描线3002的影响，此减少的电位变化(V3-V4)耦合至像素电极3022，造成像素电极3022的电位变化绝对值减少，电位与像素电极3024分开，所以产生不同的伽玛曲线，而达到半色调的效果。像素电极3024在时段T3的电位变化△V(3024)如下：

$\mathrm{\ΔV}\left(3024\right)=\frac{C_{\mathrm{gs}}\left(3028\right)}{C_T\left(3024\right)}(V1-V2)$

其中C_T(3024)＝C_lc(3020)+C_st(3016)+C_gs(3028)，C_T(3024)为像素电极3024所见总电容值，C_st(3016)为储存电容3016电容值，C_lc(3020)为液晶电容3020电容值，C_gs(3028)为寄生电容3028电容值。

像素电极3022在时段T3的电位变化△V(3022)如下：

$\mathrm{\ΔV}\left(3022\right)=|\frac{C_{\mathrm{gs}}\left(3026\right)}{C_T\left(3022\right)}(V1-V2)-\frac{C_{\mathrm{st}}\left(3014\right)}{C_T\left(3022\right)}(V3-V4)|$

其中C_T(3022)＝C_lc(3018)+C_st(3014)+C_gs(3026)，C_T(3022)为像素电极3022所见总电容值，C_lc(3018)为液晶电容3018电容值，C_st(3014)为储存电容3014电容值，C_gs(3026)为寄生电容3026电容值。

为扫描线3002电位变化耦合至像素电极3022所产生。

参阅图10奇数图框，电位变化顺序与图10偶数图框有所不同。此时数据线3008写入正极性数据，请同时参阅图3。在时段T4时，扫描线3006电位上拉至电位V1将薄膜晶体管3010、3012打开，像素电极3022与像素电极3024电位大致相等，此时扫描线3002先下拉至电位V3再停留于电位V2。进入时段T5时扫描线3006下拉至电位V4将薄膜晶体管3010、3012关闭，像素电极3022与像素电极3024绝缘但电位依然大致相等。待进入时段T6，此时扫描线3002继续下拉至电位V3，造成像素电极3022的电位变化绝对值增加，像素电极3022电位与像素电极3024分开，所以产生不同的伽玛曲线，而达到半色调的效果。使用四阶波形的好处在于能够用来调整的参数更多，使像素电极3022与3024间的电位差有更多不同的变化，液晶显示器色彩表现更为均匀。像素电极3024在时段T6的电位变化△V(3024)如下：

$\mathrm{\ΔV}\left(3024\right)=\frac{C_{\mathrm{gs}}\left(3028\right)}{C_T\left(3024\right)}(V1-V4)$

其中C_T(3024)＝C_lc(3020)+C_st(3016)+C_gs(3028)，C_T(3024)为像素电极3024所见总电容，C_lc(3020)为液晶电容3020电容值，C_st(3016)为储存电容3016电容值，C_gs(3028)为寄生电容3028电容值。像素电极3022在时段T6的电位变化△V(3022)如下：

$\mathrm{\ΔV}\left(3022\right)=\frac{C_{\mathrm{gs}}\left(3026\right)}{C_T\left(3022\right)}(V1-V4)+\frac{C_{\mathrm{st}}\left(3014\right)}{C_T\left(3022\right)}(V2-V3)$

其中C_T(3022)＝C_lc(3018)+C_st(3014)+C_gs(3026)，C_T(3022)为像素电极3022所见总电容，C_lc(3018)为液晶电容3018电容值，C_st(3014)为储存电容3014电容值，C_gs(3026)为寄生电容3026电容值。

上述是以图3所示第一实施例的像素单元300为例，来说明图10所示驱动波形的实施，然而值得注意的是，此驱动波形也可应用于图4所示的第二实施例像素单元400中、图5所示的第三实施例像素单元500中以及图6所示的第四实施例像素单元600中。

参阅图11，其示出栅极驱动波形及子像素的对应电位，请同时参阅图5。其中三阶波形包含三个电位，其中V1>V2>V3。图11左半部为偶数图框，右半部为奇数图框。首先看到偶数图框部份，此时数据线5008写入负极性数据。进入时段T1时扫描线5006被选择，薄膜晶体管5010和5012栅极电位上升至V1，薄膜晶体管5010和5012被打开，数据线电位经由薄膜晶体管5010和5012写入像素电极5022和5024。在时段T1快结束时，此时像素电极5022和5024电位大致相等。当进入时段T2时，扫描线5006电位下降至电位V3，薄膜晶体管5010和5012关闭，像素电极5022和5024绝缘。

由于扫描线5006分别通过寄生电容5026和5028耦合于像素电极5022和5024，故时段T2时像素电极5022和5024电位均会受到扫描线5006的电位变化(V1-V3)的影响。

此外，由于扫描线5002分别通过储存电容5014和5016耦合至像素电极5022和5024，故像素电极5022和5024的电位也受到扫描线5002的电位变化V2-V3的影响，仅通过调整储存电容5014和5016不同的电容值将像素电极5022和5024电位分开，包含不同的伽玛曲线，而达到半色调的效果，并且可利用扫描线的耦合来降低数据线的电位输出范围，达到低功率效果。像素电极5024在时段T2的电位变化△V(5024)如下：

$\mathrm{\ΔV}\left(5024\right)=|\frac{C_{\mathrm{gs}}\left(5028\right)}{C_T\left(5024\right)}(V1-V3)-\frac{C_{\mathrm{st}}\left(5016\right)}{C_T\left(5024\right)}(V2-V3)|$

其中C_T(5024)＝C_lc(5020)+C_st(5016)+C_gs(5028)，C_T(5024)为像素电极5024所见总电容值，C_lc(5020)为液晶电容5020电容值，C_st(5016)为储存电容5016电容值，C_gs(5028)为寄生电容5028电容值。

为扫描线5002电位变化耦合至像素电极5024所产生。

像素电极5022在时段T2的电位变化△V(5022)如下：

$\mathrm{\ΔV}\left(5022\right)=\frac{C_{\mathrm{gs}}\left(5026\right)}{C_T\left(5022\right)}(V1-V3)+\frac{C_{\mathrm{st}}\left(5014\right)}{C_T\left(5022\right)}(V2-V3)$

其中C_T(5022)＝C_lc(5018)+C_st(5014)+C_gs(5026)，C_T(5022)为像素电极5022所见总电容值，C_lc(5018)为液晶电容5018电容值，C_st(5014)为储存电容5014电容值，C_gs(5026)为寄生电容5026电容值。为扫描线5002电位变化耦合至像素电极5022所产生。

参阅图11右半部奇数图框部份，此时数据线5008写入正极性数据，同时参阅图5，原理与偶数图框大致相同，其不同之处在于在偶数图框时段T2时，扫描线5002电位由V2拉低至V3。这会使由扫描线5006电位变化V1-V3所造成的像素电极5022和5024电位变化绝对值增加。奇数图框时扫描5002的三阶驱动波形则不同，时段T4扫描线5006电位由V1下拉至V2将薄膜晶体管5010和5012关闭，扫描线5002的电位则由V3拉回至V2，这会造成由扫描线5006电位变化V1-V2所造成的像素电极5022和5024的电位变化绝对值增加。像素电极5024在时段T4的电位变化△V(5024)如下：

$\mathrm{\ΔV}\left(5024\right)=|\frac{C_{\mathrm{gs}}\left(5028\right)}{C_T\left(5024\right)}(V1-V2)+\frac{C_{\mathrm{st}}\left(5016\right)}{C_T\left(5024\right)}(V2-V3)|$

其中C_T(5024)＝C_lc(5020)+C_st(5016)+C_gs(5028)，C_T(5024)为像素电极5024所见总电容，C_lc(5020)为液晶电容5020电容值，C_st(5016)为储存电容5016电容值，C_gs(5028)为寄生电容5028电容值。

像素电极5022在时段T4的电位变化△V(5022)如下：

$\mathrm{\ΔV}\left(5022\right)=|\frac{C_{\mathrm{gs}}\left(5026\right)}{C_T\left(5022\right)}(V1-V2)+\frac{C_{\mathrm{st}}\left(5014\right)}{C_T\left(5022\right)}(V2-V3)|$

其中C_T(5022)＝C_lc(5018)+C_st(5014)+C_gs(5026)，C_T(5022)为像素电极5022所见总电容，C_lc(5018)为液晶电容5018电容值，C_st(5014)为储存电容5014电容值，C_gs(5026)为寄生电容5026电容值。

上述是以图5所示第三实施例的像素单元500为例，来说明图11所示驱动波形的实施，然而值得注意的是，此驱动波形也可应用于图6所示的第四实施例像素单元600中。

参阅图12，其示出栅极驱动波形以及子像素对应电位，请同时参阅图5。其中栅极驱动波形为四阶波形，四阶波形包含四个电位，即V1、V2、V3和V4，其中V1>V2>V3>V4。当图12的四阶波形应用于图5所示第三实施例的像素单元时，利用扫描线5002的耦合可以提高或降低像素电位，如此就可以减少数据线的电位输出范围，达到低功率效果。

如图12偶数图框所示。此时数据线5008写入负极性数据。在时段T1中，扫描线5006电位上拉至V1，薄膜晶体管5010、5012打开。在时段T1快结束时，像素电极5022和5024电位大致相等，此时扫描线5002则会先下拉至电位V2。待进入时段T2，扫描线5006电位拉至V4将薄膜晶体管5010、5012关闭，与此同时扫描线5002电位由V2继续向下拉回至V3。

由于扫描线5006分别通过寄生电容5026和5028耦合于像素电极5022和5024，故时段T2时像素电极5022和5024电位均会受到扫描线5006的电位变化(V1-V4)的影响。此外，扫描线5002通过储存电容5014和5016耦合至像素电极5022和5024，故像素电极5022和5024的电位尚且受到扫描线5002的影响，借助调整不同的储存电容5014和5016电容值可使像素电极5022与像素电极5024电位分开。像素电极5024在时段T2的电位变化△V(5024)如下：

$\mathrm{\ΔV}\left(5024\right)=\frac{C_{\mathrm{gs}}\left(5028\right)}{C_T\left(5024\right)}(V1-V4)+\frac{C_{\mathrm{st}}\left(5016\right)}{C_T\left(5024\right)}(V2-V3)$

其中C_T(5024)＝C_lc(5020)+C_st(5016)+C_gs(5028)，C_T(5024)为像素电极5024所见总电容值，C_lc(5020)为液晶电容5020电容值，C_st(5016)为储存电容5016电容值，C_gs(5028)为寄生电容5028电容值。

像素电极5022在时段T2的电位变化△V(5022)如下：

$\mathrm{\ΔV}\left(5022\right)=\frac{C_{\mathrm{gs}}\left(5026\right)}{C_T\left(5022\right)}(V1-V4)+\frac{C_{\mathrm{st}}\left(5014\right)}{C_T\left(5022\right)}(V2-V3)$

其中C_T(5022)＝C_lc(5018)+C_st(5014)+C_gs(5026)，C_T(5022)为像素电极5022所见总电容值，C_lc(5018)为液晶电容5018电容值，C_st(5014)为储存电容5014电容值，C_gs(5026)为寄生电容5026电容值。

参阅图12奇数图框，电位变化顺序有所不同，且此时数据线5008写入正极性数据。在时段T3中，扫描线5006电位上拉至电位V1将薄膜晶体管5010、5012打开。在时段T3快结束时，像素电极5022与像素电极5024电位大致相等，此时扫描线5002下拉至电位V4。时段T4扫描线5006下拉至电位V2将薄膜晶体管5010、5012关闭，此时扫描线5002上拉至电位V3，此减少的电位变化(V3-V4)借助储存电容5014和5016耦合至像素电极5022与5024使像素电极5022与5024电位变化。调整不同的储存电容5014和5016电容值可使像素电极5022与像素电极5024电位分开。使用四阶波形的好处在于降低数据线驱动的驱动电位范围，减少了功率消耗。像素电极5024电位变化△V(5024)如下：

$\mathrm{\ΔV}\left(5024\right)=|\frac{C_{\mathrm{gs}}\left(5028\right)}{C_T\left(5024\right)}(V1-V2)-\frac{C_{\mathrm{st}}\left(5016\right)}{C_T\left(5024\right)}(V3-V4)|$

其中C_T(5024)＝C_lc(5020)+C_st(5016)+C_gs(5028)，C_T(5024)为像素电极5024所见总电容，C_lc(5020)为液晶电容5020电容值，C_st(5016)为储存电容5016电容值，C_gs(5028)为寄生电容5028电容值。像素电极5022的电位变化△V(5022)如下：

$\mathrm{\ΔV}\left(5022\right)=|\frac{C_{\mathrm{gs}}\left(5026\right)}{C_T\left(5022\right)}(V1-V2)-\frac{C_{\mathrm{st}}\left(5014\right)}{C_T\left(5022\right)}(V3-V4)|$

其中C_T(5022)＝C_lc(5018)+C_st(5014)+C_gs(5026)，C_T(5022)为像素电极5022所见总电容，C_lc(5018)为液晶电容5018电容值，C_st(5014)为储存电容5014电容值，C_gs(5026)为寄生电容5026电容值。

上述是以图5所示第三实施例的像素单元500为例，来说明图12所示驱动波形的实施，然而值得注意的是，此驱动波形也可应用于图6所示的第四实施例像素单元600中。

参阅图13，其示出栅极驱动电位与子像素对应电位。其中栅极驱动电位为二步四阶波形，原理与图12的一步四阶驱动波形大致相同，均是利用扫描线的耦合来提高或降低像素电位，以减少数据线的电位输出范围，达到低功率效果。此波形也有四个电位V1、V2、V3和V4，其中V1>V2>V3>V4，不同之处在于图13的二步四阶驱动波形，电位变化时均会先拉至电位V3，再到目的电位。如此可解决时间延迟，避免数据写入错误，以及波形不均匀的问题。至于像素电极5022、5024电位变化则与使用一步四阶驱动波形所产生的像素电极电位变化一样。

当图13所示的驱动波形应用于图5所示第三实施例的像素单元时，在偶数图框时，数据线5008写入负极性数据。在时段T1时，扫描线5006电位上拉至V1，薄膜晶体管5010、5012打开，此时扫描线5002则会先下拉至电位V3再上拉至V2。待进入时段T2，扫描线5006电位先拉至V3再拉至V4，将薄膜晶体管5010、5012关闭。

由于扫描线5006分别通过寄生电容5026和5028耦合于像素电极5022和5024，故时段T2时像素电极5022和5024电位均会受到扫描线5006的电位变化(V1-V4)的影响。待进入时段T3，扫描线5002电位由V2向下拉至V3。

由于扫描线5002分别通过储存电容5014和5016耦合至像素电极5022和5024，故像素电极5022与5024的电位尚且受到扫描线5002电位变化V2-V3的影响，使得像素电极5022与5024的电位变化绝对值增加。借助调整储存电容5014和5016可将像素电极5022和5024电位分开。像素电极5024在时段T3的电位变化△V(5024)如下：

$\mathrm{\ΔV}\left(5024\right)=\frac{C_{\mathrm{gs}}\left(5028\right)}{C_T\left(5024\right)}(V1-V4)+\frac{C_{\mathrm{st}}\left(5016\right)}{C_T\left(5024\right)}(V2-V3)$

其中C_T(5024)＝C_lc(5020)+C_st(5016)+C_gs(5028)，C_T(5024)为像素电极5024所见总电容值，C_lc(5020)为液晶电容5020电容值，C_st(5016)为储存电容5016电容值，C_gs(5028)为寄生电容5028电容值。

像素电极5022的电位变化△V(5022)如下：

$\mathrm{\ΔV}\left(5022\right)=\frac{C_{\mathrm{gs}}\left(5026\right)}{C_T\left(5022\right)}(V1-V4)+\frac{C_{\mathrm{st}}\left(5014\right)}{C_T\left(5022\right)}(V2-V3)$

其中C_T(5022)＝C_lc(5018)+C_st(5014)+C_gs(5026)，C_T(5022)为像素电极5022所见总电容值，C_lc(5018)为液晶电容5018电容值，C_st(5014)为储存电容5014电容值，C_gs(5026)为寄生电容5026电容值。

参阅图13奇数图框，电位变化顺序有所不同，且数据线5008写入正极性数据。时段T4扫描线5006电位上拉至电位V1将薄膜晶体管5010、5012打开，此时扫描线5002先下拉至电位V3再至电位V4。时段T5扫描线5006先下拉至电位V3再上拉至电位V2将薄膜晶体管5010、5012关闭，像素电极5022与像素电极5024绝缘，并产生扫描线5006的电位变化(V1-V2)。待进入时段T6，此时扫描线5002上拉至电位V3产生电位变化(V3-V4)，造成像素电极5022和5024的电位变化绝对值减少，借助调整储存电容5014与5016可使像素电极5022与像素电极5024电位分开。使用四阶波形的好处在于能够用来调整的参数更多，使像素电极5022与5024间的电位差有更多不同的变化，液晶显示器色彩表现更为均匀。像素电极5024电位变化△V(5024)如下：

$\mathrm{\ΔV}\left(5024\right)=|\frac{C_{\mathrm{gs}}\left(5028\right)}{C_T\left(5024\right)}(V1-V2)-\frac{C_{\mathrm{st}}\left(5016\right)}{C_T\left(5024\right)}(V3-V4)|$

其中C_T(5024)＝C_lc(5020)+C_st(5016)+C_gs(5028)，C_T(5024)为像素电极5024所见总电容，C_lc(5020)为液晶电容5020电容值，C_st(5016)为储存电容5016电容值，C_gs(5028)为寄生电容5028电容值。像素电极5022的电位变化△V(5022)如下：

$\mathrm{\ΔV}\left(5022\right)=|\frac{C_{\mathrm{gs}}\left(5026\right)}{C_T\left(5022\right)}(V1-V2)-\frac{C_{\mathrm{st}}\left(5014\right)}{C_T\left(5022\right)}(V3-V4)|$

其中C_T(5022)＝C_lc(5018)+C_st(5014)+C_gs(5026)，C_T(5022)为像素电极5022所见总电容，C_lc(5018)为液晶电容5018电容值，C_st(5014)为储存电容5014电容值，C_gs(5026)为寄生电容5026电容值。

上述是以图5所示第三实施例的像素单元500为例，来说明图12所示驱动波形的实施，然而值得注意的是，此驱动波形也可应用于图6所示的第四实施例像素单元600中。

参阅图14，其示出一步二阶驱动波形。当图14所示的驱动波形应用于图7所示第五实施例的像素单元时，在偶数图框时，数据线7008写入负极性数据。其中第五实施例的像素单元与第一实施例至第四实施例像素单元最大的不同处在于，第五实施例的两薄膜晶体管7010与7022的设计有些许差异，目的在于让此二薄膜晶体管7010与7022的充电能力不同，从而将像素电极7016与7028的电位分开。二阶波形包含两个电位，其中V1>V2。

图14左半部为偶数图框，右半部为奇数图框。在偶数图框部份，数据线7008写入负极性数据。在时段T1时，扫描线7006电位上升至V1，薄膜晶体管7010和7022被打开，数据线电位由薄膜晶体管7010和7022被写入至像素电极7016和7022，但因为薄膜晶体管7010和7022的充电能力不一，造成像素电极7016和7028的电位分开。当进入时段T2时，扫描线7006电位下降至电位V2，薄膜晶体管7010和7012关闭，像素电极7016和7028绝缘。

由于扫描线7006分别通过寄生电容7018和7030耦合于像素电极7016和7028，故时段T2时像素电极7016和7028电位均会受到扫描线7006的电位变化(V1-V2)的影响。此外，由于偏压线7002分别通过储存电容7014和7026耦合至像素电极7016和7028，故像素电极7016和7028的电位尚且受到偏压线7002电位变化(V1-V2)的影响，由于在时段T2中偏压线7002的电位由V2拉至V1，此电位变化(V1-V2)耦合至像素电极7016与7028，造成像素电极7016与7028电位变化绝对值减少。借助调整可变储存电容7014和7026可进一步分离像素电极7016与7028电位。像素电极7016的电位变化△V(7016)如下；

$\mathrm{\ΔV}\left(7016\right)=|\frac{C_{\mathrm{gs}}\left(7018\right)}{C_T\left(7016\right)}(V1-V2)-\frac{C_{\mathrm{st}}\left(7014\right)}{C_T\left(7016\right)}(V1-V2)|$

其中C_T(7016)＝C_lc(7020)+C_st(7014)+C_gs(7018)，C_T(7016)为像素电极7016所见总电容值，C_lc(7020)为液晶电容7020电容值，C_gs(7018)为寄生电容7018电容值。

为偏压线7002电位变化耦合至像素电极7016所产生。

像素电极7028的电位变化△V(7028)如下：

$\mathrm{\ΔV}\left(7028\right)=|\frac{C_{\mathrm{gs}}\left(7030\right)}{C_T\left(7028\right)}(V1-V2)-\frac{C_{\mathrm{st}}\left(7026\right)}{C_T\left(7028\right)}(V1-V2)|$

其中C_T(7028)＝C_lc(7032)+C_st(7026)+C_gs(7030)，C_T(7028)为像素电极7028所见总电容值，C_lc(7032)为液晶电容7032电容值，C_gs(7030)为寄生电容7030电容值。

为偏压线7002电位变化耦合至像素电极7028所产生。

奇数图框部份，数据线7008写入正极性数据。在时段T3时，扫描线7006电位上升至V1，薄膜晶体管7010和7022被打开，数据线电位由薄膜晶体管7010和7022被写入至像素电极7016和7028，但因为薄膜晶体管7010和7022的充电能力不一，造成像素电极7016和7028的电位分开。当进入时段T4时，扫描线7006电位下降至电位V2，薄膜晶体管7010和7012关闭，像素电极7016和7028绝缘。

由于扫描线7006分别通过寄生电容7018和7030耦合于像素电极7016和7028，故时段T4时像素电极7016和7028电位均会受到扫描线7006的电位变化(V1-V2)的影响。此外，由于偏压线7002分别通过储存电容7014和7026耦合至像素电极7016和7028，故像素电极7016和7028的电位尚且受到偏压线7002电位变化的影响，由于在时段T4中偏压线7002的电位由V1拉回至V2，此增加的电位变化(V1-V2)耦合至像素电极7016与7028，造成像素电极7016与7028电位变化绝对值增加。借助调整储存电容7014和7026可进一步分离像素电极7016与7028电位。像素电极7016的电位变化△V(7016)如下；

$\mathrm{\ΔV}\left(7016\right)=|\frac{C_{\mathrm{gs}}\left(7018\right)}{C_T\left(7016\right)}(V1-V2)+\frac{C_{\mathrm{st}}\left(7014\right)}{C_T\left(7016\right)}(V1-V2)|$

其中C_T(7016)＝C_lc(7020)+C_st(7014)+C_gs(7018)，C_T(7016)为像素电极7016所见总电容值，C_lc(7020)为液晶电容7020电容值，C_st(7014)为储存电容7014电容值，C_gs(7018)为寄生电容7018电容值。

为偏压线7002电位变化耦合至像素电极7016所产生。

像素电极7028的电位变化△V(7028)如下：

$\mathrm{\ΔV}\left(7028\right)=|\frac{C_{\mathrm{gs}}\left(7030\right)}{C_T\left(7028\right)}(V1-V2)+\frac{C_{\mathrm{st}}\left(7026\right)}{C_T\left(7028\right)}(V1-V2)|$

其中C_T(7028)＝C_lc(7032)+C_st(7026)+C_gs(7030)，C_T(7028)为像素电极7028所见总电容值，C_lc(7032)为液晶电容7032电容值，C_st(7026)为储存电容7026电容值，C_gs(7030)为寄生电容7030电容值。

为偏压线7002电位变化耦合至像素电极7028所产生。

综上所述，本发明通过将像素单元区隔成两子像素，而每一子像素中包含独立的薄膜晶体管、液晶电容与储存电容，从而两子像素所形成的不同种像素电压互相补偿与平均，可缓和像素单元内的色偏现像

虽然本发明已以数个实施例披露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，可做出各种变更与修改，因此本发明的保护范围当以后附的权利要求所界定的为准。

Claims (10)

1、一种液晶显示器，包括：

基板；

第一扫描线与第二扫描线，排列于所述基板上；

数据线与像素单元，也排列于所述基板上，且所述像素单元包含第一子像素与第二子像素；

第一薄膜晶体管，位于所述第一子像素中，包含第一栅极耦接于所述第一扫描线、第一源极以及第一漏极；以及

第二薄膜晶体管，位于所述第二子像素中，包含第二栅极耦接于所述第一扫描线、第二源极以及第二漏极；

其中，所述第一源极经由第一储存电容耦接于第一电压源，所述第二源极经由第二储存电容耦接于第二电压源，所述第一漏极耦接于所述数据线，

其中所述第二漏极耦接于所述第一源极，使得所述第一薄膜晶体管和所述第二薄膜晶体管串联。

2、如权利要求1所述的液晶显示器，其中所述第二电压源由所述第二扫描线所提供。

3、如权利要求2所述的液晶显示器，其中所述第一电压源由共用电极线所提供。

4、如权利要求2所述的液晶显示器，其中所述第一电压源由所述第二扫描线所提供。

5、如权利要求1所述的液晶显示器，其中所述第一与第二电压源为同一电压源。

6、一种液晶显示器的驱动方法，包含：

提供高电位给第一扫描线，从而使得数据线对第一子像素的像素电极与第二子像素的像素电极，写入数据信号；以及

提供低电位至第一扫描线，使第一薄膜晶体管和第二薄膜晶体管绝缘于所述数据线；

其中，所述第一扫描线于所述高电位与低电位转换之后，第二扫描线对所述第一子像素的像素电极与所述第二子像素的像素电极产生耦合电位，

所述驱动方法为四阶驱动方法，并由第一电位、第二电位、第三电位与第四电位所控制，所述第一电位大于所述第二电位，所述第二电位大于所述第三电位，所述第三电位大于所述第四电位。

7、如权利要求6所述的驱动方法，其中所述高电位为所述第一电位，所述低电位为所述第二电位，且所述耦合电位是由所述第二扫描线自所述第四电位转换至所述第三电位时所造成。

8、如权利要求6所述的驱动方法，其中所述高电位为所述第一电位，所述低电位为所述第四电位，且所述耦合电位是由所述第二扫描线自所述第二电位转换至所述第三电位时所造成。

9、如权利要求6所述的驱动方法，其中所述高电位为所述第一电位，所述低电位为所述第三电位，且所述耦合电位是由所述第二扫描线自所述第四电位转换至所述第三电位时所造成。

10、如权利要求6所述的驱动方法，其中所述高电位为所述第一电位，所述低电位为所述第三电位，且所述耦合电位是由所述第二扫描线自所述第二电位转换至所述第三电位时所造成。

Images