CN100501689C - 实现soc芯片中多任务多flash同时测试的方法 - Google Patents
实现soc芯片中多任务多flash同时测试的方法 Download PDFInfo
- Publication number
- CN100501689C CN100501689C CNB2006101192856A CN200610119285A CN100501689C CN 100501689 C CN100501689 C CN 100501689C CN B2006101192856 A CNB2006101192856 A CN B2006101192856A CN 200610119285 A CN200610119285 A CN 200610119285A CN 100501689 C CN100501689 C CN 100501689C
- Authority
- CN
- China
- Prior art keywords
- test
- chip
- flash
- event
- result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种实现SOC芯片中多任务多FLASH同时测试的方法，可同时对多个FLASH的多项功能同时进行测试，提高对FLASH的测试效率，降低测试成本。该方法通过测试下载一个芯片测试的以事件触发的多任务测试程序到芯片内部，然后由测试仪激活芯片系统来运行该内部测试程序，从而使芯片利用本身的资源同时对多个测试任务进行测试，最后由测试仪发送指令将多个测试项目的结果取出来，以此来判断芯片合格与否。
Description
技术领域
本发明涉及一种对多个FLASH进行测试的方法，尤其涉及一种实现SOC芯片中多任务多FLASH同时测试的方法。
背景技术
随着硅片上的芯片数量越来越多，芯片的功能也越来越复杂，因此测试所需的时间也越来越长、测试成本也就越来越高，如图1所示，现有技术中，对SOC芯片中FLASH的测试一般都是采用专门的测试仪器直接通过芯片中的CPU来对各个FLASH进行测试的，这种测试方法只能一个一个功能的进行测试，因此测试效率很低。尤其是对FLASH IP进行测试时，由于FLASH IP的测试条件对SOC芯片系统设计者是保密的，因此SOC系统设计者无法提供针对FLASH IP的测试方案，只能通过使用专用的测试接口，或是通过普通的IO口将数据由CPU输入到FLASH中后再进行测试，因此现有技术中对FLASH的测试方法需发费大量的测试时间和测试成本。如图2所示，是采用现有技术中的方法，对SOC芯片中的两个功能进行测试时的时序图，从该图中可以看出第二项测试功能必须在第一项测试功能完全结束后才能开始进行，整个测试过程发费的时间较长。
发明内容
本发明要解决的技术问题是提供一种实现SOC芯片中多任务多FLASH同时测试的方法，可同时对多个FLASH的多项功能同时进行测试，提高对FLASH的测试效率，降低测试成本。
为解决上述技术问题，本发明提供了一种实现SOC芯片中多任务多FLASH同时测试的方法，改方法包括以下步骤：
首先设计一套对芯片测试的以事件触发的多任务测试程序；
使用测试仪通过所述芯片上的输入输出端口将所述测试程序下载到所述芯片的存储器中作为FLASH测试的软件接口；
通过所述测试仪向存储在存储器中的测试程序发送一个激活命令，开始测试，这时芯片存储器中的测试程序会通过所述芯片中的CPU执行第一个测试项目；
所述CPU在等待第一个测试项目测试结果的时候，所述CPU激活针对于第二个测试项目的测试命令，开始执行第二个测试项目；若还有其他后续测试项目，则以此类推，直到进行到最后一个测试项目；
所述CPU在等待最后一个测试项目测试结果的时候，向所述测试仪发送指令来读取第一个测试项目的结果；读取出第一个测试项目的结果后，再向所述测试仪发送指令来读取第二个测试项目的结果；如此循环，直至读取出所有测试项目的测试结果。
本发明由于采用了上述技术方案，具有这样的有益效果，即可以在不增加任何测试资源的前提下，充分利用被芯片系统中的内部资源，对多个FLASH的多项功能同时进行测试，从而大大提高测试效率、减少了测试成本；而且无需为测试增加特殊芯片设计，也不需要专用的FLASH IP测试接口，从而节省了芯片设计成本与芯片面积，提高芯片产量。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是一待测试的SOC芯片的结构示意图；
图2是采用现有技术中的测试方法对SOC芯片中的两个FLASH进行测试时的时序图；
图3是采用本发明所述测试方法对SOC芯片中的两个FLASH进行测试时的时序图。
具体实施方式
下面通过一个具体的实施例来说明本发明的测试方法：
首先需设计一套针对SOC芯片测试的以事件触发的多任务测试程序，该测试程序将芯片测试的各个功能分割成了多个小指令，例如把不同的任务分为不同的小指令，另外由于FLASH测试的各个任务由基本的读写擦组成，因此也可以再将这些基本的动作作为小指令下到芯片中，从而缩小下载量。
然后，使用测试仪通过所述芯片上的输入输出端口将所述测试程序下载到所述芯片的存储器中以作为FLASH测试的软件接口，在一个实施例中，由于RAM运行速度较快，而且下电后不会把测试程序留在系统中，因此如图1所示，将所述测试程序下载到RAM中。
当需要对所述芯片中的多个FLASH进行测试时，可通过所述测试仪向存储在存储器中的测试程序发送一个激活命令，开始测试，这时芯片存储器中的测试程序会通过所述芯片中的CPU执行第一个测试项目，例如对FLASH A进行测试。
在第一个测试项目的进行过程中，即所述SOC芯片中的CPU还在等待其测试结果的时候，该CPU会激活第二个测试项目，开始执行第二个测试项目，例如对FLASH B进行测试，其中FLASH B与FLASH A可以为不同类型的两种FLASH。
在第二个测试项目的运行过程中，即所述CPU还在等待其测试结果的时候，再通过通过该CPU向所述测试仪发送指令读取第一个测试项目的结果，这样就可判断出FLASH A是否合格了。随后第二个测试项目的结果也将被取出，以进行判断FLASH B是否合格。
如果还有其他测试项目，则在该第二个测试项目等待测试结果的时候，所述SOC芯片上的CPU还会激活后续的测试项目，其他步骤可参照上面的过程进行。
如图3所示，为通过使用本发明所述测试方法对两项测试功能进行测试时的时序图，将该图与图2进行比较可以看出，由于本发明所述的这种测试方法可以使多项测试功能同时进行，因此节约了大量的测试时间，从而提高了测试效率。
综上所述，本发明所述的这种测试方法完全使用SOC芯片本身所具有的资源，实现了同时对SOC芯片中的多个不同的FLASH进行测试，从而大大提高了测试效率，降低了测试成本。
Claims (3)
1、一种实现SOC芯片中多任务多FLASH同时测试的方法，其特征在于，包括以下步骤：
首先设计一套对芯片测试的以事件触发的多任务测试程序；
使用测试仪通过所述芯片上的输入输出端口将所述测试程序下载到所述芯片的存储器中作为FLASH测试的软件接口；
通过所述测试仪向存储在存储器中的测试程序发送一个激活命令，开始测试，这时芯片存储器中的测试程序会通过所述芯片中的CPU执行第一个测试项目；
所述CPU在等待第一个测试项目测试结果的时候，所述CPU激活针对于第二个测试项目的测试命令，开始执行第二个测试项目；若还有其他后续测试项目，则以此类推，直到进行到最后一个测试项目；
所述CPU在等待最后一个测试项目测试结果的时候，向所述测试仪发送指令来读取第一个测试项目的结果；读取出第一个测试项目的结果后，再向所述测试仪发送指令来读取第二个测试项目的结果；如此循环，直至读取出所有测试项目的测试结果。
2、根据权利要求1所述的实现SOC芯片中多任务多FLASH同时测试的方法，其特征在于，所述测试程序将芯片测试的各个功能分割成多个小指令。
3、根据权利要求1所述的实现SOC芯片中多任务多FLASH同时测试的方法，其特征在于，所述存储器为RAM。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101192856A CN100501689C (zh) | 2006-12-07 | 2006-12-07 | 实现soc芯片中多任务多flash同时测试的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101192856A CN100501689C (zh) | 2006-12-07 | 2006-12-07 | 实现soc芯片中多任务多flash同时测试的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101196841A CN101196841A (zh) | 2008-06-11 |
| CN100501689C true CN100501689C (zh) | 2009-06-17 |
Family
ID=39547272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006101192856A Active CN100501689C (zh) | 2006-12-07 | 2006-12-07 | 实现soc芯片中多任务多flash同时测试的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100501689C (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102103534B (zh) * | 2010-12-06 | 2012-08-29 | 福州瑞芯微电子有限公司 | 一种soc的功能测试系统 |
| CN102088479B (zh) * | 2010-12-07 | 2012-05-09 | 苏州阔地网络科技有限公司 | 一种网页上实现多Flash网络流量监控的方法 |
| CN105301480A (zh) * | 2015-11-19 | 2016-02-03 | 四川和芯微电子股份有限公司 | Soc芯片的测试方法 |
| CN112505520B (zh) * | 2019-08-26 | 2023-02-21 | 比亚迪半导体股份有限公司 | 一种芯片测试方法、设备及系统 |
| CN112732545A (zh) * | 2021-01-22 | 2021-04-30 | 中电海康无锡科技有限公司 | 一种mcu中 flash cache性能的测试方法 |
-
2006
- 2006-12-07 CN CNB2006101192856A patent/CN100501689C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101196841A (zh) | 2008-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2017092544A1 (zh) | 一种采用bumping工艺的FPGA芯片的配置及测试方法和系统 | |
| CN100501689C (zh) | 实现soc芯片中多任务多flash同时测试的方法 | |
| CN106202761B (zh) | 用于大容量fpga电路功能仿真的最优网表的生成方法 | |
| EP1882956A1 (en) | Test device, test method, and test control program | |
| CN103309800B (zh) | 一种网页自动化测试方法和系统 | |
| US7930565B2 (en) | Power-optimizing memory analyzer, method of operating the analyzer and system employing the same | |
| CN104252405A (zh) | 日志信息的输出方法及装置 | |
| CN105808290B (zh) | 用于多fpga整机系统的远程动态更新系统和方法 | |
| KR20090023346A (ko) | 테스트 액세스 포트 스위치 | |
| US20130339638A1 (en) | Status polling of memory devices using an independent status bus | |
| EP3149577A1 (en) | Extracting system architecture in high level synthesis | |
| CN101727423A (zh) | 可重配置fpga上可抢占硬件多任务系统及其实现方法 | |
| CN103927244A (zh) | 一种基于动态代理实现的插件调度过程监控的方法 | |
| CN109656868B (zh) | 一种cpu与gpu之间的内存数据转移方法 | |
| CN102455932B (zh) | 一种任务实例串行执行方法、装置及系统 | |
| US9753769B2 (en) | Apparatus and method for sharing function logic between functional units, and reconfigurable processor thereof | |
| KR20160067595A (ko) | 반도체 장치의 동작 방법 | |
| CN101788646B (zh) | Fpga配置器件的ate测试方法 | |
| CN102262208A (zh) | 一种芯片测试的方法和系统 | |
| CN105893233A (zh) | 用于自动测试固件的方法和系统 | |
| CN108196912B (zh) | 一种基于热插拔组件式数据集成方法 | |
| CN105677358A (zh) | 一种可编程逻辑器件配置方法及系统 | |
| CN1215391C (zh) | 计算机系统 | |
| CN110377494A (zh) | 一种解决cpu优化引发的多线程问题的方法及系统 | |
| CN111124034B (zh) | 一种使用时间处理单元的时序控制方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER NAME: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI |
|
| CP03 | Change of name, title or address |
Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Patentee before: Shanghai Huahong NEC Electronics Co., Ltd. |