CN100488066C - 跟踪接收机数字解调装置 - Google Patents

Abstract

本发明公开了一种跟踪接收机数字解调装置，它涉及通信领域的一种即可用作单通道单脉冲跟踪接收机又可用作步进跟踪接收机的数字解调装置。它由调制器、合路器、下变频器、监控器、放大器、数字解调单元等部件组成，它通过数字解调单元中的数字信号处理器控制调制器与数字下变频器、再通过数字信号处理算法获得信标信号的对数功率、信噪比、方位误差电压、俯仰误差电压。本发明相对传统的跟踪接收机具有通用性好、集成化程度高、硬件简单、性能稳定可靠、调试简单等特点，特别适合用来制作天线伺服跟踪系统中的单通道单脉冲跟踪接收机或步进跟踪接收机。

Description

跟踪接收机数字解调装置

技术领域

本发明涉及通信领域的一种跟踪接收机数字解调装置，特别适用于制作天线伺服跟踪系统中的单通道单脉冲跟踪接收机或步进跟踪接收机。

背景技术

当前天线伺服跟踪系统中的跟踪接收机主要有两种：单脉冲跟踪接收机和步进跟踪接收机。步进跟踪接收机主要是检测输入信标信号的功率并转换为直流信号，单脉冲跟踪接收机需要检测信标信号在天线馈源形成的方位、俯仰误差角度信号并转换为直流信号。这两种接收机的检测部分目前主要采用模拟电路形式的超外差锁相环锁定输入信标信号的方法以提高解调信号时的信噪比，然后相干解调出输入信号的幅度和误差信号。采用模拟电路形式的超外差锁相环解调的方法存在设备通用性差、入锁较慢、设备较复杂、调试和制造困难、成本较高等诸多缺点。

发明内容

本发明的目的在于避免上述背景技术中的不足之处而提供一种即可用于步进跟踪接收机解调装置又可用于单脉冲跟踪接收机解调装置、基于数字信号处理的跟踪接收机数字解调装置，本发明还具有集成化程度高、体积小、制造和调试简单、性能稳定可靠、通用性好等特点。

本发明的目的是这样实现的：它包括调制器1、合路器2、下变频器3、监控器5、放大器6，还包括由模拟源7、开关8、带通滤波器9、压控增益放大器10、晶振11、模数转换器A/D12、数字下变频器13、存储器芯片FLASH 14、数模转换器D/A15、数字信号处理器16、看门狗电路17构成的数字解调单元4，其中外接和信号A输入合路器2的入端1脚，差信号B输入调制器1的入端1脚，调制器1把输入差信号B与放大器6输出的低频方波信号相乘形成调制差信号，调制器1的输出3脚与合路器2的入端2脚连接，合路器2把来自调制器1输入的调制差信号与外接和信号A合路成一路，合路器2的输出3脚与下变频器3的入端1脚连接，监控器5的端口1脚与下变频器3的端口3脚连接，下变频器3在监控器5输入的频率控制信号控制下完成合路器2合路后信号的选择变频、放大、滤波后输出中频信号，下变频器3将工作状态信号传送到监控器5，下变频器3的输出2脚与数字解调单元4的入端1脚连接，数字解调单元4的端口2脚与监控器5的端口2脚连接，数字解调单元4在监控器5输入的控制信号控制下完成从中频信号中解调出误差信号、功率信号、信噪比信号后通过输出端口4脚输出解调出的信号，数字解调单元4还将输出数字信号和内部状态信号传送到监控器5，监控器5将来自数字解调单元4输入的输出数字信号和内部状态信号进行显示，数字解调单元4输出端3脚与放大器6的入端1脚连接，数字解调单元4产生的低频方波信号经放大器6放大后输出到调制器1的入端2脚，调制器1完成输入误差信号的调制；

所述的数字解调单元4中的开关8将下变频器3出端2脚输出中频信号与模拟源7出端2脚输入的模拟中频信号在数字信号处理器16出端1脚的外设电路DMAC输出控制信号的控制下选择一路中频信号输出到带通滤波器9入端1脚，带通滤波器9完成模数转换器A/D12的输入信号的抗混叠滤波，将抗混叠滤波的信号输入压控增益放大器10入端1脚，压控增益放大器10在数模转换器D/A15的出端2脚输出的电压信号控制下调整压控增益放大器10的输出信号幅度输入至模数转换器A/D12入端2脚，模数转换器A/D12在晶振11出端1脚输出的同步信号的同步下完成对入端2脚信号的模数转换及带通采样，模数转换器A/D12出端3脚将采样后的数字信号输出到数字下变频器13入端2脚，模数转换器A/D12出端4脚将其转换入端2脚信号产生的饱和脉冲信号输出到数字信号处理器16入端3脚的定时器电路TIMER0，定时器电路TIMER0对饱和脉冲信号进行等时间间隔计数，数字信号处理器16的中央处理器CPU根据预定算法和定时器电路TIMER0的计数值通过数字信号处理器16出入端2脚的外部存储器接口电路EMIF输入至数模转换器D/A 15的入端1脚，数模转换器D/A 15出端2脚输出控制电压控制压控增益放大器10的增益，数字下变频器13在晶振11出端2脚输出的同步信号同步下与模数转换器A/D 12出端3脚的输出数字信号进行同步接收，数字信号处理器16出入端2脚的外部存储器接口电路EMIF与数字下变频器13的入端5脚连接，数字下变频器13在数字信号处理器16出入端2脚的输出控制信号控制下对模数转换器A/D 12出端3脚输出数字信号进行数字正交混频、滤波、降采样的数据处理和帧同步处理，数字下变频器13将处理后数据通过其同步串口出端4脚送到数字信号处理器16入端7脚的多通道缓冲串口McBSP0进行数据同步接收，数字下变频器13的同步串口出端3脚输出帧同步信号输入至数字信号处理器16入端6脚的多通道缓冲串口McBSP0和入端5脚的定时器电路TIMER1，定时器电路TIMER1出端4脚分别与模拟源7入端1脚、放大器6入端1脚、看门狗电路17入端1脚并接，数字信号处理器16的中央处理器CPU通过预定算法控制定时器电路TIMER1在帧同步信号的同步下产生低频方波信号，低频方波信号由TIMER1出端4脚分别输入至模拟源7、放大器6、看门狗电路17，模拟源7利用低频方波信号产生模拟中频信号由其出端2脚输出至开关8入端2脚，看门狗电路17检测低频方波信号以便在非正常复位时产生复位信号由其出端2脚输入到数字信号处理器16入端9脚的复位电路RESET，低频方波信号被放大器6放大后输入到调制器1，数字信号处理器16出入端10脚的多通道缓冲串口McBSP1与监控器5出入端2脚连接，数字信号处理器16从监控器5获得外部控制信息，监控器5从数字信号处理器16获得解调单元状态与输出数据，数字信号处理器16通过其出入端2脚的外部存储器接口电路EMIF与存储器芯片FLASH14出入端1脚连接，数字信号处理器16在复位时完成自举和将需要保存的数据写入存储器芯片FLASH 14保存，数字信号处理器16中的RAM数据区C或RAM数据区D用来存储数据，数字信号处理器16中的控制器电路DMA在预定设置下不间断的搬移多通道缓冲串口McBSP0接收到的数据存储到数据区C或数据区D，实现接收数据的不间断接收和处理，数字信号处理器16中的中央处理器CPU将解调出的误差信号、功率信号、信噪比信号通过其出入端2脚的外部存储器接口电路EMIF输入到数模转换器D/A 15入端1脚转换为模拟信号，由数模转换器D/A 15出端3脚O端输出，数字信号处理器16中的中央处理器CPU将解调出的信号数据和状态通过其出端8脚的多通道缓冲串口McBSP0的发送口以串行数据形式O端输出，数字信号处理器16中的时钟电路提供同步时钟信号给数字信号处理器16的其它部件使用。

本发明与背景技术相比具有如下优点：

1.本发明采用以大规模数字集成电路为基础的数字解调单元4代替以小规模集成电路为基础的模拟解调装置，具有集成化程度高、体积小、制造与调试简单、性能稳定可靠的特点。

2.本发明电路具有软件、硬件通用的显著特点，硬件设计即可以用于单通道单脉冲跟踪接收机也可以用于步进跟踪接收机，步进接收机在软件上是单通道单脉冲跟踪接收机的一部分，因此通用性好。

附图说明

图1是本发明实施例的电原理方框图。

图2是本发明实施例的数字解调单元4的电原理方框图。

具体实施方式

参照图1、图2，本发明包括调制器1、合路器2、下变频器3、数字解调单元4、监控器5、放大器6。图1是本发明实施例的电原理方框图，实施例按图1连接线路，其调制器1根据应用频段不同采用不同频段的市售0～π调相器作为调制器，其作用是完成对差信号的抑制载波调制，使差信号在频域上与和信号分开。合路器2根据应用频段不同采用不同频段的市售二合路器制作，其作用是将和信号与调制差信号合成一路信号。放大器6采用MAX319模拟开关制作，安装在数字解调单元4印制板上，其作用是对方波信号放大。在步进跟踪接收机中不需要解调差信号，因此实施例调制器1、合路器2、放大器6在步进跟踪接收机中不需要，不必安装。下变频器3主要由本振和变频、滤波、放大部分构成，根据应用频段不同采用不同频段的下变频器，其作用是在监控器5的控制下从宽带输入信号中选择信标信号变频、放大为中频信号并滤除其它信号提高信标信号的信噪比，实施例采用自制的下变频器电路制作。监控器5由液晶显示、按键、指示灯、监控微处理器和外围芯片等构成，其主要作用包括显示和控制跟踪接收机内部状态、数据，提供人机界面，接收外界控制等，实施例采用自制的监控器电路制作。

本发明数字解调单元4的主要作用包括从输入模拟中频信号中解调出信标信号功率、信标信号信噪比、误差信号电压并输出，在单脉冲跟踪接收机中提供方波调制信号。它包括模拟源7、开关8、带通滤波器9、压控增益放大器10、晶振11、模数转换器A/D12、数字下变频器13、存储器芯片FLASH 14、数模转换器D/A15、数字信号处理器(简称DSP)16、看门狗电路17，图2是本发明数字解调单元4的电原理方框图，实施例按图2连接线路。其中模拟源7提供模拟中频信号，数字解调单元4利用模拟中频信号实现自检，实施例采用市售的SA602芯片和70MHz晶体制作，SA602芯片内部振荡器振荡在外接70MHz晶体频率上，利用芯片内部的乘法器对外部输入的方波信号和70MHz振荡信号相乘形成模拟调制信号，模拟调制信号与振荡信号相加形成模拟中频信号；在用作步进跟踪解调装置时，可将输入方波断开仅输出70MHz振荡信号。开关8的作用是从两路输入中频信号中选择一路中频信号输出，实施例采用市售的TQ2继电器和74HC04驱动门电路制作，由驱动门电路提供足够的驱动电流使继电器TQ2接通输入中频信号或模拟中频信号。带通滤波器9其作用是滤除输入信号中对A/D带通采样造成混叠的频率部分，另外还可以提高输入到A/D信号的信噪比，实施例采用市售的声表面波滤波器CF70-0.8A制作。压控增益放大器10作用是在模数转换器D/A15输出电压信号的控制下调整输出信号幅度使输入到A/D12的信号在模数转换器A/D12的最佳转换电平范围内，实施例采用市售的AD8367芯片制作，利用AD8367芯片的对数增益特性和设置数模转换器D/A 15的数据可以准确的计算出工作时AD8367芯片的增益值(对数)。晶振11作用是提供模数转换器A/D12、数字下变频器13的同步时钟信号，实施例采用市售的QS33.00钟振和驱动门电路74LVC04制作，晶振11工作频率为33MHz。模数转换器A/D12作用是用33MHz晶振信号去采样70MHz中心频率的模拟中频信号，得到4MHz中心频率的数字信号，实施例采用市售的AD9235数模转换器制作。数字下变频器13实施例采用市售的AD6620数字下变频器制作，其作用是通过设置AD6620芯片内部的数控振荡器频率，数控振荡器输出与输入4MHz中心频率的数字信号正交混频成零中心频率信号，经过三级滤波和三级降采样后以较低的采样速率通过同步串口输出。存储器芯片FLASH14实施例采用市售的SST39VF040芯片制作，接在数字信号处理器16的EMIF中CE1空间，其作用是SST39VF040芯片内部前64kbyte存储数字信号处理器16的运行程序，这些程序在复位时由存储数字信号处理器16通过自举方式搬移到数字信号处理器16的程序存储空间，SST39VF040芯片的其它部分存储数字信号处理器16运行时所需固定数据，在复位程序初始化时搬移到数字信号处理器16的数据空间。模数转换器D/A15实施例采用市售的DAC8412F芯片制作，其作用是接在数字信号处理器16的EMIF中CE0空间，芯片内部四路D/A都工作在+5v、—5v电压下，一路D/A输出作为AD8367芯片的增益控制，一路D/A输出作为接收和信号对数功率输出，两路D/A在单脉冲跟踪接收机中用作误差电压输出或在步进跟踪接收机中用作信噪比信号输出和频率偏移信号输出。数字信号处理器16实施例采用市售的TMS320C6204芯片配置而成，其作用是数字解调单元4的核心，主要功能包括调节AD8367芯片的增益、产生方波调制信号、控制开关8选择输入信号、配置EMIF的CE3空间的AD6620芯片、输出解调数据、接收AD6620芯片输出的同步串行数据并从中解调出所需数据等。看门狗电路17作用是上电复位和非正常操作时产生复位信号，实施例采用市售的ADM706R与74LVC08芯片制作。

本发明的简要工作原理如下：

设和信号为u₁(t)：u₁(t)＝Acos(ωt)

差信号u₂(t)：

其中A为和信号振幅，μ为差信号振幅相对和信号振幅的归一化值，ω为信号角频率，

为误差电压合成相位差，γ为在合路前差信号相对于和信号的附加通道相移。

设调制信号c(t)为：

$c\left(t\right)=\left\{\begin{array}{cc}+1& 0\&le;2\mathrm{n\&pi;}-\mathrm{\&pi;}/2\&le;\mathrm{\&Omega;t}<2\mathrm{n\&pi;}+\mathrm{\&pi;}/2\\ -1& 2\mathrm{n\&pi;}+\mathrm{\&pi;}/2\&le;\mathrm{\&Omega;t}<2\mathrm{n\&pi;}+3\mathrm{\&pi;}/2\end{array}\right.---\left(1\right)$

式中n为0，1，2，3，4，……等正整数，Ω为方波信号的角频率，在调制器1中用调制信号c(t)与差信号相乘，容易得出相乘后差信号不含载波频率分量，因此可以在合路器2中与和信号合为一路，合路后的信号为：

在下变频器3中变频放大、滤波后再经过模数转换器A/D12转换、数字下变频器13变换，总通道增益设为b，频率变为低中频设为λ，采样频率为F，信号形式为：

设当前McBSP0接收到的数据由数字信号处理器16的DMA控制器在预定设置下不间断的搬移到数字信号处理器16的RAM存储器的2ⁿ点数据接收区C，同时CPU对RAM存储器的2ⁿ点数据区D中已经接收到的数据进行信号解调处理，在数据区D的数据处理完成和输出后等待数据区C接收完2ⁿ点数据，在数据区C接收完2ⁿ点数据的同时转为DMA控制器在预定设置下不间断的将McBSP0接收到的数据存储到数据区D，同时启动对数据区C的数据进行信号解调处理，如此循环进行实现信号的不间断接收和处理。

对每次采样得到的2ⁿ点数据进行加窗，然后进行2ⁿ点快速付立叶变换(FFT)，根据特定算法可以从FFT结果中求出和信号的初始相位ψ，差信号的初始相位ψ_i，差信号振幅相对和信号振幅的归一化值μ，FFT后和信号功率P_s，FFT后噪声平均功率谱密度P_n。

在单脉冲跟踪接收机中，方位误差电压U_AZ、俯仰误差电压U_EL计算如下：

$U_{\mathrm{AZ}}=\mathrm{\&mu;}\cos (\mathrm{\&psi;}-{\mathrm{\&psi;}}_i-{\mathrm{\&gamma;}}_{\mathrm{AZ}}^{\&prime;})---\left(4\right)$

$U_{\mathrm{EL}}=\mathrm{\&mu;}\cos (\mathrm{\&psi;}-{\mathrm{\&psi;}}_i-{\mathrm{\&gamma;}}_{\mathrm{EL}}^{\&prime;})---\left(5\right)$

其中ψ-ψ_i是由本次FFT结果计算出的差信号与和信号的相差，

是方位通道相差校正值，理想时 ${\mathrm{\&gamma;}}_{\mathrm{AZ}}^{\&prime;}=\mathrm{\&gamma;},$

是俯仰通道相差校正值，理想时

和信号的信噪比S/N为：

$\begin{array}{cc}S/N=10\log \left(\frac{P_s}{P_n}\right)& (\mathrm{dBc}/\mathrm{Hz})\end{array}---\left(6\right)$

设合路器2、下变频器3、带通滤波器9、数字下变频器13硬件增益及数字信号处理器16的加窗、FFT的增益之和其总增益为固定值x(dB)，设压控增益放大器10增益设置值为ydB，则输入和信号功率P_sum为：

P_sum＝10logP_s-x-y(dBm)              (7)

在步进跟踪接收机中，没有差信号，也不需调制与合路，只需求出(6)式和(7)式结果即可。

本发明的实施例安装结构如下：数字解调单元4和放大器6安装在一块135×122mm²的6层印制板上，顶层和底层为信号层，安装元器件，中间层为一层电源、一层信号、一层模拟地和电源、一层数字地，对数字和模拟电源隔离滤波，模拟地和数字地分开并通过磁珠连接，除A/D12、数字下变频器13、DSP 16以外的模拟部分采用屏蔽盒屏蔽，既可实现电磁信号的空间隔离，又方便射频信号的就近接地端，避免了射频信号在机箱内部的相互干扰。下变频器3根据应用频段不同而安装不同，实施例与监控器5、数字解调单元4安装在同一个机箱内。调制器1、合路器2在用作单脉冲跟踪接收机时安装在天线上，调制器1、合路器2、放大器6在用作步进跟踪接收机时不用安装，由此组装成本发明。

Claims (1)

1.一种跟踪接收机数字解调装置，它包括调制器(1)、合路器(2)、下变频器(3)、监控器(5)、放大器(6)，其特征在于：还包括由模拟源(7)、开关(8)、带通滤波器(9)、压控增益放大器(10)、晶振(11)、模数转换器A/D(12)、数字下变频器(13)、存储器芯片FLASH(14)、数模转换器D/A(15)、数字信号处理器(16)、看门狗电路(17)构成的数字解调单元(4)，其中外接和信号A输入合路器(2)的入端1脚，差信号B输入调制器(1)的入端1脚，调制器(1)把输入差信号B与放大器(6)输出的低频方波信号相乘形成调制差信号，调制器(1)的输出3脚与合路器(2)的入端2脚连接，合路器(2)把来自调制器(1)输入的调制差信号与外接和信号A合路成一路，合路器(2)的输出3脚与下变频器(3)的入端1脚连接，监控器(5)的端口1脚与下变频器(3)的端口3脚连接，下变频器(3)在监控器(5)输入的频率控制信号控制下完成合路器(2)合路后信号的选择变频、放大、滤波后输出中频信号，下变频器(3)将工作状态信号传送到监控器(5)，下变频器(3)的输出2脚与数字解调单元(4)的入端1脚连接，数字解调单元(4)的端口2脚与监控器(5)的端口2脚连接，数字解调单元(4)在监控器(5)输入的控制信号控制下完成从中频信号中解调出误差信号、功率信号、信噪比信号后通过输出端口4脚输出解调出的信号，数字解调单元(4)还将输出数字信号和内部状态信号传送到监控器(5)，监控器(5)将来自数字解调单元(4)输入的输出数字信号和内部状态信号进行显示，数字解调单元(4)输出端3脚与放大器(6)的入端1脚连接，数字解调单元(4)产生的低频方波信号经放大器(6)放大后输出到调制器(1)的入端2脚，调制器(1)完成输入误差信号的调制；

所述的数字解调单元(4)中的开关(8)将下变频器(3)出端2脚输出中频信号与模拟源(7)出端2脚输入的模拟中频信号在数字信号处理器(16)出端1脚的外设电路DMAC输出控制信号的控制下选择一路中频信号输出到带通滤波器(9)入端1脚，带通滤波器(9)完成模数转换器A/D(12)的输入信号的抗混叠滤波，将抗混叠滤波的信号输入压控增益放大器(10)入端1脚，压控增益放大器(10)在数模转换器D/A(15)的出端2脚输出的电压信号控制下调整压控增益放大器(10)的输出信号幅度输入至模数转换器A/D(12)入端2脚，模数转换器A/D(12)在晶振(11)出端1脚输出的同步信号的同步下完成对入端2脚信号的模数转换及带通采样，模数转换器A/D(12)出端3脚将采样后的数字信号输出到数字下变频器(13)入端2脚，模数转换器A/D(12)出端4脚将其转换入端2脚信号产生的饱和脉冲信号输出到数字信号处理器(16)入端3脚的定时器电路TIMERO，定时器电路TIMERO对饱和脉冲信号进行等时间间隔计数，数字信号处理器(16)的中央处理器CPU根据预定算法和定时器电路TIMERO的计数值通过数字信号处理器(16)出入端2脚的外部存储器接口电路EMIF输入至数模转换器D/A(15)的入端1脚，数模转换器D/A(15)出端2脚输出控制电压控制压控增益放大器(10)的增益，数字下变频器(13)在晶振(11)出端2脚输出的同步信号同步下与模数转换器A/D(12)出端3脚的输出数字信号进行同步接收，数字信号处理器(16)出入端2脚的外部存储器接口电路EMIF与数字下变频器(13)的入端5脚连接，数字下变频器(13)在数字信号处理器(16)出入端2脚的输出控制信号控制下对模数转换器A/D(12)出端3脚输出数字信号进行数字正交混频、滤波、降采样的数据处理和帧同步处理，数字下变频器(13)将处理后数据通过其同步串口出端4脚送到数字信号处理器(16)入端7脚的多通道缓冲串口McBSPO进行数据同步接收，数字下变频器(13)的同步串口出端3脚输出帧同步信号输入至数字信号处理器(16)入端6脚的多通道缓冲串口McBSPO和入端5脚的定时器电路TIMER1，定时器电路TIMER1出端4脚分别与模拟源(7)入端1脚、放大器(6)入端1脚、看门狗电路(17)入端1脚并接，数字信号处理器(16)的中央处理器CPU通过预定算法控制定时器电路TIMER1在帧同步信号的同步下产生低频方波信号，低频方波信号由TIMER1出端4脚分别输入至模拟源(7)、放大器(6)、看门狗电路(17)，模拟源(7)利用低频方波信号产生模拟中频信号由其出端2脚输出至开关(8)入端2脚，看门狗电路(17)检测低频方波信号以便在非正常复位时产生复位信号由其出端2脚输入到数字信号处理器(16)入端9脚的复位电路RESET，低频方波信号被放大器(6)放大后输入到调制器(1)，数字信号处理器(16)出入端10脚的多通道缓冲串口McBSP1与监控器(5)出入端2脚连接，数字信号处理器(16)从监控器(5)获得外部控制信息，监控器(5)从数字信号处理器(16)获得解调单元状态与输出数据，数字信号处理器(16)通过其出入端2脚的外部存储器接口电路EMIF与存储器芯片FLASH(14)出入端1脚连接，数字信号处理器(16)在复位时完成自举和将需要保存的数据写入存储器芯片FLASH(14)保存，数字信号处理器(16)中的RAM数据区C或RAM数据区D用来存储数据，数字信号处理器(16)中的控制器电路DMA在预定设置下不间断的搬移多通道缓冲串口McBSPO接收到的数据存储到数据区C或数据区D，实现接收数据的不间断接收和处理，数字信号处理器(16)中的中央处理器CPU将解调出的误差信号、功率信号、信噪比信号通过其出入端2脚的外部存储器接口电路EMIF输入到数模转换器D/A(15)入端1脚转换为模拟信号，由数模转换器D/A(15)出端3脚O端输出，数字信号处理器(16)中的中央处理器CPU将解调出的信号数据和状态通过其出端8脚的多通道缓冲串口McBSP0的发送口以串行数据形式O端输出，数字信号处理器(16)中的时钟电路提供同步时钟信号给数字信号处理器(16)的其它部件使用。

Images