CN100481665C - 过压保护电路及方法 - Google Patents

Abstract

一种用于一接收器的过压保护装置，具有并联耦接的第一与第二导通组件、以及一保护控制电路。接收器使用一开关临界值检测高电压电平输入信号，第一导通组件将输入信号提升至一低于电源电压的第一电压电平，保护控制电路控制第二导通组件以允许输入讯号高于第一电压直至低於接收器的最大电压限制的一临界电压，接收器提供一与输入信号相对应的输出信号，保护控制电路具有一N信道电路以及一P信道电路，当输入信号增大直到接收器改变输出信号的状态前，N信道电路保持第二导通组件的第一P信道组件导通，当输入信号到达临界电压值时，P信道电路关闭第一P信道组件。

Description

过压保护电路及方法

技术领域

本发明关于一种过压保护电路，特别关于一种能够在满足输入电压限制条件时，建立足以激活临界值检测电路的输入电压的方法与电路。

背景技术

近几年来，集成电路(ICs)和其工作电压逐渐缩小，因此必须在接收器的输入端设置一过压保护机制、或一临界值检测装置以接收一超过接收器的最大输入电压电平的输入信号。例如，援助发射接收逻辑电路(Assisted Gunning Transceiver Logic，AGTL)总线通常工作于1.25～1.5V之间的电压电平，但也可接收较高电压的信号如电源供应器提供的3.3V信号或是2.5V信号，而电源供应器具有一1V的切换临界值或是一1.25V的切换临界值。一援助发射接收逻辑电路的输入接收器工作于一1.5V的基本参考总线电压VTT，且具有2/3VTT或是1V的切换临界值。更新的援助发射接收逻辑电路规格甚至有更低的电压电平，例如一1.25V总线具有0.83参考临界值。援助发射接收逻辑电路仅为其中的一种例子，本发明可应用于任何一种用以限制输入电压的临界值检测装置或接收器。

低电压输入装置通常包括一电压限制电路以便钳位(clamp)输入的最大电压。一般已知钳位电路包括有一NMOS组件，NMOS组件的栅极耦接至一电源电压(例如电源电压VTT)，且NMOS组件的源极用以接收工作在较高的电压电平的输入信号，而NMOS组件的漏极连接至此低电压输入装置的输入端。因此当输入信号增大至一临界值(临界值低于电源电压VTT)，NMOS组件将截止，以便将提供至不同输入接收器的信号，钳位至低于电源电压VTT的临界值。一般而言，电源电压VTT为临界值检测装置的电源电压，但可由外部电源提供，如一总线电压等。

已知的输入过压保护组件，如上述的NMOS组件，会于输入信号拉到太低而无法激活临界值检测电路时，发生问题。举例说明，在一电源电压VTT为1.5V的系统中，已知的NMOS输入电压钳位电路将提供给不同输入端的信号钳位至约1.1V，其为电源电压VTT减去NMOS的正基体效应(threshold plus body effect)的值。此电压电平仅高于援助发射接收逻辑电路的临界电压1V，约0.1V的电压电平。在诸如总线噪声、热量梯度、和电源供应器变化等的影响下，当输入信号钳位至此较低的电压电平时，可能无法提供对输入信号一高逻辑装置的可信赖的检测。

发明内容

有鉴于上述课题，本发明提供一种过压保护电路、开关电路与检测逻辑电路临界值的方法，用以在满足输入限制条件时，建立足以激活临界值检测电路的输入电压。

因此，依本发明的一种用于一接收器的过压保护电路的实施例，过压保护电路包括有：一第一导通组件、一第二导通组件及一保护控制电路。接收器具有一输入端，其利用一逻辑切换临界值来检测一高电压电平输入信号的状态，而逻辑切换临界值根据一低电压电平的电源电压而定。输入端具有一最大限制电压，其介于低电压电平和高电压电平之间。第一导通组件具有一用以接收电源电压的控制终端和一电流路径，电流路径用以通过输入信号传至接收器的输入端，并将该输入信号提升至一低于该电源电压的第一电压电平。第二导通组件具有一第一P信道组件，该第一P信道组件具有一耦接该保护控制电路作为一控制终端的栅极，一接收该输入信号的源极，以及一耦接该接收器的输入端的漏极，第二导通组件的漏极和源极上的一电流路径并联耦接第一导通组件的电流路径。保护控制电路控制第二导通组件以允许输入信号从第一电压电平提高至一临界电压，临界电压低于最大限制电压并高于电源电压，且足以到达逻辑切换临界值。其中，保护控制电路具有一N信道电路以及一P信道电路，N信道电路耦接至第一P信道组件的栅极，并接收该接收器的输出信号，当该输入信号增大直到接收器改变输出信号的状态前，N信道电路保持第一P信道组件导通，P信道电路耦接至第一P信道组件的源极和栅极，并接收输入信号及电源电压，当输入信号到达临界电压时，P信道电路关闭第一P信道组件。

在一实施例中，第一导通组件为一N信道组件，N信道组件具有一用以接收电源电压的栅极，一用以接收输入信号的源极，以及一耦接至接收器的输入端的漏极。

在另一实施例中，接收器具有一输出端，其可提供一与输入信号相关的输出信号。保护控制电路可以具有一N信道电路和一P信道电路。

在另一实施例中，N信道电路具有一第一N信道组件和一第二N信道组件。第一N信道组件具有一耦接接地的源极，一接收输出信号的栅极，和一漏极。第二N信道组件具有一耦接第一N信道组件的漏极的源极，一接收电源电压的栅极，和一耦接第一P信道组件的栅极的漏极。P信道电路具有一第二P信道组件、一第三P信道组件、和一第四P信道组件。每个P信道组件具有一基体且耦接于一阱节点(wellnode)。第二P信道组件具有一接收电源电压的源极，一接收输入信号的栅极，和一耦接该阱节点的漏极。第三P信道组件具有一接收电源电压的栅极，一接收输入信号的源极，和一耦接阱节点的漏极。第四P信道组件具有一耦接第一P信道组件的栅极的漏极，一接收电源电压的栅极，和耦接阱节点的一源极与一基体。当输入信号低于电源电压时，第二P信道组件提升阱节点的电压至电源电压。当输入信号高于一P信道的临界电压时，则第三P信道组件将阱节点的电压拉至输入信号的电压，临界电压高于电源电压。当阱节点将一P信道的临界电压提升高于电源电压时，则第四P信道组件将第一P信道组件的栅极拉到阱节点的电压，由此第一P信道组件的栅极也可拉到输入电压。

过压保护电路可以更包含有一第五P信道组件，其具有一源极、一栅极、一漏极，而源极和栅极用以接收电源电压，漏极耦接第一P信道组件的漏极。其中，第五P信道组件用以限制第一P信道组件的漏极的峰值电压，峰值电压为P信道临界电压，其高于电源电压VTT，并低于最大限制电压。

本发明的一种开关电路的较佳实施例，用以显示输入信号的状态，输入信号可以为一高电压，开关电路具有一检测电路、一第一钳位电路和一第二钳位电路。检测电路具有一输入端和一输出端，输入端检测与一参考电压相关联的输入信号，参考电压依据一电源电压而定，而电源电压低于上述的高电压。检测电路更可以具有一输出端用以提供一第一输出信号，第一输出信号用以显示输入信号的状态，输入信号被限制不可超过一最大电压，此最大电压高于电源电压、小于高电压。第一钳位电路用以将输入到检测电路的输入端的输入信号提升至一低于电源电压的第一电压。第二钳位电路用以将输入到检测电路的输入端的输入信号提升到一介于电源电压和最大电压之间的临界电压，第二钳位电路具有一第一P信道组件以及一电压控制电路，第一P信道组件具有一栅极、一用以接收输入信号的源极、和一耦接检测电路的输入端的漏极，电压控制电路具有一N信道电路以及一P信道电路，电压控制电路的N信道电路耦接第一P信道组件的栅极，并接收第一输出信号，且使得输入信号通过第一P信道组件直到第一输出信号改变状态，电压控制电路的P信道电路耦接第一P信道组件的源极与栅极，并用以接收输入信号和电源电压，且当输入信号到达该临界电压，使得第一P信道组件截止，第一钳位电路和第二钳位电路耦接于输入信号的来源和检测电路之间。

在预定工作条件之下临界电压值足以激发检测电路工作，此预定工作条件包括有噪声、热量梯度和电源供应变异。第一钳位电路可以是一N信道组件，如同前述，在此不再赘述。

本发明一实施例揭露一种检测逻辑临界值的方法，其当检测一输入信号为一高逻辑电路电平，且高逻辑电路电平超出一输入装置的最大输入电压电平时，提供输入装置的过压保护，该方法包括下列步骤：将一第一N信道组件的漏极和源极耦接于输入信号的来源与输入装置的输入端之间，且提供一电源电压至第一N信道组件的栅极；将一第一P信道组件的源极和漏极耦接于输入信号的来源与输入装置的输入端之间；将第一P信道组件的栅极拉至低电压，用以开启第一P信道组件，使输入信号送至输入装置的输入端直到输入装置改变状态；以及当输入信号到达一临界电平时，将第一P信道组件的栅极拉至输入信号的电压电平，使得第一P信道组件截止，且临界电平高于电源电压，以及临界电平可以切换输入装置。

本发明的其它实施例的方法更包括有：使至少一第二N信道组件的源极和漏极耦接于第一P信道组件的栅极与一低电压电平的来源之间，且使用输入装置的输出端来控制至少一第二N信道组件的步骤。

本发明的其它实施例的方法更包括有下列步骤：将一第二P信道组件的源极和漏极耦接于一阱节点与电源电压之间，且提供输入信号至第二P信道组件的栅极；将一第三P信道组件的源极和漏极耦接于输入信号与阱节点之间，且提供电源电压至第三P信道组件的栅极；以及将一第四P信道组件的漏极和源极耦接于第一P信道组件的栅极与阱节点之间，且提供电源电压至第四P信道组件的栅极。本发明其它实施例的方法更包括有：将输入装置的输入端钳位至一峰值电平的步骤，且峰值电平低于最大输入电压电平。

本发明某一实施例的方法，更包括有下列步骤：提供电源电压至一第五P信道组件的栅极和源极；以及将第五P信道组件的漏极耦接第一P信道组件的漏极。

附图说明

图1依据本发明的一个较佳实施例，开关电路包含一具有输入信号临界检测的过压保护电路的电路图；

图2为图1所示的开关电路工作的时序图；以及

图3说明根据本发明一个实施例，提供输入信号的过压保护装置以确保逻辑电路的临界检测方法的流程图。

组件符号说明：

100：开关电路

U1：检测电路

U2：反相器

N1、N2、N3：N信道组件

P1、P2、P3、P4、P5：P信道组件

PDPADIN：输入信号

PEAK：峰值电压

PSG：信号

PADIN：电压限制信号

GRASS、OUT：输出信号

REF：参考电压

WELLWELL：阱节点

VTT：电源电压

301、303、305、307、309：本发明的方法较佳实施例的步骤流程

具体实施方式

以下所述为应用已知技术而制造或使用文中特定应用及需求的本发明所列举的例子。然而，实施例中所提及的各种修改用于表明与已知技术的不同之处，此一般原则可应用于其它实施例中。因此，本发明并非限定于特定实施例。

当确保输入电压高于输入装置或接收器的切换临界电平时，本发明的发明人已了解过压保护装置的需求。因此提供一具有输入信号检测的过压保护装置，这个输入信号允许输入电平达到或是稍高于电源电压，藉此使输入电压致能，以达到足以激发电平检测电路，同时还满足装置具有输入电压限制的要求，也于以下图1至图3加以说明。

图1所示为本发明的开关电路的较佳实施例，开关电路具有一过压保护电路，用以检测输入信号的电压电平。开关电路100接收一输入信号PDPADIN，一检测电路U1用以检测输入信号PDPADIN的状态。在此实施例中，检测电路U1为一输入接收器，例如援助发射接收逻辑电路构造的输入接收器。本发明并不限制输入接收器为援助发射接收逻辑电路构造的输入接收器，还可为所属技术领域的技术人员所熟知的输入接收器，且可应用于任何具有电平检测逻辑的检测电路，或是任何需要过压保护的电路。当输入信号的一电压限制信号(例如PADIN)超过一参考电压REF，检测电路U1即检测输入信号PDPADIN为一高电压电平，且参考电压REF约为2/3电源电压VTT。如图所示，电压限制信号PADIN输入检测电路U1的反相端，参考电压REF输入检测电路U1的非反相端。检测电路U1产生一输出信号GRASS送至一反相器U2的输入端，且产生相对应的输出信号OUT。输出信号GRASS为输入信号PDPADIN的反相显示信号，而输出信号OUT为输入信号PDPADIN的非反相显示信号。

输入信号PDPADIN提供至一N信道组件N1的漏极，N信道组件N1可为一NMOS晶体管或是其它类似的组件，N信道组件N1的栅极耦接电源电压VTT且N信道组件N1的源极提供电压限制信号PADIN至检测电路U1的反相端。在已知的过压保护电路中，只具有N信道组件N1，因此当电压限制信号PADIN增大至一低于电源电压VTT的临界值(正基体效应)，则N信道组件N1截止，以便将电压限制信号PADIN钳位至低电压电平。而在工作条件包括有总线噪声、热量梯度和电源供应变异的情况下，将电压限制信号PADIN钳位至低电压电平的动作，并无法用以可靠地检测输入信号PDPADIN的一高逻辑电路状态。

开关电路100具有一P信道组件P1，P信道组件P1具有一漏极和一源极，分别耦接N信道组件N1的漏极和源极，因此，P信道组件P1的电流路径并联耦接N信道组件N1的电流路径，用以改变钳位电压。一N信道组件N2的漏极和一P信道组件P4的漏极提供一信号PSG至P信道组件P1的栅极。输入信号PDPADIN也送至一P信道组件P3的源极和一P信道组件P2的栅极，P信道组件P3的栅极、P信道组件P2的源极、P信道组件P4的栅极、N信道组件N1的栅极及N信道组件N2的栅极都耦接至电源电压VTT，P信道组件P2和P信道组件P3的漏极与P信道组件P4的源极连接至一阱节点，称为WELLWELL。一P信道组件P5的漏极耦接N信道组件N1和P信道组件P1的漏极，且P信道组件P5的源极和栅极耦接至电源电压VTT，N信道组件N2的源极耦接一N信道组件N3的漏极，且N信道组件N3的源极耦接至一低电压电平(例如接地)，而N信道组件N3的栅极耦接至输出信号GRASS。

请参阅以下所述，N信道组件N1如同一第一导通组件，且用以通过输入信号PDPADIN的低电压电平至检测电路U1，以确保检测电路U1可检测出一低逻辑电路电平，P信道组件P1如同一第二导通组件，且用以将输入信号至检测电路U1提升至一临界电平，且临界电平可确保不会超出检测电路U1的最大限制电压，以确保检测电路U1可检测为一高逻辑电路电平。N信道组件N2-N3和P信道组件P2-P5为一电压控制电路或是保护控制电路，用以控制P信道组件P1允许电压限制信号PADIN高于电压电平，以符合检测电路U1的逻辑切换临界值，且允许电压限制信号PADIN低于检测电路U1的最大电压限制，电压电平另由N信道组件N1限制。N2和N3各为一N信道组件，用以维持P信道组件P1的开启状态直到检测电路U1转换，例如当输出信号GRASS转为低电压。P2-P4为P信道组件，当输入信号PDPADIN增加至一P信道临界值(或是高于P信道临界值)，则P信道组件P2-P4将P信道组件P1截止，P信道临界值高于电源电压VTT。P信道组件更包含P信道组件P5，用以将电压限制信号PADIN钳位至一限制电压，限制电压为一P信道临界值，高于电源电压且限制电压可确保检测电路U1过压保护。

如图2所示，为本发明的开关电路工作的时序图。PDPADIN、PADIN、PGS、和WELLWELL信号的电压与时间对照绘制，其中时间可为任意单位(例如秒、毫秒、微秒)。在此实施例中，电源电压VTT的电压电平为1.25V，并且检测电路U1的切换临界值和参考电压REF约为0.83V，输入信号PDPADIN如同一三角波，介于0V与一相对高电压电平约3.3V之间，如图2所示，输入信号PDPADIN在时间为0开始，此时输入信号PDPADIN为0V，并且输入信号PDPADIN线性增加，以便于时间为1.5时到达3.3V，然后线性降低以便于时间为2.5时回到0V，输入信号PDPADIN以上述方式重复变动，且其周期为2个单位时间。须注意的是，输入信号PDPADIN不必为一周期信号，但需为任何逻辑电路或数字讯号。将电压限制信号PADIN拉至一临界值，临界值高于电源电压VTT，使得电压限制信号PADIN具有足够高的电压电平用以切换检测电路U1，且不会超出检测电路U1的最大限制电压。在本实施例中，电压限制信号PADIN允许增至一电压限制峰值，电压限制峰值约为一P信道临界值，且高于电源电压VTT。

在时间为0时，输入信号PDPADIN初始值为0V，当输入信号PDPADIN为低电压时，N信道组件N1开启以便利用输入信号PDPADIN使得电压限制信号PADIN为低电压，且检测电路U1的输出信号GRASS初始值为高电压。N信道组件N2连接电源电压VTT且为开启状态，因此输出信号GRASS使得N信道组件N3开启，信号PGS初始值通过N信道组件N2和N信道组件N3拉至一接地电压(或是0V)，因此P信道组件P1的栅极，源极和漏极都为低电压。当N信道组件N1工作在较低电压时，其初始值为截止状态。输入信号PDPADIN将P信道组件P2的栅极拉至低电压，用以开启P信道组件P2，使阱节点WELLWELL拉至电源电压VTT。在时间为T1时，输入信号PDPADIN上升至参考电压REF，参考电压REF为检测电路U1的理论切换临界值，因此假设电压限制信号PADIN经由N信道组件N1而到达参考电压REF，则检测电路U1会在此时间点理想地进行切换。然而，参考电压REF相对于电源电压VTT为一高切换临界值。此外不同工作变异或是参数，例如总线噪声，热量梯度，电源供应变异，都可以造成实际的切换点变得稍高，因此检测电路U1不必然在时间T1准时进行切换。

N信道组件和P信道组件的栅极与源极之间的辅助电压临界值VTH，辅助电压临界值协助开启/截止切换点。虽然N信道组件和P信道组件之间可能具有不同切换临界值。为了容易说明，在此假设N信道组件和P信道组件都具有一临界切换值约为0.25V。因为信号PSG仍为低电压，P信道组件P1约在输入信号PDPADIN上升至0.25V时开始开启，且在时间T1时完成开启。当输入信号PDPADIN于时间T1时上升至1V，N信道组件N1开始截止，使电压限制信号PADIN可钳位至0.9V。虽然如图2中所示，电压限制信号PADIN高于参考电压REF的切换临界值(0.83V)，但也无法提供足以防止噪声的能力，且增益仍小于可切换检测电路U1的参考电压REF。一般而言，参考电压REF为一高电压临界值，且不同的电路参数允许N信道组件N1将电压限制信号PADIN拉低至实际的切换临界值。而当N信道组件N1截止时，P信道组件P1完全开启且电压限制信号PADIN可依据输入信号PDPADIN高于N信道组件N1切换电平。

在时间T2时，因P信道组件P2的源极耦接电源电压VTT，所以P信道组件P2仍为开始截止状态。在时间T3时，假设P信道组件P1仍为开启，则输入信号PDPADIN使电压限制信号PADIN拉至峰值电压PEAK，P信道组件P5开启将电压限制信号PADIN拉至最高电压电平的峰值电压PEAK。P信道组件P5将电压限制信号PADIN拉至峰值电压PEAK用以防止电压限制信号PADIN超过检测电路U1的最大允许电压。反相器U2在时间T2跟时间T3之间作切换，且将输出信号GRASS拉至低电压，使N信道组件N3截止，以致于信号PSG不会长时间维持低电压。在时间T2跟时间T3之间，输入信号PDPADIN到达且超过电源电压VTT，使P信道组件P3开启且将阱节点WELLWELL从电源电压VTT拉至输入信号PDPADIN的电压电平。当阱节点WELLWELL增至高于电源电压VTT的一临界值，例如1.5V，P信道组件P4开启使信号PSG达到阱节点WELLWELL的电压电平，因此信号PSG升至输入信号PDPADIN的电压电平。在信号PSG升至输入信号PDPADIN的电压电平前，信号PSG会先升至一临界值，使得P信道组件P1截止，临界值低于输入信号PDPADIN的电压电平。当P信道组件P1截止时，将电压限制信号PADIN拉至一临界电平，且临界电平足以切换检测电路U1，因此N信道组件N1和P信道组件P1皆为截止。当电压限制信号PADIN等于或低于用以防止检测电路U1输入检测电路损坏的峰值电压PEAK时，则输入信号PDPADIN可高于峰值电压PEAK。

虽然图中所示的峰值电压PEAK约为1.7V，P信道组件P5约在高于其栅极临界值的一个临界电压(电源电压VTT或约1.5V)就会导通，以致于电压限制信号PPADIN不会明显的超过1.5V。在输入信号PDPADIN与阱节点WELLWELL达到约1.5V时，P信道组件P4可导通而将信号PSG拉至输入信号PDPADIN与阱节点WELLWELL，以致N信道组件N1和P信道组件P1在此时截止。P信道组件P5用以确保电压限制信号PADIN不会高于峰值电压PEAK。当P信道组件P1截止后，透过P信道组件P5的漏电流使得电压限制信号PADIN的峰值电压PEAK从高于电源电压VTT的电压电平降低至时间为T4时的电源电压VTT电压电平，所属技术领域的技术人员均了解，若有需要P信道组件P5的漏电流可通过适当的P信道组件P5来减低或是去除，以此方式，电压限制信号PADIN会被锁在介于峰值电压PEAK与电源电压VTT间的某个电压，其视特定的实际情形而定。

在输入信号PDPADIN到达其峰值电压PEAK(如图中所示的201)后，开始朝向电源电压VTT降低，且在时间T5时降低至峰值电压PEAK。当输入信号PDPADIN降低至一临界电压且临界电压高于电源电压VTT时，则P信道组件P3截止。当输入信号PDPADIN下降至一临界电压且临界电压低于电源电压VTT时，则P信道组件P2开启，以致于阱节点WELLWELL钳位至电源电压VTT。信号PSG降低至高于电源电压VTT的一临界值，则P信道组件P4截止，同时N信道组件N1开启且电压限制信号PADIN在时间T6开始朝向输入信号PDPADIN的电压电平拉低。当电压限制信号PADIN降低至检测电路U1的切换临界点(例如参考电压REF)，检测电路U1切换且将输出信号GRASS拉至高电压，使N信道组件N3开启。因为N信道组件N2已经开启，N信道组件N2和N信道组件N3于时间T7开始将信号PSG拉至低电压电平。电压限制信号PADIN随着输入信号PDPADIN为低电压电平，且通过钳位装置N信道组件N1和P信道组件P1以及依据同样方式工作。因为信号PSG升至输入信号PDPADIN的峰值电压，N信道组件N2提供该偏压给N信道组件N3，输入信号PDPADIN升至约3.3V，电源电压VTT为1.25V且电压限制信号PADIN升至约1.5V，使P信道组件P1和P信道组件P5防止高电压通过N信道组件N1(例如栅极至信道，栅极至基体，栅极至源极，或是栅极至漏极)。

请参考图3所示，依据本发明较佳实施例，提供输入信号的过压保护装置以确保逻辑电路检测的方法的流程图。当输入装置用以检测一具有高逻辑电路电平的输入信号，且高逻辑电路电平超出输入装置的最大输入电压电平。在第一方块301，将一第一N信道组件的源极到漏极的路径耦接于一输入信号与输入装置的输入端之间，且提供一电源电压(例如VTT)至第一N信道组件的栅极。一般的过压保护电路如同N信道组件N1所示。

在下一个方块303，将一第一P信道组件的源极和漏极耦接于一输入信号与输入装置的输入端之间。以同样的方式，P信道组件并联耦接N信道组件。因为输入信号输入至第一P信道组件的源极到漏极的信道连接点，输入信号可能不是一低电压电平，例如0V。而N信道组件工作于低电压电平，可通过低电压或是0V的逻辑信号，当输入信号提升电压电平，则P信道组件导通开启，且保持开启状态直到输入装置进行切换。

在下一个方块305中，将第一P信道组件的栅极拉至低电压，用以开启第一P信道组件，使输入信号送至输入装置的输入端直到输入装置改变状态。一N信道组件的源极到漏极的路径耦接于第一P信道组件的栅极和一低电压电平(例如接地)之间，且N信道组件的栅极耦接输入装置接收器的输出端，当输入装置为一差动接收器时，使得第一P信道组件正常工作。在此实施例中，差动接收器接收电压限制输入信号送至其反相输入端，且一参考临界电压送至其非反相输入端。因此差动接收器的输入端切换于反向的输入信号。

在下一个方块307，当输入信号到达一临界电平，将第一P信道组件的栅极拉至输入信号的电压电平，使得第一P信道组件截止，当输入信号达到高于电源电压的临界电平以及临界电平切换输入装置。当输入信号为低电压时，一第二P信道组件将一阱节点钳位至电源电压的电压电平，当输入信号到达且超过电源电压时，一第三P信道组件将阱节点钳位至输入信号的电压电平，且当输入信号到达一高于电源电压的临界电平时，以及一第四P信道组件将第一P信道组件的栅极拉至阱节点的电压电平。

下一个方块309，输入装置的输入端限制于一峰值电平，且峰值电平小于最大输入电压电平，一第五P信道组件具有一用以接收电源电压的栅极与源极、以及一耦接P信道组件的漏极，执行此功能。第五P信道组件确保输入装置的输入端的电压不会超过其最大电压范围。

本发明揭露用于检测一输入信号临界值的过压保护装置，可提供一接收器或是一输入装置，用以接收高于其电源电压的输入电压，接收器和输入装置的输入信号被钳位至一电平，此电平太低以致于无法趋使输入临界值检测电路。举例说明，本发明为1.25-1.5V的接收器，可接收3.3V的输入电压。可将送至一保护装置的输入信号电平可稍微放大，以使得具有较高电压电平的逻辑电平可被检测且不会超出最大电压限制。

以上所述仅为举例，而非为限制。任何未脱离本发明的精神与范畴而对其进行的等效修改或变更，均应包含于所附的权利要求保护范围之内。

Claims (18)

1.一种用于一接收器的过压保护电路，该接收器具有一输入端及—最大限制电压，且该输入端利用一逻辑切换临界值来检测一高电压电平输入信号的状态，而该逻辑切换临界值是根据一低电压电平的电源电压而定，该最大限制电压介于该低电压电平与该高电压电平之间，该过压保护电路包含：

一第一导通组件，具有一接收该电源电压的控制终端和

一电流路径，该电流路径是将该输入信号传至该接收器的该输入端，并将该输入信号提升至一低于该电源电压的第一电压电平；

一第二导通组件，具有一第一P信道组件，该第一P信道组件具有一栅极，一源极，以及一漏极，其中该第二导通组件的漏极耦接该接收器的输入端且该第二导通组件的源极接收该输入信号，以形成一电流路径并联耦接该第一导通组件的电流路径；以及

一保护控制电路，控制该第二导通组件允许该输入信号从该第一电压电平提高至一临界电压，该临界电压低于该最大限制电压并高于该电源电压，且足以到达该逻辑切换临界值，

其中，该保护控制电路具有一N信道电路以及一P信道电路，该N信道电路耦接至该第一P信道组件的栅极，并接收该接收器的输出信号，当该输入信号增大直到该接收器改变该输出信号的状态前，该N信道电路保持该第一P信道组件导通，该P信道电路耦接至该第一P信道组件的源极和栅极，并接收该输入信号及该电源电压，当该输入信号到达该临界电压时，该P信道电路关闭该第一P信道组件。

2.如权利要求1所述的过压保护电路，其中该第一导通组件包含一N信道组件，该N信道组件具有一用以接收该电源电压的栅极、一用以接收该输入信号的漏极，以及一耦接该接收器的输入端的源极。

3.如权利要求1所述的过压保护电路，其中该接收器具有一输出端，以提供一与该输入信号相对应的输出信号。

4.如权利要求1所述的过压保护电路，其中该N信道电路包含：

一第一N信道组件，具有一接地的源极、一接收该输出信号的栅极、以及一漏极；以及

一第二N信道组件，所述第二N信道组件的源极耦接至所述第一N信道组件的所述漏极，所述第二N信道组件的栅极接收所述电源电压，而所述第二N信道组件的漏极则耦接至所述第一P信道组件的所述栅极。

5.如权利要求1所述的过压保护电路，其中该P信道电路具有一耦接至一阱节点的一基体，该P信道电路包含：

一第二P信道组件，具有一接收该电源电压的源极，一接收该输入信号的栅极，以及耦接至该阱节点的一漏极与一基体；

一第三P信道组件，具有一接收该电源电压的栅极，一接收该输入信号的源极，以及耦接至该阱节点的一漏极与一基体；以及

一第四P信道组件，具有一耦接该第一P信道组件的该栅极的漏极，一接收该电源电压的栅极，以及耦接至该阱节点的一源极与一基体。

6.如权利要求5所述的过压保护电路，其中当该输入信号小于该电源电压时，该第二P信道组件将该阱节点钳位至该电源电压，当该输入信号的电压上升高过该电源电压时，该第三P信道组件将该阱节点拉至该输入信号的电压，以及当该阱节点的电压上升高过该电源电压时，该第四P信道组件使该第一P信道组件的栅极为该阱节点的电压。

7.如权利要求5所述的过压保护电路，其中该P信道电路更包含一第五P信道组件，该第五P信道组件具有一栅极、一用以接收该电源电压的源极、以及一耦接该第一P信道组件的该漏极的漏极；该第五P信道组件将该第一P信道组件的漏极限制于一小于该最大限制电压的峰值电压。

8.一种开关电路，其用以显示一输入信号的状态，且该输入信号为不大于一高电压的范围，该开关电路包含：

一检测电路，具有一输入端以及一输出端，该输入端检测与一参考电压相关联的该输入信号的状态，该参考电压依据低于该高电压的一电源电压而定，而该输出端用以提供一第一输出信号，该第一输出信号显示该输入信号的状态，该输入信号被限制不可超过一最大电压，该最大电压高于该电源电压且小于该高电压；

一第一钳位电路，用以将输入到该检测电路的该输入端的该输入信号提升至一低于该电源电压的第一电压；以及

一第二钳位电路，用以将输入到该检测电路的该输入端的该输入信号提升到一介于该电源电压和该最大电压之间的临界电压，该第二钳位电路具有一第一P信道组件以及一电压控制电路，该第一P信道组件具有一栅极、一用以接收该输入信号的源极、和一耦接该检测电路的输入端的漏极，该电压控制电路具有一N信道电路以及一P信道电路，该电压控制电路的该N信道电路耦接该第一P信道组件的栅极，并接收该第一输出信号，且使得该输入信号通过该第一P信道组件直到该第一输出信号改变状态，该电压控制电路的P信道电路耦接该第一P信道组件的源极与栅极，并用以接收该输入信号和该电源电压，且当该输入信号到达该临界电压，使得该第一P信道组件截止，

所述第一钳位电路和第二钳位电路耦接于所述输入信号的来源和所述检测电路之间。

9.如权利要求8所述的开关电路，其中在预定工作条件之下该临界电压足以激发该检测电路工作，该预定工作条件包括有噪声、热量梯度和电源供应变异。

10.如权利要求8所述的开关电路，其中该第一钳位电路包含一N信道组件，该N信道组件具有一用以接收该电源电压的栅极，一用以接收该输入信号的漏极，和一耦接该检测电路的该输入端的源极。

11.如权利要求8所述的开关电路，该第一输出信号是该输入信号的反相信号，该开关电路更包括有：一反相器，具有一输入端和一输出端，该反相器的输入端耦接该检测电路的输出端，且该反相器的输出端提供一第二输出信号，且该第二输出信号为该输入信号的一非反相信号。

12.如权利要求8所述的开关电路，其中该N通道电路包含：

一第一N信道组件，具有一接地的源极，一用以接收该第一输出信号的栅极，和一漏极；以及

一第二N信道组件，具有一源极、一栅极和一漏极，该第二N信道组件的源极耦接该第一N信道组件的漏极，该第二N信道组件的栅极用以接收该电源电压，和该第二N信道组件的漏极耦接该第一P信道组件的栅极。

13.如权利要求8所述的开关电路，该第一P信道组件具有一耦接一阱节点的基体，该P信道电路包含有：

一第二P信道组件，具有一用以接收该电源电压的源极，一用以接收该输入信号的栅极，和一耦接该阱节点的漏极与一基体；

一第三P信道组件，具有一用以接收该电源电压的栅极，一用以接收该输入信号的源极，和一耦接该阱节点的漏极与一基体；以及

一第四P信道组件，具有一耦接该第一P信道组件的栅极的漏极、一用以接收该电源电压的栅极，和一耦接该阱节点的源极与一基体。

14.如权利要求13所述的开关电路，其中当该输入信号小于该电源电压时，该第二P信道组件将该阱节点的电压钳位至该电源电压，及当该输入信号上升至该电源电压时，该第三P信道组件将该阱节点的电压拉至该输入信号的电压，以及当该阱节点的电压上升到该电源电压时，第四P信道组件将该第一P信道组件的该栅极电压拉至该阱节点的电压。

15.如权利要求13所述的开关电路，其中该P信道电路更包括有一第五P信道组件，该第五P信道组件具有一栅极和一用以接收该电源电压的源极，和一耦接该第一P信道组件的该漏极的漏极；该第五P信道组件将限制该第一P信道组件的漏极限制于一低于该最大电压的峰值电压。

16.一种检测逻辑临界值的方法，当检测一输入信号为一高逻辑电路电平，且该高逻辑电路电平超出一输入装置的最大输入电压电平时，提供该输入装置过压保护，该方法包括下列步骤：

将一第一N信道组件的漏极和源极耦接于该输入信号的来源与输入装置的输入端之间，且提供一电源电压至该第一N信道组件的栅极；

将一第一P信道组件的源极和漏极耦接于该输入信号的来源与该输入装置的输入端之间；

将该第一P信道组件的栅极拉至低电压，用以开启该第一P信道组件，使该输入信号送至该输入装置的输入端，直到该输入装置改变状态；以及

当该输入信号到达一临界电平时，将该第一P信道组件的栅极拉至输入信号的电压电平，使得该第一P信道组件截止，且该临界电平高于该电源电压的程度足以切换该输入装置。

17.如权利要求16所述的方法，其中将该第一P信道组件的栅极拉至低电压的步骤，更包括有：使至少一第二N信道组件的源极和漏极耦接于该第一P信道组件的栅极与一低电压电平的来源之间，并且透过该输入装置的输出端控制至少一第二N信道组件的步骤。

18.如权利要求16所述的方法，其中将该第一P信道组件的栅极拉至该输入信号的电压电平的步骤，更包括下列步骤：

将一第二P信道组件的源极和漏极耦接于一阱节点与该电源电压间，且提供该输入信号至该第二P信道组件的栅极；

将一第三P信道组件的源极和漏极耦接于该输入信号与该阱节点之间，且提供该电源电压至该第三P信道组件的栅极；以及

将一第四P信道组件的漏极和源极耦接于该第一P信道组件的栅极与该阱节点之间，且提供该电源电压至该第四P信道组件的栅极。

19.如权利要求16所述的方法，更包括有：将该输入装置的输入端钳位至一峰值电平的步骤，且该峰值电平低于该最大输入电压电平。

20.如权利要求19所述的方法，其中，将该输入装置的输入端钳位至一峰值电平的步骤，更包括有下列步骤：

提供该电源电压至一第五P信道组件的栅极和源极；和

将该第五P信道组件的漏极耦接至该第一P信道组件的漏极。

Images