CN100479488C - Cmos图像传感器 - Google Patents

Abstract

本发明涉及一种CMOS图像传感器。其结构包括像素阵列，与该像素阵列的行对应连接的行译码器，以及通过相关双采样电路与该像素阵列的列对应连接的列译码器，所述的像素阵列包括由一组像素单元电路组成，且所述的像素单元电路为对数式响应的像素单元电路，所述的对数式响应的像素单元电路具体包括一个与电源连接的工作于亚阈值区的晶体管以实现像素单元电路的对数式响应。因此，本发明中可以采用多分辨率量化模数转换器进行模数转换处理，所述的多分辨率量化模数转换器不仅能够进行模数转换，还能够进行低照度状态下的信号放大和高照度状态下的信号压缩，并且可以使得CMOS图像传感器实现80分贝以上的动态范围，从而达到低功耗、动态范围宽和面积小的技术效果。

Description

CMOS图像传感器

技术领域

本发明涉及电子电路技术领域的集成电路设计，尤其涉及一种CMOS图像传感器。

背景技术

随着CMOS工艺技术和电路设计技术的发展，CMOS图像传感器的性能得到了较大改善，具体体现在：通过采用新工艺和相关双采样电路有效降低了读出噪声，采用微透镜技术提高了填充系数，采用掩埋型光敏二极管以及小尺寸的CMOS工艺有效降低了光电检测器的暗电流。因此，CMOS图像传感器正朝着高分辨率、低噪声、高集成度和宽动态范围的方向发展。

然而，目前CMOS图像传感器仍然存在着信噪比小、量子效率低、动态范围窄等缺陷。

现有技术中的CMOS图像传感器主要包括：像素部件，其中包含光敏二极管的单位像素以矩阵形式排列，通常称为像素阵列；用于依次扫描单位像素的扫描电路，该扫描电路中的垂直扫描移位寄存器和水平扫描移位寄存器依次对像素阵列进行垂直扫描和水平扫描，即通过行译码器产生行地址，并选通行像素，列译码器产生列地址并根据行地址选通列，得到像素数据和像素阵列的输出信号；用于处理像素阵列输出信号的相关双采样电路即CDS电路；经相关双采样电路处理后的像素阵列的输出信号进入由可编程增益放大器即PGA与模数转换器即A/D组成的电路，其中模数转换器采用的是线性量化方式，然后输出数字信号。另外，还包括PLL(锁相环)电路，用于锁定相位，使时钟更准确；以及参考电源，用于给各功能模块供电。

下面将结合附图对现有技术提供的CMOS图像传感器的结构及其工作原理作进一步说明。

如图1所示，图中的像素单元阵例1OO由m行乘n列的像素基本单元构成，用来将光信号转变为电信号。像素单元阵例100的行地址由行译码器101产生，从上至下或从下至上依次扫描行像素。当像素单元阵例100某一行选通时，每一个像素单元的信号一一对应的存入相关双取样电路103中。

图中的相关双取样电路主要用来消除前端像素电路及读出电路的噪声。列译码电路104依次产生列选通信号给相关双取样电路103，从而串行将信号读出给可编程增益放大器(PGA)105。

图中的可编程增益放大器(PGA)105用于根据逻辑产生和信号处理109反馈的信息自动调节从相关双取样电路103输出信号的增益，使可编程增益放大器(PGA)105输出的信号幅度满足模数转换器106的输入范围。

图中的模数转换器106将可编程增益放大器(PGA)105输出的模拟信号转变为数字信号输出给逻辑产生和信号处理109进行处理。

图中的逻辑产生和信号处理109的功能一般包括行列地址的产生、白平衡、彩色纠正、彩色空间转变、自动暴光、咖玛纠正等功能，外部时钟信号10激励逻辑产生和信号处理109电路进行工作，产生的行列地址输出给时序控制电路102，时序控制电路102输出的信号有很大的驱动能力，输出给行译码器101、列译码电路104和相关双取样电路103。逻辑产生和信号处理109电路最终把处理的光电信号从端口11输出。

图中的电源管理模块107主要产生整个芯片工作所需的参考电压和参考电流，并在芯片不工作时关闭工作所需的电流和电压。

图中的锁相环108主要防止时钟抖动、倍频时钟或分频时钟，以满足电路工作对时序的要求，一般接在输入时钟10和逻辑产生和信号处理电路之间。两根串行可编程总线22对逻辑产生和信号处理109电路中的寄存器进行编程。

由此可以看出现有的CMOS图像传感器由于线性量化方式的固有缺陷，即大信号时信噪比有余，而小信号时信噪比不足，使得可编程增益放大器即PGA的设置必不可少，由此需要很大的电容阵列或电阻阵列，从而带来了高功耗、动态范围窄和集成度低即CMOS图像传感器的面积过大的缺陷。

发明内容

鉴于上述现有技术所存在的问题，本发明的目的是提供一种CMOS图像传感器，从而保证CMOS图像传感器可以达到低功耗、动态范围宽和占用面积小的效果。

本发明的目的是通过以下技术方案实现的：

本发明中一种CMOS图像传感器，其结构包括：像素阵列，与该像素阵列的行对应连接的行译码器，以及通过相关双采样电路与该像素阵列的列对应连接的列译码器，所述的相关双采样电路直接连接有多分辨率量化模数转换器。

所述多分辨率量化模数转换器包括：具有实现电压梯度的电阻网络，电阻网络多点输出到比较器，比较器则将针对电阻网络多点输出的比较结果分别输入到逻辑纠错和编码电路中，逻辑纠错和编码电路输出经转换处理后获得的数字信号。

所述的相关双采样电路由一组相关双采样电路基本单元电路组成，所述的相关双采样电路基本单元电路包括：取样复位信号开关及相应的保持电容和列选通晶体管电路，取样光信号开关及相应的保持电容和列选通晶体管，首先通过闭合的取样复位信号开关和取样光信号开关，将相应的复位信号和光信号分别保持与各自的保持电容器上，之后通过各自的列选通晶体管电路控制输出。

所述的保持电容器分别在钳位晶体管的钳位信号的控制下与地短接。

所述的像素阵列包括由一组像素单元电路组成，且所述的像素单元电路为对数式响应的像素单元电路。

所述的对数式响应的像素单元电路由包括：与电源连接的工作于亚阈值区的晶体管、连接于光二极管的源极跟随器晶体管，和与源极跟随器晶体管的源极相连的行选通管，所述行选通管的源极输出端连接有列隔离晶体管。

所述的行译码器采用格雷码，通过格雷码驱动单元和译码单元使得n个格雷码信号变成2n个行选通信号；所述列译码器则采用两级译码。

本发明中，当多分辨率模数转换器集成于相关双采样电路与列译码器之间时，所述多分辨率模数转换器的数量与相关双取样电路的列的数量对应。

该CMOS图像传感器还逻辑产生和数字信号处理电路，且该逻辑产生和数字信号处理电路包括：时钟信号模块、白平衡模块、GAMMA纠正模块和增益控制模块。

所述的逻辑产生和数字信号处理电路还包括：

插值模块、RGB空间转换模块和RGB-YUV转换模块，且所述的时钟信号可以由内置的时钟信号模块生成，或由外部引入的经过处理的时钟信号。

由上述本发明提供的技术方案可以看出，本发明由于在像素单元电路中采用了对数据式响应的像素单元电路，因此，可以采用多分辨率量化模数转换器进行模数转换处理。所述多分辨率量化模数转换器与像素阵列、行译码器、列译码器和相关双采样电路的电路组合应用，使得原有的可编程增益放大器即PGA的设置可以省去，使得本发明可以达到低功耗、动态范围宽和面积小的技术效果。

另外，由于像素阵列中的像素单元中采用了列隔离晶体管，从而有利于更好地读出像素信号，消除干扰。

同时，本发明中，还由于相关双采样电路的基本单元设置有信号选通电路，从而可以起到很好地隔离作用。

附图说明

图1为现有技术中的CMOS图像传感器；

图2为本发明的新型CMOS图像传感器的结构示意图；

图3为像素单元电路结构示意图；

图4为相关双采样电路基本单元电路结构示意图；

图5为行译码器电路框图；

图6为列译码器电路示意图；

图7为多分辨率量化模数转换器的多分辨率量化曲线；

图8为多分辨率量化模数转换器的电路结构示意图；

图9为基于发明的纯RGB输出的CMOS图像传感器结构；

图10为基于发明的SOC结构的CMOS图像传感器结构；

图11为基于发明的列集成多分辨率模数转换器的CMOS图像传感器结构。

具体实施方式

本发明的新型CMOS图像传感器的具体实施方式如图2所示，像素单元阵例200由m行乘n列的像素单元电路构成，所述的像素单元电路具体为采用对数式响应的结构。因此光信号转变为电信号为多分辨率变化，可以扩大像素响应的动态范围。像素单元阵例200的行地址由行译码电路201产生，从上至下或从下至上依次扫描行像素。像素单元阵列200的列地址由列译码电路204产生，从左至右或从右至左依次扫描行像素。行译码电路201和列译码电路204也可以产生随机读出像素单元阵列200中的任意单元像素或任意窗口的图像信号。当像素单元阵列200的某一行选通时，每一个像素单元的信号一一对应的存入相关双取样电路203中，相关双取样电路主要用来消除前端像素电路及读出电路的噪声。列译码电路204从时序控制电路202输出的格雷码依次产生列选通信号给相关双取样电路203，从而串行将信号读出给模数转换器206。模数转换器206是一个多分辨率量化器，模数转换器中的量化器在不同区域有着不同的分辨率，在模拟信号发生更频繁的地方有着高的分辨率，在输入的模拟信号的幅度发生不频繁的地方分辨率较低，同时分辨率高的地方可以根据具体环境而变化以便更好的适应人的视觉。模数转换器206将相关双取样电路203输出的模拟信号转变为数字信号输出给逻辑产生和信号处理209电路进行处理。逻辑产生和信号处理209的功能一般包括行列地址的产生、可编程增益、白平衡、闪光灯信号产生、彩色纠正、彩色空间转变、自动曝光、咖玛纠正等功能。外部时钟信号20激励逻辑产生和信号处理209电路进行工作，产生的行列地址输出给时序控制电路202，时序控制电路202输出的信号有很大的驱动能力，输出给行译码器201、列译码电路204和相关双取样电路203。电源管理模块207主要产生整个芯片工作所需的参考电压和参考电流，并在芯片不工作时关闭工作所需的电流和电压。锁相环208主要防止时钟抖动、倍频时钟或分频时钟，以满足电路工作对时序的要求，一般接在输入时钟20和逻辑产生和信号处理电路209之间。两根串行可编程总线22对逻辑产生和信号处理209电路中的寄存器进行编程。逻辑产生和信号处理209电路最终把处理的光电信号从端口21输出。

对数式响应像素电路结构如图3所示，对数管301是N型MOS管，对数管301的栅极和漏极均接在电源31上，对数管301的源极接在节点32上；光电二极管305的P端接地300，N端接在节点32上，光电二极管将光信号变为电信号；隔离晶体管302的源极接在节点32上，栅极接在行选通信号33上，漏极接在节点35上；行选通晶体管303的栅极接在行选通信号33上，漏极接在电源31上，源极接在节点34上；源跟随晶体管304的栅极接在节点35上，漏极接在节点34，源极将信号输出。

由于晶体管301工作于亚阈值区，因此流过晶体管301的电流呈对数式关系。事实上，光电流等于对数管301的电流，故在节点32处得到对数响应的电流-电压关系。光电二极管等效的电阻很大，即使光电流很小，在节点32处的电压依然很大，仅比电源电压低一个饱和压降。当暴光时行选通信号33将隔离晶体管302和行选通管303导通，源跟随晶体管304输出暗信号电平给相关双取样电路，然后行选通信号33将隔离晶体管302和行选通管303关闭，光信号在节点32的等效电容积分输出，当积分结束时，行选通信号33将隔离晶体管302和行选通管303导通，源跟随晶体管304通过节点36输出与光信号有关的电平给相关双取样电路。

随着CMOS工艺特征尺寸的按比例下降，电源电压随之也下降。电源电压降低将限制像素的动态范围，一个比较好的解决办法是构成对数式响应的像素，当在弱光情况下放大光电信号，当在强光情况的时候对光电信号进行压缩，即对光电信号进行对数式编码，将获得更宽的动态响应范围。

相关双采样电路基本单元电路结构如图4所示，具体包括：

取样复位信号开关401和取样光信号开关402，两个取样开关均可以用P型MOS管或N型MOS管或CMOS对管实现开关性能，其中两者的一端接在信号的输入端口410，取样复位信号开关401的另一个端口接在节点42，取样光信号开关402的另一个端口接在节点43；

复位信号保持电容403和光信号保持电容404用N型MOS管构成，复位信号保持电容403的源极和漏极接地400，栅极接在节点42，光信号保持电容404的源极和漏极接地400，栅极接在节点43；

晶体管410和413是P型MOS管构成的源跟随晶体管，两者的源极接均接在地400端，源跟随器410和413的栅极分别接在节点42和节点43处，源跟随器410和413的漏极分别接在节点47和节点48处；

晶体管409和412是P型MOS管构成的列选通管，列选通管409和412的栅极接在节点44处，节点44接列选通信号，列选通管409和412的源极分别接在节点47和48，列选通管409和412的漏极分别接在节点49和50；

晶体管407和411是P型MOS管构成的偏置晶体管，列偏置晶体管407和411的栅极接在节点45处，节点45接列偏置信号，列偏置晶体管407和411的源极分别接在节点49和50，偏置晶体管407和411的源极均接在节点46，节点46接电源电压；

晶体管405、406、414和415是N型MOS管构成的钳位晶体管，钳位晶体管405、406、414和415的栅极接在节点44，钳位晶体管405、406、414和415的源极均接地400，钳位晶体管405的漏极接在节点42，钳位晶体管406的漏极接在节点43，钳位晶体管414的漏极接在节点47，钳位晶体管415的漏极接在节点48。源跟随晶体管410的衬底偏置接在输出节点47上，源跟随晶体管411的衬底偏置接在输出节点48上，其它所有P型MOS管的衬底接在N阱上，所有N型MOS管的衬底接在P型衬底上。

相关双采样电路基本单元电路工作分三步：

(1)取样复位信号开关401在取样复位信号作用下闭合，第一个复位输出电压被取样保持到电容403上；

(2)取样光信号开关402在取样光信号开关信号作用下闭合，第二个积分光信号电压被取样保持到电容404上；

(3)在列取址开关信号的作用下，列选择晶体管409和412导通，储存在电容403上的第一个复位输出电压和在电容404上第二个积分信号电压被取出到差分放大器，最后输出为纯光信号电压。

为避免采样电容上的残余电荷影响下一个周期的信号电压带来不完全电荷转移噪声，在相关双采样电路中用钳位晶体管在钳位信号的作用下将取样电容403和404与地短接，将采样电容上的残余电荷切底放掉。

行译码器电路如图5所示，行译码器电路的输入端51输入n位格雷码，经过格雷码驱动电路501输出n位格雷码给译码单元502，译码单元502输出2n位选通信号，经过行驱动电路503输出2n位选通信号给像素阵列。

列译码器电路如图6所示，列译码器电路6由两级译码电路构成，第一级译码电路601将输入格雷码的高(n-5)位译成2n-5位来选通第二级译码电路，第二级译码电路由2n-5个译码单元602构成，格雷码的低5位输入到每个译码单元602中，每个译码单元602将其译成25个码给译码输出驱动电路603，最终输出2n个脉冲信号给相关双取样电路。

多分辨率量化模数转换器的多分辨率量化曲线如图7所示，该图的横坐标705表示光的强度，纵坐标704表示输出信号的幅度。一般图像传感器的模数转换器是基于线性量化原理进行工作，基于线性转换原理的图像传感器的响应曲线见实线72所示，当光的强度较低时，图像传感器工作在线性区701，输出的信号随光的强度增强而增强。当光的强度较高时，图像传感器工作在饱和区702，输出的信号几乎不随光的强度增强而增加。这种光电特性并不是很好，实际上人眼的响应曲线见图的虚线71所示，近似为对数式响应。因此提出一种分段多分辨率近似人眼响应曲线71特性的图像传感器的响应曲线73，这种曲线73的与实际上的人眼响应曲线近似。

本发明的特点在于：

(1)当在光的强度较暗的情况下，模数转换器具有放大的功能，此时的分辨率较低，在光的强度较亮的情况下，模数转换器具有压缩的功能，此时的模数转换器的分辨率较低；

(2)模数转换器中的量化器在模拟信号发生频繁的地方有着高的分辨率，见点703所示，该点703可以根据具体环境

实现提出的多分辨率量化曲线73的多分辨率量化模数转换器的电路如图8所示，电阻串802包括2n个电阻，n是分辨率，每两个电阻之间有一个抽头804，每一个抽头804代表一个参考电压。电阻串用多晶硅材料形成，抽头804沿着多晶硅分布，每一个台阶内的电阻均匀分布，即电阻值相等，不同台阶的电阻值不相等，形成非均匀的参考电压，从而实现多分辨率曲线73。电阻串的两端口分别接电流源801，电流源801给整个电阻串802供应电流，其中上面的电流源801一端接电源81，一端接电阻串802的电阻值较小的一端；其中下面的电流源801一端接地82，一端接电阻串802的电阻值较大的一端。抽头803接像素单元阵列的暗电平，实现高分辨率点随输入信号变化而变化，从而带动电阻串802每一个抽头804的参考电压变化。输入信号电压并行的输入到2n个比较器806，比较器根据输入信号和参考信号805的比较输出0或1，从而输出温度计码给逻辑纠错和编码电路807，逻辑纠错和编码电路807进行相应的处理后输出n位数字信号。

可以看出，所述的多分辨率量化模数转换器的特有的结构决定其不仅能够进行模数转换，还能够进行低照度状态下的信号放大和高照度状态下的信号压缩，并且使用多分辨率量化模数转换器还能够使得该CMOS图像传感器实现80分贝以上的动态范围。

基于本发明的纯RGB输出的CMOS图像传感器结构如图9所示，包括基本的CMOS图像传感器900和数字信号处理模块901，基本的CMOS图像传感器900输出的数据经过端口91输出给数字信号处理模块901，数字信号处理模块901产生的控制信号输出给基本的CMOS图像传感器900；

数字信号处理模块901包括时钟信号产生模块902、白平衡模块903、GAMMA纠正模块904和各种增益控制模块905。数字信号处理模块901的外部信号输入端口93包括两根串行总线和时钟信号，通过两根串行总线对数字信号处理模块901中的各个积存器进行可编程。经过数字信号处理模块901的处理的数据通过端口94输出。

基于本发明的SOC输出的CMOS图像传感器结构如图10所示，包括基本的CMOS图像传感器1000和数字信号处理模块1001，基本的CMOS图像传感器900输出的数据经过端口1008输出给数字信号处理模块1001，数字信号处理模块1001产生的控制信号通过1009端口输出给基本的CMOS图像传感器1000；

数字信号处理模块1001包括：时钟信号产生模块1002、白平衡模块1003、插值模块1004、RGB空间转换模块1005、GAMMA纠正模块1006和RGB转变为YUV输出模块1007。数字信号处理模块1001的外部信号输入端口1010包括两根串行总线和时钟信号，通过两根串行总线对数字信号处理模块1001中的各个积存器进行可编程。经过数字信号处理模块1001的处理的数据通过端口1011输出。SOC CMOS图像传感器的输出包括纯RGB和YUV两种图像数据输出格式。

基于发明的列集成多分辨率模数转换器的CMOS图像传感器结构如图11所示，像素单元阵列1100由m行乘n列的像素基本单元构成，像素单元阵列1100工作所需的行地址和列地址分别由行译码器1101和列译码器1105产生，可以任意读出像素单元阵列1100中的任意单元像素或任意窗口的图像信号。当像素单元阵例1100的某一行选通时，每一个像素单元的信号一一对应的存入相关双取样电路1103中，相关双取样电路主要用来消除前端像素电路及读出电路的噪声。列集成多分辨率模数转换器1104由与相关双取样电路1103数目一一对应个数的多分辨率模数转换器构成，列译码电路1105从时序控制电路1102输出的格雷码依次产生列选通信号给相关双取样电路1103和列集成多分辨率模数转换器1104，从而串行将信号读出给数字信号处理模块1300。数字信号处理1300的功能包括白平衡模块1108、插值模块1109、RGB空间转换模块1110、GAMMA纠正模块1111、RGB转变为YUV模块1112和逻辑产生和控制模块1113。外接信号从1114端口输入，包括时钟信号和两根串行总线。数字信号处理1300产生的控制信号输出给时序控制模块1102，时序控制电路1102输出的信号有很大的驱动能力，输出给行译码器1101、列译码电路1103、相关双取样电路1105以及列多分辨率模数转换器1104。电源管理模块1106主要产生整个芯片工作所需的参考电压和参考电流，并在芯片不工作时关闭工作所需的电流和电压。锁相环1107主要防止时钟抖动、倍频时钟或分频时钟，以满足电路工作对时序的要求。数字信号处理1200电路最终把处理的信号从端口1115输出，包括同步信号、RGB信号或YUV信号。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (9)

1、一种CMOS图像传感器，其结构包括：像素阵列，与该像素阵列的行对应连接的行译码器，以及通过相关双采样电路与该像素阵列的列对应连接的列译码器，其特征在于，所述的相关双采样电路直接连接有多分辨率量化模数转换器，所述多分辨率量化模数转换器包括：具有实现电压梯度的电阻网络，电阻网络多点输出到比较器，比较器则将针对电阻网络多点输出的比较结果分别输入到逻辑纠错和编码电路中，逻辑纠错和编码电路输出经转换处理后获得的数字信号。

2、根据权利要求1所述的CMOS图像传感器，其特征在于，所述的相关双采样电路由一组相关双采样电路基本单元电路组成，所述的相关双采样电路基本单元电路包括：取样复位信号开关及相应的保持电容和列选通晶体管电路，取样光信号开关及相应的保持电容和列选通晶体管，首先通过闭合的取样复位信号开关和取样光信号开关，将相应的复位信号和光信号分别保持与各自的保持电容器上，之后通过各自的列选通晶体管电路控制输出。

3、根据权利要求2所述的CMOS图像传感器，其特征在于，所述的保持电容器分别在钳位晶体管的钳位信号的控制下与地短接。

4、根据权利要求1所述的CMOS图像传感器，其特征在于，所述的像素阵列包括由一组像素单元电路组成，且所述的像素单元电路为对数式响应的像素单元电路。

5、根据权利要求4所述的CMOS图像传感器，其特征在于，所述的对数式响应的像素单元电路由包括：与电源连接的工作于亚阈值区的晶体管、连接于光二极管的源极跟随器晶体管，和与源极跟随器晶体管的源极相连的行选通管，所述行选通管的源极输出端连接有列隔离晶体管。

6、根据权利要求1所述的CMOS图像传感器，其特征在于，所述的行译码器采用格雷码，通过格雷码驱动单元和译码单元使得n个格雷码信号变成2n个行选通信号；所述列译码器则采用两级译码。

7、根据权利要求1至6任一项所述的CMOS图像传感器，其特征在于，当多分辨率模数转换器集成于相关双采样电路与列译码器之间时，所述多分辨率模数转换器的数量与相关双取样电路的列的数量对应。

8、根据权利要求1至6任一项所述的CMOS图像传感器，其特征在于，该CMOS图像传感器还包括逻辑产生和数字信号处理电路，且该逻辑产生和数字信号处理电路包括：时钟信号模块、白平衡模块、GAMMA纠正模块和增益控制模块。

9、权利要求8所述的CMOS图像传感器，其特征在于，所述的逻辑产生和数字信号处理电路还包括：

插值模块、RGB空间转换模块和RGB-YUV转换模块，且所述的时钟信号可以由内置的时钟信号模块生成，或由外部引入的经过处理的时钟信号。

Images