CN100470373C - 罩幕及其罩幕布局的形成与制造方法 - Google Patents
罩幕及其罩幕布局的形成与制造方法 Download PDFInfo
- Publication number
- CN100470373C CN100470373C CNB2006100027885A CN200610002788A CN100470373C CN 100470373 C CN100470373 C CN 100470373C CN B2006100027885 A CNB2006100027885 A CN B2006100027885A CN 200610002788 A CN200610002788 A CN 200610002788A CN 100470373 C CN100470373 C CN 100470373C
- Authority
- CN
- China
- Prior art keywords
- pattern
- forming
- mask
- layout
- mask layout
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 181
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 230000008569 process Effects 0.000 claims abstract description 74
- 238000005530 etching Methods 0.000 claims abstract description 32
- 238000000059 patterning Methods 0.000 claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 230000000694 effects Effects 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 20
- 238000012937 correction Methods 0.000 claims description 12
- 239000000203 mixture Substances 0.000 claims description 6
- 239000011521 glass Substances 0.000 abstract description 4
- 239000004973 liquid crystal related substance Substances 0.000 abstract 1
- 239000010409 thin film Substances 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 28
- 238000012545 processing Methods 0.000 description 19
- 238000010521 absorption reaction Methods 0.000 description 9
- 239000013078 crystal Substances 0.000 description 8
- 238000010894 electron beam technology Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 239000011651 chromium Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000001393 microlithography Methods 0.000 description 3
- 230000001915 proofreading effect Effects 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000013213 extrapolation Methods 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000009933 burial Methods 0.000 description 1
- WUKWITHWXAAZEY-UHFFFAOYSA-L calcium difluoride Chemical compound [F-].[F-].[Ca+2] WUKWITHWXAAZEY-UHFFFAOYSA-L 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000000153 supplemental effect Effects 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
本发明是有关于一种罩幕及其罩幕布局的形成与制造方法。本发明提供了一种形成光罩布局的方法。在本发明的一实施例中，该方法包括：选择光罩布局上的图案特征；定义整体区域，该整体区域的中心点大致上位于光罩布局上的图案特征；计算整体区域内的图案密度；以及根据图案密度及图案化制程资料来校正图案特征。本发明可以校正关键尺寸，还可以补偿整体蚀刻偏差，以及可以适用于各种蚀刻制程，例如用以形成半导体晶圆或其他基材所需要的蚀刻制程，其中其他基材可为应用于薄膜电晶体液晶显示器的玻璃基板，非常适于实用。
Description
技术领域
本发明涉及一种形成罩幕布局的方法，特别是涉及一种形成光罩布局的方法。
背景技术
在半导体技术领域中，微影蚀刻制程可以用来蚀刻金属层以形成多数个图案特征。关于这些图案特征的尺寸及几何上的差异可以藉由蚀刻制程来达成。举例来说，在蚀刻制程期间的整体蚀刻效应将影响与整体蚀刻图案密度相关的关键尺寸差异。
现有的形成罩幕布局、罩幕及其制造罩幕的方法在结构与使用上，仍存在有不便与缺陷，而亟待加以进一步改进。因此如何能创设一种新的形成一罩幕布局、一罩幕及其制造一罩幕的方法，便成了当前业界极需改进的目标。
发明内容
本发明的目的在于，提供一种新的形成光罩布局的方法，所要解决的技术问题是使其可以校正光罩布局上的图案特征，以补偿整体蚀刻偏差，从而更加适于实用。
本发明的另一目的在于，提供一种新的形成一罩幕的方法，所要解决的技术问题是使其中的罩幕可补偿整体蚀刻偏差，该整体蚀刻偏差是肇因于用以图案化罩幕的蚀刻制程，从而更加适于实用。
本发明的再一目的在于，提供一种新的制造罩幕的方法，所要解决的技术问题是使其中的罩幕具有根据整体图案效应的关键尺寸校正，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种形成一罩幕布局的方法，其至少包括下列步骤：选择该罩幕布局上的一图案特征；定义一整体区域，且该整体区域的一中心点位于该罩幕布局上的该图案特征；
计算该整体区域内的一图案密度；以及根据该图案密度及一图案化制程资料来校正该图案特征。
本发明的目的及解决其技术问题还采用以下技术措施来进一步实现。
前述的形成一罩幕布局的方法，其更包括利用一蚀刻制程在一基材上形成一预定图案。
前述的形成一罩幕布局的方法，其中所述的校正该图案特征的步骤包括回应实施该蚀刻制程的一制程工具所使用的参数以校正该图案特征。
前述的形成一罩幕布局的方法，其中所述的校正该图案特征的步骤包括回应该蚀刻制程的一参数以校正该图案特征。
前述的形成一罩幕布局的方法，其中所述的校正该图案特征的步骤包括回应该基材的一材料层的成分以校正该图案特征。
前述的形成一罩幕布局的方法，其中所述的校正该图案特征的步骤包括根据该图案化制程资料来评估一整体蚀刻偏差。
前述的形成一罩幕布局的方法，其中所述的校正该图案特征的步骤包括调整该图案特征的尺寸以补偿一整体蚀刻偏差。
前述的形成一罩幕布局的方法，其更包括重复该选择、定义、计算及校正步骤，直到该罩幕布局中的其他图案特征均已被校正。
前述的形成一罩幕布局的方法，其中所述的选择该图案特征的步骤包括选择在一区域内具有多数个次特征的该图案特征。
前述的形成一罩幕布局的方法，其更包括根据该图案化制程资料以决定一整体蚀刻偏差的一关联长度。
前述的形成一罩幕布局的方法，其中所述的定义该整体区域的步骤包括定义该中心点位于该图案特征的该整体区域，且该整体区域在该关联长度内具有其他图案特征。
前述的形成一罩幕布局的方法，其中所述的计算该图案密度的步骤包括加权平均位于该整体区域内的一区域图案密度。
本发明的目的及解决其技术问题再采用以下技术方案来实现。依据本发明提出的一种形成一罩幕的方法，该形成一罩幕的方法至少包括下列步骤：由一预定图案形成一罩幕布局；决定与一整体蚀刻偏差相关的一关联长度；定义一整体区域，且该整体区域的一中心点大致上位于该罩幕布局上的一被选择的图案特征，其中该被选择的图案特征至该整体区域的周缘的距离约等于该关联长度；计算该整体区域内的一图案密度；校正该被选择的图案特征以补偿该整体蚀刻偏差；以及重复该定义、计算及校正步骤，直到该罩幕布局内的多数个图案特征均已被校正。
本发明的目的及解决其技术问题还采用以下技术措施来进一步实现。
前述的形成一罩幕的方法，其更包括：在该罩幕布局内的每一该些图案特征均已被校正后，形成一投片布局；以及根据该投片布局以制造该罩幕。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种制造一罩幕的方法，其中该罩幕具有根据一整体图案效应的一关键尺寸校正，该制造一罩幕的方法至少包括下列步骤：根据形成于一半导体基材上的一集成电路图案来产生一第一布局；根据一整体图案来校正该第一布局，用以形成一第二布局，其中形成该第二布局的步骤包括：根据用以形成该集成电路图案于该半导体基材上的一蚀刻制程，来定义一整体区域，其中该蚀刻制程具有一整体蚀刻偏差；计算该整体区域内的一图案密度；根据该图案密度及该蚀刻制程来得到该整体蚀刻偏差；以及校正该整体区域内的一图案特征的尺寸以补偿该整体蚀刻偏差；根据该第二布局形成一投片布局；以及利用该投片布局及该蚀刻制程以形成该罩幕。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发明的主要技术内容如下：
因此，本发明一方面提供了一种形成光罩布局的方法，其可校正光罩布局上的图案特征，以补偿整体蚀刻偏差。
根据本发明的一较佳实施例，该形成光罩布局的方法包括下列步骤：选择光罩布局上的图案特征；定义整体区域，该整体区域的中心点大致上位于光罩布局上的图案特征；计算整体区域内的图案密度；以及，根据图案密度及图案化制程资料来校正图案特征。
在本发明的一较佳实施例中，该光罩布局可形成于一基材上，例如光罩、半导体晶圆或透明玻璃板。此外，本发明的形成光罩布局的方法更包括形成预定图案于基材上。而预定于基材上形成的图案可包含于基材的材料层中所形成的集成电路(即积体电路，以下均称为集成电路)图案。上述的整体区域的形状可为正方形、矩形或圆形。用以形成预定图案的图案化制程可包括具有整体蚀刻偏差的蚀刻制程。而图案化制程资料可包括与实施图案化制程所需的工具关联的参数。该图案化制程资料除了可包括与实施图案化制程所需的工具关联的参数外，更可包括图案化制程的参数及/或基材的材料层的组成。校正步骤可包括根据图案化制程资料来评估整体蚀刻偏差，其中整体蚀刻偏差是与图案密度相对。另外，校正步骤更可包括调整图案特征的尺寸以补偿整体蚀刻偏差。本发明的形成光罩布局的方法更可包括重复选择、定义、计算及校正步骤，直到光罩布局中的其他图案特征均已被校正。至于选择光罩布局上的图案特征方面，该步骤亦可选择在一区域内具有多数个次特征的图案特征，不限于一次仅选取单一图案特征。本发明的形成光罩布局的方法更可包括根据图案化制程资料以决定整体蚀刻偏差的关联长度。而定义整体区域的步骤更可包括定义中心点大致上位于图案特征的整体区域，且整体区域大致上于关联长度内具有其他图案特征。计算图案密度的步骤包括加权平均位于整体区域内的区域图案密度。
本发明另一方面提供了一种形成罩幕的方法，其中上述的罩幕补偿了整体蚀刻偏差，该整体蚀刻偏差是肇因于用以图案化罩幕的蚀刻制程。
根据本发明的另一较佳实施例，该形成罩幕的方法，至少包括下列的步骤：根据预定图案来形成罩幕布局；决定与整体蚀刻偏差相关的关联长度；定义整体区域，该整体区域的中心点大致上位于罩幕布局上的被选择的图案特征，其中被选择的图案特征至整体区域的周缘的距离约等于关联长度；计算整体区域内的图案密度；校正被选择的图案特征以补偿整体蚀刻偏差；以及重复定义、计算及校正步骤，直到罩幕布局内的多数个图案特征均已被校正。其中，图案密度是指整体区域内的所有图案特征的加权总和面积，与整体区域的面积的比值。此外，本发明的形成罩幕的方法更可包括下列步骤：在罩幕布局内的每一图案特征均已被校正后，形成投片布局；以及根据该投片布局以制造罩幕。
本发明再一方面提供了一种制造罩幕的方法，其中上述的罩幕具有根据整体图案效应的关键尺寸校正。
根据本发明的再一较佳实施例，该制造罩幕的方法，至少包括下列步骤：根据形成于半导体基材上的集成电路图案来产生第一布局；根据整体图案来校正第一布局，用以形成第二布局；以及根据第二布局以形成投片布局。其中，该形成第二布局的步骤包括：根据用以形成集成电路图案于半导体基材上的蚀刻制程，来定义整体区域，其中蚀刻制程具有整体蚀刻偏差；计算整体区域内的图案密度；根据图案密度及蚀刻制程来得到整体蚀刻偏差；以及校正整体区域内的图案特征的尺寸以补偿整体蚀刻偏差。此外本发明的制造罩幕的方法更包括利用投片布局及蚀刻制程以形成罩幕。
因此，借由上述技术方案，本发明运用上述实施例，至少具有下列优点：
(1)、可校正关键尺寸；
(2)、可补偿整体蚀刻偏差；以及
(3)、可以适用于各种蚀刻制程，例如用以形成半导体晶圆或其他基材所需要的蚀刻制程，其中其他基材可为应用于薄膜电晶体液晶显示器的玻璃基板。
综上所述，本发明是有关于一种罩幕及其罩幕布局的形成与制造方法。本发明提供了一种形成光罩布局的方法。在本发明的一实施例中，该方法包括：选择光罩布局上的图案特征；定义整体区域，该整体区域的中心点大致上位于光罩布局上的图案特征；计算整体区域内的图案密度；以及根据图案密度及图案化制程资料来校正图案特征。本发明可校正关键尺寸，还可补偿整体蚀刻偏差，以及可适用于各种蚀刻制程。其具有上述诸多优点及实用价值，不论在方法或功能上皆有较大改进，在技术上有较大进步，并产生了好用及实用的效果，从而更加适于实用，而具有产业广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是依照本发明一较佳实施例的光罩设计方法的流程图。
图2a及图2b是依照本发明一较佳实施例的光罩的顶视图。
图3是依照本发明一较佳实施例的微影蚀刻系统的示意图。
100：方法 110～124：步骤
200：罩幕 210：整体区域
220：圆形区域 230：图案特征
300：微影系统 310：光源
320：照度调整系统 330：罩幕
340：物镜 350：晶圆
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明罩幕及其罩幕布局的形成与制造方法而提出的形成一罩幕布局、一罩幕及其制造一罩幕的方法其具体实施方式、特征及其功效，详细说明如后。
请参阅图1所示，是依照本发明一较佳实施例的光罩设计方法100的流程图。该光罩设计方法100补偿了蚀刻制程所造成的整体图案效应，其中蚀刻制程是为了形成罩幕图案(罩幕或光罩，在此统称为罩幕)在光罩上所实施的。该罩幕图案包括罩幕上需被写入或保护的集成电路图案的几何特征，且上述的罩幕图案亦被称为罩幕布局或罩幕图案布局。以下将说明该光罩设计方法100，并请一并参阅图2a及图2b所示，其是依照本发明一较佳实施例的罩幕的顶视图。
该光罩设计方法100可由步骤110开始，步骤110是接收与蚀刻制程相关的预定图案与制程资料，其中蚀刻制程是为了在罩幕200上形成罩幕图案所实施。上述的罩幕200可包括透明基材，且该透明基材上镀有一层吸收层。透明基材的材料可为氧化硅(SiO2)、氟化钙(CaF2)及/或其他适当的材料。吸收层的材料可包括铬(Cr)、硅化钼(MoSi)及/或其他适当的材料。举例来说，罩幕可由熔凝石英作为透明基材，且在熔凝石英上镀一层铬作为吸收层。此外，上述的罩幕更可包括多数个抗反射镀层，该抗反射镀层是位于不同的交界面之间，例如在透明基材及吸收层间的交界面。再者，该罩幕亦可镀上一层光阻层以供图案化罩幕使用，这种罩幕亦被称为罩幕基底。
初始时，罩幕布局可为预定图案或其变化。例如，启始的罩幕布局可混合多数个辅助特征于预定图案中以利用光学微距校正(Optica1 ProximityCorrection；OPC)来补偿光学微距误差。在本发明另一实施例中，光学微距校正或其他罩幕技术包括相位移光罩(Phase Shift Mask；PSM)可在关键尺寸校正之前或之后应用于罩幕布局中以补偿整体图案效应。
而图案化罩幕的方法，可包括图案化阻层及蚀刻两大步骤。根据罩幕布局来图案化阻层后，蚀刻制程即可用来移除部分的吸收层以转移阻层图案至吸收层，及/或透明基材(如相位移光罩)，其中图案化的方法可为电子束曝光(E1ectrode Beam Writing)。然而，在蚀刻期间的蚀刻率及蚀刻效能均与整体蚀刻图案密度相关，而整体蚀刻图案密度亦被称为整体蚀刻效应。整体蚀刻效应将导致图案尺寸(或关键尺寸)的差异。例如，若图案特征在30％的图案密度下蚀刻后的线宽为100nm，那么相同的图案将在20％的图案密度下蚀刻后的线宽则可达到95nm，但相同的图案在40％的图案密度下蚀刻后的线宽可能只有105nm。在线宽130nm的技术中，针对多晶硅闸极的罩幕图案具有相当大的图案密度差异，该图案密度差异范围在约50％～90％之间。在不同图案密度的情况下，关键尺寸的差异范围可达约15nm～20nm。但由于在多晶硅层蚀刻期间，过大的尺寸差异可能导致罩幕失效，或使利用该罩幕来制造的半导体晶圆产生可靠度及品质上的问题，故针对闸极长度方面即需要更准确的尺寸控制。在此关键尺寸的差异相较于理想的关键尺寸被统称为整体蚀刻偏差(或整体偏差)。一般来说，除了整体蚀刻效应之外，整体图案效应可能包括其他整体效果，例如利用电子束曝光所产生的雾化效果。虽然大部分在本发明的说明书中所揭露的实施例是有关于蚀刻制程，但方法100亦包括及考虑其他制程如电子束曝光及其他与整体效果有关的制程。但为简明起见，在此是仅描述蚀刻制程。
制程资料(或图案化制程资料)可以包含蚀刻制程的资料，例如蚀刻参数。该蚀刻制程可为干蚀刻制程或其他适合的蚀刻制程，例如湿蚀刻。从另一方面来说，蚀刻制程可为纯化学蚀刻(如：电浆蚀刻)，纯物理蚀刻(如：离子蚀刻)或者两者兼备(如：反应性离子蚀刻)。其中，蚀刻参数可包括蚀刻剂、蚀刻时间、气体流率及其他蚀刻参数。另外，制程资料可包括吸收层(或其他层，如抗反射层)的组成及吸收层在蚀刻制程中的反应。上述的制程资料亦可包括实施该蚀刻制程所需的制程工具的资料。举例来说，对电浆蚀刻工具而言，其资料可包括离子类型及几何因素。除了上述以外，制程资料亦可能包括罩幕形式及线宽，如65nm到90nm的线宽。整体蚀刻偏差大致上依该制程资料而定。整体蚀刻偏差与图案密度间的关系可由罩幕制造中收集，并与制程资料一同记录于资料库中。此关系可能进一步地与制程资料相关并记录。
接下来进行光罩设计方法100的步骤112，用以自罩幕布局中选择图案特征。罩幕布局内的一图案特征可被选择来做关键尺寸校正。例如，在图2中的图案特征230即被选择来作为关键尺寸校正。接着，另一图案特征亦被选来做关键尺寸校正，直到所有在罩幕中的所有的图案特征均已被校正。此外，藉由步骤112选择的图案特征并不限定为单一图案特征。为了更有效率地执行光罩设计方法100，亦可在一定区域内一次选择多数个图案特征。例如，选择的图案特征可为一定数量的导线。在一实施例中，这些图案特征可被定义在方圆数微米特定区域内，并整体视为被选择的图案特征。因此，藉由一次选择多个特征可减少校正罩幕布局中所有图案特征所需的时间。
然后，进行光罩设计方法100的步骤114，用以在罩幕布局上定义整体区域。定义整体区域步骤可包括自罩幕布局中选择图案特征，并定义整体区域，其中该整体区域的中心点大致上位于在被选择的图案特征。步骤114可包括决定与整体蚀刻效应相关的关联长度(或反应长度)。由于整体蚀刻效应的影响，在蚀刻制程期间周围的图案特征也许会影响在罩幕布局上被选择的图案特征，并因此造成整体蚀刻偏差。周围图案特征对被选择的图案特征的影响将随着两者之间的距离增加而减弱。一旦两者间的距离超过一特定距离，周围图案特征对被选择的图案特征的影响将降至可被忽略的程度，该特定距离即被称为关联长度。恰当的整体区域大致上应包括在关联长度内的周围图案特征，并大致上排除在关联长度外的周围图案特征。若定义太小的整体区域，则整体蚀刻效应就没有被完整地考虑。若定义太大的整体区域，则在可能由于不同区域的整体蚀刻偏差已经遭到平均处理，而没有恰当地调整。该关联长度是依制程资料而定，例如图案特征的尺寸、所采用的蚀刻制程及吸收层的组成。在一实施例中，该关联长度的范围可为约10微米至50微米。而被选择的图案特征与其他在整体区域内的图案特征的距离可小于约10微米。其中，整体区域可为任何适合的形状，例如圆形、正方形或矩形。如图2a及图2b所示，罩幕可具有罩幕布局，该罩幕布局包括多数个特征(仅绘示于圆形区域220内的特征)。图案特征230是被选来做关键尺寸校正。整体区域210可被定义如圆形区域220，该整体区域210的中心点大致上位于被选择的图案特征230且半径约等于关联长度。
接着，进行光罩设计方法100的步骤116，用以计算在整体区域(如图2a及图2b所绘示的整体区域210)的图案密度。整体区域内的图案密度可为整体区域内的平均图案密度。例如图案密度可为整体区域内的所有图案特征的总和面积与整体区域的面积的比值。由于整体区域内的每一图案特征对整体蚀刻偏差的影响不一，故该图案密度可由加权平均法所决定，例如图案密度可为整体区域内的所有图案特征的加权总和面积与整体区域的面积的比值。其中在整体区域周缘的图案特征的权值可为0，而整体区域中心的图案特征的权值可为1，不同图案特征的权值是依个别图案特征到整体区域中心的距离而定。
然后，进行光罩设计方法100的步骤118，其根据在步骤116中所得知的图案密度，来校正罩幕布局中被选择的图案特征。步骤118可根据制程资料来获得整体蚀刻偏差(整体偏差)及相关的整体图案密度，并藉由整体蚀刻偏差来修改被选择的图案特征，其中相关的整体图案密度是指围绕着被选择的图案特征的整体区域的图案密度。举例来说，线特征也许将因整体蚀刻偏差而修窄或修短。在另一实施例中，正方形特征也许将因整体蚀刻偏差而在两个方向上同时收缩。
如以上所述，整体蚀刻偏差不但依整体图案密度而定，也同时受到制程资料的影响。本发明的光罩设计方法100可藉由资料库、软件、硬件或上述的组合来实施。例如，包括有制造执行系统(Manufacturing ExecutionSystem)、制造资料库、罩幕制造工具、度量工具、罩幕设计工具及用以连接上述元件的网路的虚拟晶圆厂(Virtual Fab)可提供一平台以收集制程资料，并实施罩幕布局的关键尺寸校正。在另一实施例中，当相对应于已知整体图案密度的整体蚀刻偏差无法在资料库中获得时，可以使用外插法来获得一个适当的整体蚀刻偏差，该外插法可藉由软件及资料库所组成的系统来实施。
然后，进行光罩设计方法100的步骤120，其判断是否所有在罩幕布局内的图案特征均已由步骤112～118所校正。如果罩幕布局内有任一图案特征未曾被校正，则回到步骤112，也就是选择另一图案特征，并重复步骤112～118，直到罩幕布局内所有的图案特征均已被校正以补偿整体蚀刻偏差。在此再重申一次，该选择另一图案特征的步骤亦可一次选择多数个图案特征以有效地执行光罩设计方法100。
然后，进行光罩设计方法100的步骤122，以形成投片布局供罩幕工厂使用。该投片布局包括以最终罩幕布局的资料，这些资料是以一种特定格式所存录，这种格式可被罩幕工厂中的罩幕制造工具读取。步骤122亦可包括在形成最终罩幕布局前，在罩幕布局中并入其他的罩幕技术。例如，可在步骤122，步骤110或光罩设计方法100实施前选择性地把光学微距校正技术加进罩幕布局中。
罩幕200也许是在步骤124中利用一般的罩幕制造技术来制造的。在一实施例中，该制程可包括阻层涂布、电子束曝光、蚀刻及阻层去除。其中，电子束曝光步骤亦可由其他适当步骤所代替，例如电子束投射或离子束曝光。在蚀刻期间，整体蚀刻偏差可影响形成于罩幕中被图案化的特征。由于在光罩设计方法100中每一图案特征均已被校正过，故在此对每一图案特征的校正及整体偏差步骤均可取消。因此，肇因于整体蚀刻偏差的关键尺寸差异即大幅度降低，且关键尺寸在整个罩幕中的均匀度也大幅地改善。在此再重申一次，制造者可选择性地或整体地考虑或补偿于制造期间其他的整体图案效应，如电子束曝光制程中的雾化效应，以进一步地改善关键尺寸的均匀度。此外，在显影后检视(After-Development Inspection；ADI)、蚀刻后检视(After-Etching Inspection；AEI)及阻层去除后检视(After-Stripping Inspection；ASI)中的图案特征随着差异缩小也更加地一致。
具有经光罩设计方法100校正后的罩幕布局的罩幕可用来微影蚀刻半导体晶圆。在一实施例中，该微影蚀刻制程，包括下列步骤：阻层涂布、蚀刻(为了与制造罩幕所实施的蚀刻步骤区别，在此称为第二蚀刻步骤)、及阻层去除。而图案化阻层更可包括下列步骤：阻层涂布、软烤、对准罩幕、曝光、曝光后烘烤、显影及硬烤。其中，曝光制程可利用如图3所示的微影系统300、罩幕330及晶圆350所达成。该微影系统300更可以包括光源310、照度调整系统320(例如：聚光镜)及物镜340。该微影蚀刻法也可由其他适当的方法所取代，例如电子束或离子束曝光。在第二蚀刻步骤期间，第二整体蚀刻偏差也可能影响到半导体晶圆的关键尺寸，并可选择性地利用校正罩幕或罩幕布局来补偿，其中该校正包括自第二蚀刻制程所产生的第二整体蚀刻偏差。因此，若应用上述步骤于图案化半导体晶圆的制程中，即可有意义地减少由第二整体蚀刻效应所产生的关键尺寸差异，并大幅改善在半导体晶圆中的关键尺寸均匀度。在本实施例中，蚀刻制程与相关的制程资料可与图案化半导体晶圆所需的蚀刻制程息息相关。在另一实施例中，制程资料也许包括第一蚀刻制程以形成罩幕，以及第二蚀刻制程以形成半导体晶圆。本发明并不限应用于罩幕制造上，而是不论何种蚀刻制程均可利用本发明来减少整体蚀刻效应，例如用以形成半导体晶圆或其他基材所需要的蚀刻制程，其中其他基材可为应用于薄膜电晶体液晶显示器的玻璃基板。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的结构及技术内容作出些许的更动或修饰为等同变化的等效实施例，但是凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (15)
1、一种形成一罩幕布局的方法，其特征在于其至少包括下列步骤：
选择该罩幕布局上的一图案特征；
定义一整体区域，且该整体区域的一中心点位于该罩幕布局上的该图案特征；
计算该整体区域内的一图案密度；以及
根据该图案密度及一图案化制程资料来校正该图案特征。
2、根据权利要求1所述的形成一罩幕布局的方法，其特征在于其更包括利用一蚀刻制程在一基材上形成一预定图案。
3、根据权利要求2所述的形成一罩幕布局的方法，其特征在于其中所述的校正该图案特征的步骤包括回应实施该蚀刻制程的一制程工具所使用的参数以校正该图案特征。
4、根据权利要求2所述的形成一罩幕布局的方法，其特征在于其中所述的校正该图案特征的步骤包括回应该蚀刻制程的一参数以校正该图案特征。
5、根据权利要求2所述的形成一罩幕布局的方法，其特征在于其中所述的校正该图案特征的步骤包括回应该基材的一材料层的成分以校正该图案特征。
6、根据权利要求2所述的形成一罩幕布局的方法，其特征在于其中所述的校正该图案特征的步骤包括根据该图案化制程资料来评估一整体蚀刻偏差。
7、根据权利要求2所述的形成一罩幕布局的方法，其特征在于其中所述的校正该图案特征的步骤包括调整该图案特征的尺寸以补偿一整体蚀刻偏差。
8、根据权利要求1所述的形成一罩幕布局的方法，其特征在于其更包括重复该选择、定义、计算及校正步骤，直到该罩幕布局中的其他图案特征均已被校正。
9、根据权利要求1所述的形成一罩幕布局的方法，其特征在于其中所述的选择该图案特征的步骤包括选择在一区域内具有多数个次特征的该图案特征。
10、根据权利要求1所述的形成一罩幕布局的方法，其特征在于其更包括根据该图案化制程资料以决定一整体蚀刻偏差的一关联长度。
11、根据权利要求10所述的形成一罩幕布局的方法，其特征在于其中所述的定义该整体区域的步骤包括定义该中心点位于该图案特征的该整体区域，且该整体区域在该关联长度内具有其他图案特征。
12、根据权利要求11所述的形成一罩幕布局的方法，其特征在于其中所述的计算该图案密度的步骤包括加权平均位于该整体区域内的一区域图案密度。
13、一种形成一罩幕的方法，其特征在于该形成一罩幕的方法至少包括下列步骤：
由一预定图案形成一罩幕布局；
决定与一整体蚀刻偏差相关的一关联长度；
定义一整体区域，且该整体区域的一中心点大致上位于该罩幕布局上的一被选择的图案特征，其中该被选择的图案特征至该整体区域的周缘的距离约等于该关联长度；
计算该整体区域内的一图案密度；
校正该被选择的图案特征以补偿该整体蚀刻偏差；以及
重复该定义、计算及校正步骤，直到该罩幕布局内的多数个图案特征均已被校正。
14、根据权利要求13所述的形成一罩幕的方法，其特征在于其更包括：
在该罩幕布局内的每一该些图案特征均已被校正后，形成一投片布局；以及
根据该投片布局以制造该罩幕。
15、一种制造一罩幕的方法，其中该罩幕具有根据一整体图案效应的一关键尺寸校正，其特征在于该制造一罩幕的方法至少包括下列步骤：
根据形成于一半导体基材上的一集成电路图案来产生一第一布局；
根据一整体图案来校正该第一布局，用以形成一第二布局，其中形成该第二布局的步骤包括：
根据用以形成该集成电路图案于该半导体基材上的一蚀刻制程，来定义一整体区域，其中该蚀刻制程具有一整体蚀刻偏差；
计算该整体区域内的一图案密度；
根据该图案密度及该蚀刻制程来得到该整体蚀刻偏差；以及
校正该整体区域内的一图案特征的尺寸以补偿该整体蚀刻偏差；
根据该第二布局形成一投片布局；以及
利用该投片布局及该蚀刻制程以形成该罩幕。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/155,159 US7305651B2 (en) | 2005-06-17 | 2005-06-17 | Mask CD correction based on global pattern density |
| US11/155,159 | 2005-06-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1881087A CN1881087A (zh) | 2006-12-20 |
| CN100470373C true CN100470373C (zh) | 2009-03-18 |
Family
ID=37519325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100027885A Expired - Fee Related CN100470373C (zh) | 2005-06-17 | 2006-01-28 | 罩幕及其罩幕布局的形成与制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7305651B2 (zh) |
| CN (1) | CN100470373C (zh) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7316872B2 (en) * | 2005-10-17 | 2008-01-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Etching bias reduction |
| US8255843B2 (en) * | 2005-11-14 | 2012-08-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of manufacturing strained-silicon semiconductor device |
| CN101430566B (zh) * | 2007-11-08 | 2010-12-22 | 中芯国际集成电路制造(上海)有限公司 | 控制蚀刻偏差的方法 |
| JP5020849B2 (ja) * | 2008-02-13 | 2012-09-05 | 株式会社ニューフレアテクノロジー | 荷電粒子ビーム描画装置、パターンの寸法誤差補正装置及びパターンの寸法誤差補正方法 |
| US7844938B2 (en) * | 2008-04-25 | 2010-11-30 | International Business Machines Corporation | Data correcting hierarchical integrated circuit layout accommodating compensate for long range critical dimension variation |
| CN101592870B (zh) * | 2008-05-30 | 2012-07-18 | 中芯国际集成电路制造(北京)有限公司 | 光刻设备焦距监测方法 |
| US7975246B2 (en) * | 2008-08-14 | 2011-07-05 | International Business Machines Corporation | MEEF reduction by elongation of square shapes |
| US8232114B2 (en) * | 2009-01-27 | 2012-07-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | RTP spike annealing for semiconductor substrate dopant activation |
| CN102129168B (zh) * | 2010-01-12 | 2012-12-05 | 中芯国际集成电路制造(上海)有限公司 | 光刻胶图形的修正方法 |
| US8196072B2 (en) * | 2010-03-31 | 2012-06-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus of patterning semiconductor device |
| KR101204677B1 (ko) | 2011-02-15 | 2012-11-26 | 에스케이하이닉스 주식회사 | 선폭균일도 보정방법 |
| US8429574B2 (en) * | 2011-04-14 | 2013-04-23 | Cadence Design Systems, Inc. | Dual-pattern coloring technique for mask design |
| US8753904B2 (en) | 2012-06-07 | 2014-06-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and system for semiconductor device pattern loading effect characterization |
| US9482518B2 (en) | 2012-06-07 | 2016-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Systems and methods for semiconductor device process determination using reflectivity measurement |
| US9262578B2 (en) * | 2014-04-25 | 2016-02-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for integrated circuit manufacturing |
| SG10201408775SA (en) | 2014-12-29 | 2016-07-28 | Globalfoundries Sg Pte Ltd | Etch bias control |
| WO2017114725A1 (en) * | 2015-12-31 | 2017-07-06 | Asml Netherlands B.V. | Etch-assist features |
| CN109306450B (zh) * | 2018-11-28 | 2020-04-28 | 武汉华星光电半导体显示技术有限公司 | 蒸镀用掩模板组 |
| EP3663856A1 (en) * | 2018-12-07 | 2020-06-10 | ASML Netherlands B.V. | Method for adjusting a target feature in a model of a patterning process based on local electric fields |
| CN116027627A (zh) * | 2021-10-25 | 2023-04-28 | 上海华力微电子有限公司 | 光罩的制造方法及光罩 |
| CN118299285B (zh) * | 2024-06-06 | 2024-08-16 | 华芯程(杭州)科技有限公司 | 多重图形蚀刻补偿方法、装置、介质、程序产品及终端 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5740068A (en) * | 1996-05-30 | 1998-04-14 | International Business Machines Corporation | Fidelity enhancement of lithographic and reactive-ion-etched images by optical proximity correction |
| US5858591A (en) * | 1998-02-02 | 1999-01-12 | Taiwan Semiconductor Manufacturing Company Ltd. | Optical proximity correction during wafer processing through subfile bias modification with subsequent subfile merging |
| US6472108B1 (en) * | 2000-10-10 | 2002-10-29 | United Microelectronics Corp. | Optical proximity correction method |
| CN1376952A (zh) * | 2001-02-09 | 2002-10-30 | 佳能株式会社 | 图象形成装置 |
| CN1470947A (zh) * | 2002-06-27 | 2004-01-28 | ��ʽ���綫֥ | 电子束曝光的邻近效应修正方法及其应用 |
| US20040058255A1 (en) * | 2002-09-24 | 2004-03-25 | Scott Jessen | Substrate topography compensation at mask design: 3D OPC topography anchored |
| CN1485769A (zh) * | 2002-09-24 | 2004-03-31 | ������������ʽ���� | 掩膜数据加工装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6194104B1 (en) * | 1999-10-12 | 2001-02-27 | Taiwan Semiconductor Manufacturing Company | Optical proximity correction (OPC) method for improving lithography process window |
| US6316152B1 (en) * | 2000-01-18 | 2001-11-13 | Taiwan Semiconductor Manufacturing Company | OPC method to improve e-beam writing time |
| JP2002353102A (ja) * | 2001-05-23 | 2002-12-06 | Hitachi Ltd | 半導体装置の製造方法 |
| US7363099B2 (en) * | 2002-06-07 | 2008-04-22 | Cadence Design Systems, Inc. | Integrated circuit metrology |
-
2005
- 2005-06-17 US US11/155,159 patent/US7305651B2/en not_active Expired - Fee Related
-
2006
- 2006-01-28 CN CNB2006100027885A patent/CN100470373C/zh not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5740068A (en) * | 1996-05-30 | 1998-04-14 | International Business Machines Corporation | Fidelity enhancement of lithographic and reactive-ion-etched images by optical proximity correction |
| US5858591A (en) * | 1998-02-02 | 1999-01-12 | Taiwan Semiconductor Manufacturing Company Ltd. | Optical proximity correction during wafer processing through subfile bias modification with subsequent subfile merging |
| US6472108B1 (en) * | 2000-10-10 | 2002-10-29 | United Microelectronics Corp. | Optical proximity correction method |
| CN1376952A (zh) * | 2001-02-09 | 2002-10-30 | 佳能株式会社 | 图象形成装置 |
| CN1470947A (zh) * | 2002-06-27 | 2004-01-28 | ��ʽ���綫֥ | 电子束曝光的邻近效应修正方法及其应用 |
| US20040058255A1 (en) * | 2002-09-24 | 2004-03-25 | Scott Jessen | Substrate topography compensation at mask design: 3D OPC topography anchored |
| CN1485769A (zh) * | 2002-09-24 | 2004-03-31 | ������������ʽ���� | 掩膜数据加工装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060286690A1 (en) | 2006-12-21 |
| CN1881087A (zh) | 2006-12-20 |
| US7305651B2 (en) | 2007-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20200310255A1 (en) | Noise Reduction for Overlay Control | |
| US11906897B2 (en) | Method for extreme ultraviolet lithography mask treatment | |
| CN1881087A (zh) | 根据整体图案密度所实施的罩幕关键尺寸的校正 | |
| TWI345680B (zh) | ||
| US7150945B2 (en) | Polarized reticle, photolithography system, and method of forming a pattern using a polarized reticle in conjunction with polarized light | |
| US20100255409A1 (en) | Attenuated phase-shift photomasks, method of fabricating the same and method of fabricating semiconductor using the same | |
| TW200926263A (en) | Resolution enhancement techniques combining four beam interference-assisted lithography with other photolithography techniques | |
| US20020025480A1 (en) | Method of manufacturing photomask | |
| TW200845123A (en) | Photomask manufacturing method and semiconductor device manufacturing method | |
| US20060019174A1 (en) | Photo mask and method of correcting the transmissivity of a photo mask | |
| US20210096086A1 (en) | Method for defect inspection | |
| TWI459442B (zh) | 成像裝置及其形成方法及形成半導體裝置結構之方法 | |
| US20050031967A1 (en) | Photomask, method for fabricating a pattern and method for manufacturing a semiconductor device | |
| US7745072B2 (en) | Method of correcting critical dimension in photomask and photomask having corrected critical dimension using the method | |
| CN114779574B (zh) | 一种改善掩模版光刻图形离焦的方法 | |
| US20050048377A1 (en) | Mask for improving lithography performance by using multi-transmittance photomask | |
| JP5012952B2 (ja) | フォトマスクの欠陥修正方法 | |
| JP4834310B2 (ja) | パターン形成方法、フォトマスクの製造方法、半導体装置の製造方法およびプログラム | |
| TW200809393A (en) | Mask blank and photomask | |
| US9817309B2 (en) | Photomasks, methods of fabricating the photomasks, and method of fabricating semiconductor devices by using the photomasks | |
| JP3684206B2 (ja) | フォトマスク | |
| TWI715971B (zh) | 光罩及其形成方法 | |
| KR101396849B1 (ko) | 후면 적층막을 가지는 블랭크 마스크 및 포토마스크와 그제조방법 | |
| JP4563101B2 (ja) | マスクパターンデータ補正方法 | |
| KR100865558B1 (ko) | 포토마스크의 결함 수정방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090318 |