CN100456500C - 含有垂直排列的纳米织物制品的器件及其制备方法 - Google Patents

含有垂直排列的纳米织物制品的器件及其制备方法 Download PDF

Info

Publication number
CN100456500C
CN100456500C CNB2004800039398A CN200480003939A CN100456500C CN 100456500 C CN100456500 C CN 100456500C CN B2004800039398 A CNB2004800039398 A CN B2004800039398A CN 200480003939 A CN200480003939 A CN 200480003939A CN 100456500 C CN100456500 C CN 100456500C
Authority
CN
China
Prior art keywords
conductive trace
raceway groove
nanotube
articles
nanotube articles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800039398A
Other languages
English (en)
Other versions
CN1748321A (zh
Inventor
V·C·贾帕卡斯
J·W·沃德
T·吕克斯
B·M·塞加尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantero Inc
Original Assignee
Nantero Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantero Inc filed Critical Nantero Inc
Publication of CN1748321A publication Critical patent/CN1748321A/zh
Application granted granted Critical
Publication of CN100456500C publication Critical patent/CN100456500C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

介绍了采用垂直排列纳米织物制品的机电开关和存储单元及其制备方法。机电器件具有包含主水平表面和在其中形成的沟道的结构。导电迹线位于沟道中;纳米管制品垂直悬置在沟道中,与沟道的垂直壁相隔。制品可发生机电偏向,水平朝向导电迹线。在某些实施方式中,纳米管制品的垂直悬置程度由薄膜工艺决定。在某些实施方式中,纳米管制品夹住时,纳米管制品的某些纳米管之间的多孔空间中有导电材料。在某些实施方式中,纳米管制品由多孔纳米织物形成。在某些实施方式中,纳米管制品可发生机电偏向,与导电迹线接触,所述接触为易失性态或非易失性态,取决于器件结构。在某些实施方式中,垂直取向器件可形成不同形式的三迹线器件。在某些实施方式中,沟道可用于多个独立的器件,或者用于共用一个电极的器件。

Description

含有垂直排列的纳米织物制品的器件及其制备方法
相关申请
依据35U.S.C.§119(e),本申请要求提交于2003年2月12日、题为《使用垂直排列的纳米织物制品的机电开关和存储单元及其制备方法》(Electro-Mechanical Switches and Memory Cells UsingVertically-Disposed Nanofabric Articles and Methods of Making the Same)的美国临时专利申请60/446786和提交于2003年2月12日、题为《使用水平排列的纳米织物制品的机电开关和存储单元及其制备方法》(Electro-Mechanical Switches and Memory Cells UsingHorizontally-Disposed Nanofabric Articles and Methods of Making theSame)的美国临时专利申请60/446783的优先权,其全部内容参考结合于此引为参考。
依据35U.S.C.§120,本申请是以下申请的后续部分,并要求以下申请的优先权,这些申请的完整内容参考结合于此:
美国专利申请09/915093,提交于2001年7月25日,题为《使用纳米管带的机电存储阵列及其制备方法》(Electromechanical Memory Array UsingNanotube Ribbons and Methods for Making the Same);
美国专利申请10/033323,提交于2001年12月28日,题为《机电三迹线连接器件》(Electromechanical Three-Trace Junction Devices);
美国专利申请10/128118,提交于2002年4月23日,题为《纳米管薄膜和制品》(Nanotube Films and Articles);
美国专利申请10/341005,提交于2003年1月13日,题为《制备碳纳米管的膜、层、织物、带、元件和制品的方法》(Methods of Making CarbonNanotube Films,Layers,Fabrics,Ribbons,Elements and Articles)。
技术领域
本申请涉及含有垂直排列和其他非水平排列的纳米织物制品的器件及其制备方法。
背景技术
有人提出这样一种存储器件,它用纳米线,如单壁碳纳米管形成交叉结,作为存储单元。[见WO01/03208,《基于纳米线的器件、阵列及其制备方法》;Thomas Rueckes等,《用于分子计算的基于碳纳米管的非易失性随机存取存储器》(Carbon Nanotube-Based Nonvolatile Random Access Memory forMolecular Computing),Science,vol.289,pp.94-97,2000年7月7日]。此后,这些器件称作纳米管线交叉存储器(NTWCM)。根据这些想法,悬置在其他线上面的单个单壁纳米管线就构成了存储单元。电信号书写在一根或两根线上,使它们彼此物理相吸或相斥。每种物理状态(即相吸或相斥线)对应于一种电学状态。相斥线是开放电路结,相吸线是闭合状态,形成整流结。如果从结移去电源,线保持其物理(因而电学)状态,则可形成非易失性存储单元。
NTWCN的想法依赖于定向生长或化学自组装技术,生长存储单元所需的一个个纳米管。现在,人们认为这些技术难以用现代技术付诸商业应用。而且,它们可能受到固有限制,如利用这些技术可靠生长的纳米管的长度有限,而且要控制这样生长出来的纳米管线在几何形状上的统计方差也比较困难。因而需要改进存储器的结构。
美国专利公报2003-0021966所介绍的内容中有一项是机电电路,如存储单元,其中电路包括这样一种结构,它具有导电迹线和从基材表面延伸出来的载体。纳米管带悬置在载体上,所述载体穿过导电迹线。每条带包含一根或多根纳米管。所述带通过有选择地从一层纳米管或纳米管的缠结织物去除材料而形成。
例如,如美国专利申请公报2003-0021966所述,纳米织物可形成带,所述带可用作建立非易失性机电存储单元的组件。所述带在控制迹线和/或带的电学刺激下可发生机电偏向。带的偏向物理态可代表相应的信息态。偏向物理态具有非易失性,意味着带保持其物理(亦即信息)状态,哪怕去除了存储单元上的电源。如美国专利申请公报2003-0124325所述,三迹线结构可用于机电存储器,其中两条迹线是控制带偏向的电极。
发明内容
本发明提供了含有垂直排列的纳米织物制品的新型器件及其制备方法。
在本发明的某些方面,机电器件具有这样一个结构,它含有主水平表面和在其中形成的沟道。导电迹线位于沟道中;纳米管制品垂直悬置在沟道中,与沟道的直立壁相隔。所述制品可发生机电偏向,水平指向导电迹线。
在本发明的另一个方面,纳米管制品的垂直悬置程度由薄膜制备工艺决定。
在本发明的另一个方面,纳米管制品的垂直悬置程度约为50nm或以下。
在本发明的另一个方面,纳米管制品通过纳米管制品的某些纳米管之间的多孔空间中的导电材料夹持。
在本发明的另一方面,纳米管制品由多孔纳米织物形成。
在本发明的另一方面,纳米管制品能发生机电偏向,与导电迹线接触,所述接触为易失性态或非易失性态,取决于器件结构。
在本发明的另一方面,垂直取向器件可形成不同形式的三迹线器件。
在本发明的另一方面,沟道可用于多个独立的器件,或者用于共用一个电极的若干器件。
附图说明
图1A-B是示例性机电开关的透视图和截面图;
图2A-B是本发明某些实施方式器件的截面图;
图3A-4C是本发明某些实施方式三迹线器件的截面图;
图5A-L所示为制备本发明某些实施方式器件的方法实例;
图6-10是本发明其他各种实施方式截面图;
图11A-B是示例性机电器件的截面图;
图12和13是可贴合于非平整表面的纳米织物的显微图;
图14是示例性纳米织物的透视图。
具体实施方式
本发明的优选实施方式提供了含有非水平排列的纳米管制品的新型制品,并提供了它们的制备方法。某些实施方式提供了夹持悬置纳米管制品的改进方法,以提高其性能和可生产性。其他实施方式提供了机电存储单元,这些单元可以是独立的,也可以是嵌入式的。在某些实施方式中,独立存储单元用新方法与其他电路或单元连接,降低了通向存储单元的迹线的电阻。还有一些实施方式提供了具有易失性信息状态(即断开电源时失去信息状态)的存储单元。其他一些实施方式采用与美国专利申请公报2003-0124325相类似的三迹线结构,即纳米织物制品可放置在两个电极之间,使制品偏向或背离一个电极或另一个电极。这些实施方式可组合利用易失性和非易失性特性;例如,信息状态可以是非易失性的,但器件可采用三迹线结构,其中纳米管制品的偏向可由具有易失性态特性的迹线引起。
研究表明,通过生长或施加一根根管道产生的纳米织物或带基本上能够贴合于基材表面,如半导体基材表面。本发明的优选实施方式用纳米织物制备诸如机电开关和存储单元这样的器件,这种纳米织物可适应基本上垂直于半导体基材的表面(即纳米织物垂直于水平基材)。下面将介绍这种垂直排列的器件以及开发这种器件的制备技术,包括形成开关和存储单元,其中垂直悬置的纳米织物制品跨度较短,间隙高度相应降低。在某些实施方式中,这种技术允许采用更小的器件尺寸和更低的电阻(以及相应更短的循环时间和更快的速度,例如性能高达100GHz或更高)。这样就可以生产易失性与非易失性开关,以及许多类型的器件,其实例将在后面予以说明。在某些优选实施方式中,所述制品基本上为单层碳纳米管。
图1A-B是示例性机电开关的透视图和截面图。结构100(图1(A))表示“关闭”状态,而结构110(图1(B))表示“开通”状态。名称“开”和“关”在某种意义上是人为确定的,它们互换后仍具有普遍性。在此实施方式中,所述结构包含跨在上绝缘支撑结构104和下绝缘支撑结构106之间的纳米织物制品102。位于上下绝缘支撑结构104和106之间的是电极108。
注意,纳米织物,如纳米织物制品102通常包括任何含有纳米管的合适结构或制品,具体来说包括含有纳米管的带和纳米织物电极。
在某些优选实施方式中,纳米织物制品102具有短于约108nm的跨度T,固定在绝缘支撑结构104和106上(在图5L中可看得更清楚)。纳米织物的跨度依赖于所用沉积技术,在某些实施方式中,悬置跨度可短于通过平版印刷技术得到的跨度。本发明者预想垂直跨度比较小,或者小于30nm。固定纳米织物制品的详情在下面将要介绍,也可参见所引参考文献。电极108可由任何合适的导电材料制备,可形成任何合适的形状。某些优选实施方式利用n型掺杂硅形成这种导电元件,可以宽于但较好不宽于纳米织物制品,例如约108nm或以下。其他实施方式用金属作为导体。在某些实施方式中,电极108同样可由纳米织物制成。
类似地,绝缘支撑结构104和106可由各种材料制备,并可形成各种形状,但某些优选实施方式采用诸如旋涂玻璃(SOG)或氮化硅或氧化硅这样的材料。
如下面将要解释的,在某些实施方式中,如图所示纳米织物制品102通过摩擦力保持在绝缘支撑结构上。在其他实施方式中,纳米织物制品102可通过其他方式固定,如锚定、针缝,或者用各种技术将纳米织物固定在绝缘支撑结构上。
具体说来,可在多孔纳米织物中的纳米管之间的空间加入基体材料,形成导电复合结,从而将纳米织物制品102连接到另一种材料上,如上面所引用的参考文献所述。采用这种复合结和接头在电学和机械方面具有一定优点。在一个实例中,将导电材料沉积到纳米织物上,使之渗入多孔纳米织物的空隙,从而形成与纳米织物相连的得到改进的电接头,减少了制品中的接触电阻。在另一个实例中,将绝缘材料沉积到纳米织物上,使之渗入多孔纳米织物的空隙,从而形成得到改进的机械固定接头,可提高可靠性和可生产性。
可采用蒸镀或旋涂的方法增加固定强度,所用材料如金属、半导体或绝缘体,特别是硅、钛、氧化硅或甲酰胺。通过化学相互作用可增加摩擦作用,包括利用碳化合物,如芘或其他化学反应性物质的共价键合作用。对于通过金属固定和涂敷纳米管的示例性技术,可参见R.J.Chen等《用于固定蛋白质的单壁碳纳米管的非共价侧壁官能化》(Noncovalent SidewallFunctionalization of Single-Walled Carbon Nanotubes for ProteinImmobilization),J.Am.Chem.Soc.,vol.123,p.p.3838-39(2001),和Dai等,Appl.Phys.Lett.,vol.77,p.p.3015-17(2000)。对于这些技术,还可参见WO 01/03208。
在某些实施方式中,纳米织物制品102与对应的位于另一面的电极隔开并与之交叉,交叉点就形成存储单元或逻辑单元、开关或继电器。一个以上的存储单元可以阵列形式使用,或者作为单个互连开关或互连开关小组使用,具体取决于应用,如内嵌式存储器、双芯片存储设备、继电器或促动器。这种单元的实际数目对于理解本发明没有实质性影响,但该技术可支持信息存储能力至少在现代非易失性电路器件的数量级上的器件。
图2A-4C是单个纳米开关的截面图,显示了器件的各种状态。
图2A-B显示了纳米织物制品102分别与电极204和210之间存在不同间隙距离202和208的两个纳米开关。在优选实施方式中,绝缘支撑结构104与106之间的垂直间隔小于180nm;此高度取决于所用沉积技术。如果开关中悬置织物的跨度为180nm,则相对间距即绝缘支撑结构104顶部到纳米织物制品102连接到电极204上的偏向位置之间的,间隙距离202约为5-50nm。在跨度较小的开关中,间隙也相应较小。间隙距离202的大小要与存储器或其他电子应用的机电开关能力相适应。在采用由碳纳米管制备的纳米织物102的某些实施方式中,间隙距离宜为5-50nm,并且反映偏向纳米管的应变能与内聚能之间具体的相互影响。其他材料可能适合其他间隙距离。这些状态之间的切换通过在纳米织物制品102与其一个或多个电极,例如204和210之间施加特定电压来实现。切换力取决于纳米织物制品102与电极,例如204和210之间的静电引力和斥力相互作用。
通过选择间隙距离202,使应变能量小于内聚能,纳米织物制品102可与电极204保持永久性“非易失性”接触。如果选择较大的间隙距离208,应变能将增加到这样的程度,使得纳米织物制品102与电极210接触,但不输入额外力量时将无法保持这种接触,从而形成“易失性”状态。某些实施方式优选这种易失性开关,它们可根据需要与非易失性开关组合使用,产生特定的电子器件。
上面给出的尺寸是示例性的,不构成任何限制,在某些实施方式中可大可小,具体取决于应用与所用的材料和技术。上述及其他垂直排列的制品中纳米织物制品102的长度与其他类型的纳米织物制品相比,可以非常短。在某些情况下,可采用薄膜技术,如薄膜沉积或蚀刻,而不是平版印刷技术来形成电极和为悬置纳米织物带所隔开的间隙。在某些实施方式中,悬置长度可小于水平排列的器件中所用纳米织物的长度,如题为《使用水平排列的纳米织物制品的机电开关和存储单元及其制备方法》(Electro-Mechanical Switches andMemory Cells Using Horizontally-Disposed Nanofabric Articles andMethods of Making the Same)(美国临时专利申请60/446783,提交于2003年2月12日)的参考文献和提交于同一天但尚未分配序号的美国申请所述。器件依赖于薄膜沉积而不是平版印刷使得生产更加容易。
纳米织物跨度较小可提高可靠性,并将切换速度急剧增加到200GHz,同时降低间隙高度。此外,纳米织物跨度较小还能减小电流流过纳米织物时所受到的电阻。下面的其他实施方式将说明其他类型的垂直排列制品及其制备方法。
图3A-C所示为本发明某些实施方式中两种可能的“开通”状态。当器件如302所示(图3A,结构300)时,纳米织物制品102与电极304和306均相距202。此状态可用前述参考文献所述任何方法进行电学检测。在这种结构中,“断开”状态对应于纳米织物-电极结处于开路,这一状态在寻址时可在纳米织物制品102或电极304上探测到。当单元如308所示(图3B,结构310)时,纳米织物制品102偏向电极304。在某些实施方式中,对应于“开通”状态的纳米织物-电极结是导电整流结(例如肖特结或PN结),寻址时可在纳米织物制品102或电极306上探测到。当单元如312所示(图3C,结构314)时,纳米织物制品102偏向电极306,产生“开通”状态。这些图不是按比例画出,例如两个距离202不一定相等。另外,这些电极中的一个或另一个可作为“固定”电极单独使用或与另一个电极组合使用,使纳米管制品偏向并与一个电极接触,而另一个电极则可作为“可脱离”电极单独使用或与另一个电极组合使用,使纳米管制品与电极脱离接触。
图4A-C所示为其他一些可能的三态或三迹线器件的图。第一个三迹线器件400(图4A)具有两个非易失性“开通”状态。非偏向纳米织物制品102与任意一个电极402或404之间的距离202足够小,纳米织物制品偏向后可与电极402或404接触。在此实施方式中形成了稳定的范德华作用,产生偏向纳米织物制品102与任意一个电极接触的非易失性状态,使电路闭合,并与电极保持无限期接触,而无需额外的力量。
第二个三迹线器件406(图4B)允许纳米织物发生非易失性或易失性偏向。如果纳米织物制品102偏向电极410,则距离202足够小,产生上述非易失性状态。但是,如果纳米织物制品102偏向电极408,则纳米织物制品102与接触电极408之间的间隙距离208较大,伸长的纳米织物制品102的应变能克服了纳米织物制品102与电极408之间的范德华作用;纳米织物制品102仅仅构成闭合电路的一部分,产生临时“开通”状态,可回复到其非偏向的开路状态,产生“断开”状态。
比较结构400和406,前者可用作非易失性开关,后者包含与间隙208相关的易失性开关。在结构406中,纳米织物和电极408之间的间隙距离208较大,伸长的纳米织物的应变能克服了织物与电极之间的范德华引力。纳米织物构成闭合电路的一部分,并回复到其非偏向的开路状态。应当指出,纳米织物与其他元件之间的范德华作用的效果可在其界面上受到影响。该效应可得到加强或削弱;例如,通过在电极表面涂敷一薄层氧化物或其他合适的材料可削弱引力。削弱引力的目的是产生易失性纳米开关;这种易失性开关特别适用于继电器、传感器、晶体管等。
结构412(图4C)示出了第三种三迹线器件,其中纳米织物制品102与电极414和416之间的间隙距离208都足够大,可形成上述易失性纳米开关。
在包含非易失性单元的某些实施方式中,“断开”和“开通”状态之间的电阻比很高。“断开”和“开通”状态之间的电阻差异为识别结处于何种状态提供了途径。在一种方法中,在纳米织物或电极上施加“读出”电流,用“传感放大器”在电极上测定通过结的电压。如果读数不是破坏性的,则表明单元保持其状态,不需要半导体DRAM那样的回写操作。如上面所暗示的,优选实施方式中的三迹线结具有它们自身的优点。通过使用三态存储单元,一个给定单元可存储或代表更多的信息。此外,即使只用一个“开通”状态,三迹线结也可提高切换速度,因为它能够用两个导电迹线协同施力,通过机电方式移动响应纳米织物102。
除了其他优点外,图3和4所示结构(一般而言)有利于封装和输送,纳米管技术单元也更容易置入其他电路和系统,如混和电路。电结构的垂直性也有利于可堆叠存储器层的生产和各种连接的简化。纳米管小段较好夹在部分悬置纳米织物制品上(上面和下面)。此外,纳米织物制品宜连接到高导通性信号通路上。
本发明一方面涉及导电复合结的形成,其中合适的基体材料可置于纳米管或纳米织物纤维或其他多孔纳米材料当中和周围。这种结可提供所需的机械和/或电学性质。例如,可加强纳米织物和金属接头或活化点之间的电接触,或者通过将金属接头用作嵌合纳米织物管的基体材料来减小接触电阻。另外,纳米管与基体材料之间接触的增大可促进机械接触,增加应力。
截面图5A-L总体上示出了生产基本上垂直的纳米机电开关的示例性方法。“垂直”是指开关元件基本上垂直于基材的主表面。这一点将在下面详加阐述。保形纳米管和/或纳米织物材料制备这种器件具有一定的优点。一个结果就是纳米织物制品的长度在某些实施方式中可减小约两个数量级。此外,当制品的长度如上所述减小时,载流纳米织物制品的电阻也大为降低。
在图5A中,提供了半导体基材501,它上面涂有绝缘层502,如二氧化硅或氮化硅。绝缘层502的厚度宜为几个纳米,但也可以达到1μm,取决于不同应用所需的电学性质。第二层504沉积在绝缘层502上。制备第二层504的材料的两个非限制性例子是金属和半导体;第二层具有顶表面506。空穴507位于第二层504中。空穴507可通过在第二层504中进行反应性离子蚀刻形成;空穴507由内壁508和绝缘层502的外露顶表面510构成。在某些实施方式中,第二层504的一部分保持空穴507底部具有导电性。或者,可在顶表面506上提供绝缘层502,蚀刻顶表面形成空穴。空穴507可预先制成沟槽或通孔的一部分,作为预加工步骤的一部分,例如作为形成电子器件的整体方案的一部分。
图5B所示有由氮化硅或其他材料形成的第一绝缘层512,这些材料沉积在外露顶表面510和顶表面506上,形成中间结构516的顶层514。根据一种实施方式,第一绝缘层512可在多晶硅、纳米管和氧化硅或其他选定绝缘体上有选择地加以蚀刻。第一绝缘层512可作为牺牲层,在下面各层之间形成间隙。绝缘层512的厚度在下面介绍中间结构516时所述的范围之内。
图5C所示有加在中间层516上的单层纳米织物518,形成中间结构520。纳米织物518可通过纳米管悬置液、气溶胶化纳米管悬置液的化学气相沉积、旋涂或浸入悬置纳米管溶液中进行施涂。
纳米织物层518适应底绝缘层512,基本上符合空穴507的形状。纳米织物制品及其制备和使用方法的实例见前面提到的参考文献。这样得到的结构520包含纳米织物518的两个垂直部分518a,它垂直于基材501的主表面。用这些基本上平行于沟道507侧壁508的垂直部分形成的器件,例如纳米开关,称作“垂直”器件或开关。
图5D所示有施加在纳米织物508上的第二绝缘层522。绝缘保护层524沉积在具有顶表面526的第二绝缘层522上,形成中间结构528。绝缘保护层524没有沉积在沟道的侧壁上。举例来说,绝缘保护层524的厚度可以为100nm左右。涂敷绝缘保护层524,例如氧化物层的方法的非限制性例子是溅镀或高密度等离子体沉积氧化硅。最佳厚度取决于具体应用,要能保护绝缘层524以下各层免遭蚀刻或沉积。
图5E所示有沉积在中间结构528顶表面526上的多晶硅层530,它填充了空穴507中两个壁508之间的空隙。多晶硅层530沉积的高度可高出顶表面526,以便在空穴507中引入适量多晶硅层,在中间结构532中产生过量填注的状态。随后对多晶硅层530进行平坦化操作,得到蚀刻的多晶硅534,含有氧化层524的顶表面526,如中间结构536所示(图5F)。
图5G所示有用合适的方法蚀刻到第一深度538的多晶硅层534。产生这个深度的示例性方法是反应性离子蚀刻(RIE),如中间结构540所示;第一深度538在以后有助于确定悬置纳米织物片段的边缘。蚀刻多晶硅层534的厚度541取决于沟槽初始深度509;例如,所述深度可以在200nm-1μm范围之内,对于需要超高速机电开关的应用来说,深度宜小于200nm。此深度可用薄膜制备技术缩小,如本说明书在其他地方以及所引文献中提到的。
图5H所示有沉积在中间结构540外露表面上的氧化物层542。氧化物层的水平部分544覆盖沟槽壁,垂直氧化层546覆盖多晶硅层534的外露顶表面。水平氧化物层544用氧化物隔离蚀刻等方法除去,留下中间结构550(图5I)。
图5J所示有蚀刻到第二深度552的多晶硅层534。第二深度552约比第一深度534深50nm。所形成的间隙554让第二绝缘层522的部分区域露出来,如中间结构556所示。
由于优选的纳米织物具有渗透性或孔性,纳米管织物518A下面的第一绝缘层512的部分区域512A可通过湿法蚀刻等除去。至于从多孔织物下面除去材料的方法,本申请人已经在上面提到的专利文献中作过介绍。用合适的湿法蚀刻条件除去第一绝缘层512和第二绝缘层522后,留下具有垂直高度560的悬置纳米织物558,如中间结构562所示(图5K)。湿法蚀刻可能留下伸出来的残留物,因为湿法蚀刻条件具有各向异性的特点。可采用干法蚀刻等其他技术,进行各向同性蚀刻步骤。
垂直高度560由蚀刻过程确定。对于200nm的垂直高度560,第一绝缘层512和第二绝缘层522的厚度约为20nm,以提供间隙距离,从而产生两种非易失性状态。本发明的某些实施方式宜采用较小的垂直间隙,例如间隙高度为30nm。
将电极材料566沉积到沟槽507中,在电极材料566和悬置纳米管材料558之间留下间隙568,如中间结构570所示(图5L)。
结构570含有一对垂直悬置纳米织物部分572,它们周围是垂直间隙574、576。该结构可作为一对双态或三态开关器件的基础,下面将作解释。开关器件的行为受到悬置纳米织物部分中的应变和周围的间隙距离的影响,如本说明书所讨论的。同样,用结构570可得到许多结构,包括普通电极(例如566)结构。可将结构570分成(左右)两个独立的部分,例如,垂直分界线垂直通过电极566,形成两个可独立操作的双态或三态开关。
在上述及其他实施方式中,所得器件和开关的性质取决于电极和接头的结构和排列,以及其他因素。请注意以下实施方式中各类电极的结构,它们显示了这些器件在设计和构思上的灵反应性以及其潜在应用的多样性。例如,某些器件在一个以上的纳米织物制品之间共用电极(例如两个纳米织物开关元件受同一共用电极的影响)。其他器件具有独立电极,控制着纳米织物的性能。每个纳米织物制品可用一个或多个电极控制制品,如所引用的题为《机电三迹线结器件》(Electromechanical Three-Trace Junction Devices,美国专利申请10/033323,提交于2001年12月28日)的文献所提到的。
如果垂直高度560为200nm,第一绝缘层512和第二绝缘层522的厚度增加到50nm左右,某些器件类型的纳米开关会在必要的偏压下变成易失性开关,因为偏向的纳米织物的应变能高于使织物与金属区504或电极566接触的范德华力。第一绝缘层512和第二绝缘层522的厚度可进行调整,为给定垂直间隙560产生非易失性或易失性状态,按具有所需电学特性的特定应用所需要的。
截面图6所示为具有相继的金属化层的示例性结构。此结构包含与纳米织物518接触的电极接头602和通孔604,以及从四周和下面包绕机电开关的毗邻金属层504,如中间结构600所示。
截面图7所示为具有相继的金属化层的示例性结构。此结构在几个方面类似于中间结构600。但是,绝缘层702将金属层504各部分隔开,因此金属层504不包围电气机械开关元件,避免了中间结构600那样的串扰。
截面图8所示为具有相继的金属化层的示例性结构。此结构类似于结构700。但是,纳米织物层518不是连续的,而是在底部断开了,因此存在两个独立的开关802和804,它们之间没有串扰,如中间结构800所示。
截面图9所示为具有相继的金属化层的示例性结构。此结构类似于中间结构800;但是,它有两个被绝缘层906所隔开的中央电极902和904,而不是单个中央电极。因此,中间结构900具有两个纳米机电开关,它们可独立操作。
截面图10所示为具有相继的金属化层的示例性结构。此结构类似于中间结构800和900,不同之处是它根本就没有中央电极。在此实施方式中,纳米织物开关可与金属层504接触,形成易失性或非易失性开关,所述开关也可彼此接触,形成易失性或非易失性开关。
前面的实施方式所介绍的器件和制品只是起说明的目的,其他技术也可用来形成同样的器件或等同物。此外,所述制品可用其他实施方式中的其他类型和形状的材料的代替。例如,本发明的某些实施方式可用纳米管代替金属电极。实际上,用纳米管和纳米织物制品代替上述电极的器件同样可以进行制备。
在某些实施方式中,较好采用这种纳米织物电极作为晶体管部分的接头或作为晶体管的构成部分,或者与后面的读出放大器或寻址逻辑电路的接头接触或作为接头的一部分,例如可参见题为《含有纳米管机电存储器的混和电路》(Hybrid Circuit Having Nanotube Electromechanical Memory)的美国专利10/379973。
增加电极可为本说明书中所制备的开关或器件提供额外的控制。例如,图6包含两个独立电极,可以将垂直纳米织物各部分推和/或拉到一起。在一套给定的参数下,间隙距离将决定所述器件是易失性还是非易失性的。
图7包含3个独立电极,为器件提供了额外的自由度(额外的丰富性、额外的信息存储容量等)。图8也包含3个电极。
图9包含4个独立电极,因为分隔器906将中央电极分成了两个电极(902和904)。
图10在沟道两边包含两个电极,并用与顶部电极602相连的纳米织物部分作为结构1000的第三个电极。
如前所述,采用垂直排列的纳米织物制品时,用薄膜技术得到的尺寸小于水平排列的纳米织物制品中用平版印刷技术得到的尺寸。例如,回到图1A,悬挂纳米织物的跨度的尺寸T或者电极108的厚度小到若干纳米(例如10-100nm),并用薄膜技术形成。随着这方面技术的发展,厚度T可小于10nm。因此,所述尺寸随着薄膜技术成比例下降,而不是随着平版印刷技术成比例下降。应当指出,长度缩短的纳米织物制品所采用的间隙距离也相应减小。
图11A-B所示为本发明具有氧化电极的实施方式。结构1110具有基于纳米织物的开关,该开关在一个电极108的外露表面上具有一个绝缘层1112。(这种氧化电极的形成将在下面详细介绍。)绝缘层1112可用来将开关特性改为易失性状态,或者为所需性能进一步提供保障。图11B所示为具有两个相对电极的结构,纳米织物开关位于这两个电极之间。放在一个相对电极前表面上的绝缘层可用来防止纳米织物元件中的不同纤维在状态转换期间同时与两个电极(304、306)发生电接触。这种接触可防止或妨碍织物在两种状态之间的切换。
图12和13是示例性保形纳米织物的显微图。从这些图中可以看出织物形成之后的样子以及贴合在垂直和水平表面上的样子。
优选实施方式用纳米管的膜、层或非织造织物制备,因而它们可形成各种有用的图案组件、元件或制品。(这里“膜”、“层”或“非织造织物”统称作“织物”或“纳米织物”。)由纳米织物形成的组件保持形成它们的纳米管和/或纳米织物的所需物理性质。此外,优选实施方式允许采用现代制备技术(例如半导体生产中所用技术),并利用纳米织物制品和器件。
本发明的优选实施方式包括在纳米织物中增加应变的制品和方法,易失性和非易失性机电开关具有可选结构,包括具有易失性和非易失性状态的三态或三迹线开关。某些实施方式中的纳米织物还提供了独立的单元式制品,如存储单元。
图14是示例性纳米管织物的透视图。从图中可以看到,织物可以具有高度多孔性的,看上去是若干根线,线之间有间隙。在此图中,实际上有几条纳米织物带,从左到右,彼此被没有纳米管的区域所隔开。可以注意到,图13所示织物同样是高度多孔性的,有一些纳米管跨在沟道上并接触电极。在两幅图中,图的分辨率受成像技术影响,所以直些纳米管没有聚焦好或者看不清。
还应当理解,本发明的范围不限于上述实施方式,而是由所附的如权利要求决定,这些如权利要求涵盖已述实施方式的变化形式和改进形式。

Claims (23)

1.一种机电器件,它包括:
具有主水平表面和在其中形成的沟道的结构;
位于沟道中的导电迹线;
垂直悬置在沟道中的纳米管制品,它与沟道的直立壁相隔,可发生水平指向或背向导电迹线的机电偏向。
2.如权利要求1所述的机电器件,其特征在于,所述纳米管制品具有垂直悬置程度,所述纳米管制品的垂直悬置程度由薄膜工艺决定。
3.如权利要求1所述的机电器件,其特征在于,所述导电迹线位于沟道的垂直壁中。
4.如权利要求1所述的机电器件,其特征在于,所述纳米管制品在两端夹了起来,一端靠近沟道基底,另一端靠近沟道开口。
5.如权利要求1所述的机电器件,其特征在于,所述纳米管制品夹住时,在纳米管制品的一些纳米管之间的多孔空间中有导电材料。
6.如权利要求1所述的机电器件,其特征在于,所述纳米管制品由多孔纳米织物形成。
7.如权利要求1所述的机电器件,其特征在于,所述纳米管制品发生机电偏向,与导电迹线接触,所述接触为非易失性态。
8.如权利要求1所述的机电器件,其特征在于,所述纳米管制品发生机电偏向,与导电迹线接触,所述接触为易失性态。
9.如权利要求1所述的机电器件,其特征在于,它还包括位于沟道中的第二导电迹线,与纳米管制品相隔,在纳米管制品的机电偏向中与导电迹线协作。
10.如权利要求9所述的机电器件,其特征在于,所述纳米管制品与导电迹线和第二导电迹线中的至少一条是易失性状态关系。
11.如权利要求9所述的机电器件,其特征在于,所述纳米制品具有两个垂直延伸结构,每个沟道的垂直壁具有一个垂直延伸结构,其中所述机电器件包括独立的第三导电迹线,相对于导电迹线和第二导电迹线可独立操作。
12.如权利要求9所述的机电器件,其特征在于,它还包括第二纳米管制品,其中所述器件包括独立的第三导电迹线,相对于导电迹线和第二导电迹线可独立操作,其中所述纳米管制品垂直悬置且与导电迹线相隔,第二纳米管制品垂直悬置且与第三导电迹线相隔,其中第二导电迹线位于纳米管制品和第二纳米管制品之间。
13.如权利要求1所述的机电器件,其特征在于,导电迹线位于沟道的垂直壁内,所述机电器件还包括位于沟道中的第二和第三导电迹线,以及位于沟道另一垂直壁中的第四导电迹线,其中所述机电器件包括第二纳米管制品,与第四导电迹线相隔,其中第一至第四导电迹线可独立操作,至少一个纳米管制品偏向至少一个导电迹线。
14.如权利要求1所述的机电器件,其特征在于,它还在沟道中包括第二导电迹线,所述导电迹线位于沟道的一个垂直壁中,第二导电迹线位于沟道的另一个垂直壁中,所述机电器件包括第二垂直悬置纳米管制品,所述纳米管制品与导电迹线相隔,第二纳米管制品与第二导电迹线相隔。
15.如权利要求1所述的机电器件,其特征在于,所述导电迹线包括绝缘涂层。
16.一种制造机电器件的方法,它包括:
提供一种结构,它包括沟道和导电迹线,其中沟道含有两个垂直壁和基底,导电迹线具有暴露于且平行于垂直壁的面;
在导电迹线上提供牺牲材料;
在牺牲层上提供纳米管制品,并基本上贴合在沟道和牺牲材料的至少一个垂直延伸部分上;
除去至少一部分牺牲材料,这样纳米管制品就垂直悬置,与导电迹线相隔。
17.如权利要求16所述的方法,其特征在于,所述牺牲层沉积为薄膜,所述纳米管制品的垂直悬置部分由薄膜沉积确定。
18.如权利要求16所述的方法,其特征在于,所述纳米管制品通过形成纳米管织物,然后除去部分织物形成。
19.如权利要求16所述的方法,其特征在于,它还包括除去牺牲材料之前在沟道中形成导电电极。
20.如权利要求19所述的方法,其特征在于,所述纳米管制品形成具有两个垂直延伸结构,平行于沟道的每个壁,导电电极位于两个垂直延伸结构之间。
21.如权利要求16所述的方法,其特征在于,它还包括在除去牺牲材料之前在沟道中形成导电电极,以及沿沟道的第二垂直壁形成第二导电迹线,所述第二导电迹线形成第二纳米管制品,所述制品为垂直悬置的,与导电迹线和第二垂直壁相间隔。
22.如权利要求21所述的方法,它还包括在沟道中形成第二导电电极。
23.如权利要求16所述的方法,它还包括在沟道的第二垂直壁中形成第二导电迹线,并形成垂直悬置的第二纳米管,所述纳米管与第二导电迹线和第二垂直壁相隔。
CNB2004800039398A 2003-02-12 2004-02-12 含有垂直排列的纳米织物制品的器件及其制备方法 Expired - Fee Related CN100456500C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US44678303P 2003-02-12 2003-02-12
US60/446,786 2003-02-12
US60/446,783 2003-02-12

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101863224A Division CN101475134A (zh) 2003-02-12 2004-02-12 含有垂直排列的纳米织物制品的器件及其制备方法

Publications (2)

Publication Number Publication Date
CN1748321A CN1748321A (zh) 2006-03-15
CN100456500C true CN100456500C (zh) 2009-01-28

Family

ID=36167015

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2008101863224A Pending CN101475134A (zh) 2003-02-12 2004-02-12 含有垂直排列的纳米织物制品的器件及其制备方法
CNB2004800039398A Expired - Fee Related CN100456500C (zh) 2003-02-12 2004-02-12 含有垂直排列的纳米织物制品的器件及其制备方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNA2008101863224A Pending CN101475134A (zh) 2003-02-12 2004-02-12 含有垂直排列的纳米织物制品的器件及其制备方法

Country Status (2)

Country Link
CN (2) CN101475134A (zh)
TW (1) TWI323479B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8394483B2 (en) 2007-01-24 2013-03-12 Micron Technology, Inc. Two-dimensional arrays of holes with sub-lithographic diameters formed by block copolymer self-assembly
US8083953B2 (en) 2007-03-06 2011-12-27 Micron Technology, Inc. Registered structure formation via the application of directed thermal energy to diblock copolymer films
US8557128B2 (en) 2007-03-22 2013-10-15 Micron Technology, Inc. Sub-10 nm line features via rapid graphoepitaxial self-assembly of amphiphilic monolayers
US8294139B2 (en) 2007-06-21 2012-10-23 Micron Technology, Inc. Multilayer antireflection coatings, structures and devices including the same and methods of making the same
US7959975B2 (en) 2007-04-18 2011-06-14 Micron Technology, Inc. Methods of patterning a substrate
US8097175B2 (en) 2008-10-28 2012-01-17 Micron Technology, Inc. Method for selectively permeating a self-assembled block copolymer, method for forming metal oxide structures, method for forming a metal oxide pattern, and method for patterning a semiconductor structure
US8372295B2 (en) 2007-04-20 2013-02-12 Micron Technology, Inc. Extensions of self-assembled structures to increased dimensions via a “bootstrap” self-templating method
US8404124B2 (en) 2007-06-12 2013-03-26 Micron Technology, Inc. Alternating self-assembling morphologies of diblock copolymers controlled by variations in surfaces
US8080615B2 (en) 2007-06-19 2011-12-20 Micron Technology, Inc. Crosslinkable graft polymer non-preferentially wetted by polystyrene and polyethylene oxide
US8999492B2 (en) 2008-02-05 2015-04-07 Micron Technology, Inc. Method to produce nanometer-sized features with directed assembly of block copolymers
US8101261B2 (en) 2008-02-13 2012-01-24 Micron Technology, Inc. One-dimensional arrays of block copolymer cylinders and applications thereof
US8425982B2 (en) 2008-03-21 2013-04-23 Micron Technology, Inc. Methods of improving long range order in self-assembly of block copolymer films with ionic liquids
US8426313B2 (en) 2008-03-21 2013-04-23 Micron Technology, Inc. Thermal anneal of block copolymer films with top interface constrained to wet both blocks with equal preference
US8114300B2 (en) 2008-04-21 2012-02-14 Micron Technology, Inc. Multi-layer method for formation of registered arrays of cylindrical pores in polymer films
US8114301B2 (en) 2008-05-02 2012-02-14 Micron Technology, Inc. Graphoepitaxial self-assembly of arrays of downward facing half-cylinders
US8304493B2 (en) 2010-08-20 2012-11-06 Micron Technology, Inc. Methods of forming block copolymers
US8900963B2 (en) 2011-11-02 2014-12-02 Micron Technology, Inc. Methods of forming semiconductor device structures, and related structures
FR3002219B1 (fr) * 2013-02-19 2015-04-10 Commissariat Energie Atomique Procede de fabrication d'une structure micromecanique et/ou nanomecanique comportant une surface poreuse
US9177795B2 (en) 2013-09-27 2015-11-03 Micron Technology, Inc. Methods of forming nanostructures including metal oxides
CN107634060B (zh) * 2016-07-18 2020-04-10 中芯国际集成电路制造(北京)有限公司 半导体器件及其制作方法、电子装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6445006B1 (en) * 1995-12-20 2002-09-03 Advanced Technology Materials, Inc. Microelectronic and microelectromechanical devices comprising carbon nanotube components, and methods of making same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6445006B1 (en) * 1995-12-20 2002-09-03 Advanced Technology Materials, Inc. Microelectronic and microelectromechanical devices comprising carbon nanotube components, and methods of making same

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
Carbon Nanotube based Nonvolatile Random AccessMemoryfor Molecular Computing. Rueckes, T. et al.Science,Vol.289 . 2000
Carbon Nanotube based Nonvolatile Random AccessMemoryfor Molecular Computing. Rueckes, T. et al.Science,Vol.289. 2000 *
integration of suspended carbon nanotube arraysintoelectronic devices and electromechanical system. Franklin, N.R. et al.Applied Physics Letters,Vol.81 No.5. 2002
integration of suspended carbon nanotube arraysintoelectronic devices and electromechanical system. Franklin, N.R. et al.Applied Physics Letters,Vol.81 No.5. 2002 *
基于碳纳米管的电子器件. 杨铮,施毅等.固体电子学研究与进展,第22卷第2期. 2002
基于碳纳米管的电子器件. 杨铮,施毅等. 固体电子学研究与进展,第22卷第2期. 2002 *

Also Published As

Publication number Publication date
CN101475134A (zh) 2009-07-08
TWI323479B (en) 2010-04-11
CN1748321A (zh) 2006-03-15
TW200511364A (en) 2005-03-16

Similar Documents

Publication Publication Date Title
CN100456500C (zh) 含有垂直排列的纳米织物制品的器件及其制备方法
US6924538B2 (en) Devices having vertically-disposed nanofabric articles and methods of making the same
US7719067B2 (en) Devices having vertically-disposed nanofabric articles and methods of making the same
US7176505B2 (en) Electromechanical three-trace junction devices
EP1593164B1 (en) Devices having vertically-disposed nanofabric articles and methods of making the same
US6911682B2 (en) Electromechanical three-trace junction devices
US6979590B2 (en) Methods of making electromechanical three-trace junction devices
US7045421B2 (en) Process for making bit selectable devices having elements made with nanotubes
US20040181630A1 (en) Devices having horizontally-disposed nanofabric articles and methods of making the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090128

Termination date: 20130212