CN100440925C - 显示装置及其控制方法 - Google Patents
显示装置及其控制方法 Download PDFInfo
- Publication number
- CN100440925C CN100440925C CNB2006101005807A CN200610100580A CN100440925C CN 100440925 C CN100440925 C CN 100440925C CN B2006101005807 A CNB2006101005807 A CN B2006101005807A CN 200610100580 A CN200610100580 A CN 200610100580A CN 100440925 C CN100440925 C CN 100440925C
- Authority
- CN
- China
- Prior art keywords
- signal
- reference data
- data
- digital
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/015—High-definition television systems
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
- G09G5/008—Clock recovery
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
本发明提供了一种包括显示器的显示装置,所述显示器用于在其上显示视频,所述显示装置还包括:视频处理器,用于将包括数字视频数据(DATA)、sync信号和时钟信号(CLOCK)的数字视频信号输出到显示器;和控制器,用于控制视频处理器,以将预定的参考数据(RD)插到数字视频信号的至少一个空白区中,并从显示器读取参考数据(RD),并且控制视频处理器,以基于所读取的参考数据(RD)和所插入的参考数据(RD)之间的比较结果来调节数字视频信号的时钟信号(CLOCK)的相位。从而,本发明提供了一种适于补偿由显示装置的内部和/或外部因素导致的较差画面质量的显示装置及其控制方法。
Description
本申请要求于2005年7月7日在韩国知识产权局提交的第2005-0061387号韩国专利申请的权益,其全部公开通过引用结合于此。
技术领域
本发明涉及一种显示装置及其控制方法。更具体地讲,本发明涉及一种适于补偿由显示装置的内部和/或外部因素导致的较差画面质量的显示装置及其控制方法。
背景技术
数字显示装置(诸如数字TV或数字监视器)使用时钟信号来在内部传输包括数字视频数据和同步(sync)信号的数字视频信号。时钟信号用来使数字视频数据和sync信号同步。
时钟信号在显示装置的设计期间设置,或者在显示装置的制造期间初始化,时钟信号的相位可受显示装置的部件的物理布局影响。例如,考虑视频处理器,视频处理器将输入的视频信号转换成数字视频信号,然后输出该数字视频信号。所转换的数字视频信号包括数字视频数据、sync信号和时钟信号。如果输出的时钟信号的相位错误,则显示器(诸如液晶显示器(LCD))在读取数字视频数据中可能产生错误。这些错误可在所显示的视频上导致闪烁或点噪声。
即使时钟信号的相位被精确设置,设置在显示装置中的部件的操作会受操作条件(诸如外部温度)的影响。当显示装置受操作条件影响时,时钟信号的相位可能偏移,引起噪声。
因此,需要改进的显示装置,该改进的显示装置能够调节时钟信号的相位,从而避免产生噪声。
发明内容
本发明示例性实施例的一方面是为了解决至少上述问题和/或缺点,并且为了提供至少下述的优点。因此本发明示例性实施例的一方面是为了提供一种适于调节时钟信号的相位来补偿由显示装置的内部和/或外部因素导致的较差画面质量的显示装置及其控制方法。
本发明示例性实施例的其它方面和/或优点将在下面的描述中部分提出,并且,部分从描述中将是明显的,或者可通过本发明示例性实施例的实施来了解。
也可通过提供一种包括显示器的显示装置来实现本发明示例性实施例的上述和/或其它方面,所述显示器用于在其上显示视频,所述显示装置还包括:视频处理器,用于将包括数字视频数据(DATA)、sync信号和时钟信号(CLOCK)的数字视频信号输出到显示器;和控制器,用于控制视频处理器,以将预定的参考数据(RD)插到数字视频信号的至少一部分空白期(BP)中,从显示器读取参考数据(RD),并且控制视频处理器,以基于所读取的参考数据(RD)和所插入的参考数据(RD)之间的比较结果来调节数字视频信号的时钟信号(CLOCK)的相位。
也可通过提供一种包括显示器的显示装置来实现本发明示例性实施例的上述和/或其它方面,所述显示器用于在其上显示视频,所述显示装置还包括:视频处理器,用于输出包括数字视频数据(DATA)、sync信号和时钟信号(CLOCK)的数字视频信号;显示特性转换器,用于转换从视频处理器输出的数字视频信号,以改变在显示器上显示的视频的显示特性;和控制器,用于控制视频处理器,以将预定的参考数据(RD)插到数字视频信号的至少一部分空白期(BP)中,从显示特性转换器读取参考数据(RD),并且控制视频处理器,以基于所读取的参考数据(RD)和所插入的参考数据(RD)之间的比较结果来调节数字视频信号的时钟信号(CLOCK)的相位。
根据本发明示例性实施例的一方面,视频处理器包括:时钟信号发生器,用于产生时钟信号(CLOCK);sync信号发生器,用于产生sync信号;和视频数据输出装置,用于输出数字视频数据(DATA);并且基于从sync信号发生器输出的sync信号,控制器控制视频数据输出装置将参考数据(RD)插到空白期中的在水平sync信号(H-Sync)之后的第一条线处。
根据本发明示例性实施例的一方面,从视频数据输出装置输出的数字视频数据(DATA)包括数字亮度数据(Y-data)和数字色差数据,控制器控制视频数据输出装置,以将参考数据(RD)插到数字亮度数据(Y-data)和数字色差数据中的至少一个中。
根据本发明示例性实施例的一方面,控制器控制时钟信号发生器来调节时钟信号(CLOCK)的相位,使得相位调节量小于时钟信号(CLOCK)的一个周期。
根据本发明示例性实施例的一方面,时钟信号发生器在时钟信号(CLOCK)的一个周期中设置预定数目的起始点,并根据控制器的控制通过将所述起始点之一指定为时钟信号(CLOCK)的起始点来输出时钟信号(CLOCK)。
根据本发明示例性实施例的一方面,控制器控制时钟信号发生器来顺次选择时钟信号的起始点,直到所读取的参考数据(RD)与所插入的参考数据(RD)相同。
也可通过提供一种控制具有显示器的显示装置的方法来实现本发明示例性实施例的上述和/或其它方面,所述显示器用于在其上显示视频,所述方法包括:将预定的参考数据(RD)插到将被输出到显示器的数字视频信号的至少一部分空白期(BP)中,所述数字视频信号包括数字视频数据(DATA)、sync信号和时钟信号(CLOCK);从显示器读取参考数据(RD);比较所读取的参考数据(RD)和所插入的参考数据(RD);和基于比较的结果来调节数字视频信号的时钟信号(CLOCK)的相位。
也可通过提供一种控制显示装置的方法来实现本发明示例性实施例的上述和/或其它方面,所述显示装置具有:显示器,用于在其上显示视频;视频处理器,用于输出包括数字视频数据(DATA)、sync信号和时钟信号(CLOCK)的数字视频信号;和显示特性转换器,用于转换从视频处理器输出的数字视频信号,以改变在显示器上显示的视频的显示特性;所述方法包括:将预定的参考数据(RD)插到将被输出的数字视频信号的至少一部分空白期(BP)中;从显示特性转换器读取参考数据(RD);比较所读取的参考数据(RD)和所插入的参考数据(RD);和基于比较的结果来调节数字视频信号的时钟信号(CLOCK)的相位。
根据本发明示例性实施例的一方面,所述插入参考数据(RD)包括:基于sync信号,将参考数据(RD)插到空白期中的在水平sync信号(H-Sync)之后的第一条线处。
根据本发明示例性实施例的一方面,数字视频数据(DATA)包括数字亮度数据(Y-data)和数字色差数据,并且参考数据(RD)被插到数字亮度数据(Y-data)和数字色差数据中的至少一个中。
根据本发明示例性实施例的一方面,调节时钟信号(CLOCK)的相位包括:调节时钟信号(CLOCK)的相位使得相位调节量小于时钟信号(CLOCK)的一个周期。
根据本发明示例性实施例的一方面,调节时钟信号(CLOCK)的相位包括:在时钟信号(CLOCK)的一个周期中设置预定数目的起始点,并通过将所述起始点之一指定为时钟信号(CLOCK)的起始点来调节时钟信号(CLOCK)的相位。
从下面结合附图的详细描述中,本发明示例性实施例的其它目标、优点和显著特征对本领域技术人员将变得清楚,在下面的详细描述中公开了本发明的示例性实施例。
附图说明
从下面结合附图的描述中,本发明特定实施例的上述和其它目的、特征及优点将变得更加清楚,其中:
图1是根据本发明第一实施例的显示装置的控制框图;
图2是示出图1中的显示装置的视频处理器的示例的控制框图;
图3示出了从图2中的视频处理器输出的水平sync信号、竖直sync信号和数字视频数据之间的关系;
图4示出了根据本发明第一实施例的参考数据和时钟信号之间的关系;
图5是根据本发明第一实施例的显示装置的控制流程图;
图6是根据本发明第二实施例的显示装置的控制框图。
整个附图中,相同的附图标号应被理解为表示相同的元件、特征和结构。
具体实施方式
提供了在说明书中定义的内容诸如详细的构造和元件,以帮助全面理解本发明的实施例。因此,本领域普通技术人员应该认识到,在不脱离本发明的范围和精神的情况下,可对这里所描述的实施例作出各种改变和修改。另外,为了清晰和简明起见,省略了对公知功能和构造的描述。
如图1所示,根据本发明第一实施例的显示装置包括视频信号输入装置10、视频处理器20、显示器30和控制器40。
显示器30接收并在其上显示从视频处理器20输出的数字视频信号。根据本发明第一实施例的显示器30可包括显示模块,诸如液晶显示器(LCD)、等离子体显示面板(PDP)或任何其它类型的显示器,显示模块根据从视频处理器20输出的数字视频信号在其上显示视频。
视频信号输入装置10可接收各种类型的视频信号。例如,视频信号输入装置10可包括:天线端子,用来接收地面广播信号或卫星广播信号;有线端子,用来接收有线广播信号;复合端子,用来接收复合信号;S-视频端子,用来接收S-视频信号;分量端子,用来接收分量信号;高性能串行总线(IEEE1394)输入端子,用来接收IEEE 1394信号;高清晰度多媒体接口(HDMI),用来接收HDMI信号;PC输入端子(诸如D-Sub端子)或数字视频接口(DVI),用来接收PC信号或视频信号;或者接收视频和/或图像内容的任何其它类型的输入装置。
视频处理器20输出通过视频信号输入装置10输入的视频信号,作为可被显示器30显示的数字视频信号。这里,通过视频处理器20输出的数字视频信号可包括数字视频数据(DATA)、sync信号(SYNC)和时钟信号(CLOCK)。sync信号(SYNC)包括水平sync信号(H-Sync)和竖直sync信号(V-Sync)。数字视频数据(DATA)通过时钟信号(CLOCK)与水平sync信号(H-Sync)和竖直sync信号(V-Sync)同步,以被输出到显示器30。
图2是根据本发明第一实施例的视频处理器20的示例。如这里所示,视频处理器20可包括:运动图像专家组(MPEG)解码器21,用来解码通过视频信号输入装置10输入的MPEG信号;模拟解码器22,用来将通过视频信号输入装置10输入的模拟视频信号转换成数字格式;视频数据输出装置25,诸如计数器(scaler),用来将来自MPEG解码器21和/或模拟解码器22的数字格式的视频信号转换成将被输出的数字视频数据(DATA)。视频处理器20可包括:sync信号发生器23,用来输出水平sync信号(H-Sync)和竖直sync信号(V-Sync);时钟信号发生器24,用来产生时钟信号(CLOCK)。
从视频数据输出装置25输出的数字视频数据(DATA)可包括数字亮度数据(Y-data)和数字色差数据(blue-data减Y-data和red-data减Y-data)。例如,数字亮度数据(Y-data)和数字色差数据(blue-data减Y-data和red-data减Y-data)可以被以12位或24位数字格式输出到显示器30。此外,sync信号(SYNC)包括水平sync信号(H-Sync)和竖直sync信号(V-Sync)。
控制器40控制视频处理器20,来调节被显示在显示器30上的视频的显示特性。如图2所示,根据本发明第一实施例的控制器40可包括:EEPROM41,存储控制视频处理器20的控制程序;CPU 42,根据存储在EEPROM 41中的控制程序操作。
同时,根据本发明第一实施例的控制器40可控制视频处理器20在数字视频信号被输出之前将预定的参考数据(RD)插到该数字视频信号的至少一部分空白期(BP)中。
参照图2和图3,控制器40可控制视频处理器20的视频数据输出装置25将参考数据(RD)插到数字视频信号的空白期(BP)中。例如,将参考数据(RD)插到在水平sync信号(H-Sync)之后的第一条线处。在该示例中,基于从sync信号发生器23输出的水平sync信号(H-Sync)和竖直sync信号(V-Sync),控制器40控制视频数据输出装置25将参考数据(RD)插到在水平sync信号(H-Sync)之后的第一条线处。
在数字视频数据(DATA)被输出之前,视频数据输出装置25可将参考数据(RD)插到该数字视频数据(DATA)的数字亮度数据(Y-data)和/或数字色差数据中。
在插有参考数据(RD)的数字视频数据(DATA)从视频数据输出装置25输出之后,控制器40从显示器30读取参考数据(RD)。控制器40将所读取的参考数据(RD)与所插入的参考数据(RD)比较,并基于比较的结果来控制时钟信号发生器24调节从视频处理器20输出的时钟信号(CLOCK)的相位。
例如,如果通过视频数据输出装置25输出的插入数字视频数据(DATA)的参考数据(RD)如图4所示,并且如果读取的参考数据(RD)与插入的参考数据(RD)相同,则数字视频数据(DATA)与时钟信号(CLOCK)精确同步。同时,如果从视频数据输出装置25输出的数字视频数据(DATA)与时钟信号(CLOCK)不精确同步,则读取的参考数据(RD)不同于插入的参考数据(RD)。
基于水平sync信号(H-Sync)、竖直sync信号(V-Sync)和时钟信号(CLOCK),从视频数据输出装置25输出的参考数据(RD)可临时存储在帧存储器或缓冲器中。控制器40从相应的帧存储器或缓冲器读取参考数据(RD)。控制器40和帧存储器或缓冲器可通过I2C通信线或者通用异步收发器(UART)通信线彼此连接。
以上述方法,如果读取的参考数据(RD)不同于插入的参考数据(RD),则控制器40调节时钟信号(CLOCK)的相位,并通过时钟信号(CLOCK)来控制将被同步的数字视频数据(DATA)。
根据本发明的示例性实施例,控制器40控制时钟信号发生器24,以将时钟信号(CLOCK)的一个周期分成预定数目的起始点,并且通过指定所述起始点之一作为时钟信号(CLOCK)的起始点来调节时钟信号(CLOCK)的相位。
如图4所示,时钟信号发生器24在时钟信号(CLOCK)的一个周期中设置四个起始点,并产生以“a”作为起始点的时钟信号(CLOCK)。当然,可选择使用任何其它数目的起始点。视频数据输出装置25输出插有参考数据(RD)并被相应的时钟信号(CLOCK)同步的数字视频数据(DATA)。
如果插入的参考数据(RD)与从显示器30读取的参考数据(RD)不同,则控制器40控制时钟信号发生器24,以产生以“b”作为起始点的时钟信号(CLOCK),从而改变时钟信号(CLOCK)的相位。
然后,控制器40再比较插入的参考数据(RD)和读取的参考数据(RD),如果插入的参考数据(RD)与读取的参考数据(RD)不同,则控制器40控制时钟信号发生器24顺次输出以“c”作为起始点的时钟信号(CLOCK)和以“d”作为起始点的时钟信号(CLOCK)。
以上述方法,在起始点“a”、“b”、“c”、“d”中,以插入的参考数据(RD)与读取的参考数据(RD)相同的时钟信号(CLOCK)的起始点来最终确定从时钟信号发生器24输出的时钟信号(CLOCK)的相位。因此,即使由于显示装置的内部或外部因素而导致从视频处理器20输出的数字视频数据(DATA)刚开始未被时钟信号(CLOCK)同步,控制器40比较插入的参考数据(RD)和读取的参考数据(RD),以改变时钟信号(CLOCK)的sync,从而也补偿了由显示装置的内部和外部因素引起的较差的画面质量。
下面,将参照图5来描述控制根据本发明第一实施例的显示装置的过程。
如图5所示,在操作S10中,时钟信号发生器24选择四个起始点中的一个,例如起始点“a”,并且输出相位与起始点“a”一致的时钟信号(CLOCK)。此时,在操作S11中,视频数据输出装置25将参考数据(RD)插到正输出的数字视频信号的空白期(BP)中。
然后,在操作S12中,控制器40从显示器30读取参考数据(RD)。在操作S13中,控制器40确定读取的参考数据(RD)与插入的参考数据(RD)是否相同。
如果读取的参考数据(RD)与插入的参考数据(RD)相同,则在操作S14中,控制器40将当前的起始点“a”设置为时钟信号(CLOCK)的起始点。
相反,如果读取的参考数据(RD)与插入的参考数据(RD)不同,则在操作S15中,控制器40控制时钟信号发生器24产生具有起始点“b”的相位的时钟信号(CLOCK)。
然后,控制器40再执行操作S11和操作S12,并且在操作S13中,控制器40确定读取的参考数据(RD)与插入的参考数据(RD)是否相同,同时,输出具有起始点“b”的相位的时钟信号(CLOCK)。
如果读取的参考数据(RD)与插入的参考数据(RD)相同,则在操作S14中,控制器40将当前的起始点“b”设置为时钟信号(CLOCK)的起始点。如果读取的参考数据(RD)与插入的参考数据(RD)不同,则控制器40对于起始点“c”和“d”重复上述过程,以检测读取的参考数据(RD)与插入的参考数据(RD)相同的起始点。
下面,将参照图6来描述根据本发明第二实施例的显示装置。
根据本发明第二实施例的显示装置包括视频信号输入装置10、视频处理器20、显示器30和控制器40。该显示装置还可包括显示特性转换器50,用来转换从视频处理器20输出的数字视频信号,以改变在显示器30上显示的视频的显示特性。
这里,控制器40可读取插入到从视频处理器20输出的数字视频数据(DATA)中的参考数据(RD)。因而,控制器40执行与本发明第一实施例中相同的操作。
基于水平sync信号(H-Sync)、竖直sync信号(V-Sync)和时钟信号(CLOCK),从视频数据输出装置25输出的数字视频数据(DATA)可临时存储在帧存储器或缓冲器中。控制器40从相应的帧存储器或缓冲器读取参考数据(RD)。控制器40和帧存储器或缓冲器可通过I2C通信线或者通用异步收发器(UART)通信线彼此连接。
虽然已经参照本发明的特定实施例示出和描述了本发明,但是本领域技术人员应该明白,在不脱离由权利要求限定的本发明的精神和范围的情况下,可在形式和细节上对本发明作出各种改变。
Claims (13)
1、一种包括显示器的显示装置,所述显示器用于在其上显示视频,所述显示装置还包括:
视频处理器,用于将包括数字视频数据、同步信号和时钟信号的数字视频信号输出到所述显示器;和
控制器,用于控制所述视频处理器,以将预定的参考数据插到所述数字视频信号的至少一部分空白期中,从所述显示器读取所述参考数据,并且控制所述视频处理器,以基于所读取的参考数据和所插入的参考数据之间的比较结果来调节所述数字视频信号的所述时钟信号的相位,使得所读取的参考数据和所插入的参考数据基本彼此相同。
2、一种包括显示器的显示装置,所述显示器用于在其上显示视频,所述显示装置还包括:
视频处理器,用于输出包括数字视频数据、同步信号和时钟信号的数字视频信号;
显示特性转换器,用于转换从所述视频处理器输出的所述数字视频信号,以改变在所述显示器上显示的视频的显示特性;和
控制器,用于控制所述视频处理器,以将预定的参考数据插到所述数字视频信号的至少一部分空白期中,从所述显示特性转换器读取所述参考数据,并且控制所述视频处理器,以基于所读取的参考数据和所插入的参考数据之间的比较结果来调节所述数字视频信号的所述时钟信号的相位,使得所读取的参考数据和所插入的参考数据基本彼此相同。
3、如权利要求1或权利要求2所述的显示装置,其中,所述视频处理器包括:时钟信号发生器,用于产生所述时钟信号;同步信号发生器,用于产生同步信号;和视频数据输出装置,用于输出所述数字视频数据;并且基于从所述同步信号发生器输出的所述同步信号,所述控制器控制所述视频数据输出装置将所述参考数据插到所述空白期中的在水平同步信号之后的第一条线处。
4、如权利要求3所述的显示装置,其中,从所述视频数据输出装置输出的所述数字视频数据包括数字亮度数据和数字色差数据,所述控制器控制所述视频数据输出装置,以将所述参考数据插到所述数字亮度数据和所述数字色差数据中的至少一个中。
5、如权利要求4所述的显示装置,其中,所述控制器控制所述时钟信号发生器来调节所述时钟信号的相位,使得相位调节量小于所述时钟信号的一个周期。
6、如权利要求5所述的显示装置,其中,所述时钟信号发生器在所述时钟信号的一个周期中设置预定数目的起始点,并根据所述控制器的控制通过将所述起始点之一指定为所述时钟信号的起始点来输出所述时钟信号。
7、如权利要求6所述的显示装置,其中,所述控制器控制所述时钟信号发生器来顺次选择所述时钟信号的所述起始点,直到所读取的参考数据与所插入的参考数据基本相同。
8、一种控制具有显示器的显示装置的方法,所述显示器用于在其上显示视频,所述方法包括:
将预定的参考数据插到将被输出到所述显示器的数字视频信号的至少一部分空白期中,所述数字视频信号包括数字视频数据、同步信号和时钟信号;
从所述显示器读取所述参考数据;
比较所读取的参考数据和所插入的参考数据;和
基于比较的结果来调节所述数字视频信号的所述时钟信号的相位,使得所读取的参考数据和所插入的参考数据基本彼此相同。
9、一种控制显示装置的方法,所述显示装置具有:显示器,用于在其上显示视频;视频处理器,用于输出包括数字视频数据、同步信号和时钟信号的数字视频信号;和显示特性转换器,用于转换从所述视频处理器输出的所述数字视频信号,以改变在所述显示器上显示的视频的显示特性;所述方法包括:
将预定的参考数据插到将被输出的数字视频信号的至少一部分空白期中;
从所述显示特性转换器读取所述参考数据;
比较所读取的参考数据和所插入的参考数据;和
基于比较的结果来调节所述数字视频信号的所述时钟信号的相位,使得所读取的参考数据和所插入的参考数据基本彼此相同。
10、如权利要求8或权利要求9所述的方法,其中,所述插入参考数据包括:基于所述同步信号,将所述参考数据插到所述空白期中的在水平同步信号之后的第一条线处。
11、如权利要求10所述的方法,其中,所述数字视频数据包括数字亮度数据和数字色差数据,所述参考数据被插到所述数字亮度数据和所述数字色差数据中的至少一个中。
12、如权利要求11所述的方法,其中,所述调节所述时钟信号的相位包括:调节所述时钟信号的相位使得相位调节量小于所述时钟信号的一个周期。
13、如权利要求12所述的方法,其中,所述调节所述时钟信号的相位包括:在所述时钟信号的一个周期中设置预定数目的起始点,并通过将所述起始点之一指定为所述时钟信号的起始点来调节所述时钟信号的相位。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050061387A KR100654771B1 (ko) | 2005-07-07 | 2005-07-07 | 디스플레이장치 및 그 제어방법 |
KR1020050061387 | 2005-07-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1893549A CN1893549A (zh) | 2007-01-10 |
CN100440925C true CN100440925C (zh) | 2008-12-03 |
Family
ID=37598018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006101005807A Expired - Fee Related CN100440925C (zh) | 2005-07-07 | 2006-07-06 | 显示装置及其控制方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20070008428A1 (zh) |
KR (1) | KR100654771B1 (zh) |
CN (1) | CN100440925C (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8941672B1 (en) * | 2008-02-13 | 2015-01-27 | Nvidia Corporation | Method for identifying a display when a GPU connected to the display is powered down |
JP5616922B2 (ja) * | 2012-04-16 | 2014-10-29 | 株式会社ソニー・コンピュータエンタテインメント | 同期信号調整装置、同期信号調整方法、映像表示装置、および同期信号発生装置 |
CN111752507B (zh) * | 2019-03-28 | 2024-02-20 | 京东方科技集团股份有限公司 | 信号调整方法、信号调整电路及图像处理电路 |
CN114500767A (zh) * | 2020-11-12 | 2022-05-13 | 西安诺瓦星云科技股份有限公司 | 输入视频源调节方法、装置、视频输入卡和视频处理设备 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1265364A1 (en) * | 2001-05-29 | 2002-12-11 | STMicroelectronics, Inc. | Precision closed loop delay line for wide frequency data recovery |
CN1499479A (zh) * | 2002-11-12 | 2004-05-26 | ���ǵ�����ʽ���� | 用于调整数字显示器的采样相位的装置及其调整方法 |
CN1504988A (zh) * | 2002-12-04 | 2004-06-16 | 三星电子株式会社 | 能够减少电磁干扰的液晶显示驱动定标器 |
CN1521976A (zh) * | 2003-01-27 | 2004-08-18 | 华为技术有限公司 | 基于时钟信号的数据接收方法及其装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2579998B2 (ja) * | 1988-05-09 | 1997-02-12 | 株式会社東芝 | 同期信号再生回路 |
-
2005
- 2005-07-07 KR KR1020050061387A patent/KR100654771B1/ko not_active IP Right Cessation
-
2006
- 2006-05-26 US US11/441,056 patent/US20070008428A1/en not_active Abandoned
- 2006-07-06 CN CNB2006101005807A patent/CN100440925C/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1265364A1 (en) * | 2001-05-29 | 2002-12-11 | STMicroelectronics, Inc. | Precision closed loop delay line for wide frequency data recovery |
CN1499479A (zh) * | 2002-11-12 | 2004-05-26 | ���ǵ�����ʽ���� | 用于调整数字显示器的采样相位的装置及其调整方法 |
CN1504988A (zh) * | 2002-12-04 | 2004-06-16 | 三星电子株式会社 | 能够减少电磁干扰的液晶显示驱动定标器 |
CN1521976A (zh) * | 2003-01-27 | 2004-08-18 | 华为技术有限公司 | 基于时钟信号的数据接收方法及其装置 |
Also Published As
Publication number | Publication date |
---|---|
KR100654771B1 (ko) | 2006-12-08 |
CN1893549A (zh) | 2007-01-10 |
US20070008428A1 (en) | 2007-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4821824B2 (ja) | 画像表示装置、コネクタ表示方法、伝送路状態検出装置、伝送路状態検出方法および半導体集積回路 | |
US9398245B2 (en) | Display device | |
US8532467B2 (en) | Transmitting device, receiving device and transmitting/receiving device | |
US20060145941A1 (en) | Display system and host device for outputing image signal and method therefor | |
US20090190033A1 (en) | Receiving device, and input switching control method in receiving device | |
US20090219445A1 (en) | Electronic Apparatus and Display Control Method | |
US8174619B2 (en) | Reception apparatus and method of controlling image output by reception apparatus | |
CN103533283A (zh) | 发送设备、发送方法、接收设备以及接收方法 | |
JP2009055149A (ja) | 電子機器 | |
US8305366B2 (en) | Flat panel display having a multi-channel data transfer interface and image transfer method thereof | |
CA2748888A1 (en) | Tv function expansion component using gold finger connector | |
US7724310B2 (en) | High definition TV | |
CN100440925C (zh) | 显示装置及其控制方法 | |
EP1746817A2 (en) | Media interfacing | |
US20090316004A1 (en) | Electronic Device | |
US6928118B1 (en) | Device and method for displaying video | |
US8599885B2 (en) | Media player and control method thereof | |
US20070133066A1 (en) | Informational-signal-processing apparatus, functional block, and method of controlling the functional block | |
US8238445B2 (en) | Video and audio synchronization method and related apparatus for a multimedia interface | |
KR20070023195A (ko) | 미디어 싱크 디바이스에서의 화질 자동 조정 방법 | |
KR101369390B1 (ko) | Av 입력신호 판단기능을 구비한 영상재생장치 및 그 방법 | |
US10460646B2 (en) | Display system, display device, electronic apparatus, and image signal transmission method for displaying an original image based on combining divided image signals | |
JP2007110215A (ja) | 受信装置、受信方法および受信装置を用いた電子機器 | |
TWI742863B (zh) | 螢幕解析度調整方法及其顯示裝置 | |
US20050007395A1 (en) | Method for transmitting display data |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081203 |