CN100437712C

CN100437712C - 数据驱动电路

Info

Publication number: CN100437712C
Application number: CNB2005100691566A
Authority: CN
Inventors: 黄惠雅
Original assignee: AU Optronics Corp
Current assignee: AU Optronics Corp
Priority date: 2005-05-11
Filing date: 2005-05-11
Publication date: 2008-11-26
Anticipated expiration: 2025-05-11
Also published as: CN1862641A

Abstract

一种数据驱动电路，用以驱动至少一显示组件，其至少包括：一数字模拟电流转换电路；一重置电路，连接于数字模拟电流转换电路的输出端，以将数字模拟电流转换电路的输出端电压重置到一灰阶电位；以及多级数据驱动单元，连接于数字模拟电流转换电路与重置电路的输出端，用来驱动多个显示组件的数据线，其中每一级数据驱动单元皆包含一取样/维持电路及一取样/维持开关。本发明可使显示器画面在显示最低灰阶时有较佳的表现，尤其在最高灰阶后接续显示最低灰阶时，能够正常的表现出黑画面。

Description

数据驱动电路

技术领域

本发明涉及一种以电流驱动显示组件的数据驱动电路架构，尤指一种在数字模拟转换器输出端加入一重置电路以改善显示器最低灰阶表现的电路架构。

背景技术

有机电激发光显示器(Organic Electroluminescence Display，Organic ELDisplay)又称有机发光二极管(Organic Light Emitting Diode，OLED)显示器，由于具有高亮度、屏幕反应速度快、轻薄短小、全彩、无视角差与低耗电量的特性，因此可取代传统液晶显示器，而成为新一代便携式信息产品、移动电话、个人数字处理器以及便携式计算机普遍使用的显示装置。

有机发光二极管为一电流驱动组件，其发光亮度是根据通过电流的大小来决定，目前有机发光显示器其内部的有机发光二极管是以阵列方式排列，并通过控制有机发光二极管驱动电流的大小，来达到显示不同亮度(又称为灰阶值)的效果。而为了驱动这些有机发光二极管以产生影像，目前所使用的方法主要可区分为被动式矩阵(Passive Matrix)与主动式矩阵(Active Matrix)两种，其中，又以主动矩阵式较能符合大尺寸或是高分辨率显示的需求。

请参照图1所示，其为公知技术一电流驱动显示组件的整合式数据驱动电路架构，用以驱动像素阵列100，包含有一电压位移电路112、一数字模拟电流转换电路114(Digital to Analog Current Converter，以下简称DAC电路)、一水平位移电路(水平位移缓存器)116、一数据驱动单元118及垂直位移电路(垂直位移缓存器)120。第一行(column)像素11、12...由数据驱动单元118的一取样/维持(S/H)开关sw1控制一取样/维持电路S/H 1的数据存入及输出，第二行(column)像素21、22...则由sw2及S/H2驱动，依此类推。

当数字信号输入电压位移电路112调整电压准位后，经由DAC电路将数字信号转换为模拟信号，接着，水平位移电路116将依序送出SWa、SWb、...、SWj信号至取样/维持(S/H)开关，使模拟信号利用sw1、sw2、...、swj依次存入S/H1、S/H2、...、S/Hj。存入S/H1、S/H2、...、S/Hj的电流馈入垂直位移电路120正在扫瞄的一列像素内。使用此种架构由于整个数据驱动电路118共享一组DAC电路114提供的模拟电流，当输入相同灰阶的数字信号时，经同一组DAC电路114将转换出相同的模拟电流，使画像品质更加均匀。

但此数据驱动电路架构有一严重的缺点，如图2所示，由于实际线路中会因布线而产生寄生电容124a、124b、...、124j及电阻122a、122b、...、122j，且整个数据驱动电路118共享一组DAC电路114，使寄生电容124a、124b、...、124j、电阻122a、122b、...、122j将严重影响到画面灰阶的表现，尤其是寄生电容124a、124b、...、124j会造成DAC电路114输出端储存电荷，因此距离DAC电路114越远，则寄生电容124j越大，画素的灰阶表现也越差。又，若在高灰阶后显示最低灰阶，其所受影响的情形最为严重，因为输入信号为高灰阶时，由于寄生电容124a、124b、...、124j的效应使DAC电路114输出端的金属线上会储存一电压，若之后输入信号为最低灰阶，经DAC电路114转换后得到的模拟电流很小，造成在操作时间内无法将储存在DAC电路114输出端的电压充电或放电到最低灰阶时应有的电压，使最低灰阶无法正常显示。

请参照图3所示，为了表示上述电路架构中寄生电容在高灰阶接续最低灰阶时所造成的影响，故用一测试画面使高灰阶与最低灰阶间隔出现，以呈现电路架构中寄生电容所造成的缺点。图3中A是设定由左至右分为三个区块分别表现出最低灰阶、高灰阶及最低灰阶，扫瞄方向由左至右，如图标在高灰阶后接续最低灰阶之处，会因寄生电容储存电荷，使最低灰阶无法如预期呈现，且有渐层的现象产生；图3中B和A相似，扫瞄方向为由右至左，同样亦因寄生电容的影响，而在高灰阶接续最低灰阶之处有渐层的现象产生；图三中C是设定由左至右分为三个区块表现出高灰阶、最低灰阶及高灰阶，扫瞄方向由左至右，在高灰阶接续最低灰阶之处，会因寄生电容储存电荷，使最低灰阶无法如预期呈现，且有渐层的现象产生；图三中D和C相似，扫瞄方向为由右至左，同样亦因寄生电容的影响，而在高灰阶接续最低灰阶之处有渐层的现象产生。

因此本发明将针对电流驱动显示组件因线路中寄生电容及寄生电阻的影响，而在高灰阶后显示最低灰阶的不佳表现，加以改善，以使显示组件的最低灰阶能正常表现。

发明内容

本发明的目的在于提供一种数据驱动电路，以改善最低灰阶表现，将数字模拟电流转换电路输出端加一重置电路，当输入数据为最低灰阶时强制将数字模拟电流转换电路输出端上电压重置到最低灰阶的电位，以使黑画面能正常显示。

一种数据驱动电路，用以驱动至少一显示组件，其中该显示组件是通过至少一画素电路及至少一数据线连接该驱动电路，其至少包括：一数字模拟电流转换电路，用来将所接收到的数字信号转换为一模拟电流信号；一重置电路，连接于该数字模拟电流转换电路的输出端，以将数字模拟电流转换电路的输出端电压重置到一灰阶电位；以及多级数据驱动单元，连接于数字模拟电流转换电路与重置电路的输出端，用来驱动多个显示组件的数据线，其中每一级数据驱动单元皆包含：一取样/维持电路，用来接收模拟电流以复制或再生一电流信号至对应的数据线；及一取样/维持开关，连接于数字模拟电流转换电路以及取样/维持电路之间，用以控制该级数据驱动单元对模拟电流进行储存或再生的切换。

附图说明

图1为公知技术一整合式数据驱动电路架构图。

图2为公知技术一整合式数据驱动电路包含寄生电容与寄生电阻架构图。

图3为公知技术电路架构中寄生电容影响的示意图。

图4为本发明一实施例数据驱动电路架构图。

图5A、图5B为本发明一实施例重置电路及数字模拟转换电路示意图。

图6A、图6B为电路数据驱动电路应用的架构图。

图7为显示器灰阶电流与时间的关系图。

112电压位移电路 114数字模拟电流转换电路

116水平位移电路 118数据驱动单元

120垂直位移电路 115重置电路

100像素阵列

D0～D5数字信号 XD0～XD5反相数字信号

N1NMOS晶体管 P1～P18PMOS晶体管

AND与门 OR或门

Ir、I_DAC电流 C、D曲线

122a、122b、...、122j、Rp寄生电阻

124a、124b、...、124j、Cp寄生电容

sw1、sw2、...、swj取样/维持(S/H)开关

S/H1、S/H2、...、S/Hj取样/维持电路

Vb1、Vb2、V_DD、V_RESET电压

具体实施方式

请参照图4为本发明一较佳实施例的数据驱动电路架构方块图。此数据驱动电路应用于一电流驱动显示模块中，其中显示模块至少包含一基板、多个显示组件制作于基板的上表面、一背板，将其架设于基板的上方。

此数据驱动电路用以驱动像素阵列100，包含有一电压位移电路112、一DAC电路114、一重置电路115、一水平位移电路116、一数据驱动单元118及垂直位移电路120。第一行(column)像素11、12...由数据驱动单元118的一取样/维持(S/H)开关sw1控制一取样/维持电路S/H1的数据存入及输出；第二行(column)像素21、22...则由sw2及S/H2驱动，依此类推。其操作原理与公知技术相似，故不多加赘述。

而重置电路115将在数字信号显示为最低灰阶时，强制将DAC电路114输出端的电位重置成一灰阶电位V_RESET，即强迫DAC电路114的输出端的电位等于最低灰阶时应有的电位，

请参照图5A所示包含重置电路及数字模拟转换电路示意图。其中，晶体管P1至P6分别用以产生对应于最低位D0至最高位D5所需的参考电流，这六个晶体管都由相同的偏压Vb1所推动，但晶体管的信道宽度长度比则依据对应的位的位置而倍数增加，因此，其参考电流值的大小由基本的Ir(即2^0)至最大的32倍Ir(即2^5)。

连接晶体管P1至P6下方的电流信道分别是晶体管P7至P12及晶体管P13至P18的源极，其中连接晶体管Pn汲极下方的晶体管为Pn+6与Pn+12(n＝1～6)的源极，以三个晶体管为一组，共有六组以接收六位的数字信号。晶体管P7至P12则分别对应于最低位D0至最高位D5数据线，由位D0至D5推动晶体管P7至P12的电流汇集于负载；晶体管P13至P18分别用以产生对应于最低位D0至最高位D5的余额电流，且六个晶体管都由相同的偏压Vb2所推动，该些余额电流汇集成一模拟电流IDAC并从DAC输出端流入数据驱动单元118。

重置电路是由三个与门(AND1、AND2、AND3)与一NMOS晶体管N1所组合的逻辑电路，其中AND1与AND2接收反相数字信号(XD0～XD5)经运算后输出至AND3，再由AND3运算后输出至晶体管N1以决定导通或断路。

当显示最低灰阶时(数字信号D0～D5皆为0，0表示低准位)，其重置电路输入端会接收到反相的数字信号(XD0～XD5)且皆为1(此处1表示高准位，因D0＝0即XD0＝1)，经由AND1、AND2、AND3运算后，会输出一高准位以驱动晶体管N1(视为通路)，此时DAC电路114的输出端的电位等于一电压V_RESET，其中电压V_RESET的电位大小是设定为最低灰阶时应有的电位，即强迫DAC电路114的输出端的电位等于最低灰阶时应有的电位，使线路中的寄生电容充电或放电至V_RESET的电位，则画面将可正常显示黑画面。

而当显示其余灰阶时(非最低灰阶时)，则六位的数字信号(D0～D5)中至少有一不为0，因此重置电路115输入端所接收到的反相数字信号(XD0～XD5)至少有一不为1，经由AND1、AND2、AND3运算后会输出一低准位，则NMOS晶体管N1不会被驱动(视为断路)，所以DAC电路114的输出端电位将不受重置电路115的影响。

请参阅图5B，为本发明另一实施例重置电路的电路图。图中以三个或门(OR1、OR2、OR3)与一PMOS晶体管组成的重置电路115，其OR1、OR2接收数字信号(D0～D5)经运算后输出至OR3，再由OR3运算后输出至PMOS晶体管以决定导通或断路。

其中上述两个实施例的重置电路分别以多个与门和或门与晶体管组成，在其它情形下，我们也可用任何种类逻辑门与电子组件组成相同功能的重置电路替换上述两个实施例。

请参阅图6A，图6A为公知技术电路数据驱动电路架构，利用此电路架构，设定一些组件数值及寄生电容C_P＝5pF和寄生电阻R_P＝2kΩ，以程序仿真实际操作情形，进而得到图7曲线C。图6B为本发明一实施例数据驱动电路架构，利用此电路架构，设定一些组件数值及寄生电容C_P＝5pF和寄生电阻R_P＝2kΩ，以程序仿真实际操作情形，进而得到图7曲线D。

图7为显示器灰阶电流与时间的关系图。显示器应用公知技术电路与本发明电路由最低灰阶依序至最高灰阶电流与时间的仿真结果，由图中圈选处可看出显示器灰阶表现，在最高灰阶后接续显示最低灰阶时，于公知技术电路中因无法克服寄生电容与寄生电阻的效应，使得其电流大小无法降至近乎零电流(最低灰阶时的应有电流大小)，导致显示器的最低灰阶表现不佳；而显示器使用在本发明的驱动电路后，可看出于最高灰阶后接续显示最低灰阶时，电流大小明显改善许多，可达到近乎于零电流，有效的改善电路中寄生电容及寄生电阻所造成的影响，使显示器可正常表现最低灰阶。

本发明是在显示器的数字模拟电流转换电路输出端连接一重置电路，以使显示器画面在显示最低灰阶时有较佳的表现，尤其在最高灰阶后接续显示最低灰阶时，能够正常的表现出黑画面；不似公知技术于最高灰阶后接续显示最低灰阶时有渐层的现象发生。故本发明的驱动电路在以电流驱动的显示器中，皆可达到此一效果，让显示器在最低灰阶时有更佳的表现。

本发明虽以较佳实例阐明如上，然其并非用以限定本发明精神与发明实体仅止于上述实施例。对熟悉此项技术者，当可轻易了解并利用其它组件或方式来产生相同的功效。是以，在不脱离本发明的精神与范围内所作的修改，均应包含在本发明的权利要求内。

Claims

1.一种数据驱动电路，用以驱动至少一显示组件，其中该显示组件是由至少一画素电路及至少一数据线连接该驱动电路，其特征在于，至少包括：

一数字模拟电流转换电路，用来将所接收到的数字信号转换为一模拟电流信号；

一重置电路，连接于数字模拟电流转换电路的输出端，以将数字模拟电流转换电路的输出端电压重置到一灰阶电位；以及

多级数据驱动单元，连接于数字模拟电流转换电路与重置电路的输出端，用来驱动多个显示组件的数据线，其中每一级数据驱动单元皆包含：

一取样/维持电路，用来接收模拟电流以复制或再生一电流信号至对应的数据线；及

一取样/维持开关，连接于数字模拟电流转换电路以及取样/维持电路之间，用以控制该级数据驱动单元对模拟电流进行储存或再生的切换。

2.如权利要求1所述的数据驱动电路，其特征在于，更包含一电压位移电路，连接于数字电流转换电路之前，用来调整数字信号的电位。

3.如权利要求1所述的数据驱动电路，其特征在于，所述显示组件为一有机发光二极管、一有机高分子发光二极管、或以电流驱动的显示组件。

4.如权利要求1所述的数据驱动电路，其特征在于，所述数字模拟电流转换电路为一电流调节式数字模拟电流转换电路。

5.如权利要求1所述的数据驱动电路，其特征在于，所述重置电路是以多个逻辑门与电子组件组成的逻辑电路。

6.如权利要求5所述的数据驱动电路，其特征在于，所述多个逻辑门为与门，所述开关组件为一晶体管，组成所述重置电路。

7.如权利要求5所述的数据驱动电路，其特征在于，所述多个逻辑门为或门，所述开关组件为一晶体管，组成所述重置电路。

8.如权利要求1所述的数据驱动电路，其特征在于，所述灰阶为最低灰阶。

9.一种电流驱动的显示模块，其特征在于，至少包含：

一基板；

多个显示组件，制作于基板上表面，其中每一显示组件是由至少一画素电路及至少一数据线连接一驱动电路，而该驱动电路至少包括：

一重置电路，连接于数字模拟电流转换电路输出端，以将该数字模拟电流转换电路输出端电压重置到一灰阶电位；以及

多级数据驱动单元，连接于数字模拟电流转换电路与重置电路连接处，用来驱动多个显示组件的数据线，每一级数据驱动单元皆包含：

一取样/维持开关，连接于数字模拟电流转换电路以及取样/维持电路之间，用来使该级数据驱动单元于一转换储存阶段及一再生持续阶段之间作切换；以及

一背板，将其基板倒置架设于上方。

10.如权利要求9所述的电流驱动的显示模块，其特征在于，所述灰阶为最低灰阶。