CN100421276C - 片上电可变电阻器 - Google Patents
片上电可变电阻器 Download PDFInfo
- Publication number
- CN100421276C CN100421276C CNB2005101246828A CN200510124682A CN100421276C CN 100421276 C CN100421276 C CN 100421276C CN B2005101246828 A CNB2005101246828 A CN B2005101246828A CN 200510124682 A CN200510124682 A CN 200510124682A CN 100421276 C CN100421276 C CN 100421276C
- Authority
- CN
- China
- Prior art keywords
- resistor
- effect transistor
- type field
- field effect
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/24—Frequency-independent attenuators
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
可编程的电可变(EA)电阻器、包括所述EA电阻器的集成电路(IC)芯片以及使用片上EA电阻器的集成模拟电路。相变存储介质形成IC上的电阻器(EA电阻器)，它们可以在并联的EA电阻器的阵列中形成，以便为所述IC上的电路设置可变的电路偏压条件，具体地说，就是片上偏压模拟电路。所述偏置电阻值通过改变EA电阻器相位而改变。所述并联EA电阻器的并联连接可以是动态可变的，数字地切换一个或多个并联电阻器为接通和断开。
Description
相关申请的交叉引用
本发明涉及David V.Horak等人2003年12月10日提交并转让给本专利申请书的受让人的10/732,579号美国专利申请书，标题为“INTEGRATED CIRCUIT WITH UPSTANDING STYLUS”以及10/732,580号美国专利申请书，标题为“PHASE CHANGE TIPSTORAGE CELL”。
技术领域
本发明涉及带有片上电阻器的集成电路(IC)，确切地说，涉及带有片上可调电阻的IC。
背景技术
虽然高密度数字电路(例如单芯片上具有数亿元件的VLSI存储器和微处理器)司空见惯，设计者却很少能够成功地将模拟电路浓缩在越来越小区域中。不易做到的一种原因是典型情况下模拟电路需要许多不容易缩小的无源元件。例如，为了偏置运算放大器(op-amp)，以及在模拟电路中发挥重要作用，需要若干电阻器。典型的模数(A/D)转换器或数模(D/A)转换器可以使用所谓的电阻器阶梯，为一组并联的op-amp产生参考电压，从一个域转换到另一个域。
在集成电路(IC)上以非金属导电材料如多晶硅或掺杂硅的窄带(相对)延长，可以形成典型的电阻器。遗憾的是，这些延长带上每单位长度的电容量也相对较高，因而起着分布RC的作用，其中R和C分别是每单位长度的电阻和电容。因此，由于分布RC中的固有延迟，在一端施加电压可能会在某段时间之后才在另一端有表现。同时，电阻器越大，影响时间就越长，电容就越可能受片上其它活动的影响，如相邻层的布线、同一层上的平行布线等。不仅如此，这些额外的电容源也是噪声源，有可能在最糟糕的时刻干扰敏感的测量，然而却无法识别和隔离。
虽然可以制作低电阻值的相对小(区域)电阻器而不会造成电阻器到电阻器的明显变化，但是对更高电阻值所需的更大电阻器进行收缩却没有提供这种典型的一致结果。由于为了使电阻器的尺寸最小化，制作它们时使用了最小的线宽，以便使每单位长度的电阻值最大化，所以这些更高电阻值的电阻器所用的又长又窄的细线对线宽的变化要敏感得多。由于工艺变化可以引起最小的线宽的变化多至2X，这也能够引起电阻值的变化多至2X。
尽管不常见，但是已经使用熔线将电阻修整到期望值，通常设计者已经发现片下电阻器包是更简单的解决方案。遗憾的是，这两种方式都扩大了芯片的尺寸。熔线需要穿过上芯片层的窗口以及空旷的邻近空间以避免损坏其它电路；片下电阻器需要走线、焊盘等连接片上电路。因此，电阻器很少与模拟电路集成，模拟电路很少与数字电路集成。所以遗憾的是模拟芯片在典型情况下大于密集得多的数字芯片。
因此，有必要减小片上电阻器的尺寸，并为这种片上电阻器提供大范围的电阻值。
发明内容
本发明的一个目的是减小集成电路(IC)芯片上的片上电阻器尺寸；
本发明的另一个目的是减小集成模拟电路的尺寸；
本发明的再一个目的是在密集集成的模拟电路上包括可调和可编程的电阻。
本发明涉及可编程的可变(EA)电阻器、包括所述EA电阻器的集成电路(IC)芯片以及使用片上EA电阻器的集成模拟电路。相变存储介质形成IC上的电阻器(EA电阻器)，它们可以在并联的EA电阻器的阵列中形成，以便为所述IC上的电路设置可变的电路偏压条件，具体地说，就是片上偏压模拟电路。所述偏置电阻值通过改变EA电阻器相位而改变。所述并联EA电阻器的并联连接可以是动态可变的，数字地切换一个或多个并联电阻器为接通和断开。
附图说明
参考附图根据本发明优选实施例的以下详细说明将会更好地理解以上的和其他的目的、方面和优点，其中：
图1显示了根据本发明优选实施例的模拟电路实例，它包括在同一集成电路(IC)芯片上的可变(EA)电阻器；
图2A-C显示了对适合的硫族化物材料，电流对电压(I-V)的特性和相电阻的实例；
图3A-C显示了EA电阻器阵列的实例，为了形成动态编程的可调电阻器，可以相互组合地使用；
图4显示了电流源的另一个实例，使用动态编程的可调电阻器作为电流检测。
具体实施方式
现在转向附图，更具体地说就是图1，它显示了模拟电路100的实例，根据本发明的优选实施例，例如在同一集成电路(IC)芯片上包括可变(EA)电阻器102。优选情况下，所述IC是标准的绝缘栅极场效应晶体管(FET)技术，更确切地说，是互补的FET技术，普通称为CMOS。在这个实例中，电路100是可调电流源，EA电阻器102是相变材料电阻器，连接在地和电阻性负载线104之间。运算放大器(op-amp)106比较所述EA电阻器102上的压降104和参考电压(Vref)。所述op-amp 106驱动晶体管108的栅极，在这个实例中是p型FET(PFET)。所述PFET 108与所述EA电阻器102串联，向所述op-amp 106提供反馈以符合Vref。所述PFET 108也串联到由PFET 110、112形成的电流镜像的一侧。可调电流输出114是另一个PFET 112的漏极。
本质上，通过EA电阻器102的电流(IR)使得电阻性负载线104上跨越电阻器102的电压符合Vref。所以Vref＝IR＊R。电流镜像器件112在可调电流输出114处提供了匹配的/按比例的电流(Iout)。所以例如，当Vref＝0.6V，R＝1.2KΩ时，IR＝500μA。Iout与IR的比例直接正比于PFET 112的宽度(W112)与PFET 110的宽度(W110)的比，即Iout/IR＝W112/W110。例如选择W112＝W110/5，会产生Iout＝100μA。由于典型情况下Vref和PFET 110的尺寸由设计固定，调节EA电阻器102的电阻值就调节了IR以及对应的Iout。
在优选情况下，EA电阻器102是基于硫族材料的固态相变材料电阻器。硫族包括VI组元素，比如硫(S)、硒(Se)和碲(Te)。熟知的基于硫族材料，普通称为硫族化物是硫族合金，至少带有锗(Ge)、砷(As)、硅(Si)和锑(Sb)其中之一，并且至少以两种不同的可分类固态即相存在。在最优选的情况下，EA电阻器102是Ge2Sb2Te5电阻器。最极端的两种状态可以简单地分为非晶态和晶态，其它不容易辩别的状态存在于这两种极端状态之间。确切地说，当某些相变硫族加热时，材料的相位就从一种状态(例如非晶体相即复位)转换到第二种状态(例如晶体相即置位)。所述非晶态具有不规则的原子结构，而所述晶态通常是多晶体的。每种相都具有非常不同的电特性。在材料的非晶态下，低于某个导通阈值电压(Vt)时其行为犹如一种绝缘体，即表现为阶跃式高电阻或开路；在同一种材料的晶态下，其电阻表现为低了许多。
图2A-C显示了对适合的硫族化物材料，电流对电压(I-V)的特性和相电阻的实例。如图2A-B两种极端情况所示，所述材料在其晶相120下是电阻性的，而在其非晶相122下则是非线性即阶跃式电阻值且在低于Vt时电流明显减小。所以，晶体相变材料电阻性地导电，而非晶体相变材料在低电压即低于Vt时或多或少地具有高电阻区，对于薄(＜25nm)硫族化物层典型情况下在1V或低于1V时出现。
图2B显示了优选实施例EA电阻器温度编程的典型演变剖面图的实例。加热该可编程材料转换了材料的状态即相：通过加热至(Tmelt)132在130中将其转换至非晶体(复位)相，并容许它用足够的时间冷却至(tquench)134；另一方面，通过将其加热至(TX)138到足够的时间(tset)并容许将其冷却，就在136中结晶(置位)。因此，通过在晶体和非晶体相之间来回转换所述相变材料，所述电阻器从低电阻态转换到高得多的电阻态，再回到其低电阻态。
这些状态之间的变化可以通过加热而选择性逆转，也就是说所述相变材料可以置位/复位。因此，所述相变材料的电阻值可以在高和低得多的电阻态之间转换。正如具有两种或更多可辩别且可选择状态的任何事物，这两种稳定状态之一能够指定为逻辑1，而另一个指定为逻辑0。因此，已经用作可重写光盘(CD)、数字万能盘(DVD)中反射层以及固态存储器件中的相变材料，也已经用于非易失性存储，如在半导体芯片中的存储器单元存储介质。此外，已经使用晶体和非晶体相之间电阻率变化时固有的若干中间状态制作了多位存储器单元。这些材料的电阻率在非晶态和晶态之间变化1000次高达6个的数量级。
图2C显示了对于典型硫族化物存储单元所用的晶化转换温度，与典型电阻值范围相比的三相实例。对这个三相实例，除了在区域140中的所述非晶态或相，其中硫族化物存储单元的行为在低于Vt时类似于绝缘体，所述相变存储材料可以对两种可识别的晶态142、144编程。到这两种晶态中第一种142的转换发生在从非晶体到面心立方体(FCC)结晶转换温度(T1≈130℃)，到第二种144的转换发生在从所述FCC到六边形(Hex)的转换温度(T1≈185℃)。所以，在这个实例中，所述硫族化物元件电阻率的动态范围是从所述Hex态144中的大约1mΩ-cm到至少20Ω-cm并可高达非晶态140的1kΩ-cm或更高，即大于6个的数量级。
所以，提供这种转换硫族化物存储元件的阵列或结晶硫族化物存储元件的转换阵列也就提供了电阻率范围大、可选择、非易失的EA电阻器。举简单实例，许多(n个)并联的相同转换硫族化物存储元件电阻器具有Req＝R1/n的等效结晶电阻，其中R1是各自的低电阻。将单个元件转换至其非晶相就逐渐增大了所述等效电阻，也就是说，由于3-6个数量级可以本质上作为开路处理，Req≈R1/(n-1)。同样，除了一个元件之外，所有的元件都转换到非晶态时，Req≈R1。因此这种EA电阻器具有的电阻值从R1/n到R1，而且实际上到开路。对形成晶体硫族化物存储元件阵列的实例，见David V.Horak等人2003年12月10日提交并转让给本专利申请书的受让人的10/732,579号美国专利申请书，标题为“INTEGRATED CIRCUIT WITHUPSTANDINGSTYLUS”以及10/732,580号美国专利申请书，标题为“PHASECHANGE TIP STORAGE CELL”，其内容在此引用作为参考。
图3A-C显示了EA电阻器阵列的实例，它们可以单独使用，也可以相互组合，以形成根据本发明优选实施例的动态编程的可调电阻器。图3A显示了简单的双单元转换电阻部件150的实例，它可以用作单个EA电阻器152，也可以用作一对可选择并联EA电阻器152、154。程序选择NFET 156、158把并联EA电阻器对152、154连接到程序供应线160。程序选择线162、164分别为对应的程序选择NFET156、158提供栅极信号。程序供应线160和程序选择线162、164中每一条都可以可选地连接到双单元转换电阻部件150中的共享线。读取访问NFET 166选择地连接来自可选择并联EA电阻器对152、154中的一个或两个电阻。连接NFET 168选择地连接并联的EA电阻器152、154。在典型情况下，读取访问NFET 166和连接NFET 168比程序选择NFET 156、158小得多，尤其是窄得多。读取访问NFET 166和连接NFET 168的栅极170、172可以一起通/断，也可以由选择信号控制，以便动态编程。以读取访问NFET 166以及(可选地)连接NFET 168处于导通，动态编程的可调电阻呈现在读取访问NFET 166的另一端174，如图1中的电阻性负载线104处。具体地说，双单元转换电阻部件150可以视为分级重复部件，以形成可编程电阻器阵列。此后，在每个双单元转换电阻部件150中的各个电阻器可以独立地或共同地转换。
每个EA电阻器152、154都可以通过在程序供应线160上施加编程电压进行编程，因此，对于所选定的EA电阻器152、154，在程序供应线162、164中任一条或两条上提升和保持高电压足够长，以转换相位。利用选择线162、164中一条或两条电压高，通过各自EA电阻器152、154的电流就足以使得EA电阻器152、154消耗的功率将电阻器充分升温(即到Tx使其置位或到Tmelt使其复位)，并且容许充分的时间冷却，分别对应tquench或tset。此后，各条程序选择线162、164返回低电压并钳位至地。已经调整即转换了EA电阻器152、154中的电阻值之后，只要通过升高读取访问NFET 166的栅极170，就可以选择单个EA电阻器152；并且，通过同时升高连接NFET 168的栅极172，可以读取两者的组合值。如果仅需要单个EA电阻器152，也可以使连接NFET 168的栅极172连接到地。
图3B显示了可调电阻器180的实例，其中组合了两对双单元转换电阻部件182、184，用作单个四路可调电阻器。两个电阻器部件182、184都共享单一可选程序供应线160。同样，访问NFET和连接NFET两者的栅极都连接到公共电阻器选择线186。程序选择线188、190、192、194是可选的，以便对转换电阻部件182、184中的各个电阻器编程，实质上如同对图3A的转换电阻部件150的介绍。同样，当升高公共电阻器选择线186时，在电阻性负载线输出196处是由所述四个编程电阻器所展示的并联电阻。因而，可以单独地或共同地编程0个到4个独立的电阻器。
图3C显示了动态可选可编程电阻器200的实例，它包括单个四路可调电阻器180和两个双单元转换电阻部件202、204，其中一个202连接为单个电阻器，另一个204连接为选择并联电阻器对。电阻器部件180、202、204再次共享单一可选程序供应线160。不过在这个实例中，所述四路可调电阻器180中访问NFET和连接NFET两者的栅极都连接到电阻器选择线206；在选择并联电阻器对204中访问NFET和连接NFET两者的栅极都连接到第二条电阻器选择线208；第三条电阻器选择线210仅仅连接到单个电阻器202中访问NFET的栅极，而连接NFET的栅极不接信号，即接地。程序选择线212、214、216、218、220、222、224、226是可选的，以便对电阻部件180、202、204中的每个电阻器编程，实质上如同对图3A-B的转换电阻部件150、180的介绍。不过在这个实例中，在所述电阻性负载线输出228处，由所述四个编程电阻器所展示的并联电阻也取决于所述电阻器选择线206、208、210中哪条被升高。于是，可以用电阻器阵列或多路可调电阻器，例如150、180以及200补充典型的现有技术设计库。此后，可以选择和联合这些多路可调电阻器的任意组合，作为动态可选可编程电阻器使用。
图4显示了使用动态可选可编程电阻器200之电流源100’的另一个实例，用于电流检测且实质上与图1的电流源100相同；其中所述可调电阻器是如图3C的实例中的动态可选可编程电阻器200。于是，本实例的所述电流源100’的运行实质上与图1的电流源100相同，并且电流取决于EA电阻器状态和所述电阻器选择线206、208、210中哪条被升高。虽然在此呈现为并联电阻阵列200，但是仅仅为举例。应当理解，可以形成电阻器或串联电阻阵列的任意并联-串联组合，以满足具体应用所需。
优选情况下，优选实施例的电阻网络小巧而易于编程及重新编程EA电阻器，它们对处理变化的敏感度比传统IC电阻器小得多。通过组合可编程电阻器和提供合适的解码，可以展宽调节范围，而分辨率比先前技术精细得多。优选的小EA电阻器具有1-4kΩ范围的低电阻值(取决于薄膜厚度和Sn掺杂浓度)，以及高出3至6个数量级的高电阻值。此外，优选的小EA电阻器比常规IC电阻网络电阻器编程容易得多，并且不同于这些当代的IC电阻器，每个EA电阻器的电阻值同样易于可重新编程。此外，编程的值是非易失性的，即一旦所述电阻器置位或复位，它将保持该编程的值，即使在去除电源之后，直到重新编程。再一个优点是优选的EA电阻器几乎不受处理变化的影响，而且可以采取预防措施，以避免对处理变化的任何敏感度，例如，用平版的空单元包围阵列边缘单元可以避免不利的边缘效应偏置。不仅如此，不同于现有技术的多晶硅或扩散电阻器，优选实施例EA电阻器是在生产线的后端(BEOL)形成，因此，经历的后续特性改变处理较少，容易集成到现有半导体制造工艺之中。
虽然已经根据优选实施例介绍了本发明，但是本领域的技术人员将会理解，本发明的实践可以在所附带的权利要求书的实质和范围之内利用修改。这意味着所有此类变化和修改都属于所附带的权利要求书的范围之内。因此，实例和附图视为展示性的，而不是限制性的。
Claims (20)
1. 一种可编程集成电路电阻器，包括：
第一晶体管(156)，在其第一导电端子处连接到能够进行选择的程序供应线(160)；
第二晶体管(166)，在其第一导电端子处连接到电阻性负载线(104)；
相变电阻性元件(152)，在其一端连接到所述第一晶体管(156)的第二导电端子和所述第二晶体管(166)的第二导电端子；
程序选择线(214，216，222，226)，连接到所述第一晶体管(156)的控制端子；
电阻器选择线(206，208，210)，连接到所述第二晶体管(166)的控制端子；
第三场效应晶体管(158)，其漏极端子连接到所述能够进行选择的程序供应线(160)；
第四场效应晶体管(168)，其一个导电端子连接到所述相变电阻性元件(152)的所述一端；
第二相变电阻性元件(154)，连接到所述第三场效应晶体管(158)的源极以及所述第四场效应晶体管(168)的另一个导电端子；
第二程序选择线(212，218，220，228)，连接所述到第三场效应晶体管(158)的栅极；以及
电阻调节选择线，连接到所述第四场效应晶体管(168)的栅极，
其中，所述第一导电端子是源极和漏极中的一个，而第二导电端子是源极和漏极中的另一个。
2. 根据权利要求1的可编程集成电路电阻器，其特征在于，所述第一晶体管(156)的所述第二导电端子和所述第二晶体管(166)的所述第二导电端子连接到所述相变电阻性元件(152)的一端，所述相变电阻性元件(152)的另一端接地。
3. 根据权利要求2的可编程集成电路电阻器，其特征在于，每个所述晶体管都是场效应晶体管，每个所述控制端子都是场效应晶体管栅极。
4. 根据权利要求1的可编程集成电路电阻器，其特征在于，所述相变电阻性元件(152)是硫族化物元件。
5. 一种动态可变电阻器，包括多个根据权利要求4的可编程集成电路电阻器，所述可编程集成电路电阻器连接到对于所述可编程集成电路电阻器所公共的所述能够进行选择的程序供应线(160)和对于所述可编程集成电路电阻器所公共的所述电阻性负载线(104)。
6. 根据权利要求5的动态可变电阻器，其特征在于，所述多个可编程集成电路电阻器包括：
四个所述可编程集成电路电阻器，在所述四个可编程集成电路电阻器中的两个上，所述电阻器选择线(206)和电阻调节选择线连接到四位选择装置，在所述四个可编程集成电路电阻器中的第三个上，所述电阻器选择线(208)和所述电阻调节选择线连接到两位选择装置，在所述四个可编程集成电路电阻器中的第四个上，所述电阻调节选择线接地；
因而所述动态可变电阻器的电阻既通过转换各个相变电阻性元件(152)的相位而调节，也通过单独转换所述四位选择装置、所述两位选择装置和所述第三个上的所述电阻调节选择线而调节。
7. 一种CMOS电流源，包括根据权利要求6的动态可变电阻器，所述电流源进一步包括：
运算放大器(106)，参考电压连接到所述运算放大器的第一输入端，所述动态可变电阻器连接到所述运算放大器的第二输入端；
第一P型场效应晶体管(108)，由所述运算放大器的输出端提供栅极信号，所述第一P型场效应晶体管(108)的漏极连接到公共的所述电阻性负载线(104)；
第二P型场效应晶体管(110)，其栅极连接到漏极，再连接到所述第一P型场效应晶体管(108)的源极；以及
第三P型场效应晶体管(112)，其栅极连接到所述第二P型场效应晶体管(110)的栅极，所述第三P型场效应晶体管(112)的漏极(114)为所述电流源的输出端。
8. 一种集成电路，包括可编程电阻器的阵列，其特征在于，根据权利要求4的所述可编程集成电路电阻器是双单元转换电阻部件，所述阵列为双单元转换电阻部件的阵列。
9. 一种CMOS集成电路，包括可编程电阻性元件的阵列，每个所述可编程电阻性元件都包括：
第一场效应晶体管(156，158)，所述第一场效应晶体管(156，158)的漏极连接到能够进行选择的程序供应线(160)；
程序选择线(212，214，216，218，220，222，226，228)，连接到所述第一场效应晶体管(156，158)的栅极；
第二场效应晶体管(166，168)，所述第二场效应晶体管(166，168)的漏极连接到电阻性负载线(104)；
电阻器选择线(206，208，210)，连接到所述第二场效应晶体管(166，168)的栅极；以及
相变电阻器(152，154)，其一端连接到所述第一场效应晶体管(156，158)的源极和所述第二场效应晶体管(166，168)的源极，
其中，所述阵列中的所述可编程电阻性元件被组织为所述可编程电阻性元件的配对，每个所述配对中所述第一场效应晶体管(156，158)的漏极连接到公共的能够进行选择的程序供应线(160)，每个所述配对中一个所述第二场效应晶体管(166)的漏极连接到所述电阻性负载线(104)，每个所述配对中另一个所述第二场效应晶体管(168)的漏极连接到所述一个第二场效应晶体管(166)的源极。
10. 根据权利要求9的CMOS集成电路，其特征在于，所述相变电阻器(152)是硫族化物电阻器。
11. 根据权利要求10的CMOS集成电路，其特征在于，所述第一场效应晶体管(156，158)的所述源极和所述第二场效应晶体管(166，168)的源极连接在一起，再连接到所述作为硫族化物电阻器的相变电阻器(152，154)的一端，所述相变电阻器(152，154)的另一端接地。
12. 根据权利要求9的CMOS集成电路，其特征在于，所述配对中的若干对是双单元转换电阻部件，所述阵列是双单元转换电阻部件的阵列。
13. 根据权利要求9的CMOS集成电路，其特征在于，可编程电阻性元件的所述配对中的四个可编程电阻性元件连接到对于所述可编程电阻性元件所公共的能够进行选择的程序供应线(160)和公共的电阻性负载线(104)，所述四个可编程电阻性元件形成了动态可变电阻器。
14. 根据权利要求13的CMOS集成电路，其特征在于，在所述四个可编程电阻性元件中的两个上，四位选择装置连接到所述电阻器选择线(206)和电阻调节选择线，在所述四个可编程电阻性元件中的第三个上，两位选择装置连接到所述电阻器选择线(208)和所述电阻调节选择线，在所述四个可编程电阻性元件中第四个上，所述电阻调节选择线接地。
15. 根据权利要求14的CMOS集成电路，进一步包括：
运算放大器(106)，参考电压连接到所述运算放大器的第一输入端，所述动态可变电阻器连接到所述运算放大器的第二输入端；
第一P型场效应晶体管(108)，由所述运算放大器的输出端提供栅极信号，所述第一P型场效应晶体管(108)的漏极连接到所述公共的电阻性负载线(104)；
第二P型场效应晶体管(110)，其栅极连接到漏极，再连接到所述第一P型场效应晶体管(108)的源极；以及
第三P型场效应晶体管(112)，其栅极连接到所述第二P型场效应晶体管(110)的栅极，所述第三P型场效应晶体管(112)的漏极(114)为所述电流源的输出端；
因而所述动态可变电阻器的电阻既通过转换各个相变电阻性元件(152)的相位而调节，也通过单独转换所述四位选择装置、所述两位选择装置和所述四个中第四个上的所述电阻调节选择线而调节。
16. 一种CMOS集成电路芯片，包括电流源，所述电流源包括：
片上电可变电阻器；
运算放大器(106)，参考电压连接到所述运算放大器的第一输入端，所述片上电可变电阻器连接到所述运算放大器的第二输入端；
第一P型场效应晶体管(108)，由所述运算放大器的输出端提供栅极信号，所述第一P型场效应晶体管(108)的漏极连接到所述片上电可变电阻器；
第二P型场效应晶体管(110)，其栅极连接到漏极，再连接到所述第一P型场效应晶体管(108)的源极；以及
第三P型场效应晶体管(112)，其栅极连接到所述第二P型场效应晶体管(110)的栅极，所述第三P型场效应晶体管(112)的漏极(114)为所述电流源的输出端。
17. 根据权利要求16的CMOS集成电路芯片，所述片上电可变电阻器包括一个或多个可编程电阻器，每个所述可编程电阻器都包括：
第一N型场效应晶体管(156)，所述第一N型场效应晶体管(156)的漏极连接到能够进行选择的程序供应线(160)；
程序选择线(214，216，222，226)，连接到所述第一N型场效应晶体管(156)的栅极；
第二N型场效应晶体管(166)，所述第二N型场效应晶体管(166)的漏极连接到所述第二运算放大器输入端；
电阻器选择线(206，208，210)，连接到所述第二N型场效应晶体管(166)的栅极；以及
相变电阻器(152)，其一端连接到所述第一N型场效应晶体管(156)的源极和所述第二N型场效应晶体管(166)的源极，所述第二N型场效应晶体管(166)的漏极连接到所述第二运算放大器输入端。
18. 根据权利要求17的CMOS集成电路芯片，其特征在于，所述相变电阻器(152)是硫族化物电阻器，所述第一N型场效应晶体管(156)的所述源极和所述第二N型场效应晶体管(166)连接在一起，再连接到所述相变电阻器(152)的一端，所述相变电阻器(152)的另一端接地。
19. 根据权利要求18的CMOS集成电路芯片，其特征在于，所述片上电可变电阻器包括四对所述可编程电阻器，连接到公共的所述能够进行选择的程序供应线(160)和公共的电阻性负载线(104)，每个所述配对中另一个所述第二N型场效应晶体管(168)的漏极连接到一个所述第二N型场效应晶体管(166)的源极，在所述四个配对中的两个上，将四位选择装置连接到所述电阻器选择线(206)和电阻调节选择线，在所述四个配对中第三个上，将两位选择装置连接到所述电阻器选择线(208)和所述电阻调节选择线，在所述四个配对中第四个上，所述电阻调节选择线接地。
20. 根据权利要求19的CMOS集成电路芯片，其特征在于， 电可变电阻器的电阻既通过转换各个相变电阻器(152)的相位而调节，也通过单独转换所述四位选择装置、所述两位选择装置和所述四个配对中所述第四个配对上的所述电阻调节选择线而调节。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/996,312 US7378895B2 (en) | 2004-11-23 | 2004-11-23 | On-chip electrically alterable resistor |
| US10/996,312 | 2004-11-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1780013A CN1780013A (zh) | 2006-05-31 |
| CN100421276C true CN100421276C (zh) | 2008-09-24 |
Family
ID=36460387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005101246828A Active CN100421276C (zh) | 2004-11-23 | 2005-11-14 | 片上电可变电阻器 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US7378895B2 (zh) |
| CN (1) | CN100421276C (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7923724B2 (en) * | 2005-01-10 | 2011-04-12 | Ovonyx, Inc. | Phase change memory that switches between crystalline phases |
| US7634248B2 (en) * | 2006-08-01 | 2009-12-15 | Carnegie Mellon University | Configurable circuits using phase change switches |
| US9362492B2 (en) | 2014-08-25 | 2016-06-07 | Qualcomm Switch Corp. | Integrated phase change switch |
| US9515635B1 (en) * | 2015-07-23 | 2016-12-06 | Freescale Semiconductor, Inc. | Programmable resistive elements as variable tuning elements |
| US9400511B1 (en) | 2016-01-07 | 2016-07-26 | International Business Machines Corporation | Methods and control systems of resistance adjustment of resistors |
| CN105551700B (zh) * | 2016-01-29 | 2018-06-05 | 深圳中科维优科技有限公司 | 一种程控多通道可变电阻器及其电阻值调整和控制方法 |
| CN105551410B (zh) * | 2016-01-29 | 2018-07-24 | 深圳中科维优科技有限公司 | 全自动测定led显示屏白平衡调整电阻的装置与方法 |
| US11237585B2 (en) * | 2017-10-27 | 2022-02-01 | Marvel Asia Pte, Ltd. | Self-biased current trimmer with digital scaling input |
| US10559346B2 (en) | 2018-01-19 | 2020-02-11 | International Business Machines Corporation | Bias-controlled bit-line sensing scheme for eDRAM |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5296835A (en) * | 1992-07-01 | 1994-03-22 | Rohm Co., Ltd. | Variable resistor and neuro device using the variable resistor for weighting |
| US5650739A (en) * | 1992-12-07 | 1997-07-22 | Dallas Semiconductor Corporation | Programmable delay lines |
| US6404274B1 (en) * | 1998-04-09 | 2002-06-11 | Kabushiki Kaisha Toshiba | Internal voltage generating circuit capable of generating variable multi-level voltages |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5407851A (en) * | 1981-02-23 | 1995-04-18 | Unisys Corporation | Method of fabricating an electrically alterable resistive component on an insulating layer above a semiconductor substrate |
| JPH06324092A (ja) * | 1993-05-17 | 1994-11-25 | Rohm Co Ltd | ヒステリシス回路及びそれを備えた電源供給システム |
| US5790331A (en) * | 1995-08-11 | 1998-08-04 | Mitel Semiconductor Americas Inc. | Current control circuit and method for programmable read write preamplifier |
| JP4319362B2 (ja) * | 2001-07-12 | 2009-08-26 | 三菱電機株式会社 | 逆レベルシフト回路およびパワー用半導体装置 |
| KR100496866B1 (ko) * | 2002-12-05 | 2005-06-22 | 삼성전자주식회사 | 미프로그램된 셀들 및 과프로그램된 셀들 없이 균일한문턱 전압 분포를 갖는 플레쉬 메모리 장치 및 그프로그램 검증 방법 |
| US6897717B1 (en) * | 2004-01-20 | 2005-05-24 | Linear Technology Corporation | Methods and circuits for more accurately mirroring current over a wide range of input current |
| US7345907B2 (en) * | 2005-07-11 | 2008-03-18 | Sandisk 3D Llc | Apparatus and method for reading an array of nonvolatile memory cells including switchable resistor memory elements |
-
2004
- 2004-11-23 US US10/996,312 patent/US7378895B2/en active Active
-
2005
- 2005-11-14 CN CNB2005101246828A patent/CN100421276C/zh active Active
-
2008
- 2008-04-02 US US12/060,893 patent/US20080186085A1/en not_active Abandoned
- 2008-04-02 US US12/060,889 patent/US7675342B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5296835A (en) * | 1992-07-01 | 1994-03-22 | Rohm Co., Ltd. | Variable resistor and neuro device using the variable resistor for weighting |
| US5650739A (en) * | 1992-12-07 | 1997-07-22 | Dallas Semiconductor Corporation | Programmable delay lines |
| US6404274B1 (en) * | 1998-04-09 | 2002-06-11 | Kabushiki Kaisha Toshiba | Internal voltage generating circuit capable of generating variable multi-level voltages |
Also Published As
| Publication number | Publication date |
|---|---|
| US7675342B2 (en) | 2010-03-09 |
| CN1780013A (zh) | 2006-05-31 |
| US20080186085A1 (en) | 2008-08-07 |
| US7378895B2 (en) | 2008-05-27 |
| US20060109042A1 (en) | 2006-05-25 |
| US20080186071A1 (en) | 2008-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100421276C (zh) | 片上电可变电阻器 | |
| US7633079B2 (en) | Programmable fuse/non-volatile memory structures in BEOL regions using externally heated phase change material | |
| US8222917B2 (en) | Impedance matching and trimming apparatuses and methods using programmable resistance devices | |
| US8174877B2 (en) | Electric device comprising phase change material and heating element | |
| US7423300B2 (en) | Single-mask phase change memory element | |
| US6928022B2 (en) | Write driver circuit in phase change memory device and method for applying write current | |
| KR100655443B1 (ko) | 상변화 메모리 장치 및 그 동작 방법 | |
| US8374019B2 (en) | Phase change memory with fast write characteristics | |
| US8467236B2 (en) | Continuously variable resistor | |
| KR101051520B1 (ko) | 저 전력 소비 상 변화 메모리 및 그 형성 방법 | |
| CN101026223A (zh) | 具有热隔离结构的ⅰ型相变化存储单元 | |
| US20090014836A1 (en) | Memory Array with a Selector Connected to Multiple Resistive Cells | |
| EP3503108B1 (en) | Forming structure and method for integrated circuit memory | |
| US20130077383A1 (en) | Writing Circuit for a Resistive Memory Cell Arrangement and a Memory Cell Arrangement | |
| US7308067B2 (en) | Read bias scheme for phase change memories | |
| US20160211017A1 (en) | Heating phase change material | |
| KR100826427B1 (ko) | 상 변화 메모리 및 그 형성 방법 | |
| US20070183189A1 (en) | Memory having nanotube transistor access device | |
| US7608851B2 (en) | Switch array circuit and system using programmable via structures with phase change materials |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20171121 Address after: Grand Cayman, Cayman Islands Patentee after: GLOBALFOUNDRIES INC. Address before: American New York Patentee before: Core USA second LLC Effective date of registration: 20171121 Address after: American New York Patentee after: Core USA second LLC Address before: American New York Patentee before: International Business Machines Corp. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230801 Address after: Taiwan, Hsinchu, China Patentee after: Taiwan Semiconductor Manufacturing Co.,Ltd. Address before: Grand Cayman, Cayman Islands Patentee before: GLOBALFOUNDRIES INC. |