CN100414307C

CN100414307C - 电容值比对测量方法及其电路

Info

Publication number: CN100414307C
Application number: CNB2004100749115A
Authority: CN
Inventors: 郭淑华; 李瑞庭
Original assignee: United Microelectronics Corp
Current assignee: United Microelectronics Corp
Priority date: 2004-08-30
Filing date: 2004-08-30
Publication date: 2008-08-27
Anticipated expiration: 2024-08-30
Also published as: CN1743854A

Abstract

一种方法与电路，用于测量至少一组电容对的电容值不匹配(mismatch)程度或各自的电容值。该电路包括一第一开关、一第二开关、一第三开关，以及一P型晶体管。其中该第一开关的一端连接于一第一电容的一端，并且该第二开关的一端连接于一第二电容的一端。该第三开关的一端连接于该第一电容的另一端与该第二电容的另一端，并且该P型晶体管的一栅极连接于所有该第三开关的另一端。因此，在该第一开关、该第二开关与该第三开关皆接通时，可以测量得到该第一电容的电容值、或该第二电容的电容值，或是该第一电容与该第二电容的电容值差与该第一电容与该第二电容的电容值平均值的比值。

Description

电容值比对测量方法及其电路

技术领域

本发明有关于一种测量方法与电路，且特别是有关于一种可用于电容对的电容值比对的测量方法与电路。

背景技术

在常规半导体集成电路(integrated circuit)中，电容器为一重要的电路元件。一般而言，半导体集成电路中，电容对中的电容值的不匹配(mismatch)程度(或是电容值比值(ratio))的统计差异，对用于开关的电容器电路是相当重要的。因此，在常规半导体集成电路的制造过程中，精确地测量电容对之间的电容值不匹配程度或是电容值比值是相当重要的。

一般而言，对于由两个电容器所构成的一组电容对，常规的测量方式可以通过电容值比对(match)的方法，测量两电容器的电容值不匹配程度。图1表示常规两个电容的电容值比对测量电路。请参照图1，假设一待测电容102具有电容值C1，另一待测电容104具有一电容值C2，其中利用一具有浮栅(floating gate)的PMOS晶体管来测量电容值C1与C2的不匹配程度，此处假设电容值Cpar为PMOS晶体管本身栅极与漏极间的一寄生电容的值，之后将会证明此寄生电容值Cpar与电容值C1与C2的不匹配程度无关。请参照图1，其中电容102与104的一端连接到PMOS晶体管的一浮栅，电容102的另一端是为一电压输入端用于输入一输入电压Vin，电容104的另一端连接到一接地端(ground)。PMOS晶体管的一源极连接到一电流源I1，其漏极则是连接到接地端。

图1所示的电路的用途之一是，当电容值C2为已知时，可以借此电路测量电容值C1。经由在电容102的另一端输入至少两个输入电压Vin_lo与Vin_hi，由测量PMOS晶体管的源极的输出电压Vout_lo与Vout_hi，可以得到一斜率S。

图2表示图1所示的电路的一测量结果。如上所述，请参照图2，可以得到斜率S为：

S＝(Vout_hi-Vout_lo)/(Vin_hi-Vin_lo)

＝C1/(C1+C2) (1)

因此，当电容值C2为已知时，可以测量电容值C1。

此外，图1所示的电路的另一用途是，可以经由图2的测量结果，测量电容值C1与C2的不匹配程度。假设ΔC代表电容值C1与C2的差异，亦即ΔC＝C1-C2，C代表电容值C1与C2的平均值，亦即C＝(C1+C2)/2，则ΔC与C的一比值为：

ΔC/C＝2(C1-C2)/(C1+C2)＝4(S-1/2) (2)

因此，通过图2的方式测量斜率S，可以得到电容值C1与C2的不匹配程度ΔC/C。

另外，当图1中所示的寄生电容Cpar为不可忽略时，图1所示的电路依然可以被用于测量电容值C1与C2的不匹配程度ΔC/C。此一测量方法包括以下步骤，首先，可以先依照图1所示的方式测量得到类似图2所示的一第一斜率S1，其中S1为

S1＝C1/(C1+C2+Cpar) (3)

此处Cpar为图1中所示的寄生电容。接着，因为电容器102与104的配置方式是对称的，因此如图3所示，将电容102的另一端连接地，将电容104的另一端连接到输入电压Vin，在加以测量得到类似图2所示的一第二斜率S2，其中S2为

S2＝C2/(C1+C2+Cpar) (4)

结合方程式(3)与(4)，可以得到：

ΔC/C＝2(C1-C2)/(C1+C2)＝2(S1-S2)/(S1+S2) (5)

因此，通过类似图2的方式测量第一斜率S1与第二斜率S2，可以得到电容值C1与C2的不匹配程度ΔC/C，并且，可以发现，ΔC/C只和第一斜率S1与第二斜率S2有关，和寄生电容Cpar无关。

图4表示常规半导体集成电路中，两个对等的电容的电容值比对测量电路。请参照图4，常规方式中，对于两个电容器402a与402b，需要用到一个PMOS晶体管406与4个连接焊点(pad)404a、404b、404c与404d来进行电容值比对的测量，对于具有多组电容对的电容值比对测量，可以发现，需要相当多的PMOS晶体管与连接焊点来进行测量，而且每一组电容对就需要4个连接焊点，因此相当耗费面积。并且每一次测量都需要重新连接该多个连接焊点，因此测量过程会变的相当复杂而不可行。因此，一种可以用于多组电容对的电容值比对的测量方法是相当有需要的。

发明内容

综上所述，本发明是有关于一种可以测量至少一组电容对的电容值不匹配程度与个别的电容值的测量方法。

此外，本发明是有关于一种可以测量至少一组电容对的电容值不匹配程度与个别的电容值的测量电路。

本发明提出一种测量方法，包括以下步骤。首先，提供一第一开关，其中该第一开关的一端连接于一第一电容的一端。接着，提供一第二开关，其中该第二开关的一端连接于一第二电容的一端。接着，提供一第三开关，其中该第三开关的一端连接于该第一电容的另一端与该第二电容的另一端。接着，提供一P型晶体管，其中该P型晶体管的一栅极连接于该第三开关的另一端。因此，通过该第一开关的另一端、该第二开关的另一端，以及该P型晶体管的一源极与一漏极，在该第一开关、该第二开关与该第三开关皆接通时，可以测量得到该第一电容的电容值、或该第二电容的电容值，或是该第一电容与该第二电容的电容值差与该第一电容与该第二电容的电容值平均值的比值。

此外，本发明提出一种测量电路，包括一第一开关、一第二开关、一第三开关，以及一P型晶体管。其中该第一开关的一端连接于一第一电容的一端，并且该第二开关的一端连接于一第二电容的一端。该第三开关的一端连接于该第一电容的另一端与该第二电容的另一端，并且该P型晶体管的一栅极连接于所有该第三开关的另一端。因此，通过该第一开关的另一端、该第二开关的另一端，以及该P型晶体管的一源极与一漏极，在该第一开关、该第二开关与该第三开关皆接通时，可以测量得到该第一电容的电容值、或该第二电容的电容值，或是该第一电容与该第二电容的电容值差与该第一电容与该第二电容的电容值平均值的比值。

此外，本发明提出一种测量方法，用于至少两组或以上的电容对，其中每一该电容对各包括至少一第一电容与一第二电容。该测量方法包括以下步骤，首先，对每一该电容对分别提供一第一开关，其中每一该第一开关的一端连接于该电容对的该第一电容的一端，并且每一该第一开关的另一端连接到一第一连接焊点。接着，对每一该电容对分别提供一第二开关，其中每一该第二开关的一端连接于该电容对的该第二电容的一端，并且每一该第二开关的另一端连接到一第二连接焊点，接着，对每一该电容对分别提供一第三开关，其中每一该第三开关的一端连接于该电容对的该第一电容的另一端与该第二电容的另一端。接着，提供一P型晶体管，其中该P型晶体管的一栅极连接于每一该电容对的该多个第三开关的另一端。因此，通过该第一连接焊点、该第二连接焊点，以及该P型晶体管的一源极与一漏极，可以测量得到任一该第一电容的电容值、或任一该第二电容的电容值，或是该任一该第一电容与该任一该第二电容的电容值差与该任一该第一电容与该任一该第二电容的电容值平均值的比值。

在本发明的一实施例中，当其中的一该电容对的该第一开关、该第二开关与该第三开关皆接通时，可以测量得到该电容对中的该第一电容的电容值，或是该第二电容的电容值，或是该第一电容与该第二电容的电容值差与该第一电容与该第二电容的电容值平均值的比值。

在本发明的一实施例中，当其中的一该电容对的该第一开关与该第三开关，以及其中的另一该电容对的该第二开关与该第三开关皆接通时，可以测量得到该其中的一该电容对的该第一电容的电容值或该其中的另一该电容对的该第二电容的电容值，或是该第一电容与该第二电容的电容值差与该第一电容与该第二电容的电容值平均值的比值。

在本发明的一实施例中，上述的测量方法还包括提供一选择电路，连接到所有该多个第一开关、该多个第二开关与该多个第三开关，用以选择性地导通或关断该多个第一开关、该多个第二开关或该多个第三开关。因此，可以通过该选择电路自动实施该测量方法。在本发明的另一实施例中，该选择电路包括一移位寄存器。

此外，本发明提出一种测量电路，用于至少两组或以上的电容对，其中每一该电容对各包括至少一第一电容与一第二电容。该电路包括多个第一开关、多个第二开关、多个第三开关，以及一P型晶体管。其中每一该第一开关的一端连接于每一该电容对的该第一电容的一端，并且每一该第一开关的另一端连接到一第一连接焊点。此外，每一该第二开关的一端连接于每一该电容对的该第二电容的一端，并且每一该第二开关的另一端连接到一第二连接焊点。此外，每一该第三开关的一端连接于每一该电容对的该第一电容的另一端与该第二电容的另一端。此外，该P型晶体管的一栅极连接于每一该电容对的该多个第三开关的另一端。因此，通过该第一连接焊点、该第二连接焊点，以及该P型晶体管的一源极与一漏极，可以测量得到任一该第一电容的电容值、或任一该第二电容的电容值，或是该任一该第一电容与该任一该第二电容的电容值差与该任一该第一电容与该任一该第二电容的电容值平均值的比值。

在本发明的一实施例中，当其中的一该电容对的该第一开关、该第二开关与该第三开关皆接通时，可以测量得到该电容对中的该第一电容的电容值或该第二电容的电容值，或是该第一电容与该第二电容的电容值差与该第一电容与该第二电容的电容值平均值的比值。

在本发明的一实施例中，上述的测量电路还包括一选择电路，连接到所有该多个第一开关、该多个第二开关与该多个第三开关，用以选择性地导通或关断该多个第一开关、该多个第二开关或该多个第三开关。因此，可以通过该选择电路自动执行该测量电路。在本发明的一实施例中，该选择电路包括一移位寄存器。

综上所述，在本发明中，提出了使用第一开关、第二开关与第三开关，来选择所预测量的第一电容与第二电容，并且不会影响到测量的准确度。此外，在本发明中，只需要使用到4个连接焊点与一个P型晶体管即可，因此可以有效地节省整个电路的面积。此外，若再加上一个选择电路，例如一移位寄存器，还可以增加测量的效率。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，详细说明如下。

附图说明

图1表示常规两个电容的电容值比对测量电路。

图2表示图1所示的电路的一测量结果。

图3表示常规两个电容的电容值比对测量电路。

图4表示常规半导体集成电路中，两个电容的电容值比对测量电路。

图5为依据本发明的一实施例所表示的电容对的电容值比对测量电路。

图6为依据本发明的一实施例所表示的电容对的电容值比对测量电路。

主要元件符号说明

102、104：电容

C1、C2：电容值

Cpar：寄生电容值

Vin：输入电压

Vout：输出电压

I1：电流源

402a、402b：电容

406：晶体管

404a、404b、404c、404d：连接焊点

502a、502b、512a、512b、522a、522b：电容

504a、504b、504c、514a、514b、514c、524a、524b、524c：开关

506：P型晶体管

508a、508b、508c、508d：连接焊点

602：移位寄存器

具体实施方式

图5为依据本发明的一实施例所表示的电容对的电容值比对测量电路。请参照图5，在本发明的一实施例中，提出一种用于一组、两组或两组以上的电容对的测量电路，在图5中表示三组电容对，但是本发明并不受限于图示的电路。其中，例如第一组电容对包括一第一电容502a与一第二电容502b，第二组电容对包括一第一电容512a与一第二电容512b，第三组电容对包括一第一电容522a与一第二电容522b。应当注意，在本发明中，每一电容对中可以包括多于两个电容器。在每一电容对中，分别配置一第一开关504a、514a、524a，其中每一第一开关的一端连接于相对应的第一电容，并且每一第一开关的另一端连接到一第一连接焊点508a。此外，在每一电容对中，分别配置一第二开关504b、514b、524b，其中每一第二开关的一端连接于相对应的第二电容，并且每一第二开关的另一端连接到一第二连接焊点508b。另外，在每一电容对中，分别配置一第三开关504c、514c、524c，其中每一第三开关的一端连接于相对应第一电容与第二电容。此外，在本发明中，只需要一P型晶体管506即可，其中P型晶体管506的一栅极连接于每一第三开关504c、514c、524c，其漏极与源极则分别连接到一第三连接焊点508c与一第四连接焊点508d。

在本发明的一实施例中，对于同一电容对，例如对于第一电容502a与第二电容502b，可以先将第一开关504a、第二开关504b与第三开关504c皆接通，再进行以下的测量(请注意在本实施例的中第三开关524c皆为接通)。首先，当第二电容502b的电容值已知时，可以经由方程式(1)与图2的方法测量第一电容502a的电容值。其次，当第一电容502a的电容值已知时，可以经由方程式(1)与图2的方法测量第二电容502b的电容值。此外，亦可以测量第一电容502a的电容值与第二电容502b的电容值之间的不匹配程度ΔC/C。当电路中的寄生电容可以忽略时，第一种方式是，如图1所示将第二电容502b接地并对第一电容502a施加多个输入电压，即可由图2与前述方程式(1)与(2)求出ΔC/C。第二种方式是，如图3所示将第一电容502a接地并对第二电容502b施加多个输入电压，再经由图2与前述方程式(2)求出ΔC/C，请注意此时S＝C2/(C1+C2)。当电路中的寄生电容不可忽略时，第三种方式是，同时使用如图1所示的第一种方式与如图3所示的第二种方式，经由图2与方程式(5)，可以测量得到两电容值不匹配程度比ΔC/C。应当注意的是，这三种方法中，因为第三种方法与图5的电路的寄生电容无关，因此所测得的两电容值不匹配程度比ΔC/C是较为准确的。

请参照图5，在本发明的另一实施例中，对于不同电容对，例如对于第一电容512a与第二电容522b，可以先将第一开关514a、第三开关514c、第二开关524b与第三开关504c皆接通，再进行以下的测量(请注意在本实施例的中第三开关524c皆为接通)。首先，当第二电容522b的电容值已知时，可以经由方程式(1)与图2的方法测量第一电容512a的电容值。其次，当第一电容512a的电容值已知时，可以经由方程式(1)与图2的方法测量第二电容522b的电容值。此外，亦可以测量第一电容512a的电容值与第二电容522b的电容值之间的不匹配程度ΔC/C。当电路中的寄生电容可以忽略时，第一种方式是，如图1所示将第二电容522b接地并对第一电容512a施加多个输入电压，即可由图2与前述方程式(1)与(2)求出ΔC/C。第二种方式是，如图3所示将第一电容512a接地并对第二电容522b施加多个输入电压，再经由图2与前述方程式(2)求出ΔC/C，请注意此时S＝C2/(C1+C2)。当电路中的寄生电容不可忽略时，第三种方式是，同时使用如图1所示的第一种方式与如图3所示的第二种方式，经由图2与方程式(5)，可以测量得到两电容值不匹配程度比ΔC/C。应当注意的是，这三种方法中，因为第三种方法与图5的电路的寄生电容无关，因此所测得的两电容值不匹配程度比ΔC/C是较为准确的。

图6为依据本发明的一实施例所表示的电容对的电容值比对测量电路。在本发明的一实施例中，对于图5的电路，还可提供一移位寄存器(shiftregister)602，其中如图6所示，移位寄存器602依序连接到每一组电容对的第一开关、第二开关与第三开关。因此，移位寄存器602可用于依序选择并测量每一组电容对中的第一电容的电容值、第二电容的电容值，或是第一电容的电容值与第二电容的电容值不匹配程度比ΔC/C。在此实施例中，可以通过程式化移位寄存器602达到自动测量的效果。

应当注意，在上述本发明的任一实施例中，提供了多个第一开关、第二开关与第三开关用以选择所预测量的第一电容与第二电容。因为这些第一开关、第二开关与第三开关本身并不会累积或储存电荷，因此不会影响到上述任一测量的准确度。

因此，在本发明中，无论半导体集成电路702中具有多少组电容对，都只需要一个P型晶体管与4个连接焊点704即可用以从事上述任一测量。

综上所述，在本发明中，提出了使用第一开关、第二开关与第三开关，来选择所欲测量的第一电容与第二电容，并且不会影响到测量的准确度。此外，在本发明中，只需要使用到4个连接焊点与一个P型晶体管即可，因此可以有效地节省整个电路的面积。此外，若再加上一个选择电路，例如一移位寄存器，还可以达到自动测量的效果与提高测量的效率。

综上所述，虽然本发明已以一较佳实施例公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围的情况下，可进行各种更动与修改，因此本发明的保护范围当视所提出的权利要求限定的范围为准。

Claims

1. 一种测量方法，用于两组或以上的电容对，其中，每一该电容对各包括一第一电容与一第二电容，该测量方法包括：

对每一该电容对分别提供一第一开关，其中每一该第一开关的一端连接于该电容对的该第一电容的一端，并且每一该第一开关的另一端连接到一第一连接焊点；

对每一该电容对分别提供一第二开关，其中每一该第二开关的一端连接于该电容对的该第二电容的一端，并且每一该第二开关的另一端连接到一第二连接焊点；

对每一该电容对分别提供一第三开关，其中每一该第三开关的一端连接于该电容对的该第一电容的另一端与该第二电容的另一端；以及

提供一P型晶体管，其中，该P型晶体管的一栅极连接于每一该电容对的该第三开关的另一端；

其中，通过该第一连接焊点、该第二连接焊点，以及该P型晶体管的一源极与一漏极，可以测量得到任一该第一电容的电容值、任一该第二电容的电容值，或是该任一该第一电容与该任一该第二电容的电容值差与该任一该第一电容与该任一该第二电容的电容值平均值的比值。

2. 如权利要求1所述的测量方法，当其中的一该电容对的该第一开关、该第二开关与该第三开关皆接通时，可以测量得到该电容对中的该第一电容的电容值，或是该第二电容的电容值，或是该第一电容与该第二电容的电容值差与该第一电容与该第二电容的电容值平均值的比值。

3. 如权利要求1所述的测量方法，当其中的一该电容对的该第一开关与该第三开关，以及其中的另一该电容对的该第二开关与该第三开关皆接通时，可以测量得到该其中的一该电容对的该第一电容的电容值或该其中的另一该电容对的该第二电容的电容值，或是该第一电容与该第二电容的电容值差与该第一电容与该第二电容的电容值平均值的比值.

4. 如权利要求1所述的测量方法，还包括：

提供一选择电路，连接到所有该第一开关、该第二开关与该第三开关，用以选择性地导通或关断该第一开关、该第二开关或该第三开关。

5. 如权利要求4所述的测量方法，还包括通过该选择电路自动实施该测量方法。

6. 如权利要求4所述的测量方法，该选择电路包括一移位寄存器。

7. 一种测量电路，用于两组或以上的电容对，其中每一该电容对各包括一第一电容与一第二电容，该电路包括：

多个第一开关，多个第二开关与多个第三开关，所述第一开关、所述第二开关与所述第三开关的数量相等且等于所述电容对的组数，每一该电容对各对应一个第一开关、一个第二开关与一个第三开关，在每一该电容对中：该第一开关的一端连接于该电容对的该第一电容的一端，并且，该第一开关的另一端连接到一第一连接焊点；

该第二开关的一端连接于该电容对的该第二电容的一端，并且该第二开关的另一端连接到一第二连接焊点；

该第三开关的一端连接于该电容对的该第一电容的另一端与该第二电容的另一端；

以及

一P型晶体管，其中该P型晶体管的一栅极连接于该多个第三开关的另一端；

其中，通过该第一连接焊点、该第二连接焊点，以及该P型晶体管的一源极与一漏极，可以测量得到任一该第一电容的电容值、或任一该第二电容的电容值，或是该任一该第一电容与该任一该第二电容的电容值差与该任一该第一电容与该任一该第二电容的电容值平均值的比值。

8. 如权利要求7所述的测量电路，当其中的一该电容对的该第一开关、该第二开关与该第三开关皆接通时，可以测量得到该电容对中的该第一电容的电容值或该第二电容的电容值，或是该第一电容与该第二电容的电容值差与该第一电容与该第二电容的电容值平均值的比值。

9. 如权利要求7所述的测量电路，当其中的一该电容对的该第一开关与该第三开关，以及其中的另一该电容对的该第二开关与该第三开关皆接通时，可以测量得到该其中的一该电容对的该第一电容的电容值或该其中的另一该电容对的该第二电容的电容值，或是该第一电容与该第二电容的电容值差与该第一电容与该第二电容的电容值平均值的比值。

10. 如权利要求7所述的测量电路，还包括：

一选择电路，连接到所有该第一开关、该第二开关与该第三开关，用以选择性地导通或关断该第一开关、该第二开关或该第三开关。

11. 如权利要求10所述的测量电路，还包括通过该选择电路自动执行该测量电路。

12. 如权利要求10所述的测量电路，该选择电路包括一移位寄存器。