CN100382086C - 闲置空间尺寸测量方法 - Google Patents
闲置空间尺寸测量方法 Download PDFInfo
- Publication number
- CN100382086C CN100382086C CNB2004100810522A CN200410081052A CN100382086C CN 100382086 C CN100382086 C CN 100382086C CN B2004100810522 A CNB2004100810522 A CN B2004100810522A CN 200410081052 A CN200410081052 A CN 200410081052A CN 100382086 C CN100382086 C CN 100382086C
- Authority
- CN
- China
- Prior art keywords
- casing
- measuring method
- value
- dimensional drawing
- unused space
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Length Measuring Devices With Unspecified Measuring Means (AREA)
Abstract
一种闲置空间尺寸测量方法,是应用在一绘图软件中,该测量方法是包括:接收一三维立体图,该三维立体图至少具有一机壳图形,且该机壳内部具有至少一组件图形;接着,将该三维立体图转化成一文字文件,该文字文件用以记录有该三维立体图的所有资料;并依据该文字文件的资料,通过运算处理获取该机壳内部壳面与该组件间的距离数据;以及存储该运算结果于该文字文件。通过该方法以于电子工程师或机构工程师变更设计时,即可使布局工程师随时掌握变更结果,以使电路布局工作顺利进行。
Description
技术领域
本发明是关于一种测量方法,特别是关于一种应用在绘图软件中,测量机壳及收容在该机壳内印刷电路板上的电子元件间闲置空间的尺寸测量方法。
现有技术
随着电子科技的迅速发展,人们的生活与电子产品息息相关。对于电子产品制造业者而言,电子产品的制造过程则需对结构、印刷电路板(Printed circuit board;PCB)以及控制该电路板运行的程序进行设计,其中,印刷电路板的主要功能是提供各种电子元件的相互电气连接,达到预先设计的电路功能。随着电子产品功能的日益增多,需要更多电子元件实现电路功能,因而增加印刷电路板的面积,且也同时占用较多的机壳空间,所以,需要合理的电路布局才能在有限的空间上承载较多的电子元件。
一般而言,印刷电路板设计是由结构人员、电子工程师、布线工程师共同合作加以完成。如图1所示用以说明现有制作印刷电路板的处理流程。首先进行步骤101,由电子工程师依据电路功能完成电子线路的设计工作;接着进行步骤103,结构设计人员配合该电子工程师进行结构设计工作;然后进行步骤105,经由布线工程师进行电路布局(Layout)工作;最后进行步骤107,印刷电路厂根据该电路布局完成印刷电路板的设计。
上述的电子线路设计工作、结构设计工作以及电路布局工作是独立作业,因此,当电子工程师在印刷电路板上的设置位置上,设计电路功能所需的重要电子元件时,结构设计人员即另设计用于安装该印刷电路板以及电子元件的机壳,且另一方面,则由布线工程师放置其余电子元件,并依据电子元件位置绘制印刷电路板版图;在此处理过程中,布线工程师需要在印刷电路板摆放剩余电子元件,又需兼顾机壳内部空间的限制,故剩余电子元件的摆放空间仅限于机壳内的剩余空间。所以,布线工程师在电路布局设计时则需预先取得外壳剩余空间的高度数据。
然而,以目前机壳与电路设计而言,电子工程师和机构设计人员一般使用Pro-E软件绘制电子元件与机壳的三维立体图,布线工程师则使用布线软件在二维平面图绘制印刷电路板版图,所以,当电子工程师及结构设计人员完成三维立体图之后,需要将三维立体图转为二维平而图,但是二维平面图并无法显示图形高度的信息,必须另外标注图形的空余空间。该流程如图2所示。在步骤21,电子工程师及结构设计人员使用Pro-E软件,绘制印刷电路板上的电子元件以及用以安装该印刷电路板的机壳,并得到电子元件、机壳的三维立体图。然后进行步骤23,由人工手动获取三维立体图机壳内部空余空间的高度,其中,是在Pro-E软件绘制的三维立体图中,点击各个电子元件顶部以及机壳外壳表面,逐个确定该电子元件与机壳内壁间的空余空间的高度。在步骤25,将三维立体图及空余空间高度数据转为EMN FILE文字文件。在步骤27,布线软件将EMN FILE文字文件转为二维平面图,并提供先前手动测得的空余空间高度。
该现有流程的步骤23需人工逐个点击各个电子元件顶部才能获得空余空间的高度,如此,当电子元件数量增多,电子元件尺寸、高低差别较大时,操作人员可能因遗漏电子元件而提供错误信息,因而严重影响印刷电路板的设计工作,并耗费设计成本,且需以人工方式逐个测量各电子元件与机壳内部空余空间,因而延长了研发时间。此外,当电子工程师、机构设计人员对原有设计进行变动,因布线工程师的设计是根据两者提供的二维平面图,故需重新提供变动后的空余空间高度的EMN FILE文字文件,如此,使得设计过程变得繁琐,且延长研发时间。
显然,现有测量空余空间高度的方法已不能适应当今业界迅速发展的需求,急需一种能够快速测量空余空间高度的方法,且该方法能提供准确的高度信息,便于更改设计图后能够快速提供空余空间高度,进而缩短研发过程的时间,加快研发速度,避免人为失误损耗设计成本。
发明内容
为克服上述现有技术的缺点,本发明的主要目的在于提供一种闲置空间尺寸测量方法,提供电路布局所需电子电路或结构设计的变更结果。
本发明的再一目的是提供一种闲置空间尺寸测量方法,不会因复更改电子线路及结构设计图而影响后续电路布局的设计,能够有效缩短研发过程的时间,并可加快研发速度。
为达成上揭及其它目的,本发明一种闲置空间尺寸测量方法,其是应用一绘图软件,该测量方法是包括下列步骤:(1)接收一三维立体图,该三维立体图至少具有一机壳图形,且该机壳内部具有至少一元件图形;(2)将该三维立体图转化成一文字文件,该文字文件记录有该三维立体图的所有资料;(3)依据该文字文件的资料,通过运算处理获取该机壳内部壳面与该元件间的距离数据;以及(4)在该文字文件存储该运算结果。
本发明的闲置空间尺寸测量方法,能够提供电路布局所需电子电路或结构设计的变更结果,通过该方法在电子工程师或机构工程师变更设计时,即可使布局工程师随时掌握变更结果,使电路布局工作顺利进行。
附图说明
图1是现有制造印刷电路板的前置处理程序的流程图;
图2是现有获取电子产品机壳内部与电子元件间空余空间高度的流程图;
图3是本发明的闲置空间尺寸测量方法的流程图;以及
图4是用以说明图3的步骤35的详细流程图。
具体实施方式
实施例
请参阅图3,图3显示本发明的闲置空间尺寸测量方法的主要流程图。本发明的闲置空间尺寸测量方法可应用在例如Pro-E软件的绘图软件中,在电子产品研发阶段时,即便电子工程师或结构工程师变更设计,也能使布局工程师随时掌握变更设计的资料,使后续电路布局工作顺利进行。
在步骤31,研发人员使用绘图软件绘制一三维立体图。在本实施例中,研发人员包括电子工程师、结构设计人员。电子工程师依照电子产品的功能需求,设计电路板上的电子元件,并通过该绘图软件绘制出电子元件在印刷电路板上分布位置的三维立体图;结构设计人员设计能够安装该承载电子元件的印刷电路板的机壳。由于电子工程师设计的电子元件分布图,仅是实现电路功能的重要组件,布线工程师必须将剩余的电子元件安置在印刷电路板上,但由于印刷电路板尺寸的限制,只有将机壳内部与印刷电路板上电子元件之间的空余空间作为安置其它电子元件的空间。
在步骤33,将电子工程师、结构设计人员绘制的元件、机壳图形文件转为一文字文件。该文字文件包括步骤31研发人员完成的三维立体图形的尺寸、位置信息,均以文字的形式保存,通过该文字文件即可取得先前设计的三维立体图形的所有资料。在本实施例中该文字文件例如是EMN FILE。
在步骤35,该绘图软件获取该文字文件所代表的三维立体图形资料,根据文字文件运算供结构设计人员设计的机壳内部安置电子工程师设计的印刷电路板及电子元件后所剩余的空余空间。该绘图软件是利用该文字文件提供的三维立体图形资料,借由机壳内部与电子元件间的距离差,获得该机壳内部空余空间的信息。
在步骤37,将运算结果储存为文字文件。该文字文件综合考虑电子元件安装在印刷电路板且将该印刷电路板放置在机壳内部所产生的空余空间的具体信息,进而布线软件可根据该文字文件所提供的资料,显示出该空余空间的二维平面图,同时在该二维平面图上显示出该空余空间的高度,故布线软件可通过该记录有空余空间三维信息的文字文件,显示能够提供包括高度、长度及宽度信息的图形。
图4是一运行流程图,详细说明上述步骤35获取空余空间信息的详细流程。
在步骤401,该绘图软件根据该文字文件获取一起始坐标,作为机壳内部用以安置一印刷电路板(未标出)上的电子元件的参考点,本实施例是采用印刷电路板作为机壳内部电子元件的承载件,故该起始坐标是指印刷电路板的坐标位置(Xm,Ym)。
在步骤403,该绘图软件根据该文字文件获取一电子元件的坐标位置(Xc,Yc)及电子元件高度Hc,用以计算该电子元件与机壳间的距离。
在步骤405,该绘图软件设定一变量i并使该变量i=1,也就是设定长度例如为1mm的单位长度,该长度用以作为逐渐增加该电子元件的高度,可以根据实际需要设定该变量i的数值。
在步骤407,该绘图软件设定一变量Y,且设定该变量Y=坐标Ym+电子元件高度Hc+变量i,也就是,该变量Y即由印刷电路板的表面坐标Ym加上组件高度Hc,且叠加单位长度(变量i),以逐渐增加预设的机壳高度。
在步骤409,该绘图软件判断坐标位置(Xm,Y)是否接触到机壳内部壳面。此判断是通过与该文字文件的机壳内部高度、坐标信息的对比,确定该预设的变量是否超过机构设计人员设计的机壳高度。若未超过,则执行步骤411,即使变量i=变量i+1,继续叠加单位长度,以增加变量Y的数值;反之,若超过,则执行步骤413。
在步骤413,该绘图软件设定变量Y=变量Y-1。此步骤乃因变量Y超过结构设计人员所设计的机壳高度,也就是,表示该电子元件加上印刷电路板的总高度已超过结构设计人员所设计的机壳高度,故需减少该变量Y,确保位于该印刷电路板上的电子元件确实可收容在该机壳内。
在步骤415,该绘图软件设定一变量Yd,且设定变量Yd=变量Y-电子元件高度Hc,也就是,设定该变量Yd是该电子元件顶面与该顶面相对应的机壳内壁的距离,故该变量Yd等于机壳内部高度减去电子元件高度Hc。
在步骤417,该绘图软件计算该电子元件的面积。三维立体图转为二维平面图需要提供该电子元件的平面图形,即电子元件的面积。从该文字文件中获取该电子元件的长、宽尺寸,通过简单计算,即可获得平面面积。部分上下面积不同的电子元件图形,也可通过计算上下表面的面积,且该绘图软件可使用虚线在二维平面图中清晰显示该电子元件的上下表面的不同。
在步骤419,该绘图软件继续计算下一个电子元件,也就是返回上述步骤403,直至对该印刷电路板上所有的电子元件均取得其与机壳内壁间的距离。
通过上述步骤,可求得设在该印刷电路板上的所有电子元件与机壳内壁间的距离,并通过计算电子元件面积以提供二维平面图,从而在文字文件中包括对应先前设计的三维立体图的二维平面图,且该二维平面图可显示该三维立体图中的闲置空间高度。
本发明的闲置空间尺寸测量方法,应用在绘图软件中,是直接将三维绘图软件绘制的图形文件转为文字文件,通过程序从文字文件获得信息,并计算出电子产品三维立体图的机壳内部收置的印刷电路板上各电子元件与机壳内壁的距离。现有获取该机壳内部收置的印刷电路板上各电子元件与机壳内壁的距离,需要人工手动逐个点击三维立体图中各个电子元件表面与机壳内壁方可得到。显然,借由本发明的闲置空间尺寸测量方法确实在测量速度及准确率上要优于以往人工测绘的方法。且由于本发明的闲置空间尺寸测量方法可快速提供空余空间的数据及二维平面图,使得研发人员修改设计图后也能快速得到改变后的空余空间数据、二维平面图,极大地加快研发的速度,方便研发过程的修改,有助于提高印刷电路板的品质。
Claims (6)
1.一种闲置空间尺寸测量方法,应用一绘图软件,其特征在于,该测量方法包括以下步骤:
(1)接收一三维立体图,该三维立体图至少具有一机壳图形,且该机壳内部具有至少一元件图形;
(2)将该三维立体图转化成一可为该绘图软件可识别之格式的文字文件,该文字文件至少记录有该三维立体图中该机壳图形以及该元件图形的尺寸及位置信息;
(3)依据该文字文件的资料,通过运算处理获取该机壳内部壳面与该元件间的距离数据;所述运算处理包括以下步骤:
(3-1)从该文字文件获取该三维立体图中起始点m的二维坐标位置(Xm,Ym);
(3-2)获取该三维立体图中该机壳内部的一元件c图形的二维坐标位置(Xc,Yc)及其高度Hc,且预设一第一变量值i及一第二变量值Y;
(3-3)设定该第二变量值Y为坐标Ym加上元件高度Hc以及加上该第一变量值i;
(3-4)判断坐标位置(Xm,Y)是否接触机壳内部壳面,若超过则进至步骤(3-5),若否则使该第一变量值i累加一固定数,并返回上述步骤(3-3);
(3-5)使该第二变量值Y减去该固定数;
(3-6)设定一第三变量值Yd,且设定该第三变量值Yd为第二变量值Y减去元件高度Hc,以将求得的第三变量值Yd设定为该元件与机壳内壁的距离;以及
(3-7)返回上述步骤(3-1),继续测量下一个元件与机壳内壁的距离;
(4)将该运算结果存储于该文字文件中。
2.如权利要求1所述的闲置空间尺寸测量方法,其特征在于,该三维立体图是采用Pro-E软件绘制而成的。
3.如权利要求1所述的闲置空间尺寸测量方法,其特征在于,该文字文件是经Pro-E软件所建立的文件。
4.如权利要求1所述的闲置空间尺寸测量方法,其特征在于,该起始坐标位置是指位于机壳内的印刷电路板的坐标位置。
5.如权利要求4所述的闲置空间尺寸测量方法,其特征在于,该印刷电路板设有至少一元件。
6.如权利要求1所述的闲置空间尺寸测量方法,其特征在于,该元件与机壳内壁的距离是指元件顶面相对于该机壳内壁的壁面的距离。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100810522A CN100382086C (zh) | 2004-09-30 | 2004-09-30 | 闲置空间尺寸测量方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100810522A CN100382086C (zh) | 2004-09-30 | 2004-09-30 | 闲置空间尺寸测量方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1755698A CN1755698A (zh) | 2006-04-05 |
CN100382086C true CN100382086C (zh) | 2008-04-16 |
Family
ID=36688915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100810522A Expired - Fee Related CN100382086C (zh) | 2004-09-30 | 2004-09-30 | 闲置空间尺寸测量方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100382086C (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1351816A (zh) * | 1999-03-15 | 2002-05-29 | 依索拉层压系统公司 | 用于制造印制电路板的补偿模型和配准仿真器装置及方法 |
CN1383083A (zh) * | 2001-02-20 | 2002-12-04 | 佳能株式会社 | 信息处理设备和方法 |
US20030061590A1 (en) * | 2001-09-26 | 2003-03-27 | Boggs David W. | System and method for printed circuit board conductor channeling |
US6597020B1 (en) * | 1999-08-27 | 2003-07-22 | Stmicroelectronics S.A. | Process for packaging a chip with sensors and semiconductor package containing such a chip |
CN1481535A (zh) * | 2000-11-10 | 2004-03-10 | 惠亚集团公司 | 监控和改进多层pcb制造的尺寸稳定性和配准精度的系统和方法 |
-
2004
- 2004-09-30 CN CNB2004100810522A patent/CN100382086C/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1351816A (zh) * | 1999-03-15 | 2002-05-29 | 依索拉层压系统公司 | 用于制造印制电路板的补偿模型和配准仿真器装置及方法 |
US6597020B1 (en) * | 1999-08-27 | 2003-07-22 | Stmicroelectronics S.A. | Process for packaging a chip with sensors and semiconductor package containing such a chip |
CN1481535A (zh) * | 2000-11-10 | 2004-03-10 | 惠亚集团公司 | 监控和改进多层pcb制造的尺寸稳定性和配准精度的系统和方法 |
CN1383083A (zh) * | 2001-02-20 | 2002-12-04 | 佳能株式会社 | 信息处理设备和方法 |
US20030061590A1 (en) * | 2001-09-26 | 2003-03-27 | Boggs David W. | System and method for printed circuit board conductor channeling |
Also Published As
Publication number | Publication date |
---|---|
CN1755698A (zh) | 2006-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7467077B2 (en) | Mesh model creating method, simulation apparatus and computer-readable storage medium | |
KR101139080B1 (ko) | 프린트 기판 시험 지원 장치, 프린트 기판 시험 지원 방법 및 프린트 기판 시험 지원 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체 | |
WO2004006181A3 (en) | System for generating three-dimensional electronic models of objects | |
CN101154244A (zh) | 创建高度受限区域信息的方法、设备和制造三维结构的方法 | |
KR20100004962A (ko) | 해석 장치, 해석 방법 및 해석 프로그램 | |
CN101154246B (zh) | 高度限制计算装置和方法,以及制造三维结构的方法 | |
CN115686394A (zh) | 打印校正方法、装置、设备及存储介质 | |
CN100382086C (zh) | 闲置空间尺寸测量方法 | |
KR100909007B1 (ko) | 화상 처리 방법, 화상 처리 장치, 묘화 시스템, 및프로그램 | |
CN104063144A (zh) | 图表显示控制装置、图表显示控制方法 | |
TWI302253B (zh) | ||
CN111475970A (zh) | 一种结构模型派生系统及方法 | |
CN113419485B (zh) | 定位打孔方法、设备、存储介质及装置 | |
CN101770527A (zh) | 修改电路组件数据的方法 | |
JP4372296B2 (ja) | プリント基板の3次元形状データ作成システム | |
CN203643817U (zh) | 基于三轴定位的汽车仪表程序写入设备 | |
CN103617035A (zh) | 基于智能手机的视距测量处理方法 | |
CN116117810B (zh) | 一种不同机器人之间数据转换后二次校准的方法及装置 | |
JP2002366585A (ja) | プリント基板基礎情報作成装置 | |
CN116186808A (zh) | 元器件的建模方法、装置、存储介质及计算机设备 | |
JP3773985B2 (ja) | 実装データ作成方法 | |
JPH067401Y2 (ja) | チップマウンタ用データ作成装置 | |
JP2002149869A (ja) | 車庫証明申請書の作成方法および作成支援システム | |
EP0394880A2 (en) | Handy-size electronic rule with built-in calculator | |
CN117109459A (zh) | 基于虚拟测量刻度尺的距离测量方法、装置、设备及介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080416 Termination date: 20100930 |