CN100363972C - 信息处理设备、半导体器件以及视频流数据显示控制方法 - Google Patents

信息处理设备、半导体器件以及视频流数据显示控制方法 Download PDF

Info

Publication number
CN100363972C
CN100363972C CNB2004100579580A CN200410057958A CN100363972C CN 100363972 C CN100363972 C CN 100363972C CN B2004100579580 A CNB2004100579580 A CN B2004100579580A CN 200410057958 A CN200410057958 A CN 200410057958A CN 100363972 C CN100363972 C CN 100363972C
Authority
CN
China
Prior art keywords
data
video
circuit
video stream
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100579580A
Other languages
English (en)
Other versions
CN1591550A (zh
Inventor
岩城力
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1591550A publication Critical patent/CN1591550A/zh
Application granted granted Critical
Publication of CN100363972C publication Critical patent/CN100363972C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G06T15/005—General purpose rendering architectures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

一种信息处理设备包括能够处理视频流数据的显示控制电路(2A)，以及在显示控制电路中提供的对视频流数据执行像素级处理的电路。

Description

信息处理设备、半导体器件以及视频流数据显示控制方法
技术领域
本发明涉及一种信息处理设备，它包含能够处理视频流数据的显示控制电路和显示存储器，一种用于显示控制的半导体器件，以及一种视频流数据显示控制方法。
背景技术
近年来，已经开发和提供了各种具有活动图像显示功能的个人计算机。为了改进显示于例如液晶显示器(LCD)的显示设备上的活动图像的质量而提出了各种技术，用于处理活动图像的计算机系统。
例如，日本专利申请公开No.2003-143556公开了下面的技术，以减少活动图像中的扫描线噪声或模糊。根据该技术，利用两个帧存储器和三个行存储器，按照相对隔行扫描格式视频信号输入相同的定时读取等价于连续的三个场的数据。接着利用同样的场间数据作运动检测，然后利用检测结果执行从隔行扫描到非隔行扫描的变换和过载处理。
日本专利申请公开No.10-97227公开了下面的技术，以实现具有高响应的活动图像显示。根据该技术，基于用于从活动图像中区分出静止图像的电路的输出，表面电极驱动放大器将一个电压施加在表面电极上。在活动图像的情况下，该放大器将一个低于静止图像情况下的电压施加在表面电极上。
美国专利No.6,414,664公开了以下技术，以获得高质量和高对比度的图像。根据该技术，准备了示出关于LCD的对比度设定的几个查找表，且选择用户选择的一个查找表。
通过DVD再现且通过电视机接收的视频流数据被显示，并输出至液晶显示器。在这种情况下，如果视频流数据被原样地输出而不经过处理，会出现以下问题。更具体地，液晶的响应速度引起彩色再现损失；结果，显示的图像质量降低。对于显示图像进行面(帧、行、块等)上的图像质量改进。通过这样做，与视频流数据原样地输出而不经过处理的情况相比，显示质量略微改进。然而，很难期待令人满意的精细彩色再现。
根据用于处理活动图像的计算机系统的改进活动图像质量的技术，以低成本的简单结构实现精细且令人满意的图像质量的改进的方法是不存在的。
因此，需要以低成本的简单结构容易地实现精细且令人满意的图像质量的改进。
发明内容
根据本发明的一个方面，提供了一种信息处理设备，它包含能够处理视频流数据的显示控制电路、以及在显示控制电路中提供的对于视频流数据执行像素级处理的电路。
根据本发明的另外一个方面，提供了一种用于显示控制的半导体装置，它包含：一个图形数据处理电路，该电路输入三维图形数据并基于输入数据产生显示数据；一个视频流数据处理电路，它输入视频流数据并基于输入数据产生显示数据；一个在图形数据处理电路中提供的可编程像素浓淡处理器，它令输入图形数据经过三维浓淡处理；以及一个电路，它在视频流数据处理电路中利用图形数据处理电路中提供的可编程像素浓淡处理器对输入视频流数据执行像素级处理。
根据本发明的另外一个方面，提供了一种视频流数据显示控制方法，它包含：输入YUY格式的视频流数据；对输入视频流数据执行像素级处理；以及产生并输出对应于经过像素级处理的视频流数据的RGB彩色显示数据。
附图简述
并入说明书中并组成说明书的一部分的附图示出了本发明的实施例，并连同上面给出的概述和下面给出的实施例的详细描述，用于说明本发明的原理。
图1是一个方框图，它说明了根据本发明的一个实施例的信息处理设备的基本结构。
图2是一个方框图，它说明了根据本发明的该实施例的考虑了信息处理设备的成本的基本结构。
图3是一个方框图，它示出了根据本发明的该实施例的该信息处理设备的结构。
图4是一个方框图，它示出了根据本发明的该实施例的包含在该信息处理设备中的图形处理单元的结构。
图5是一个方框图，它示出了根据本发明的该实施例的包含在该信息处理设备中的该图形处理单元的另一种结构。
图6是一个流程图，它说明了根据本发明的该实施例的信息处理设备的处理过程。
具体实施方式
下面将参照附图描述本发明的实施例。
该实施例的一种信息处理设备具有下面给出的基本结构。该信息处理设备具有称为图形控制器、VGA控制器和图形处理单元(GPU)的显示控制电路。在该显示控制电路中，将像素级效果电路插入到视频流数据路径中，该路径输入YUV格式的视频流数据，并将其输出为RGB显示数据。该像素级效果电路由可编程像素浓淡处理器实现，它利用应用程序接口(API)执行按像素(par-pixel)浓淡处理。
根据本实施例，该显示控制电路具有如下结构，以实现考虑成本的简单结构。插入至三维(3D)图形数据路径中的可编程像素浓淡处理器被用作插入至视频流数据路径中的像素级效果电路。
图1示出了根据本发明的信息处理设备的基本结构。该信息处理设备包括显示数据处理电路1，显示控制电路2A，LCD3和视频RAM(VRAM)4。
显示数据处理电路1包括一个CPU、驻留在主存储器中的操作系统等。该显示数据处理电路1实现通过DVD再现和视频端口输入的YUV格式的视频流数据输入/输出处理，以及图形数据输入/输出处理。利用显示控制芯片构成显示控制电路2A，称为图形控制器、VGA控制器和GPU。该显示控制电路2A包括图形数据处理电路(路径)5A和视频流数据处理电路(路径)6A。
视频流数据路径6A具有像素级效果电路(PPE)7，它给视频流数据赋予按像素的效果。
通过具有按像素浓淡处理功能的可编程像素浓淡处理器实现像素级效果电路(PPE)7。
当从显示数据处理电路1接收YUV格式视频流数据时，显示控制电路2A将视频流数据提供至视频流数据路径6A上。
接着，将视频流数据提供给视频流数据路径6A上的像素级效果电路(PPE)7。
像素级效果电路(PPE)7给输入视频流数据赋予按像素的效果，以防止LCD3特有的显示响应速度造成的图像质量降低。由像素级效果电路(PPE)7赋予效果的视频流数据(已经改进图像质量)还要在视频流数据路径6A上经过预定的处理。之后，视频流数据作为RGB彩色显示数据输出至LCD3，并且作为活动图像显示在LCD3上。
图2示出了考虑了实现图1所示设备的成本的简单结构。根据该结构，信息处理设备包含显示数据处理电路1，显示控制电路2B，LCD3和视频RAM(VRAM)4。像图1所示的基本结构一样，该显示数据处理电路1包含一个CPU、OS。该显示数据处理电路1实现通过DVD再现和视频端口输入的YUV格式视频流数据输入/输出处理和图形数据输入/输出处理。像图1所示的基本结构一样，利用显示控制芯片构成显示控制电路2B。该显示控制电路2B包括图形数据处理电路(路径)5B和视频流数据处理电路(路径)6B。
图形数据路径5B具有浓淡处理电路(即可编程像素浓淡处理器)8，它对于3D图形数据执行按像素浓淡处理。
利用在图形数据路径5B上提供的可编程像素浓淡处理器8，视频流数据路径6B被配置像素浓淡处理器电路(路径)9。该像素浓淡处理器电路(路径)9实现了一个像素级效果电路(PPE)7，它给输入视频流数据路径6B的视频流数据赋予按像素的效果。
当从显示数据处理电路1接收YUV格式的视频流数据时，显示控制电路2B将视频流数据提供至视频流数据路径6B上。
在视频流数据路径6B上，视频流数据通过用作像素浓淡处理器电路的路径9，输入至在图形数据路径5B上提供的可编程像素浓淡处理器8，以将按像素的效果赋予视频流数据。之后，该视频流数据还要在视频流数据路径6B上经过预定的处理，并且作为RGB彩色显示数据输出至LCD3。
在上述方式中，在视频流数据路径6B上，利用在图形数据路径5B上提供的可编程像素浓淡处理器8给输入视频流数据赋予按像素的效果。因此，输入视频流数据作为活动图像在LCD3上被显示并输出。
提供了上述的结构，因此有效利用在图形数据路径5B上提供的用于浓淡处理的可编程像素浓淡处理器，该结构可以给视频流数据赋予按像素的效果。
图3和图4示出了一种用于实现图2所示结构的计算机系统的结构。图3示出了一种个人计算机的结构，本发明应用于该计算机。图4示出了图3所示的一种图形处理单元(GPU)的结构。
图3所示的个人计算机包括CPU11、系统控制集线器12、存储器(主存储器)13、GPU 14、VRAM(视频RAM)141和显示设备142。该个人计算机还包含一个I/O集线器15、BIOS-ROM 16、硬盘驱动器(HDD)17、光盘驱动器(ODD)18、键盘/嵌入式控制器(EC/KBC)19、键盘20和声音控制器21。图2所示的组成部分中，显示数据处理电路1由驻留在CPU11中的OS和驻留在主存储器13中的OS来实现。显示控制电路2B等效于GPU14，且LCD3等效于显示设备142。视频RAM(VRAM)4等效于VRAM(视频RAM)141。
CPU11用于控制计算机的操作，并且根据从硬盘驱动器17载入主存储器13的OS、应用和实用程序执行各种处理。在本实施例中，根据基于CPU11的OS的控制，实现图1和图2所示的显示数据处理电路1。 CPU11执行用于显示数据的输入/输出控制处理，显示数据即2D图形数据、静止图像数据、3D图形数据和视频流数据。例如，当从光盘驱动器18和硬盘驱动器(HDD)17中接收再现视频流数据时，CPU11通过AGP总线30将视频流数据传输至GPU14。此外，CPU11通过AGP总线30将从电视调谐器(未示出)和通信装置输入的视频流数据传输至GPU14。
GPU14是一个包含微处理器的集成器件。GPU14根据由CPU11执行的OS控制，控制例如LCD的显示设备142的显示驱动器。此外，GPU14通过例如CRT终端、DVI终端和电视终端(这些都未示出)的各种外部显示连接接口，控制外部显示设备的显示驱动器。GPU14配置有一个具有像素级效果功能的视频流数据处理电路(路径)，作为本发明的组成部分。后面将参照图4描述GPU14的结构和各组成部分。
键盘/嵌入式控制器(EC/KBC)19是一个集成器件，它包含具有例如系统功率管理的功能和键盘控制器的微处理器。在这种情况下，利用键盘20和定位设备(未示出)执行输入处理。
如图4所示，GPU14包含图形数据处理电路200和视频流数据处理电路300。图形数据处理电路200输入RGB或YUV格式的3D图形数据，并输出3D(包括2D)RGB显示数据。视频流数据处理电路300输入YUV格式的视频流数据和RGB活动图像显示数据。GPU14还包含一个静止图像数据处理电路(未示出)。图形数据处理电路200等效于图2中所示的图形数据路径5B。视频流数据处理电路300等效于图2中所示的视频流数据路径6B。此外，GPU14包含一个显示数据输出控制电路70。该显示数据输出控制电路70将前述电路(路径)的输出进行合成，或排它地控制它们，并且向例如LCD的显示设备142发送显示输出RGB数据。
图形数据处理电路200具有顶点浓淡处理器201、可编程像素浓淡处理器202、润色器203和YUV-RGB转换器电路204。
顶点浓淡处理器201对于输入至图形数据处理电路200的3D图形数据，执行关于面(帧/线路/块)的浓淡处理。通过利用(计算按像素的效果的)按像素浓淡处理功能，可编程像素浓淡处理器202提供可编程像素级效果。因此，可编程像素浓淡处理器202给经过了顶点浓淡处理器201的浓淡处理的3D图形数据赋予像素级效果。润色器203基于3D和2D图形数据，产生CG视频中的最终图像。YUV-RGB转换器电路204对于YUV格式的图形数据，进行YUV-RGB转换。
视频流数据处理电路300具有一个输入/输出电路310，用于使用可编程像素浓淡处理器202。该输入/输出电路310利用在图形数据处理电路200中提供的可编程像素浓淡处理器202，实现视频流数据处理电路300中的像素级效果电路(PPE)301。视频流数据处理电路300还具有一个YUV-RGB转换器电路302和缩放器303。YUV-RGB转换器电路302将YUV格式的视频流数据转换为RGB数据。缩放器303对于RGB显示数据改变显示器屏幕尺寸。
下面将参照图6中所示的流程图，描述由图4中所示的GPU14进行的视频流数据处理操作。
在GPU14中，通过AGP总线30和视频端口输入的YUV格式视频流数据被提供给视频流数据处理电路300。
在视频流数据处理电路300中，输入/输出电路310利用在图形数据处理电路200中提供的可编程像素浓淡处理器202，在视频流数据处理电路300上实现像素级效果电路(PPE)301。当接收YUV格式的视频流数据时(图6中的步骤S1)，视频流数据处理电路300给输入数据赋予按像素的效果(步骤S2)。在这种情况下，视频流数据处理电路300利用实现于视频流数据处理电路300中的提供像素级效果的电路(PPE)301来赋予按像素的效果。用以下方式为视频流数据的每一个处理目标像素赋予按像素的效果。通过利用依照周围n×m个像素的颜色、亮度以及设定值的预定函数对每像素计算效果(n和m是依赖处理目标像素的周围条件的变量)，赋予按像素的效果。
YUV-RGB转换器电路302将像素级效果电路(PPE)301赋予以效果的视频流数据转换为RGB数据(步骤S3)。此外，这样转换后的RGB数据经过缩放器303对其缩放(步骤S4)，之后由显示数据输出控制电路70发送至显示设备142作为LCD显示数据(步骤S5)。对于所有输入视频流数据执行用于赋予按像素的效果的处理(步骤S6)。这样，赋予以按像素的效果的视频流数据作为RGB显示数据被发送至包含LCD的显示设备142。
如上所述，视频流数据处理电路300利用图形数据处理电路200中提供的可编程像素浓淡处理器202，给输入视频流数据赋予按像素的效果，并且作为RGB数据将其输出。通过这样做，可能以低成本的简单结构，对显示在包含LCD的显示设备142上的视频流数据提供精细的图像质量。
图5示出了根据本发明的该实施例的GPU14的另一种结构。GPU14的该结构基于图1所示的基本结构。在这种情况下，像素级效果电路(PPE)被设定为不使用图形数据处理电路400中包含的组件。更具体地，视频流数据处理电路500配置有可编程像素浓淡处理器502，且像素级效果电路(PPE)被设定为使用可编程像素浓淡处理器502。图5所示的视频流数据处理电路500具有一种结构，其中可编程像素浓淡处理器502被插入YUV-RGB转换器电路501和缩放器503之间。可编程像素浓淡处理器502给由YUV-RGB转换器电路501转换为RGB数据的视频流数据赋予按像素的效果。
在上述结构下，可以对显示在包含LCD的显示设备142上的视频流数据提供精细图像质量。此外，用于显示在包含LCD的显示设备142上的活动图像的最优像素级效果仅仅赋予了视频流数据。因此，对于静止图像、活动图像、2D和3D图形数据产生了具有最优图像质量的显示数据。
前面的实施例中所述的结构和各组成部分仅仅是一个例子。在这种情况下，依赖图形控制器、VGA控制器和GPU的各种不同显示控制芯片内置的功能电路，实现各种不同的结构。
根据本发明，在处理活动图像的计算机系统中，可能以低成本的简单结构容易地实现精细图像质量。
对于本领域中的技术人员，很容易想到其它优势和修改。因此，本发明在其更宽的方面并不限制于在此示出并描述的具体细节和具有代表性的实施例。从而，可以做出各种修改而不偏离由所附权利要求书和等价物所定义的总体发明概念的实质或范围。

Claims (7)

1.一种信息处理设备，包括：
图形数据处理电路，用于输入图形数据并基于所输入的数据产生显示数据，该图形数据处理电路包含可编程像素浓淡处理器，该可编程像素浓淡处理器具有对所输入的数据执行按像素浓淡处理以赋予按像素效果的按像素浓淡处理功能；以及
视频流数据处理电路，用于输入YUV视频流数据并基于所输入的数据产生显示数据，该视频流数据处理电路包含：
输入/输出电路，用于使用所述可编程像素浓淡处理器来实现该视频流数据处理电路中的像素级效果电路，以对所输入的YUV视频流数据赋予按像素效果；
YUV-RGB转换器电路，用于将已被赋予按像素效果的所述YUV视频流数据转换为RGB数据；
缩放器，用于使所述RGB数据经受缩放；以及
显示数据输出控制电路，用于将已经受缩放的所述RGB数据输出作为显示数据。
2.根据权利要求1的信息处理设备，其中，通过利用依照周围像素的颜色、亮度以及设定值的预定函数对每像素计算效果来赋予所述按像素效果。
3.根据权利要求1的信息处理设备，其中，所述显示数据输出控制电路对所述图形数据处理电路和视频流数据处理电路的输出进行合成或对这些输出进行排它地控制，以向显示设备发送显示数据。
4.根据权利要求1的信息处理设备，其中，该信息处理设备是图形处理单元。
5.一种视频流数据显示控制方法，该方法应用于信息处理设备，该信息处理设备包含：图形数据处理电路，用于输入图形数据并基于所输入的数据产生显示数据，该图形数据处理电路包含可编程像素浓淡处理器，该可编程像素浓淡处理器具有对所输入的数据执行按像素浓淡处理以赋予按像素效果的按像素浓淡处理功能；以及视频流数据处理电路，用于输入YUV视频流数据并基于所输入的数据产生显示数据，所述方法包括：
所述视频流数据处理电路使用所述可编程像素浓淡处理器以对所输入的YUV视频流数据赋予按像素效果；
将已被赋予按像素效果的所述YUV视频流数据转换为RGB数据；
使所述RGB数据经受缩放；以及
将已经受缩放的所述RGB数据输出作为显示数据。
6.根据权利要求5的方法，其中，通过利用依照周围像素的颜色、亮度以及设定值的预定函数对每像素计算效果来赋予所述按像素效果。
7.根据权利要求5的方法，还包括：对所述图形数据处理电路和视频流数据处理电路的输出进行合成或对这些输出进行排它地控制，以向显示设备发送显示数据。
CNB2004100579580A 2003-08-28 2004-08-27 信息处理设备、半导体器件以及视频流数据显示控制方法 Expired - Fee Related CN100363972C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP304778/2003 2003-08-28
JP2003304778A JP2005077501A (ja) 2003-08-28 2003-08-28 情報処理装置、表示制御用半導体装置およびビデオストリームデータの表示制御方法

Publications (2)

Publication Number Publication Date
CN1591550A CN1591550A (zh) 2005-03-09
CN100363972C true CN100363972C (zh) 2008-01-23

Family

ID=34101223

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100579580A Expired - Fee Related CN100363972C (zh) 2003-08-28 2004-08-27 信息处理设备、半导体器件以及视频流数据显示控制方法

Country Status (4)

Country Link
US (1) US20050057565A1 (zh)
EP (1) EP1511002A3 (zh)
JP (1) JP2005077501A (zh)
CN (1) CN100363972C (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7650603B2 (en) * 2005-07-08 2010-01-19 Microsoft Corporation Resource management for virtualization of graphics adapters
JP2007212578A (ja) * 2006-02-07 2007-08-23 Toshiba Corp 情報処理装置および情報処理装置に適用される表示制御方法
US8203564B2 (en) 2007-02-16 2012-06-19 Qualcomm Incorporated Efficient 2-D and 3-D graphics processing
CN102630006B (zh) * 2012-03-20 2017-03-08 中广传播集团有限公司 一种传输视频流的装置和方法
CN109618075A (zh) * 2018-11-14 2019-04-12 西安翔腾微电子科技有限公司 一种模型化显示控制方法和控制器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0653742A2 (en) * 1993-11-12 1995-05-17 International Business Machines Corporation Device for scaling real-time image frames in multi-media workstations
US5706415A (en) * 1991-12-20 1998-01-06 Apple Computer, Inc. Method and apparatus for distributed interpolation of pixel shading parameter values
US20020145610A1 (en) * 1999-07-16 2002-10-10 Steve Barilovits Video processing engine overlay filter scaler
US20030158987A1 (en) * 1998-11-09 2003-08-21 Broadcom Corporation Graphics display system with unified memory architecture

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6208350B1 (en) * 1997-11-04 2001-03-27 Philips Electronics North America Corporation Methods and apparatus for processing DVD video
US6414664B1 (en) * 1997-11-13 2002-07-02 Honeywell Inc. Method of and apparatus for controlling contrast of liquid crystal displays while receiving large dynamic range video
US6819325B2 (en) * 2000-03-07 2004-11-16 Microsoft Corporation API communications for vertex and pixel shaders
US7646817B2 (en) * 2003-03-28 2010-01-12 Microsoft Corporation Accelerating video decoding using a graphics processing unit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5706415A (en) * 1991-12-20 1998-01-06 Apple Computer, Inc. Method and apparatus for distributed interpolation of pixel shading parameter values
EP0653742A2 (en) * 1993-11-12 1995-05-17 International Business Machines Corporation Device for scaling real-time image frames in multi-media workstations
US20030158987A1 (en) * 1998-11-09 2003-08-21 Broadcom Corporation Graphics display system with unified memory architecture
US20020145610A1 (en) * 1999-07-16 2002-10-10 Steve Barilovits Video processing engine overlay filter scaler

Also Published As

Publication number Publication date
EP1511002A3 (en) 2006-08-02
US20050057565A1 (en) 2005-03-17
CN1591550A (zh) 2005-03-09
JP2005077501A (ja) 2005-03-24
EP1511002A2 (en) 2005-03-02

Similar Documents

Publication Publication Date Title
US8149234B2 (en) Picture processing using a hybrid system configuration
JP4306671B2 (ja) 動画像表示装置および動画像表示方法
US7030934B2 (en) Video system for combining multiple video signals on a single display
CN112965678A (zh) 一种基于电子墨水屏的显示器、装置、存储介质及方法
US20090153737A1 (en) Method, apparatus and machine-readable medium for apportioning video processing between a video source device and a video sink device
US20060208960A1 (en) Display specific image processing in an integrated circuit
TWI354981B (en) Method and related device of increasing efficiency
US20110187700A1 (en) Electronic apparatus and display control method
EP3169075A1 (en) Audio and video playback device
CN204859440U (zh) 音视频播放设备
US8922622B2 (en) Image processing device, image processing method, and program
CN204836435U (zh) 音视频播放设备
CN204887293U (zh) 音视频播放设备
US7974485B1 (en) Split-frame post-processing in a programmable video pipeline
US8755668B2 (en) Playback apparatus and playback method
CN105657488A (zh) 音视频播放设备
US20170054939A1 (en) Audio and video player
CN100363972C (zh) 信息处理设备、半导体器件以及视频流数据显示控制方法
CN105657489A (zh) 音视频播放设备
CN114974171A (zh) 基于显示装置的刷新率控制方法、装置、显示终端及介质
CN205005201U (zh) 一种音视频播放设备
CN201359839Y (zh) 图像增强拼屏系统
CN113570992A (zh) 显示装置及其控制方法
EP2669886A1 (en) Image processing method and image display system utilizing the same
KR20220067233A (ko) 디스플레이 장치 및 그 제어 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080123