CH706426B1 - A process for the preparation and / or monitoring the mounting of semiconductor chips and assembly machine for semiconductor chips. - Google Patents
A process for the preparation and / or monitoring the mounting of semiconductor chips and assembly machine for semiconductor chips. Download PDFInfo
- Publication number
- CH706426B1 CH706426B1 CH00554/12A CH5542012A CH706426B1 CH 706426 B1 CH706426 B1 CH 706426B1 CH 00554/12 A CH00554/12 A CH 00554/12A CH 5542012 A CH5542012 A CH 5542012A CH 706426 B1 CH706426 B1 CH 706426B1
- Authority
- CH
- Switzerland
- Prior art keywords
- semiconductor chips
- wafer
- image
- assembly machine
- wafer map
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 238000000034 method Methods 0.000 title claims description 5
- 238000012544 monitoring process Methods 0.000 title claims description 3
- 239000011888 foil Substances 0.000 claims abstract description 4
- 238000001454 recorded image Methods 0.000 claims 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
- H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
- H01L2223/54466—Located in a dummy or reference die
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
Bei der Montage von Halbleiterchips werden die Halbleiterchips (6) auf einer Trägerfolie (5) bereitgestellt. Daten über die Halbleiterchips (6) sind in einer Wafermap gespeichert. Erfindungsgemäss wird ein von einer Kamera aufgenommenes erstes Bild, das zumindest einen Ausschnitt des Wafers (7) umfasst, einem aufgrund der Daten der Wafermap errechneten Bild von Halbleiterchips (8) der Wafermap überlagert und als kombiniertes Bild (4) auf einem Bildschirm angezeigt. Dieses Bild (4) ermöglicht auf einfache Weise die Überprüfung der Zuordnung der Halbleiterchips (6) auf der Trägerfolie (5) zu den Halbleiterchips (8) der Wafermap, sei es in der Einrichtungsphase, am Beginn oder während der laufenden Montage wie auch bei einem Fehlerfall.When mounting semiconductor chips, the semiconductor chips (6) are provided on a carrier film (5). Data about the semiconductor chips (6) are stored in a wafer map. According to the invention, a first image taken by a camera and comprising at least a section of the wafer (7) is superimposed on the wafer map calculated from the data of the wafer map and displayed on a screen as a combined image (4). This image (4) makes it easy to check the assignment of the semiconductor chips (6) on the carrier foil (5) to the semiconductor chips (8) of the wafer mape, be it in the set-up phase, at the beginning or during the ongoing assembly as well as in one fault.
Description
[0001] Die Erfindung betrifft ein Verfahren für die Vorbereitung und/oder Überwachung der Montage von Halbleiterchips und einen Montageautomaten für Halbleiterchips. The invention relates to a method for the preparation and / or monitoring of the mounting of semiconductor chips and an automatic assembly machine for semiconductor chips.
[0002] Nach der Herstellung werden die sich auf einem Wafer befindenden Halbleiterchips geprüft. Die Resultate der Prüfung werden als sogenannte Wafermap in einer Datenbank gespeichert. Die gespeicherten Daten umfassen Informationen über die individuelle Lage der Halbleiterchips und für jeden Halbleiterchip mindestens die Information, ob der Halbleiterchip brauchbar oder unbrauchbar ist, und fakultativ weitere Informationen, die Auskunft geben über besondere Eigenschaften der Halbleiterchips, die später bei der Montage berücksichtigt werden. Nach der Prüfung wird der Wafer auf eine Trägerfolie geklebt und zersägt, so dass die Halbleiterchips einzeln montiert werden können. After production, the located on a wafer semiconductor chips are tested. The results of the test are stored as a so-called wafer map in a database. The stored data includes information about the individual location of the semiconductor chips and, for each semiconductor chip, at least the information as to whether the semiconductor chip is usable or unusable, and optionally further information that provides information about particular properties of the semiconductor chips that will be considered later in the assembly. After the test, the wafer is glued and sawn onto a carrier film, so that the semiconductor chips can be mounted individually.
[0003] Bei der Montage kommt es häufig vor, dass die Trägerfolie mit dem zersägten Wafer mehrmals dem Montageautomaten zugeführt und wieder entnommen wird, wobei jeweils diejenigen Halbleiterchips verarbeitet werden, die ein vorbestimmtes Kriterium erfüllen. Aus WO 2008/020 009 und US 2004/0 029 306 sind Verfahren bekannt, die vom Montageautomaten zumindest halbautomatisch durchgeführt werden, um die Zuordnung der Halbleiterchips auf der Trägerfolie zu den Halbleiterchips in der Wafermap zu ermitteln. Um Fehler und damit Ausschuss zu vermeiden, muss vom Operateur vor dem Beginn des Montageprozesses sorgfältig überprüft werden, ob die ermittelte Zuordnung der Halbleiterchips auf der Trägerfolie zu den Halbleiterchips in der Wafermap korrekt ist. Dazu ist es bekannt, auf einem Bildschirm einerseits eine grafische Darstellung der Halbleiterchips der Wafermap als Bild anzuzeigen, so dass die einzelnen Halbleiterchips und deren Zustand – vorhanden oder nicht vorhanden, falls bereits abgepickt –, sowie allfällige Teststrukturen für den Operateur erkennbar sind, und andererseits auf dem Bildschirm auch ein von einer Kamera am Pickpunkt aufgenommenes Bild des Wafers anzuzeigen. Sowohl das auf dem Bildschirm angezeigte Bild der Wafermap als auch das auf dem Bildschirm angezeigte Bild der Kamera können auch nur einen Ausschnitt der Wafermap bzw. des Wafers zeigen. During assembly, it often happens that the carrier film with the sawed wafer is repeatedly fed to the assembly machine and removed again, in each case those semiconductor chips are processed, which meet a predetermined criterion. WO 2008/020 009 and US 2004/0 029 306 disclose methods which are carried out by the automatic assembly machine, at least semi-automatically, in order to determine the assignment of the semiconductor chips on the carrier film to the semiconductor chips in the wafer map. In order to avoid errors and thus rejects, the operator must carefully check before the beginning of the assembly process whether the determined assignment of the semiconductor chips on the carrier foil to the semiconductor chips in the wafer map is correct. For this purpose, it is known to display on a screen on the one hand a graphical representation of the semiconductor chips of the wafer map as an image, so that the individual semiconductor chips and their state - present or absent, if already picked - and any test structures for the surgeon are recognizable, and on the other to display on the screen also taken by a camera at the pick point image of the wafer. Both the image of the wafer map displayed on the screen and the image of the camera displayed on the screen may also show only a section of the wafer map or the wafer.
[0004] Der Erfindung liegt die Aufgabe zugrunde, die Überprüfung der ermittelten Zuordnung zu vereinfachen und damit die Fehlerquote zu senken. The invention has for its object to simplify the review of the identified assignment and thus to reduce the error rate.
[0005] Die genannte Aufgabe wird erfindungsgemäss gelöst durch die Merkmale der Ansprüche 1 und 2. The stated object is achieved according to the invention by the features of claims 1 and 2.
[0006] Die Erfindung wird nachfolgend anhand eines Ausführungsbeispiels und anhand der Zeichnung näher erläutert. <tb>Fig. 1<SEP>zeigt einen Bildschirm eines Montageautomaten mit drei Bildern, und <tb>Fig. 2 bis 4<SEP>zeigen die drei Bilder in vergrösserter Darstellung.The invention will be explained in more detail with reference to an embodiment and with reference to the drawing. <Tb> FIG. 1 <SEP> shows a screen of an assembly machine with three pictures, and <Tb> FIG. 2 to 4 <SEP> show the three pictures in an enlarged view.
[0007] Die Fig. 1 zeigt einen Bildschirm 1 des Montageautomaten, auf dem drei Bilder 2 bis 4 dargestellt sind. Die Fig. 2 bis 4 zeigen die Bilder 2 bis 4 in vergrösserter Darstellung. Fig. 1 shows a screen 1 of the automatic assembly machine, are shown on the three pictures 2 to 4. Figs. 2 to 4 show the pictures 2 to 4 in an enlarged view.
[0008] Bei der Montage werden die auf einer Trägerfolie 5 haftenden Halbleiterchips 6 an einem als Pickpunkt bezeichneten Ort bereitgestellt, wo sie von einem an einem Bondkopf befestigten Chipgreifer abgeholt und an einem als Bondpunkt bezeichneten Ort auf einem Substrat abgesetzt werden. Die Gesamtheit der Halbleiterchips 6 auf der Trägerfolie 5 wird aufgrund ihres Ursprungs und ihrer geometrischen Gestalt auch als Wafer 7 bezeichnet. Die Datenbank, die Daten über die Halbleiterchips 6 des Wafers 7 enthält, wird als Wafermap bezeichnet. Um dem Operateur die Überprüfung zu erleichtern, ob die am Pickpunkt bereitgestellten, d.h. auf dem Wafer 7 physisch vorhandenen Halbleiterchips 6 und die in der Wafermap enthaltenen Halbleiterchips, die als virtuelle Halbleiterchips 8 bezeichnet werden, einander korrekt zugeordnet sind, wird erfindungsgemäss ein von einer Kamera aufgenommenes erstes Bild 2, das einen Ausschnitt des Wafers 7 beim Pickpunkt umfasst, einem aufgrund der Daten der Wafermap errechneten zweiten Bild 3 der Halbleiterchips 8 der Wafermap überlagert und als kombiniertes Bild 4 auf dem Bildschirm 1 angezeigt. Die einander zu überlagernden Bilder 2 und 3 sind relativ zueinander so skaliert, dass die Halbleiterchips 6 des Wafers 7 und die Halbleiterchips 8 der Wafermap in gleicher Grösse dargestellt werden. Aus der vom Montageautomaten vollautomatisch oder mit Hilfe des Operateurs halbautomatisch oder manuell ermittelten Zuordnung der physisch vorhandenen Halbleiterchips 6 zu den virtuellen Halbleiterchips 8 wird die Lage der beiden Bilder 2 und 3 relativ zueinander berechnet. Auf dem kombinierten Bild 4 sind nun gleichzeitig wenigstens einige der physisch vorhandenen Halbleiterchips 6 des Wafers 7 als auch virtuelle Halbleiterchips 8 der Wafermap übereinanderliegend dargestellt. Der Operateur kann anhand des kombinierten Bildes 4 auf einfache Weise feststellen, ob das erste Bild 2 und das zweite Bild 3 relativ zueinander richtig positioniert sind, d.h., ob die ermittelte Zuordnung der physisch vorhandenen Halbleiterchips 6 des Wafers 7 zu den virtuellen Halbleiterchips 8 der Wafermap korrekt ist. During assembly, the adhering to a carrier foil 5 semiconductor chips 6 are provided at a designated as picking point where they are picked up by a fixed to a bonding head chip gripper and deposited at a designated as a bonding point location on a substrate. The entirety of the semiconductor chips 6 on the carrier film 5 is also referred to as a wafer 7 due to its origin and its geometric shape. The database containing data about the semiconductor chips 6 of the wafer 7 is called wafer map. To make it easier for the surgeon to check whether the points provided at the pick point, i. According to the invention, a first image 2 taken by a camera, which comprises a section of the wafer 7 at the picking point, is associated with semiconductor chips 6 physically present on the wafer 7 and the semiconductor chips, which are designated as virtual semiconductor chips 8, in the wafer map. superimposed on a calculated based on the data of Wafermap second image 3 of the semiconductor chips 8 of the wafer map and displayed as a combined image 4 on the screen 1. The overlapping images 2 and 3 are scaled relative to each other so that the semiconductor chips 6 of the wafer 7 and the semiconductor chips 8 of the wafer map are displayed in the same size. The position of the two images 2 and 3 relative to one another is calculated from the semi-automatic or manually determined assignment of the physically present semiconductor chips 6 to the virtual semiconductor chips 8 by the automatic assembly machine or with the aid of the operator. At the same time, at least some of the physically present semiconductor chips 6 of the wafer 7 as well as virtual semiconductor chips 8 of the wafer mask are shown superimposed on the combined image 4. The surgeon can easily determine from the combined image 4 whether the first image 2 and the second image 3 are correctly positioned relative to one another, ie, whether the determined assignment of the physically present semiconductor chips 6 of the wafer 7 to the virtual semiconductor chips 8 of the wafer map correct is.
[0009] Die Fig. 2 zeigt das erste Bild 2 in vergrösserter Darstellung. Das Bild 2 ist ein von einer Kamera am Pickpunkt des Montageautomaten aufgenommenes Bild, das einen Ausschnitt des auf der Trägerfolie 5 aufgespannten Wafers 7 mit den physisch vorhandenen, durch Sägen voneinander getrennten Halbleiterchips 6 zeigt. Der Ausschnitt des Wafers 7 umfasst bei diesem Beispiel einen Randbereich des Wafers 7. Dort, wo keine Halbleiterchips 6 vorhanden sind, sind die Sägespuren auf der Trägerfolie 5 deutlich sichtbar. Ein Testchip, der andere Strukturen als die Halbleiterchips 6 aufweist und deshalb optisch anders aussieht und gut erkennbar ist, wird als Referenzchip 6R benutzt. Fig. 2 shows the first image 2 in an enlarged view. The image 2 is an image taken by a camera at the picking point of the automatic assembly machine, which shows a section of the wafer 7 mounted on the carrier film 5 with the physically present semiconductor chips 6 separated from each other by sawing. The section of the wafer 7 in this example comprises an edge region of the wafer 7. Where no semiconductor chips 6 are present, the saw marks on the carrier film 5 are clearly visible. A test chip having structures other than the semiconductor chips 6 and therefore optically different in appearance and well recognizable is used as the reference chip 6R.
[0010] Die Fig. 3 zeigt das zweite Bild 3 in vergrösserter Darstellung. Das Bild 3 zeigt eine Darstellung von virtuellen Halbleiterchips 8 der dem Wafer 7 zugehörigen Wafermap, die aus hier nicht erläuterten Gründen mit den Buchstaben «a» und «g» bezeichnet oder schwarz dargestellt sind, sowie von nicht existenten und/oder von nur bruchstückhaft vorhandenen Halbleiterchips, die mit dem Buchstaben, «u» bezeichnet sind. 3 shows the second image 3 in an enlarged view. FIG. 3 shows a representation of virtual semiconductor chips 8 of the wafer map associated with the wafer 7, which are designated by the letters "a" and "g" for reasons not explained here, or are shown in black, as well as of nonexistent and / or only fragmentary ones Semiconductor chips labeled with the letter "u".
[0011] Die Zuordnung der im Bild 3 gezeigten virtuellen Halbleiterchips 8 der Wafermap zu den im Bild 2 gezeigten physischen Halbleiterchips 6 des Wafers 7 wurde vom Montageautomaten vollautomatisch oder unter Mithilfe des Operateurs halbautomatisch oder manuell ermittelt und kann mittels des dritten Bildes 4 überprüft werden. Das Zuordnen bedeutet, dass derjenige Halbleiterchip 8 der Wafermap ermittelt wird, der dem Referenzchip 6R des Wafers 7 entspricht. Dieser ermittelte Halbleiterchip 8 wird als Referenzchip 8R bezeichnet; er ist auf dem zweiten Bild 3 als Stern dargestellt und zusätzlich mit dem Buchstaben «R» kenntlich gemacht. The assignment of the virtual semiconductor chip 8 of the wafer map shown in Figure 3 to the physical semiconductor chips 6 of the wafer 7 shown in Figure 2 was automatically or semi-automatically or manually determined by the automatic assembly machine using the operator and can be checked by means of the third image 4. The assignment means that the semiconductor chip 8 of the wafer map corresponding to the reference chip 6R of the wafer 7 is determined. This detected semiconductor chip 8 is referred to as reference chip 8R; he is shown on the second image 3 as a star and additionally marked with the letter "R".
[0012] Die Fig. 4 zeigt das dritte Bild 4 in vergrösserter Darstellung. Das Bild 4 ist eine Überlagerung des ersten Bildes 2 und des zweiten Bildes 3, wobei die beiden Bilder 2 und 3 relativ zueinander derart skaliert wurden, dass die virtuellen Halbleiterchips 8 gleich gross sind wie die physisch vorhandenen Halbleiterchips 6. Das dritte Bild 4 zeigt somit – mit angepasster Skalierung und aufgrund der ermittelten Zuordnung ermittelten Relativposition der Bilder 2 und 3 – einander überlagert die im Bild 3 gezeigten virtuellen Halbleiterchips 8 der Wafermap und die im Bild 2 gezeigten physischen Halbleiterchips 6 des Wafers 7. Die virtuellen Halbleiterchips 8 sind in halb-transparenter Weise über den physischen Halbleiterchips 6 liegend dargestellt. Der Grad der Transparenz ist vorzugsweise veränderbar. Das dritte Bild 4 ermöglicht es dem Operateur, auf einfache Weise zu überprüfen, ob der als Referenzchip 6R dienende Testchip des Wafers 7 und der als zugehöriger Referenzchip 8R ermittelte Halbleiterchip 8 der Wafermap übereinanderliegen oder nicht. 4 shows the third image 4 in an enlarged view. The image 4 is a superimposition of the first image 2 and the second image 3, wherein the two images 2 and 3 were scaled relative to one another such that the virtual semiconductor chips 8 are the same size as the physically present semiconductor chips 6. The third image 4 thus shows The virtual semiconductor chips 8 shown in FIG. 3 superimpose the wafer chip and the physical semiconductor chips 6 of the wafer 7 shown in FIG. 2 with the adapted scaling and the relative position of the images 2 and 3 determined on the basis of the determined assignment. The virtual semiconductor chips 8 are in half transparently overlying the physical semiconductor chip 6. The degree of transparency is preferably variable. The third image 4 allows the surgeon to easily check whether the test chip of the wafer 7 serving as the reference chip 6R and the semiconductor chip 8 of the wafer chip 8 determined as the associated reference chip 8R are superimposed or not.
[0013] Bei diesem Beispiel erkennt der Operateur anhand des Bildes 4 auf einfache Weise, dass der dem Referenzchip 6R des Wafers 7 zugeordnete Referenzchip 8R der Wafermap der richtige ist und somit die Zuordnung der Halbleiterchips 6 des Wafers 7 zur Wafermap korrekt ist. In this example, the operator can easily recognize from the image 4 that the reference chip 6R of the wafer 7 associated reference chip 8R of the wafer map is the right one and thus the assignment of the semiconductor chips 6 of the wafer 7 to Wafermap is correct.
[0014] Bei diesem Beispiel erkennt der Operateur des Weiteren, dass der als nächster zu verarbeitende Halbleiterchip 6, der auf dem ersten Bild 2 von einem grauen Rahmen umrandet und mit einem Kreuz markiert dargestellt ist, und der entsprechende Halbleiterchip der Wafermap, der auf dem zweiten Bild 3 als Rhombus dargestellt ist, korrekt übereinanderliegen. In this example, the operator further recognizes that the next-to-be-processed semiconductor chip 6, which is framed on the first image 2 by a gray frame and marked with a cross, and the corresponding semiconductor chip, the wafer mapped on the second picture 3 is shown as a rhombus, correctly superimposed.
[0015] Der Operateur kann anhand des kombinierten Bildes 4 jederzeit überprüfen, sei es in der Einrichtungsphase, am Beginn und/oder während der laufenden Montage wie auch beim Auftreten eines Fehlers, ob die Zuordnung der Halbleiterchips 6 auf der Trägerfolie zu den Halbleiterchips 8 der Wafermap korrekt ist. Verschiebungsfehler der Wafermap in Bezug auf den Wafer 7, so genannte «mapshift errors», sind daher schnell erkennbar. The surgeon can check on the basis of the combined image 4 at any time, be it in the Einrichtungsphase, at the beginning and / or during the ongoing assembly as well as the occurrence of a fault, whether the assignment of the semiconductor chip 6 on the carrier film to the semiconductor chip 8 of Wafermap is correct. Displacement errors of the wafer map with respect to the wafer 7, so-called "map shift errors", are therefore readily apparent.
[0016] Die Darstellung in der Fig. 4 kann so gewählt sein, dass die physischen Halbleiterchips 6 des Wafers 7 und die virtuellen Halbleiterchips 8 der Wafermap in einer gemeinsamen Ebene oder in durch einen Abstand voneinander getrennten Ebenen liegen. The illustration in FIG. 4 may be chosen such that the physical semiconductor chips 6 of the wafer 7 and the virtual semiconductor chips 8 of the wafer map lie in a common plane or in planes separated from each other by a distance.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CH00554/12A CH706426B1 (en) | 2012-04-24 | 2012-04-24 | A process for the preparation and / or monitoring the mounting of semiconductor chips and assembly machine for semiconductor chips. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CH00554/12A CH706426B1 (en) | 2012-04-24 | 2012-04-24 | A process for the preparation and / or monitoring the mounting of semiconductor chips and assembly machine for semiconductor chips. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CH706426A1 CH706426A1 (en) | 2013-10-31 |
| CH706426B1 true CH706426B1 (en) | 2016-03-15 |
Family
ID=49485432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CH00554/12A CH706426B1 (en) | 2012-04-24 | 2012-04-24 | A process for the preparation and / or monitoring the mounting of semiconductor chips and assembly machine for semiconductor chips. |
Country Status (1)
| Country | Link |
|---|---|
| CH (1) | CH706426B1 (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2884045A1 (en) * | 2005-03-29 | 2006-10-06 | St Microelectronics Sa | IDENTIFICATION OF AN INTEGRATED REFERENCE CIRCUIT FOR PLUG AND POST EQUIPMENT |
| JP2009152450A (en) * | 2007-12-21 | 2009-07-09 | Renesas Technology Corp | Method of manufacturing semiconductor device |
| JP2011091286A (en) * | 2009-10-26 | 2011-05-06 | Fujitsu Semiconductor Ltd | Method of manufacturing semiconductor device |
| KR20110069214A (en) * | 2009-12-17 | 2011-06-23 | 세크론 주식회사 | Method of confirming a position of a wafer and method of separating a semiconductor chip using the same |
-
2012
- 2012-04-24 CH CH00554/12A patent/CH706426B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| CH706426A1 (en) | 2013-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3012559C2 (en) | ||
| DE102016012000A1 (en) | Fault inspection method and apparatus | |
| DE102011113546B4 (en) | CORRECTING FAULTY PIXELS IN DIGITAL COLOR IMAGES | |
| DE102018109512A1 (en) | Apparatus and method for mounting components on a substrate | |
| DE102013207598A1 (en) | Placement device and placement method | |
| WO2007079934A2 (en) | Method and system for the optical inspection of a periodic structure | |
| DE102015115943A1 (en) | Detection method and recognition device for recognizing the three-dimensional position of an object | |
| WO2014029532A2 (en) | Method for inspecting at least one copy of a printed product | |
| DE102012222867A1 (en) | Defect inspection process | |
| DE112015006637T5 (en) | A component mounting apparatus and method for component mounting determination for a component mounting apparatus | |
| DE102021100496A1 (en) | Intelligent production line monitoring system and monitoring method | |
| DE102014108325A1 (en) | Method and device for markless control and regulation of a digital printing process | |
| EP1578609B1 (en) | Method and device for the real time control of print images | |
| EP2700505A2 (en) | Method for testing the printed product of rotation printers | |
| CH706426B1 (en) | A process for the preparation and / or monitoring the mounting of semiconductor chips and assembly machine for semiconductor chips. | |
| DE112015006596T5 (en) | Component Mounting Device | |
| DE112020003171T5 (en) | Method and device for linking targets | |
| DE112008002813T5 (en) | Testing device for disc-shaped substrates | |
| EP3556088B1 (en) | Method and device for determining intersections between two overlapping images of a surface | |
| EP3518180A1 (en) | Method for producing an image stack data structure | |
| EP3298439B1 (en) | X-ray image correction | |
| DE102018219169A1 (en) | Device and method for checking the printing of an article | |
| DE102018001972A1 (en) | Method for calibrating a contact-analogue headup display of a vehicle | |
| DE102018215316A1 (en) | Calibration system and calibration method for a vehicle detection device | |
| EP3638095A1 (en) | Method for determining the pupil diameter of an eye with high accuracy, and corresponding apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| NV | New agent |
Representative=s name: IP.DESIGN KANZLEI AND PATENTBUERO DR. MARC-TIM, CH |
|
| PFA | Name/firm changed |
Owner name: BESI SWITZERLAND AG, CH Free format text: FORMER OWNER: ESEC AG, CH |
|
| PCAR | Change of the address of the representative |
Free format text: NEW ADDRESS: ARBONERSTRASSE 35, 8580 AMRISWIL (CH) |
|
| PL | Patent ceased |