L'invention concerne un contrôleur à logique floue permettant la mise en Öuvre d'au moins une règle de comportement, chacune desdites règles comportant au moins une condition consistant en une relation d'ordre entre une variable d'entrée et une valeur de référence, ledit contrôleur fonctionnant en attribuant à un ensemble de variables de sortie des grandeurs qui sont déterminées à partir des valeurs prédéterminées en les pondérant chacune par un degré de vérité global d'une règle.
L'invention concerne plus particulièrement un contrôleur à logique floue du type décrit ci-dessus et réalisé dans la forme d'un circuit analogique intégré.
Le comportement d'un système peut, en principe, être décrit par un ensemble de "règles" ou de "fonctions", chacune de ces "règles" définissant, pour une situation donnée, le comportement du système dans un proche avenir. Le comportement d'un système dynamique sera décrit complètement si l'ensemble des "règles" dont on dispose définit son comportement futur à partir de chacune des situations données possibles.
Selon une approche classique du problème, un système est défini par un ensemble de fonctions (des fonctions de plusieurs variables généralement) et un circuit électronique, destiné à simuler ou à réaliser ce système, devra être en mesure de déterminer les valeurs prises par ces fonctions pour chaque jeu de valeurs possibles des variables d'entrée de ces fonctions. Dans le cas de systèmes particulièrement complexes, cette approche classique est pratiquement impossible à mettre en Öuvre à l'aide d'un circuit analogique et sa mise en Öuvre par des moyens numériques, nécessite une puissance de calcul énorme dès que l'on désire obtenir des résultats suffisamment précis dans un temps de réaction suffisamment court.
Pour faire face à ce problème de complexité excessive des opérations de calcul, on a développé un certain nombre d'approches alternatives du présent problème technique. Parmi celles-ci, les approches développées à partir du formalisme des ensembles flous et de la logique floue suscitent un intérêt croissant. On trouve, notamment, une introduction à la logique floue dans le mensuel "La Recherche" - D. Dubois, H. Prade, LA RECHERCHE, 1308, 22, (1991).
Bien que le mode de fonctionnement du circuit électronique selon la présente invention ne soit pas fondamentalement lié au formalisme de la logique floue et qu'il pourrait très bien être décrit sans y faire référence, nous utiliserons le vocabulaire et les concepts communément associés à ce formalisme pour décrire son fonctionnement.
Dans la logique floue, les règles de comportement d'un système sont essentiellement qualitatives, et sont exprimées généralement en langage naturel par un énoncé du type "SI condition, ALORS conclusion" ou sous forme tabulaire. L'énoncé d'une règle de comportement comprendra, le plus généralement, plusieurs conditions et pourra se présenter sous une forme du type "SI X est A et Y est B, ALORS Z est C" ou du type "SI X est A ou Y est B, ALORS Z est C" ou encore sous la forme d'une expression complexe obtenue par combinaison des deux formes ci-dessus. Les symboles A, B et C sont ici des termes linguistiques. Un des nombreux avantages de cette approche qualitative de la logique floue est qu'elle ne nécessite, pour sa mise en Öuvre, aucune opération arithmétique très complexe ou très précise.
Pour simuler (cas de la modélisation) ou réaliser (cas de la spécification) un système décrit par des règles comme celles de la logique floue, il est nécessaire de transposer celles-ci en expressions mathématiques évaluables numériquement et telles que la dynamique du système, ainsi décrit, corresponde de façon satisfaisante à l'idée que peut s'en faire un être humain à partir des règles du langage usuel. Sur le plan théorique, cette transposition en termes quantitatifs peut se faire à l'aide du formalisme des ensembles flous et de la logique floue. Les termes A, B et C, figurant dans les règles ci-dessus, seront tout d'abord modélisés par des ensembles ou intervalles flous.
Un ensemble flou permet la représentation commode des valeurs plus ou moins compatibles avec la description d'une situation type dans laquelle le système que l'on cherche à simuler ou à réaliser peut se trouver. Un ensemble flou A se caractérise par une fonction d'appartenance notée mu A (x) et pouvant prendre des valeurs comprises entre 0 et 1; la fonction d'appartenance mu A (x) est le degré de compatibilité de la valeur prise par la variable d'entrée X avec la condition "X est A" ou, en d'autres termes, mu A (x) est le degré de vérité de l'affirmation "X est A". Les fig. 1a, 1b, 1c et 1d représentent des exemples de graphes de fonctions d'appartenance à des intervalles flous.
Dans le cas où les prémisses d'une règle ne comprennent qu'une seule condition, la connaissance de la valeur prise par la fonction d'appartenance, correspondant à cette condition détermine immédiatement le degré de pertinence ou degré de vérité global de cette règle. Dans le cas où les prémisses d'une règle comprennent plusieurs conditions, on détermine le degré de vérité global de cette règle en combinant entre eux les degrés de vérité de chacune des conditions. Cette opération de combinaison des degrés de vérité, c'est-à-dire des fonctions d'appartenance, peut être réalisée à l'aide d'opérateurs de la logique floue, comme l'opérateur MIN et l'opérateur MAX, qui correspondent respectivement aux termes du langage naturel "ou" et "et".
Dans les dispositifs connus, qu'ils soient construits autour d'un micro-processeur numérique ou d'un circuit intégré analogique, on évalue le degré de pertinence d'une règle en reproduisant fidèlement la méthode fournie par le formalisme de la logique floue. Le circuit intégré évalue donc tout d'abord les fonctions d'appartenance, en fonction des valeurs particulières prises par les variables d'entrée Xi, qui correspondent aux différentes conditions constituant les prémisses de la règle. Puis, le dispositif utilise des portes logiques floues, par exemple des portes "MIN" et "MAX" correspondant aux deux opérateurs mentionnés plus haut, pour évaluer, à partir desdites valeurs des fonctions d'appartenance, le degré de vérité global de l'ensemble des conditions constituant les prémisses de la règle.
On voit, sur la fig. 2, un graphe correspondant au degré de vérité global d'une règle à deux conditions.
A chaque règle est associé un ensemble de valeurs de sortie qui peuvent être représentées soit par des intervalles flous soit par des nombres réels. Lesdites valeurs fournies comme conclusion de la règle correspondent à des valeurs prédéterminées programmées d'une façon ou d'une autre dans le dispositif, et qui sont pondérées en fonction du degré de vérité global des prémisses de la règle.
Le comportement d'un système est, le plus souvent, déterminé par tout un ensemble de règles dont les degrés de pertinence respectifs doivent être évalués simultanément. Dans le cas le plus simple, les valeurs d'entrée du système sont telles qu'il n'y a qu'une seule règle dont les prémisses s'avèrent avoir un degré de vérité différent de zéro, et le degré de vérité des autres règles est nul. Dans une telle situation, on dit qu'une seule règle est active et les valeurs des variables de sortie seront égales auxdites valeurs prédéterminées correspondant à la conclusion de la règle active quel que soit le degré de vérité des prémisses de celle-ci.
En revanche, il se peut aussi que le système se trouve dans un état intermédiaire, c'est-à-dire que ses variables d'entrée prennent des valeurs telles que les conditions constituant les prémisses de plusieurs règles voisines ont chacune un degré de vérité non nul. Dans ce cas on dit que plusieurs règles sont actives et le dispositif détermine la valeur des variables de sortie en pondérant les valeurs prédéterminées associées aux sorties des différentes règles actives. Un procédé de détermination d'un centre de gravité est souvent utilisé pour effectuer cette pondération.
La méthode qui vient d'être décrite pour la mise en Öuvre de règles de comportement présente certains défauts. En particulier, l'évaluation du degré de vérité global des prémisses d'une règle à l'aide de porte "Min" et "Max", par exemple, se prête mal à une implémentation sous forme d'un circuit analogique compact.
Un but de la présente invention est donc de remédier à cet inconvénient de l'art antérieur.
Ainsi, la présente invention a pour objet un contrôleur à logique floue permettant la mise en Öuvre d'au moins une règle de comportement, chacune desdites règles comportant au moins une condition consistant en une relation d'ordre entre une variable d'entrée et une valeur de référence, ledit contrôleur fonctionnant en attribuant à un ensemble de variables de sortie des grandeurs qui sont déterminées à partir de valeurs prédéterminées en les pondérant chacune par un degré de vérité global d'une règle, ledit degré de vérité global étant déterminé par combinaison des degrés de vérité respectifs des conditions de ladite règle, ledit degré de vérité d'une condition étant égal à 1 lorsque la condition est vérifiée strictement et égal à 0 lorsque la condition est considérée comme non vérifiée,
ledit contrôleur comportant au moins un circuit de détermination dudit degré de vérité global et un circuit de détermination desdites grandeurs des variables de sortie et étant caractérisé en ce que lesdits circuits de détermination du degré de vérité global comprennent:
- un ou plusieurs circuits de détermination de distance qui fournissent en sortie, chacun, un signal de distance dont l'amplitude est, d'une part, nulle lorsque ladite relation d'ordre de la condition est strictement vérifiée entre ladite variable d'entrée et ladite valeur de référence, et dont l'amplitude est, d'autre part, une fonction croissante de la valeur absolue de la différence entre ladite variable d'entrée et ladite valeur de référence lorsque la relation d'ordre entre ces deux grandeurs n'est pas strictement vérifiée;
- un circuit de sommation par règle, réalisant la somme des amplitudes desdits signaux de distance obtenus pour ladite règle; et
- au moins un circuit de transformation recevant ladite somme fournie par ledit circuit de sommation et délivrant un signal qui est égal à 0 lorsque ladite somme est supérieure à une valeur de seuil donnée, et qui est égal à 1 lorsque ladite somme est au minimum et prend des valeurs continuement croissantes entre 0 et 1 lorsque ladite somme varie entre, respectivement, ladite valeur de seuil donnée et ladite valeur minimum.
Afin de faciliter la compréhension de l'objet de la présente invention, nous allons nous intéresser tout d'abord à un exemple de règle floue pouvant s'énoncer de la façon suivante:
Si X1 SIMILAR A1 et X2 SIMILAR A2 alors Y = B
La règle floue ci-dessus, comporte deux conditions, le terme X1 étant la variable d'entrée de la première condition et le terme X2 étant la variable d'entrée de la seconde condition, alors que les termes A1 et A2 sont les valeurs de référence de la première et de la deuxième condition respectivement.
La présente invention ne se limite pas à des règles ayant la forme qui vient d'être décrite. Toutefois, l'examen de cet exemple particulier devrait faciliter la compréhension de l'invention.
Pour évaluer le degré de pertinence de la règle à deux conditions ci-dessus, un contrôleur selon l'invention comprendra deux circuits de détermination de distance fournissant chacun un signal de distance dont l'amplitude est une fonction croissante de la valeur absolue de la différence entre la variable d'entrée X et la valeur de référence A d'une des deux conditions. Chacune de ces fonctions croissantes étant, de plus, caractérisée par le fait que sa valeur est sensiblement nulle lorsque la différence entre la valeur d'entrée X et la valeur de référence A est sensiblement nulle.
Ce comportement en fonction de la différence entre le signal d'entrée et le signal de référence est, comme on peut s'en rendre compte, pratiquement inverse de celui d'une fonction d'appartenance classique dont la valeur s'approche, par définition, de zéro à mesure qu'augmente la différence entre la valeur d'entrée et la valeur de référence de la condition.
Le circuit de sommation par règle du contrôleur selon l'invention produit un signal égal à la somme des amplitudes des signaux de distance. Ce signal de somme sera donc fonction de l'ensemble des variables d'entrée de toutes les conditions. Dans un tel cas, il est commode de se représenter l'ensemble des variables d'entrée X1, X2, .., XnÜ pour les différentes conditions comme les différentes composantes d'un vecteur indiquant la position d'un point X/->dans un espace de dimensions multiples et de se représenter de même l'ensemble des valeurs de référence A1, A2, .., AnÜ pour les différentes conditions, comme les différentes composantes d'un vecteur indiquant la position d'un deuxième point A/->dans le même espace à dimensions multiples.
On peut se convaincre facilement que le signal produit par le circuit de sommation par règle sera égal à zéro lorsque la position du point X/->,défini ci-dessus, sera confondue avec la position du point A/->également défini ci-dessus. De plus, la valeur de la somme sera une fonction croissante de l'amplitude de chacun des signaux de distance que le circuit de sommation reçoit en entrée. On peut donc dire que l'amplitude du signal produit par le circuit de sommation est représentative de la distance entre les points X/->et A/->.Précisons que le mot distance, ici, n'est pas limité à la distance enclidienne, mais qu'il doit au contraire être compris dans sens le plus général compatible avec la revendication 1 annexée.
Un contrôleur selon la présente invention comprend en outre un circuit de transformation qui permet d'obtenir, à partir du signal produit par le circuit de sommation, le degré de vérité global de la règle.
D'autres caractéristiques de l'invention apparaîtront au cours de la description qui va suivre, donnée uniquement à titre d'exemple et faite en se référant aux dessins annexés sur lesquels:
- les fig. 1a et 1b sont les graphes de deux exemples de fonctions d'appartenance correspondant à l'affirmation floue "X SIMILAR 0";
- les fig. 1c et 1d sont les graphes de deux exemples de fonctions d'appartenance correspondant respectivement aux affirmations floues "X < 0 et "X > 0";
- la fig. 2 est le graphe du degré de vérité global des prémisses d'une règle à deux variables d'entrée, obtenue de façon classique par combinaison de deux fonctions d'appartenance correspondant respectivement aux affirmations "X1 SIMILAR 0", et "X2 SIMILAR 0";
- la fig. 3 est le graphe du degré de vérité global des prémisses de la règle de la fig. 2, évaluée conformément à un mode particulier de mise en Öuvre de l'invention, à l'aide du calcul de la distance euclidienne au carré;
- la fig. 4 est le schéma d'un exemple de circuit de détermination du degré de vérité d'une règle ne comprenant qu'une seule condition;
- la fig. 5 est le graphe du comportement du courant électrique traversant une paire de transistors MOS connectés comme les transistors 26 et 28 de la fig. 4;
- les fig. 6a et 6b sont les schémas de deux éléments de circuit destinés à remplacer la portion de circuit référencée 5 sur la fig. 4, pour mettre en Öuvre des règles dont les conditions ont respectivement des formes du type "X < A" et "X > A";
- la fig. 7 est le schéma d'un exemple de circuit de détermination du degré de vérité global d'une règle à deux conditions;
- la fig. 8 est le schéma d'une partie d'un exemple de circuit de détermination des grandeurs des variables de sortie d'un contrôleur permettant la mise en Öuvre de plusieurs règles;
- la fig. 9 est le schéma des connexions à réaliser entre différentes parties de circuits comme celle de la fig. 8 pour réaliser une somme pondérée des conclusions d'un ensemble de règles;
- la fig. 10 est le schéma d'un circuit de détermination de distance qui, selon un autre mode de réalisation de l'invention, est destiné à remplacer la portion de circuit référencée 5 sur la fig. 4 et les portions de circuit 105a et 105b de la fig. 7;
- la fig. 11 est une variante du circuit de détermination de distance de la fig. 10.
- la fig. 12 est le schéma d'un élément destiné à être utilisé à la place de la portion de circuit référencée 3 sur la fig. 4 dans les modes de réalisation qui utilise le circuit de détermination de distance de la fig. 11.
La fig. 4 représente de façon schématique un exemple de circuit analogique, conforme à la présente invention, destiné à déterminer le degré de vérité d'une règle de commande à une seule condition. La règle mise en Öuvre par le circuit de la fig. 4 ne comportant qu'une seule condition, ce circuit est particulièrement simple et permet de comprendre facilement le fonctionnement de certains éléments de la présente invention.
Le circuit schématisé sur la fig. 4 sert à l'évaluation du degré de vérité d'une règle dont la condition peut s'exprimer sous la forme "Si X = A". Ce circuit peut être réalisé, par exemple, en technologie CMOS. Notons que dans le mode de réalisation particulier représenté ici, les valeurs à traiter sont des intensités de courant électrique. Selon le circuit de la fig. 4, l'intensité du courant en entrée Iin correspond à la valeur de la variable d'entrée, et l'intensité du courant de référence IA correspond à la valeur de référence.
Le schéma électronique de la fig. 4 peut être subdivisé en trois parties. Une première partie de circuit référencée 3 est destinée à fixer une tension de polarisation Vbias. Cette partie 3 est constituée par un générateur de courant 11 produisant un courant de polarisation IK, deux transistors de type P (référencés respectivement 12 et 14) et deux transistors de type N (référencés 22 et 24). La fonction de cette partie 3 est de fixer la tension Vbias sur la grille du transistor 22.
Une deuxième partie du schéma électronique est constituée par un circuit de détermination de distance 5 qui est destiné à produire un signal de distance en fonction de la valeur absolue de la différence entre la valeur d'entrée de la règle Iin et la valeur de référence IA. L'élément de circuit 5 est destiné à produire un courant proportionnel au carré de la différence entre les intensités Iin et IA fournies en entrée. Un tel circuit est connu en soi, et est décrit par exemple dans un article de K. Bult et H. Wallinga paru dans IEEE Journal of solid-state Circuits, 357, 22 (1987).
Le circuit 5 comprend un générateur de courant 9 une première branche qui, avec les transistors 16, 26 et 28 est identique à celle formée par les transistors 14, 22 et 24, de la partie de circuit 3, et une deuxième branche comprenant les transistors P 18 et N 38 connectés en série. Les grilles des transistors 18 et 38 sont reliées aux grilles des transistors 16 et 28 respectivement, et les drains des transistors 16 et 18 sont reliés entre eux, de sorte que ces deux transistors en parallèle sont équivalents à un transistor dont la surface de canal serait double.
Une troisième partie du schéma électronique référencée 7 est constituée par un circuit de transformation selon l'invention. Le circuit 7 comprend un autre générateur de courant 40 destiné à fournir un courant maximum Imax et un transistor de type N 42 faisant office de diode pour que le courant de sortie ne soit jamais négatif.
Si on examine maintenant en détail le fonctionnement de la partie 3 du circuit de la fig. 4, qui est destiné à produire la tension de polarisation (Vbias), on constate que le générateur de courant 11 a son entrée reliée au drain du transistor de type P 12, et que ces deux éléments sont connectés en série entre la ligne d'alimentation positive 29 et la masse 30. Ainsi l'intensité du courant traversant le transistor 12 est égale à l'intensité produite par le générateur 11, c'est-à-dire au courant de polarisation IK. Le transistor 12 et le transistor 14 sont en outre connectés de manière à former un miroir de courant de rapport 1. Dans cette disposition, le courant traversant le transistor 14 est également d'intensité IK.
On voit également sur la figure que les deux transistors 22 et 24 sont reliés en série entre le drain du transistor 14 et la masse; ils sont donc également traversés par un courant d'intensité IK. Les grilles des transistors 22 et 24 sont également reliées à leurs drains respectifs, et la tension de polarisation Vbias présente entre la grille du transistor 22 et la masse, est donc commandée directement par l'intensité du courant IK produit par le générateur 11. La tension Vbias est destinée à être fournie à la deuxième partie 5 du circuit pour servir de tension de polarisation.
Le circuit de détermination de distance 5 reçoit un courant d'intensité Iin fourni à travers une entrée référencée 8. Ce courant est représentatif de la valeur de la variable d'entrée X pour la condition de la règle. Le générateur de courant 9 produit de son côté un courant dont l'intensité IA est représentative de la valeur de référence A de la condition. Lorsque l'intensité Iin est telle qu'elle équilibre exactement l'intensité IA (X = A), tout courant I1 qui traverse le transistor 26 doit également traverser le transistor 28 puisque ces deux éléments sont montés en série. Dans ces conditions, par symétrie, le courant dans les transistors 26 et 28 est encore égal au courant IK traversant les transistors 22 et 24.
Le courant I1 traversant le transistor 26 étant de même intensité que le courant I2 traversant le transistor 28 et ces deux transistors étant de plus de constructions semblables, les tensions V1 et V2 représentant respectivement la tension grille-source des transistors 26 et 28, seront les mêmes. De plus, la grille du transistor 26 étant maintenue à la tension de polarisation (Vbias), on a forcément toujours:
V1 + V2 = Vbias
La relation ci-dessus reste vraie dans le cas général où le courant Iin ne compense pas nécessairement le courant IA (X # A). Notons encore que dans ce cas, le courant I2 qui traverse le transistor 28 n'est plus égal au courant Il qui traverse le transistor 26. La relation générale entre les courants s'écrit à ce moment là:
Iin - IA + I1 - I2 = 0
La fig. 5 est un schéma du comportement général des courants I1 et I2 de la fig. 4, en fonction de la tension V2. Il découle de la forme parabolique des courbes des courants I1 et I2 sur le schéma, que la différence entre les intensités de ces deux courants (I1 - I2) est proportionnelle à la différence entre les tensions V1 et V2. De plus il découle également de la forme parabolique des courbes I1 et I2 que la somme des intensités de ces courants se décompose en un premier terme constant égal à deux fois Ik et un deuxième terme proportionnelle au carré de la différence entre les tensions V1 et V2. Ces observations nous permettent de conclure que:
I1 + I2 est égal à 2Ik + un terme proportionnel au carré de I1 - I2.
Notons encore que l'intensité du courant traversant le transistor 38 est égal à I2 puisque les transistors 28 et 38 sont dans une configuration de miroir de courant.
On peut conclure de considération ci-dessus que l'intensité du courant Iout circulant entre l'élément de circuit 5 et l'élément de circuit 7 est donné par la relation suivante:
0 = 2Ik + Iout - I1 - I2
On peut établir que le courant Iout est tel que:
Iout = 1/8Ik * (Iin - IA)<2>
Le signal de sortie fourni par un circuit intégré comme celui qui vient d'être décrit ne se comportera selon la relation ci-dessus qu'avec une précision limitée. Toutefois, dans la présente application, c'est le comportement qualitatif du signal qui est déterminant.
La troisième partie 7 du circuit de la fig. 4, constituée par le circuit de transformation, soustrait l'intensité Iout fournie par la partie 5 du circuit à un courant d'intensité Imax produit par le générateur de courant 40. Le courant d'intensité Iweight résultant de cette opération est donc le complémentaire du signal Iout fourni par le circuit de détermination de distance. Le signal Iweight traverse ensuite le transistor 42 qui fonctionne comme une diode ne laissant passer le courant que si son intensité est positive. Le graphe de l'intensité du courant Iweight en fonction de l'intensité Iin aura l'allure générale de la courbe de la fig. 1b.
L'intensité du courant Iout fourni par le circuit 5 du présent exemple est, conformément à ce qui vient d'être dit, égal au carré de la différence ou plus généralement au carré de la distance euclidienne entre les deux points X et A, divisé par 8 Ik. Le courant de polarisation Ik joue donc le rôle de paramètre de normalisation de la distance.
Comme nous l'avons déjà dit, le circuit électronique qui vient d'être décrit fournit donc un courant dont l'intensité est fonction du degré de vérité global d'une règle à une seule valeur d'entrée du type:
SI X = A ALORS Y = B
Les fig. 1c et 1d donne l'allure d'un signal Iweight produit par deux variantes du circuit de la fig. 4 destinées respectivement à mettre en Öuvre des règles du type:
SI X < A ALORS Y = B, et
SI X > A ALORS Y = B
Les circuits pour la mise en Öuvre des deux règles ci-dessus sont les mêmes que celui décrit dans la fig. 4 mise à part la partie 5 du circuit qui est remplacée dans les deux cas par les circuits représentés par les schémas des fig. 6a et 6b respectivement.
Les composants compris dans les deux éléments de circuit des fig. 6a et 6b et qui se retrouvent sur la fig. 4 y sont repérés par les mêmes références. Des raisonnements semblables à ceux utilisés plus haut permettent de déterminer que l'intensité du courant Iout constituant la valeur de distance produite par chacun de ces circuits dépend de la valeur d'entrée Iin selon la relation suivante:
Iout = Ik (1 + (Iin-IA)/4Ik)<2> pour la fig. 6a et
Iout = Ik (1 - (Iin-IA)/4Ik)<2> pour la fig. 6b
Les fig. 1c et 1d donnent les allures respectives des signaux Iweight générés à partir des signaux Iout produits dans ces deux variantes de la partie 5 du circuit.
La fig. 7 est le schéma d'un circuit analogique conforme à l'invention et destiné à l'évaluation du degré de vérité global d'une règle de comportement à deux conditions. Ce circuit fonctionne selon le même principe que celui de la fig. 4 qui a été décrit plus haut.
Le schéma électrique du circuit de la fig. 7 se subdivise en quatre parties référencées respectivement 103, 105a, 105b et 107. La première partie 103 est un circuit destiné à fixé une tension de polarisation. Ce circuit est identique au circuit 3 du schéma de la fig. 4 et ses différents composants sont repérés par les mêmes références sur la fig. 7 que sur la fig. 4. Le lecteur pourra se référer à la fig. 4 pour une explication du fonctionnement de ce circuit.
La deuxième et la troisième parties du circuit référencées respectivement 105a et 105b, sont formées chacune par un circuit identique au circuit 5 du schéma de la fig. 4. Chacun de ces circuits reçoit un signal d'entrée (référencés respectivement Iin1 et Iin2) par une entrée (8a et 8b respectivement), et les sorties de ces deux circuits sont toutes deux reliées au même nÖud 36 du circuit de la fig. 7. Ce nÖud 36 est également connecté à la quatrième partie du circuit 107. Les liaisons des sorties des parties 105a et 105b avec le nÖud 36 du circuit constituent le circuit de sommation par règle selon l'invention. Conformément à l'invention, les parties 105a et 105b pourraient naturellement être remplacées par exemple par les circuits des fig. 6a ou 6b.
La quatrième partie du circuit référencée 107 est identique à la partie 7 du circuit de la fig. 4.
Nous avons jusqu'ici décrit quelques variantes d'un mode de réalisation de la présente invention dans lequel l'amplitude du signal de distance fourni par chacun des circuits de détermination de distance (référencés 5 sur la fig. 4 et 105a et 105b sur la fig. 7) est une fonction quadratique de la différence entre l'intensité Iin et l'intensité IA. Nous allons maintenant nous intéresser à un mode de réalisation dans lequel l'amplitude du signal de distance est proportionnelle à la valeur absolue de la différence entre le signal Iin et le signal IA.
La fig. 10 est le schéma du quadrateur de courant déjà décrit en relation avec la fig. 4, représenté ici dans sa variante la plus simple. Les numéros de référence sur la fig. 10 sont les mêmes que ceux des éléments équivalents sur la fig. 4. De plus, les tensions grillesource des transistors 26 et 28 sont, comme précédemment, désignées respectivement par V1 et V2 et, de façon semblable, les courants traversant les transistors 26 et 28 sont respectivement désignés par I1 et I2.
Lors de la description de la fig. 4, on ne s'est intéressé qu'au cas où la différence entre le courant d'entrée Iin et le courant de référence IA était inférieure à 4 * IK. En choisissant IK très petit par rapport aux intensités maximales de Iin et de IA, il est naturellement possible de se mettre dans une situation où la différence entre Iin et IA est pratiquement toujours supérieure à 4 * Ik ou, plus précisément, dans une situation où la différence entre Iin et IA est supérieure à 4 * IK sauf lorsque la condition de la règle (Iin=IA) est pratiquement vérifiée.
En se référant maintenant simultanément à la fig. 5 et à la fig. 10, on peut voir que, dans la situation qui vient d'être évoquée, l'intensité d'un des courants I1 ou I2 sera presque toujours sensiblement nulle, alors que l'intensité de l'autre courant sera égale à la différence entre Iin et IA (notée DELTA I sur la fig. 10). On comprendra finalement que dans le circuit de la fig. 10, le courant Iout sera égal soit à I1 soit à I2, c'est-à-dire, quoi qu'il en soit, à la valeur absolue de DELTA I, dès que la condition de la règle n'est pas vérifiée.
Le circuit de la fig. 10 forme donc un circuit de détermination de distance conforme à l'invention, qui peut remplacer, par exemple, la partie 5 du circuit de la fig. 4, pour faire de ce circuit, un circuit de détermination du degré de vérité d'une règle, dans lequel l'intensité du signal de distance est une fonction linéaire de la valeur absolue de DELTA I.
La fig. 11 est le schéma d'une variante du circuit de la fig. 10, dans laquelle les transistors 28 et 38 sont remplacés par des arrangements de type "cascode". Cette variante présente l'avantage de saturer moins vite lorsque I1 devient très grand.
La fig. 12 est le schéma d'un circuit prévu pour remplacer la partie 3 du circuit de la fig. 4 lorsqu'on utilise la variante de la fig. 11 à la place de la partie 5 du circuit de la fig. 4.
Nous avons jusqu'ici décrit quelques modes de réalisation d'un circuit de détermination du degré de vérité global conforme à l'invention destiné à déterminer le degré de vérité d'une règle. Nous allons maintenant décrire un mode de réalisation d'un circuit de détermination des grandeurs des variables de sortie conforme à l'invention qui est donc destiné à fournir la conclusion de ladite règle. Dans le présent mode de réalisation les variables de sortie ont la forme de tensions. Plus précisément, dans le mode de réalisation particulier qui nous intéresse. Les interfaces d'entrée et de sortie du circuit sont telles que celui-ci traite en fait une règle floue qui a une forme du type:
"Si l'intensité du courant en entrée Iin est égale à l'intensité du courant de référence IA, alors la tension en sortie est égale à une valeur prédéterminée Vi".
La fig. 8 est un schéma d'un circuit électronique destiné à fournir la valeur d'une variable de sortie d'une règle à partir d'une valeur prédéterminée et du degré de vérité global de ladite règle, ce degré de vérité ayant préalablement été déterminé par un autre circuit qui peut être un de ceux qui ont été décrits plus haut. Le schéma du circuit de la fig. 8 comprend d'abord une partie identique à la partie 7 du circuit de la fig. 4 et donc également identique au circuit 107 de la fig. 7. Cette partie 7 est reprise des figures précédentes pour faciliter la compréhension, mais il est bien clair que si par exemple le circuit de la fig. 8 est connecté en aval du circuit de la fig. 4, la partie 7 ne figurera dans le montage qu'à un seul exemplaire.
Le circuit comprend de plus une partie destinée à fournir en sortie une tension qui, dans un premier cas, où il n'y a qu'une seule règle active, est égale à la tension prédéterminée VA correspondant à la valeur prédéterminée de la règle, et dans un deuxième cas où plusieurs règles sont actives, est égale à la somme des tensions prédéterminées correspondant au différentes conclusions de ces règles, cette somme étant pondérée en fonction des degrés de vérité respectifs des règles.
Conformément à ce qui vient d'être dit, on retrouve sur la fig. 8 quelques composants qui figuraient déjà sur les fig. 4 et 7. Ce sont le générateur de courant 40 et le transistor de type N 42. On voit sur la fig. 8 que le transistor 42 et associé avec un deuxième transistor 44 dans une configuration de miroir de courant. Le courant traversant le transistor 44 est donc également d'intensité Iweight. Ce courant sert de courant de polarisation pour un amplificateur à transconductance OTA utilisé comme suiveur de tension.
On voit sur la fig. 6 que cet OTA comprend deux transistors de type P 46 et 48 qui sont également dans une configuration de miroir de courant, un premier transistor de type N 50 dont le drain est connecté au transistor 46 et dont la grille est maintenue à une tension prédéterminée Vi correspondant à la valeur prédéterminée de la règle, et un deuxième transistor de type N 52 dont le drain est relié au transistor 48 et dont la tension de grille fournit la grandeur de la variable de sortie.
En raison de la configuration en miroir de courant, les intensités des courants traversant les transistors 46 et 48 sont les mêmes. De plus, ces transistors étant montés en parallèles, la somme des intensités les traversant est égale à Iweight (pour autant qu'aucun courant ne soit absorbé par la sortie (Vout 56). Dans ces conditions l'intensité des courants traversant les transistors 50 et 52 sont les mêmes et en conséquence la tension de la grille du transistor 52, c'est-à-dire la tension Vout fournie en sortie, va être égale à la tension Vi appliquée sur la grille du transistor 50, c'est-à-dire à la tension prédéterminée correspondant à la valeur prédéterminée formant la conclusion de la règle.
Les circuits décrits jusqu'ici ne mettant en jeu qu'une seule règle, il est normal que conformément à ce que nous venons de voir, la tension fournie en sortie soit égale à la tension prédéterminée Vi correspondant à la conclusion de la règle, et ceci quel que soit le degré de vérité global de cette règle, pour autant que celui-ci ne soit pas nul.
Il est possible de mettre en Öuvre simultanément plusieurs règles, en ayant recours à plusieurs circuits identiques à celui qui vient d'être décrit. Pour ce faire il suffit de relier entre elles les sorties 56 (fig. 8) des circuits fournissant respectivement les grandeurs des variables de sortie pour les conclusions des différentes règles. Les connexions entre les sorties des circuits correspondant à trois règles différentes sont représentées schématiquement sur la fig. 9 où chacun des OTA de transconductance gm correspond à un exemplaire du circuit de la fig. 8. Lorsque les sorties Vout de plusieurs règles sont connectées, la tension Vout résultante est égale à la somme des tensions Vi de chaque règle pondérée en fonction des degrés de pertinence respectifs.
EMI20.1
où gm; est la transconductance du i<ème> OTA.
The invention relates to a fuzzy logic controller allowing the implementation of at least one behavior rule, each of said rules comprising at least one condition consisting of an order relation between an input variable and a reference value, said controller operating by assigning to a set of output variables quantities which are determined from predetermined values by weighting each by a global degree of truth of a rule.
The invention relates more particularly to a fuzzy logic controller of the type described above and produced in the form of an integrated analog circuit.
The behavior of a system can, in principle, be described by a set of "rules" or "functions", each of these "rules" defining, for a given situation, the behavior of the system in the near future. The behavior of a dynamic system will be described completely if the set of "rules" at our disposal defines its future behavior from each of the given possible situations.
According to a classic approach to the problem, a system is defined by a set of functions (functions of several variables generally) and an electronic circuit, intended to simulate or to realize this system, will have to be able to determine the values taken by these functions for each set of possible values of the input variables of these functions. In the case of particularly complex systems, this classic approach is practically impossible to implement using an analog circuit and its implementation by digital means, requires enormous computing power as soon as one wishes to obtain sufficiently precise results in a sufficiently short reaction time.
To cope with this problem of excessive complexity of computational operations, a number of alternative approaches to the present technical problem have been developed. Among these, the approaches developed from the formalism of fuzzy sets and fuzzy logic are arousing growing interest. We find, in particular, an introduction to fuzzy logic in the monthly "La Recherche" - D. Dubois, H. Prade, LA RECHERCHE, 1308, 22, (1991).
Although the operating mode of the electronic circuit according to the present invention is not fundamentally linked to the formalism of fuzzy logic and it could very well be described without referring to it, we will use the vocabulary and concepts commonly associated with this formalism to describe how it works.
In fuzzy logic, the rules of behavior of a system are essentially qualitative, and are generally expressed in natural language by a statement of the type "IF condition, THEN conclusion" or in tabular form. The statement of a behavior rule will, more generally, include several conditions and may be presented in a form of the type "IF X is A and Y is B, THEN Z is C" or of the type "SI X is A or Y is B, THEN Z is C "or in the form of a complex expression obtained by combining the two forms above. The symbols A, B and C are here linguistic terms. One of the many advantages of this qualitative approach to fuzzy logic is that it does not require any very complex or very precise arithmetic operation for its implementation.
To simulate (case of modeling) or realize (case of specification) a system described by rules like those of fuzzy logic, it is necessary to transpose these into mathematical expressions assessable numerically and such as the dynamics of the system, thus described, satisfactorily corresponds to the idea that a human being can have from the rules of everyday language. On the theoretical level, this transposition in quantitative terms can be done using the formalism of fuzzy sets and fuzzy logic. The terms A, B and C, appearing in the rules above, will first of all be modeled by fuzzy sets or intervals.
A fuzzy set allows the convenient representation of the values more or less compatible with the description of a typical situation in which the system which one seeks to simulate or to realize can be found. A fuzzy set A is characterized by a membership function denoted mu A (x) and which can take values between 0 and 1; the membership function mu A (x) is the degree of compatibility of the value taken by the input variable X with the condition "X is A" or, in other words, mu A (x) is the degree of truth of the statement "X is A". Figs. 1a, 1b, 1c and 1d represent examples of graphs of membership functions at fuzzy intervals.
In the case where the premises of a rule include only one condition, knowledge of the value taken by the membership function corresponding to this condition immediately determines the degree of relevance or degree of overall truth of this rule. In the case where the premises of a rule include several conditions, the overall degree of truth of this rule is determined by combining together the degrees of truth of each of the conditions. This operation of combining the degrees of truth, that is to say membership functions, can be carried out using operators of fuzzy logic, such as the operator MIN and the operator MAX, which correspond respectively in terms of natural language "or" and "and".
In known devices, whether built around a digital microprocessor or an analog integrated circuit, the degree of relevance of a rule is evaluated by faithfully reproducing the method provided by the formalism of fuzzy logic. The integrated circuit therefore first evaluates the membership functions, as a function of the particular values taken by the input variables Xi, which correspond to the different conditions constituting the premises of the rule. Then, the device uses fuzzy logic gates, for example "MIN" and "MAX" gates corresponding to the two operators mentioned above, to evaluate, from said values of the membership functions, the overall degree of truth of the set of conditions constituting the premises of the rule.
We see in fig. 2, a graph corresponding to the overall degree of truth of a rule with two conditions.
Each rule is associated with a set of output values which can be represented either by fuzzy intervals or by real numbers. Said values supplied as conclusion of the rule correspond to predetermined values programmed in one way or another in the device, and which are weighted according to the overall degree of truth of the premises of the rule.
The behavior of a system is most often determined by a whole set of rules whose respective degrees of relevance must be assessed simultaneously. In the simplest case, the input values of the system are such that there is only one rule whose premises prove to have a degree of truth other than zero, and the degree of truth of the others. rules sucks. In such a situation, it is said that only one rule is active and the values of the output variables will be equal to said predetermined values corresponding to the conclusion of the active rule regardless of the degree of truth of the premises thereof.
On the other hand, it is also possible that the system is in an intermediate state, that is to say that its input variables take on values such that the conditions constituting the premises of several neighboring rules each have a degree of truth not bad. In this case, it is said that several rules are active and the device determines the value of the output variables by weighting the predetermined values associated with the outputs of the different active rules. A method of determining a center of gravity is often used to carry out this weighting.
The method which has just been described for the implementation of rules of behavior has certain shortcomings. In particular, the evaluation of the overall degree of truth of the premises of a rule using gate "Min" and "Max", for example, does not lend itself to implementation in the form of a compact analog circuit.
An object of the present invention is therefore to remedy this drawback of the prior art.
Thus, the subject of the present invention is a fuzzy logic controller allowing the implementation of at least one behavior rule, each of said rules comprising at least one condition consisting of an order relation between an input variable and a reference value, said controller operating by assigning to a set of output variables quantities which are determined from predetermined values by weighting each by an overall degree of truth of a rule, said overall degree of truth being determined by combination respective degrees of truth of the conditions of said rule, said degree of truth of a condition being equal to 1 when the condition is strictly satisfied and equal to 0 when the condition is considered to be not verified,
said controller comprising at least one circuit for determining said global degree of truth and a circuit for determining said magnitudes of the output variables and being characterized in that said circuits for determining the global degree of truth comprise:
- one or more distance determination circuits which each output a distance signal whose amplitude is, on the one hand, zero when said condition order relation is strictly verified between said input variable and said reference value, and the amplitude of which is, on the other hand, an increasing function of the absolute value of the difference between said input variable and said reference value when the order relation between these two quantities n 'is not strictly checked;
- a summation circuit per rule, realizing the sum of the amplitudes of said distance signals obtained for said rule; and
at least one transformation circuit receiving said sum supplied by said summing circuit and delivering a signal which is equal to 0 when said sum is greater than a given threshold value, and which is equal to 1 when said sum is at least and assumes continuously increasing values between 0 and 1 when said sum varies between, respectively, said given threshold value and said minimum value.
In order to facilitate understanding of the subject of the present invention, we will first of all be interested in an example of a fuzzy rule which can be stated as follows:
If X1 SIMILAR A1 and X2 SIMILAR A2 then Y = B
The fuzzy rule above has two conditions, the term X1 being the input variable of the first condition and the term X2 being the input variable of the second condition, while the terms A1 and A2 are the values of reference of the first and the second condition respectively.
The present invention is not limited to rules having the form which has just been described. However, examination of this particular example should facilitate understanding of the invention.
To assess the degree of relevance of the rule with two conditions above, a controller according to the invention will include two distance determination circuits each providing a distance signal whose amplitude is an increasing function of the absolute value of the difference between the input variable X and the reference value A of one of the two conditions. Each of these increasing functions being further characterized by the fact that its value is substantially zero when the difference between the input value X and the reference value A is substantially zero.
This behavior as a function of the difference between the input signal and the reference signal is, as we can realize, practically opposite to that of a classical membership function whose value approaches, by definition , from zero as the difference between the input value and the reference value of the condition increases.
The rule summation circuit of the controller according to the invention produces a signal equal to the sum of the amplitudes of the distance signals. This sum signal will therefore be a function of the set of input variables of all the conditions. In such a case, it is convenient to represent the set of input variables X1, X2, .., XnÜ for the different conditions as the different components of a vector indicating the position of a point X / -> in a space of multiple dimensions and to represent the same set of reference values A1, A2, .., AnÜ for the different conditions, as the different components of a vector indicating the position of a second point A / -> in the same multi-dimensional space.
One can easily convince oneself that the signal produced by the summing circuit by rule will be equal to zero when the position of point X / ->, defined above, will be confused with the position of point A / -> also defined above. above. In addition, the value of the sum will be an increasing function of the amplitude of each of the distance signals that the summing circuit receives as input. We can therefore say that the amplitude of the signal produced by the summing circuit is representative of the distance between the points X / -> and A / ->. Note that the word distance, here, is not limited to the distance enclidienne, but on the contrary must be understood in the most general sense compatible with claim 1 appended.
A controller according to the present invention further comprises a transformation circuit which makes it possible to obtain, from the signal produced by the summing circuit, the overall degree of truth of the rule.
Other characteristics of the invention will appear during the description which follows, given solely by way of example and made with reference to the appended drawings in which:
- fig. 1a and 1b are the graphs of two examples of membership functions corresponding to the fuzzy statement "X SIMILAR 0";
- fig. 1c and 1d are the graphs of two examples of membership functions corresponding respectively to the fuzzy statements "X <0 and" X> 0 ";
- fig. 2 is the graph of the global degree of truth of the premises of a rule with two input variables, conventionally obtained by combining two membership functions corresponding respectively to the statements "X1 SIMILAR 0", and "X2 SIMILAR 0" ;
- fig. 3 is the graph of the global degree of truth of the premises of the rule of FIG. 2, evaluated in accordance with a particular embodiment of the invention, using the calculation of the Euclidean distance squared;
- fig. 4 is the diagram of an example of a circuit for determining the degree of truth of a rule comprising only one condition;
- fig. 5 is the graph of the behavior of the electric current passing through a pair of MOS transistors connected like the transistors 26 and 28 of FIG. 4;
- fig. 6a and 6b are the diagrams of two circuit elements intended to replace the circuit portion referenced 5 in FIG. 4, to implement rules whose conditions have forms of the type "X <A" and "X> A" respectively;
- fig. 7 is the diagram of an example of a circuit for determining the overall degree of truth of a rule with two conditions;
- fig. 8 is the diagram of a part of an example of a circuit for determining the magnitudes of the output variables of a controller allowing the implementation of several rules;
- fig. 9 is the diagram of the connections to be made between different parts of circuits such as that of FIG. 8 to make a weighted sum of the conclusions of a set of rules;
- fig. 10 is the diagram of a distance determining circuit which, according to another embodiment of the invention, is intended to replace the portion of circuit referenced 5 in FIG. 4 and the circuit portions 105a and 105b of FIG. 7;
- fig. 11 is a variant of the distance determining circuit of FIG. 10.
- fig. 12 is the diagram of an element intended to be used in place of the circuit portion referenced 3 in FIG. 4 in the embodiments which uses the distance determining circuit of FIG. 11.
Fig. 4 schematically represents an example of an analog circuit, in accordance with the present invention, intended to determine the degree of truth of a control rule with a single condition. The rule implemented by the circuit of fig. 4 having only one condition, this circuit is particularly simple and makes it easy to understand the operation of certain elements of the present invention.
The circuit shown in fig. 4 is used to assess the degree of truth of a rule, the condition of which can be expressed in the form "If X = A". This circuit can be produced, for example, in CMOS technology. Note that in the particular embodiment represented here, the values to be treated are intensities of electric current. According to the circuit of fig. 4, the intensity of the input current Iin corresponds to the value of the input variable, and the intensity of the reference current IA corresponds to the reference value.
The electronic diagram of fig. 4 can be subdivided into three parts. A first circuit part referenced 3 is intended to fix a bias voltage Vbias. This part 3 consists of a current generator 11 producing a bias current IK, two P-type transistors (referenced 12 and 14 respectively) and two N-type transistors (referenced 22 and 24). The function of this part 3 is to fix the voltage Vbias on the gate of the transistor 22.
A second part of the electronic diagram is constituted by a distance determining circuit 5 which is intended to produce a distance signal as a function of the absolute value of the difference between the input value of the rule Iin and the reference value IA . The circuit element 5 is intended to produce a current proportional to the square of the difference between the intensities Iin and IA supplied at the input. Such a circuit is known per se, and is described for example in an article by K. Bult and H. Wallinga published in IEEE Journal of solid-state Circuits, 357, 22 (1987).
The circuit 5 comprises a current generator 9 a first branch which, with the transistors 16, 26 and 28 is identical to that formed by the transistors 14, 22 and 24, of the circuit part 3, and a second branch comprising the transistors P 18 and N 38 connected in series. The gates of transistors 18 and 38 are connected to the gates of transistors 16 and 28 respectively, and the drains of transistors 16 and 18 are connected together, so that these two transistors in parallel are equivalent to a transistor whose channel surface would be double.
A third part of the electronic diagram referenced 7 is constituted by a transformation circuit according to the invention. The circuit 7 includes another current generator 40 intended to supply a maximum current Imax and an N-type transistor 42 acting as a diode so that the output current is never negative.
If we now examine in detail the operation of part 3 of the circuit of FIG. 4, which is intended to produce the bias voltage (Vbias), it can be seen that the current generator 11 has its input connected to the drain of the P-type transistor 12, and that these two elements are connected in series between the line of positive supply 29 and ground 30. Thus the intensity of the current passing through the transistor 12 is equal to the intensity produced by the generator 11, that is to say the bias current IK. The transistor 12 and the transistor 14 are further connected so as to form a current mirror of ratio 1. In this arrangement, the current passing through the transistor 14 is also of intensity IK.
It can also be seen in the figure that the two transistors 22 and 24 are connected in series between the drain of the transistor 14 and the ground; they are therefore also crossed by a current of intensity IK. The gates of the transistors 22 and 24 are also connected to their respective drains, and the bias voltage Vbias present between the gate of the transistor 22 and the ground, is therefore directly controlled by the intensity of the current IK produced by the generator 11. The Vbias voltage is intended to be supplied to the second part 5 of the circuit to serve as bias voltage.
The distance determining circuit 5 receives a current of intensity Iin supplied through an input referenced 8. This current is representative of the value of the input variable X for the condition of the rule. The current generator 9 for its part produces a current whose intensity IA is representative of the reference value A of the condition. When the intensity Iin is such that it exactly balances the intensity IA (X = A), any current I1 which passes through the transistor 26 must also pass through the transistor 28 since these two elements are connected in series. Under these conditions, by symmetry, the current in the transistors 26 and 28 is still equal to the current IK passing through the transistors 22 and 24.
The current I1 passing through the transistor 26 being of the same intensity as the current I2 passing through the transistor 28 and these two transistors being of more similar constructions, the voltages V1 and V2 representing respectively the gate-source voltage of the transistors 26 and 28, will be the same. In addition, the gate of transistor 26 being maintained at the bias voltage (Vbias), we necessarily always have:
V1 + V2 = Vbias
The above relation remains true in the general case where the current Iin does not necessarily compensate for the current IA (X # A). Note again that in this case, the current I2 which passes through the transistor 28 is no longer equal to the current Il which passes through the transistor 26. The general relationship between the currents is written at this time:
Iin - IA + I1 - I2 = 0
Fig. 5 is a diagram of the general behavior of the currents I1 and I2 in FIG. 4, depending on the voltage V2. It follows from the parabolic shape of the curves of the currents I1 and I2 on the diagram, that the difference between the intensities of these two currents (I1 - I2) is proportional to the difference between the voltages V1 and V2. In addition, it also follows from the parabolic form of the curves I1 and I2 that the sum of the intensities of these currents breaks down into a first constant term equal to twice Ik and a second term proportional to the square of the difference between the voltages V1 and V2 . These observations allow us to conclude that:
I1 + I2 is equal to 2Ik + a term proportional to the square of I1 - I2.
Note also that the intensity of the current passing through the transistor 38 is equal to I2 since the transistors 28 and 38 are in a current mirror configuration.
It can be concluded from the above consideration that the intensity of the current Iout flowing between the circuit element 5 and the circuit element 7 is given by the following relation:
0 = 2Ik + Iout - I1 - I2
We can establish that the current Iout is such that:
Iout = 1 / 8Ik * (Iin - IA) <2>
The output signal supplied by an integrated circuit like that which has just been described will behave according to the above relation only with limited precision. However, in the present application, it is the qualitative behavior of the signal which is decisive.
The third part 7 of the circuit of FIG. 4, constituted by the transformation circuit, subtracts the intensity Iout supplied by part 5 of the circuit from a current of intensity Imax produced by the current generator 40. The current of intensity Iweight resulting from this operation is therefore the complementary of the signal Iout supplied by the distance determining circuit. The signal Iweight then passes through the transistor 42 which functions as a diode allowing the current to flow only if its intensity is positive. The graph of the intensity of the current Iweight as a function of the intensity Iin will have the general appearance of the curve of FIG. 1b.
The intensity of the current Iout supplied by the circuit 5 of the present example is, in accordance with what has just been said, equal to the square of the difference or more generally to the square of the Euclidean distance between the two points X and A, divided by 8 Ik. The bias current Ik therefore plays the role of parameter for normalizing the distance.
As we have already said, the electronic circuit which has just been described therefore provides a current whose intensity is a function of the overall degree of truth of a rule with a single input value of the type:
IF X = A THEN Y = B
Figs. 1c and 1d give the appearance of an Iweight signal produced by two variants of the circuit of FIG. 4 respectively intended to implement rules of the type:
IF X <A THEN Y = B, and
IF X> A THEN Y = B
The circuits for implementing the two rules above are the same as that described in fig. 4 apart from part 5 of the circuit which is replaced in both cases by the circuits represented by the diagrams of FIGS. 6a and 6b respectively.
The components included in the two circuit elements of fig. 6a and 6b and which are found in FIG. 4 are identified therein by the same references. Reasonings similar to those used above make it possible to determine that the intensity of the current Iout constituting the distance value produced by each of these circuits depends on the input value Iin according to the following relation:
Iout = Ik (1 + (Iin-IA) / 4Ik) <2> for fig. 6a and
Iout = Ik (1 - (Iin-IA) / 4Ik) <2> for fig. 6b
Figs. 1c and 1d give the respective shapes of the Iweight signals generated from the Iout signals produced in these two variants of part 5 of the circuit.
Fig. 7 is the diagram of an analog circuit according to the invention and intended for the evaluation of the overall degree of truth of a behavior rule with two conditions. This circuit operates on the same principle as that of FIG. 4 which has been described above.
The circuit diagram in fig. 7 is subdivided into four parts referenced respectively 103, 105a, 105b and 107. The first part 103 is a circuit intended to fix a bias voltage. This circuit is identical to circuit 3 of the diagram in FIG. 4 and its various components are identified by the same references in FIG. 7 as in fig. 4. The reader can refer to fig. 4 for an explanation of the operation of this circuit.
The second and third parts of the circuit referenced 105a and 105b respectively, are each formed by a circuit identical to circuit 5 of the diagram in FIG. 4. Each of these circuits receives an input signal (referenced respectively Iin1 and Iin2) by an input (8a and 8b respectively), and the outputs of these two circuits are both connected to the same node 36 of the circuit of FIG. 7. This node 36 is also connected to the fourth part of circuit 107. The connections of the outputs of parts 105a and 105b with node 36 of the circuit constitute the summing circuit by rule according to the invention. According to the invention, the parts 105a and 105b could naturally be replaced for example by the circuits of FIGS. 6a or 6b.
The fourth part of the circuit referenced 107 is identical to part 7 of the circuit of FIG. 4.
We have so far described some variants of an embodiment of the present invention in which the amplitude of the distance signal supplied by each of the distance determining circuits (referenced 5 in FIG. 4 and 105a and 105b in the Fig. 7) is a quadratic function of the difference between the intensity Iin and the intensity IA. We will now be interested in an embodiment in which the amplitude of the distance signal is proportional to the absolute value of the difference between the signal Iin and the signal IA.
Fig. 10 is the diagram of the current quadrator already described in relation to FIG. 4, shown here in its simplest variant. The reference numbers in fig. 10 are the same as those of equivalent elements in FIG. 4. In addition, the gate source voltages of the transistors 26 and 28 are, as previously, designated respectively by V1 and V2 and, similarly, the currents passing through the transistors 26 and 28 are respectively designated by I1 and I2.
During the description of FIG. 4, we were only interested in the case where the difference between the input current Iin and the reference current IA was less than 4 * IK. By choosing IK very small compared to the maximum intensities of Iin and IA, it is naturally possible to put oneself in a situation where the difference between Iin and IA is almost always greater than 4 * Ik or, more precisely, in a situation where the difference between Iin and IA is greater than 4 * IK except when the condition of the rule (Iin = IA) is practically verified.
Referring now simultaneously to FIG. 5 and in fig. 10, it can be seen that, in the situation which has just been mentioned, the intensity of one of the currents I1 or I2 will almost always be substantially zero, while the intensity of the other current will be equal to the difference between Iin and IA (noted DELTA I in fig. 10). It will finally be understood that in the circuit of FIG. 10, the current Iout will be equal either to I1 or to I2, that is to say, in any event, to the absolute value of DELTA I, as soon as the condition of the rule is not verified.
The circuit of fig. 10 therefore forms a distance determining circuit according to the invention, which can replace, for example, part 5 of the circuit of FIG. 4, to make this circuit, a circuit for determining the degree of truth of a rule, in which the intensity of the distance signal is a linear function of the absolute value of DELTA I.
Fig. 11 is the diagram of a variant of the circuit of FIG. 10, in which the transistors 28 and 38 are replaced by "cascode" type arrangements. This variant has the advantage of saturating less quickly when I1 becomes very large.
Fig. 12 is the diagram of a circuit intended to replace part 3 of the circuit of FIG. 4 when using the variant of FIG. 11 in place of part 5 of the circuit of FIG. 4.
So far we have described some embodiments of a circuit for determining the overall degree of truth according to the invention intended to determine the degree of truth of a rule. We will now describe an embodiment of a circuit for determining the magnitudes of the output variables according to the invention which is therefore intended to provide the conclusion of said rule. In the present embodiment the output variables have the form of voltages. More precisely, in the particular embodiment which interests us. The input and output interfaces of the circuit are such that it in fact deals with a fuzzy rule which has a form of the type:
"If the intensity of the input current Iin is equal to the intensity of the reference current IA, then the output voltage is equal to a predetermined value Vi".
Fig. 8 is a diagram of an electronic circuit intended to supply the value of an output variable of a rule from a predetermined value and from the overall degree of truth of said rule, this degree of truth having previously been determined by another circuit which may be one of those described above. The circuit diagram in fig. 8 first comprises a part identical to part 7 of the circuit of FIG. 4 and therefore also identical to the circuit 107 of FIG. 7. This part 7 is taken from the previous figures to facilitate understanding, but it is very clear that if for example the circuit of FIG. 8 is connected downstream of the circuit of FIG. 4, part 7 will only appear in the montage in one copy.
The circuit further comprises a part intended to supply at the output a voltage which, in a first case, where there is only one active rule, is equal to the predetermined voltage VA corresponding to the predetermined value of the rule, and in a second case where several rules are active, is equal to the sum of the predetermined voltages corresponding to the different conclusions of these rules, this sum being weighted as a function of the respective degrees of truth of the rules.
In accordance with what has just been said, we find in FIG. 8 some components which were already shown in figs. 4 and 7. These are the current generator 40 and the N-type transistor 42. We see in FIG. 8 as the transistor 42 and associated with a second transistor 44 in a current mirror configuration. The current passing through the transistor 44 is therefore also of intensity Iweight. This current serves as bias current for an OTA transconductance amplifier used as a voltage follower.
We see in fig. 6 that this OTA comprises two P type transistors 46 and 48 which are also in a current mirror configuration, a first N type transistor 50 whose drain is connected to transistor 46 and whose gate is maintained at a predetermined voltage Vi corresponding to the predetermined value of the rule, and a second N-type transistor 52 whose drain is connected to transistor 48 and whose gate voltage provides the magnitude of the output variable.
Due to the current mirror configuration, the intensities of the currents passing through the transistors 46 and 48 are the same. In addition, these transistors being mounted in parallel, the sum of the intensities passing through them is equal to Iweight (provided that no current is absorbed by the output (Vout 56). Under these conditions the intensity of the currents passing through the transistors 50 and 52 are the same and consequently the voltage of the gate of transistor 52, that is to say the voltage Vout supplied at output, will be equal to the voltage Vi applied to the gate of transistor 50, that is ie at the predetermined voltage corresponding to the predetermined value forming the conclusion of the rule.
The circuits described so far involving only one rule, it is normal that in accordance with what we have just seen, the voltage supplied at the output is equal to the predetermined voltage Vi corresponding to the conclusion of the rule, and this regardless of the overall degree of truth of this rule, provided that it is not zero.
It is possible to implement several rules simultaneously, by using several circuits identical to the one just described. To do this, it is sufficient to connect the outputs 56 (fig. 8) of the circuits together providing respectively the sizes of the output variables for the conclusions of the different rules. The connections between the outputs of the circuits corresponding to three different rules are shown diagrammatically in FIG. 9 where each of the gm transconductance OTAs corresponds to a copy of the circuit of FIG. 8. When the outputs Vout of several rules are connected, the resulting voltage Vout is equal to the sum of the voltages Vi of each rule weighted according to the respective degrees of relevance.
EMI20.1
where gm; is the transconductance of the i <th> OTA.