CH671858A5

CH671858A5 -

Info

Publication number: CH671858A5
Application number: CH486986A
Authority: CH
Inventors: Klaus Koehler
Original assignee: Siemens Ag
Priority date: 1986-01-07
Filing date: 1986-12-08
Publication date: 1989-09-29
Also published as: DE3600164C2; DE3600164A1

Description

BESCHREIBUNG DESCRIPTION

Die Erfindung geht aus von einer Einrichtung nach dem Oberbegriff des Patentanspruches 1. The invention relates to a device according to the preamble of patent claim 1.

In den BBC-Nachrichten, Oktober 1968, Seiten 592 bis 597 wird über frequenz- und frequenz/zeitmultiplexe Fernwirksysteme berichtet, bei denen von einem Sender zu einem Empfänger eine Vielzahl von Informationen zu übertragen ist. Diese Informationen können analoge oder digitale Messwerte sein; auch die Übertragung binärer Informationen wie Schalterstellungsmeldungen oder Ein/Ausschaltbefehle sind denkbar. Die Informationen können einzeln übertragen werden; sie können jedoch auch blockweise gemeinsam übertragen werden. Mindestens bei der blockweisen Informationsübertragung ist eine Synchronisierung zwischen Sende- und Empfangsseite erforderlich. Die Übertragung kann uncodiert erfolgen, beispielsweise durch Einspeisen bestimmter Tonfrequenzen in eine Übertragungsleitung; die Übertragung kann auch codiert erfolgen, z.B. indem jeder zu übertragenden Information eine bestimmte Kombination von Tonfrequenzen zugeordnet wird; diese Tonfrequenzen können auf einen Träger aufmoduliert sein. In the BBC-Nachrichten, October 1968, pages 592 to 597, frequency and frequency / time-multiplexed telecontrol systems are reported in which a large amount of information is to be transmitted from a transmitter to a receiver. This information can be analog or digital measurements; The transmission of binary information such as switch position messages or on / off commands are also conceivable. The information can be transmitted individually; however, they can also be transferred together in blocks. At least in the case of blockwise information transmission, synchronization between the transmitting and receiving side is required. The transmission can be uncoded, for example by feeding certain audio frequencies into a transmission line; the transmission can also be coded, e.g. by assigning a certain combination of sound frequencies to each information to be transmitted; these sound frequencies can be modulated onto a carrier.

Zur Sicherung der Übertragung ist es von Vorteil, die zu übertragenden Informationen durch empfangsseitig prüfbare Codes darzustellen, beispielsweise durch Verwendung von jeweils zwei aus fünf verschiedenen Tonfrequenzen für jedes binäre Signal. Durch diese Art der Sicherung lassen sich allerdings nur Fehler auf dem Übertragungsweg erkennen. Treten bei der sendeseitigen Umsetzung eines Signals in einen gleichgewichtigen Code Umsetzfehler auf, so sind diese auf der Empfangsseite grundsätzlich dann nicht zu erkennen, wenn die verfälschte Bitfolge den Bedingungen des gleichgewichtigen Codes genügt. Empfangsseitige Decodierungsfehler sind im allgemeinen auch nicht als solche erkennbar. To secure the transmission, it is advantageous to represent the information to be transmitted by codes that can be checked at the receiving end, for example by using two out of five different sound frequencies for each binary signal. With this type of backup, however, only errors on the transmission path can be identified. If conversion errors occur when a signal is converted into an equilibrium code on the transmission side, these errors cannot be recognized on the reception side if the falsified bit sequence satisfies the conditions of the equilibrium code. Decoding errors at the receiving end are generally not recognizable as such.

Zum Erkennen von Störungen auf dem Übertragungsweg zwischen einem Sender und einem Empfänger ist es ferner aus der DE-AS 1 299 648 bekannt, Informationen sowohl direkt als auch im Komplement zu übertragen. Die Übertragung der komplementären Information kann dabei gleichzeitig mit der originären Information geschehen wie in der DE-AS 1 069 908 angegeben oder nacheinander wie in der DE-AS 2 912 928 offenbart. Empfangsseitig wird geprüft, ob die jeweils zusammengehörenden Informationen auch tatsächlich komplementär sind oder nicht. Damit lassen sich ebenfalls nur Übertragungsstörungen, nicht aber Umsetzfehler auf der Sendeseite des Übertra-gungssystemes erkennen. In order to detect interference on the transmission path between a transmitter and a receiver, it is also known from DE-AS 1 299 648 to transmit information both directly and in complement. The complementary information can be transmitted simultaneously with the original information as specified in DE-AS 1 069 908 or successively as disclosed in DE-AS 2 912 928. At the receiving end, it is checked whether the information that belongs together is actually complementary or not. This also only allows transmission errors to be recognized, but not conversion errors on the transmission side of the transmission system.

Wird die vorgegebene Reihenfolge der Einzelinformationen innerhalb eines zu übertragenden Informationsblockes aus irgendeinem Grunde nicht eingehalten, so werden den übermittel5 If for some reason the specified sequence of the individual information within an information block to be transmitted is not adhered to, the data are transmitted5

10 10th

15 15

20 20th

25 25th

30 30th

35 35

40 40

45 45

50 50

55 55

60 60

65 65

3 3rd

671 858 671 858

ten Einzelinformationen empfangsseitig regelmässig falsche Bedeutungsinhalte zugeordnet. The individual information on the receiving side is regularly assigned incorrect meaning.

Der Erfindung liegt die Aufgabe zugrunde, eine Einrichtung nach dem Oberbegriff des Patentanspruches 1 anzugeben, die auf der Empfangsseite der Übertragungseinrichtung Fehlinformationen infolge von Übertragungsfehlern, fehelerhafter Aneinanderreihung der übertragenen Einzelinformationen und Fehlern beim Umsetzen binärer Signale in gleichgewichtige Codes einschliesslich ihrer Rückumsetzung erkennbar macht und damit die Voraussetzung schafft für die Nichtanerkennung derartig fehlerbehafteter Informationen. The invention has for its object to provide a device according to the preamble of claim 1, which on the receiving side of the transmission device misinformation due to transmission errors, incorrect stringing of the transmitted individual information and errors in converting binary signals into equilibrium codes, including their conversion, thus recognizable This creates the prerequisite for the non-recognition of such faulty information.

Die Erfindung löst diese Aufgabe durch die kennzeichnenden Merkmale des Patentanspruches 1. The invention solves this problem by the characterizing features of claim 1.

Besonders vorteilhafte Ausbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben. Particularly advantageous embodiments of the invention are specified in the dependent claims.

Die Erfindung ist nachstehend unter Bezugnahme auf die Zeichnung näher erläutert. Die Zeichnung zeigt: The invention is explained in more detail below with reference to the drawing. The drawing shows:

Fig. 1 einen angenommenen Stand der Technik, von dem die Erfindung ausgeht, 1 is an assumed prior art, from which the invention is based,

Fig. 2 den Aufbau der erfindungsgemässen Einrichtung und Fig. 2 shows the structure of the device according to the invention and

Fig. 3 die grafische Darstellung zweier zu übertragender binärer Informationen. 3 shows the graphical representation of two binary information items to be transmitted.

Figur 1 zeigt im oberen Teil der Darstellung einen Sender, von dem aus Meldungen Ml bis Mn in Form binärer Informationen zu einem im unteren Teil der Figur dargestellten Empfänger übertragen werden sollen. Durch nicht dargestellte Massnahmen werden die Meldungen Ml bis Mn nacheinander abgerufen und als binäre Einzelinformationen eines Informationsblockes an den Empfänger übertragen. Dort wirken diese Informationen auf zugeordnete Melde-Empfangsrelais MR1 bis MRn ein. Die zu übertragenden Meldungen gelangen über Optokoppler auf eine sendeseitige Verarbeitungseinrichtung zum Umsetzen und Aufbereiten der Meldungen sowie zum Ausgeben der zugehörigen binären Informationen. Diese Verarbeitungseinrichtung besteht im wesentlichen aus einem Mikrocomputer MCI, der eingangsseitig von den anliegenden Meldungen beaufschlagt wird. Aus Gründen der Übersichtlichkeit ist in Figur 1 nur ein einziger Optokoppler OKI dargestellt, über den die Meldung Ml anliegt. Der Mikrocomputer MCI veranlasst das Umsetzen der Meldung in einen gleichgewichtigen Code. Dies geschieht unter Verwendung eines Generators Gl für die Frequenz fl und eines Modulators MOI, der vom Mikrocomputer MCI getastet wird. Am Ausgang des Modulators entsteht dann eine die Meldung Ml dargestellende Bitfolge, beispielsweise eine in einem Raster von 7 bits liegende Bitfolge von 3 bits. Diese Bitfolge gelangt als binäre Information über ein auf die Frequenz fl des Generators Gl abgestimmtes Filter Fl auf einen sendeseitigen Leitungsübertrager T1 und von dort auf eine Übertragungsleitung zum Empfänger. Dort wird die Bitfolge über einen Leitungsübertrager T2 ausgekoppelt und einem auf die Sendefrequenz abgestimmten Empfangsfilter Fll zugeführt. Nach Verstärkung in einem Empfangsverstärker VI, Démodulation in einem Demodulator Dl und Impulsformung in einem Schwellwertschalter S1 gelangt die übertragene Bitfolge auf die eigentliche empfangsseitige Verarbeitungseinrichtung. Diese Verarbeitungseinrichtung wird ebenfalls dargestellt durch einen Mikrocomputer MC11. Dieser Mikrocomputer MC11 setzt die ihm eingangsseitig zugeführte Bitfolge wieder in ein der ursprünglichen Meldung M1 entsprechendes Ausgangssignal um und gibt dieses über einen nachgeordneten Optokoppler OK 11 und einen Verstärker VII an das zugehörige Melde-Empfangsrelais MR1 weiter. FIG. 1 shows in the upper part of the illustration a transmitter from which messages M1 to Mn in the form of binary information are to be transmitted to a receiver shown in the lower part of the figure. The measures Ml to Mn are called up one after the other by measures not shown and transmitted to the recipient as individual binary information of an information block. There, this information acts on assigned signal receiving relays MR1 to MRn. The messages to be transmitted are sent via optocouplers to a processing device on the transmission side for converting and processing the messages and for outputting the associated binary information. This processing device essentially consists of a microcomputer MCI, which is acted upon by the pending messages on the input side. For the sake of clarity, only a single optocoupler OKI is shown in FIG. 1, via which the message M1 is present. The MCI microcomputer initiates the conversion of the message into an equilibrium code. This is done using a generator Gl for the frequency fl and a modulator MOI, which is keyed by the microcomputer MCI. At the output of the modulator, a bit sequence representing the message M1 is created, for example a bit sequence of 3 bits lying in a grid of 7 bits. This bit sequence arrives as binary information via a filter F1 which is matched to the frequency fl of the generator G1 on a transmission-side line transformer T1 and from there on a transmission line to the receiver. There, the bit sequence is decoupled via a line transformer T2 and fed to a reception filter F1, which is matched to the transmission frequency. After amplification in a receiving amplifier VI, demodulation in a demodulator D1 and pulse shaping in a threshold switch S1, the transmitted bit sequence arrives at the actual processing device at the receiving end. This processing device is also represented by a microcomputer MC11. This microcomputer MC11 converts the bit sequence supplied to it on the input side again into an output signal corresponding to the original message M1 and forwards this via a downstream optocoupler OK 11 and an amplifier VII to the associated signal-receiving relay MR1.

Mit der vorstehend beschriebenen Einrichtung zum blockweisen Übertragen binärer Informationen lassen sich empfangsseitig nur solche Fehlinformationen feststellen, die am Eingang der empfangsseitigen Verarbeitungseinrichtung nicht den Bedingungen des gleichgewichtigen Codes genügen. Um auch andere Fehlinformationen erkennen zu können, beispielsweise solche, die sendeseitig zwar zu einem Umsetzen einer Meldung in eine falsche, den Bedingungen des gleichgewichtigen Codes jedoch genügende Bitfolge führen, oder solche, die durch Verwürfein der binären Informationen gegeben sind, ist die als bekannt angenommene Einrichtung nach Figur 1 zu der in Figur 2 dargestellten erfindungsgemässen Einrichtung zu ergänzen. With the above-described device for the block-wise transmission of binary information, only those incorrect information can be determined at the receiving end that do not meet the conditions of the balanced code at the entrance of the receiving-end processing device. In order to also be able to recognize other incorrect information, for example that which, on the transmission side, leads to a message being converted into an incorrect bit sequence which, however, satisfies the conditions of the equilibrium code, or which is given by scrambling the binary information, this is assumed to be known 1 to supplement the device according to the invention shown in FIG. 2.

Die Erfindung geht von der Überlegung aus, dass sich die vorgenannten Fehler empfangsseitig erkennen lassen, wenn man jeder binären Information innerhalb eines aus mehreren Bitfolgen bestehenden Informationsblockes eine typische, von der Bitfolge anderer binärer Informationen des Blockes verschiedene Bitfolge zuordnet und empfangsseitig prüft, ob die jeweils erwartete Bitfolge mit der tatsächlich empfangenen Bitfolge überstimmt. Dies hat zur Voraussetzung, dass für jede binäre Information eines Blockes unabhängig davon, ob diese die eine oder die andere Wertigkeit aufweist, stets die gleiche Bitfolge an den Empfänger zu übertragen ist; dennoch muss sich selbstverständlich der Bedeutungsinhalt der jeweiligen binären Information auf der Empfangsseite eindeutig und sicher bestimmen lassen. Um dies zu realisieren, sieht die Erfindung vor, dass der Sender bei jeder zu übertragenden binären Information eines Informationsblockes einer beliebigen ersten Wertigkeit eine diese Information darstellende Bitfolge in einen ersten und bei einer binären Information der jeweils anderen Wertigkeit die gleiche Bitfolge in einen zweiten Übertragungskanal einspeist, wobei die Bitfolgen von Information zu Information jeweils verschieden sind. Zu diesem Zweck weist die sendeseitge Verarbeitungseinrichtung gemäss Figur 2 zwei Mikrocomputer MCI und MC2 auf, von denen der eine beliebige binäre Signale der einen Wertigkeit un der andere die entsprechenden binären Signale der anderen Wertigkeit verarbeitet. Die beiden Mikrocomputer sollen beispielsweise so beschaffen sein, dass die die ihnen zugeführten binären Signale ausgangsseitig in den verabredeten gleichgewichtigen Code umsetzen, wenn ihnen Signale der Wertigkeit L zugeführt werden. Weist das Signal diese Wertigkeit auf, soll z.B. der Mikrocomputer MCI aktiv sein und über den zugehörigen Modulator MOI und das Filter Fl eine gleichgewichtige Bitfolge der Frequenz fl an den Leitungsübertrager T1 ausgeben. Hat das zu übertragende Signal die Wertigkeit 0, so setzt der Mikrocomputer MC2 das Signal in einen gleichgewichtigen Code um. Dieser Mikrocomputer ist über Negationsglieder an die die Signale abgebenden Optokoppler angeschlossen, wobei im Ausführungsbeispiel nur das Negationsglied N1 für die Invertierung des am Ausgang des Optokopplers OKI abgreifbaren Signals dargestellt ist. Weist dieses Signal an-nahmegemäss die Wertigkeit 0 auf, so wird dem Mikrocomputer MC2 über das Negationsglied N1 ein Signal der Wertigkeit L zugeführt und der Mikrocomputer MC2 setzt dieses Signal über den Modulator M02 in eine Bitfolge um, die den Bedingungen des gleichgewichtigen Codes genügt. Hierzu ist der Modulationseingang des Modulators M02 an den Ausgang des Mikrocomputers MC2 und der Signaleingang des Modulators an den Ausgang eines auf die Frequenz f2 abgestimmten Generators G2 angeschlossen. Die vom Mikrocomputer MC2 getastete Bitfolge der Frequenz f2 gelangt über ein auf die Frequenz des Generators G2 abgestimmtes Filter F2 auf den sendeseitigen Leitungsübertrager und von dort zum Empfänger. Im Empfänger verhindert das Empfangsfilter Fll die Auswertung der übermittelten Bitfolge durch den Mikrocomputer MC11. Stattdessen führt das auf die Frequenz f2 des Generators G2 abgestimmte Empfangsfilter F21 die übermittelte Bitfolge einem Verstärker V2 zu, der die Signale verstärkt und einem zugehörigen Demodulator D2 zuführt. Dieser Demodulator setzt die ihm zugeführte Bitfolge in entsprechende Gleichspannungssignale um und schaltet diese auf einen nachgeordneten Schwellwertschalter S2. Dieser Schwellwertschalter dient der Impulsformung der übermittelten, nachfolgend vom Mikrocomputer MC21 zu bewertenden Bitfolge. Die Ausgangssignale dieses Mikrocomputers werden über zugehörige Negationsglieder inver5 The invention is based on the consideration that the aforementioned errors can be recognized at the receiving end if one assigns each binary information within an information block consisting of several bit sequences to a typical bit sequence which differs from the bit sequence of other binary information of the block and checks on the receiving end whether the respective expected bit sequence is matched with the actually received bit sequence. The prerequisite for this is that the same bit sequence must always be transmitted to the receiver for each binary piece of information in a block, regardless of whether it has one or the other value; nevertheless, the meaning of the binary information on the receiving side must of course be clearly and reliably determined. In order to achieve this, the invention provides that the transmitter feeds a bit sequence representing this information into a first and every binary information of an information block of any first value, and the same bit sequence into a second transmission channel for binary information of the other value , wherein the bit sequences differ from information to information. For this purpose, the transmission-side processing device according to FIG. 2 has two microcomputers MCI and MC2, of which one processes any binary signals of one value and the other processes the corresponding binary signals of the other value. The two microcomputers should, for example, be designed in such a way that the binary signals supplied to them on the output side are converted into the agreed, equilibrium code when signals of the value L are supplied to them. If the signal has this value, e.g. the microcomputer MCI be active and, via the associated modulator MOI and the filter F1, output a balanced bit sequence of the frequency fl to the line transformer T1. If the signal to be transmitted has the value 0, the microcomputer MC2 converts the signal into an equilibrium code. This microcomputer is connected via negation elements to the optocouplers emitting the signals, only the negation element N1 for the inversion of the signal which can be tapped at the output of the optocoupler OKI being shown in the exemplary embodiment. If this signal is assumed to have a value of 0, a signal of value L is fed to the microcomputer MC2 via the negation element N1 and the microcomputer MC2 converts this signal into a bit sequence via the modulator M02 which satisfies the conditions of the balanced code. For this purpose, the modulation input of modulator M02 is connected to the output of microcomputer MC2 and the signal input of the modulator to the output of a generator G2 tuned to frequency f2. The bit sequence of the frequency f2 sampled by the microcomputer MC2 passes through a filter F2 which is matched to the frequency of the generator G2 and reaches the transmission-side line transformer and from there to the receiver. The reception filter F1 in the receiver prevents the evaluation of the transmitted bit sequence by the microcomputer MC11. Instead, the receive filter F21 matched to the frequency f2 of the generator G2 feeds the transmitted bit sequence to an amplifier V2, which amplifies the signals and feeds them to an associated demodulator D2. This demodulator converts the bit sequence supplied to it into corresponding DC voltage signals and switches them to a downstream threshold switch S2. This threshold switch is used for pulse shaping of the transmitted bit sequence, which is subsequently to be evaluated by the MC21 microcomputer. The output signals of this microcomputer are inverted via associated negation elements

10 10th

15 15

20 20th

25 25th

30 30th

35 35

40 40

45 45

50 50

55 55

60 60

65 65

671 858 671 858

4 4th

tiert. In der Zeichnung ist wieder nur das der ersten Information eines zu übertragenden Blockes zugeordnete Negationsglied Nil dargestellt. animals. Again, only the negation element Nil assigned to the first piece of information of a block to be transmitted is shown in the drawing.

Das entweder am zugehörigen Ausgang des Mikrocomputers MCI 1 oder an dem entsprechenden Ausgang des Mikrocomputers MC21 abgreifbare Ausgangssignal dient zum Einstellen des zugehörigen Melde-Empfangsrelais MR1. Da das betreffende Ausgangssignal nur kurzzeitig vorhanden ist, ist dafür Sorge zu tragen, dass es durch geeignete Massnahmen zeitlich gesehen so verlängert wird, dass der durch das Ausgangssignal eingestellte Schaltzustand des Melde-Emfangsrelais mindestens bis zum folgenden Übertragungszyklus beibehalten bleibt. Hierzu dient in vorteilhafter Weise ein als monostabiles Flip-Flop ausgebildetes Zeitglied Z. Hat das Ausgangssignal die Wertigkeit L, so wird dieses Zeitglied über den Mikrocomputer MCI 1 in seinen Wirkzustand gesteuert und schaltet über den nachgeordneten Optokoppler OK 11 und den Verstärker VII das zugehörige Melde-Empfangsrelais MR1 an. Wird die Information im folgenden Übertragungszyklus bestätigt, so erhält das Zeitglied einen weiteren Triggerimpuls und hält das Melde-Empfangsrelais MR1 in der Arbeitsstellung. Bleibt die Information im folgenden Übertragungszyklus aus, so gelangt das Zeitglied Z bei Ablauf der ihm eingeprägten Schaltzeit in die Ausgangsstellung und veranlasst das Abschalten des Melde- Empfangsrelais MR1. Durch Wahl grösserer Verzögerungszeiten ist es auch möglich, den jeweiligen Meldezustand des Melde-Empfangs auch bei einem zwei- oder dreimaligen Ausbleiben der entsprechenden Information aufrechtzuerhalten. Nimmt die übertragene binäre Information die andere Wertigkeit an, so wird annahmegemäss der Mikrocomputer MC21 aktiv; er steuert über das ihm nachgeschaltete Negationsglied Nil das Zeitglied Z nach Empfang und Bewertung der Information sofort in die Ausgangsstellung und veranlasst damit zum frühestmöglichen Zeitpunkt die Umsteuerung des zugehörigen Melde Empfangsrelais MR1. The output signal, which can either be tapped at the associated output of the microcomputer MCI 1 or at the corresponding output of the microcomputer MC21, is used to set the associated signal-receiving relay MR1. Since the relevant output signal is only available for a short time, care must be taken that it is extended in time by suitable measures so that the switching state of the signal receiving relay set by the output signal remains at least until the following transmission cycle. For this purpose, a timer Z designed as a monostable flip-flop is used advantageously. If the output signal has the value L, this timer is controlled into its active state by the microcomputer MCI 1 and switches the associated message via the downstream optocoupler OK 11 and the amplifier VII -Receiver relay MR1 on. If the information is confirmed in the following transmission cycle, the timing element receives a further trigger pulse and holds the signal receiving relay MR1 in the working position. If the information does not appear in the following transmission cycle, the timer Z reaches the starting position when the switching time impressed on it and causes the signaling / receiving relay MR1 to be switched off. By choosing longer delay times, it is also possible to maintain the respective message status of the message reception even if the corresponding information is not received two or three times. If the transmitted binary information assumes the other value, the MC21 microcomputer is assumed to be active; it controls the timing element Z immediately after receiving and evaluating the information into the starting position via the negation element Nil connected to it, thereby causing the associated signaling receiving relay MR1 to be reversed at the earliest possible time.

In vorteilhafter Weise wird das Zeitglied durch ein Signal derjenigen Wertigkeit in seine Arbeitsstellung geschaltet, das der jeweils gefährlicheren Information des zu übertragenden Meldepaares zugeordnet ist. Bei der Steuerung eines Verkehrssignals z.B. wäre die einen Fahrtbegriff signalisierende Information diejenige, die über den Mikrocomputer MC11 das Zeitglied in die Wirkstellung steuert, während die ungefährlichere, dem Haltbegriff zugeordnete Information das Zeitglied in die Ausgangsstellung zu schalten hätte. Fällt die Information aufgrund einer Störung aus, so wechselt das Melde-Empfangsrelais MR1 auf jeden Fall in den Schaltzustand, der dem Haltsignalbegriff zugeordnet ist und signalisiert damit den ungefährlicheren Meldezustand. The timer is advantageously switched into its working position by a signal of that value which is assigned to the more dangerous information of the message pair to be transmitted. When controlling a traffic signal e.g. the information signaling a travel term would be that which controls the timer into the active position via the microcomputer MC11, while the less dangerous information associated with the stop term would have to switch the timer into the starting position. If the information fails due to a fault, the signal receiving relay MR1 changes in any case to the switching state that is assigned to the stop signal term and thus signals the less dangerous signaling state.

Nach der Lehre der vorliegenden Erfindung sind sowohl auf der Sende- als auch auf der Empfangsseite der Übertragungseinrichtung jeweils zwei Mikrocomputer vorgesehen, von denen aber jeweils immer nur einer aktiv an der Verarbeitung der Signale bzw. Informationen beteiligt ist. Nach einem Teilmerkmal der Erfindung ist vorgesehen, den jeweils nicht aktiv an der Verarbeitung der binären Signale bzw. Informationen beteiligten Mikrocomputer dazu zu verwenden, die Sicherheit der Si-grialübertragung zu erhöhen. Während z.B. aüf der Sendeseite des Systems der Mikrocomputer MCI ein ihm angebotenes binäres Signal in eine erste Bitfolge umsetzt und auf den Leitungsübertrager T1 schaltet, soll nach diesem Teilmerkmal der andere Mikrocomputer MC2 das ihm über das Negationsglied N1 angebotene invertierte binäre Signal in eine zum Ausgangssignal des aktiven Mikrocomputers MCI antivalente Bitfolge umsetzen üild ebenfalls auf den Leitungsübertrager T1 schalten. Diese antivalente Bitfolge genügt zwar ebenfalls den Bedingungen eines gleichgewichtigen Codes; dieser gleichgewichtige Code ist jedoch'■verschieden von dem zuvor für die Übertragung von binären Informationen verabredeten gleichgewichtigen Code. Wenn eine Information beispielsweise in einem (drei aus sie— According to the teaching of the present invention, two microcomputers are provided both on the transmitting side and on the receiving side of the transmission device, but only one of them is actively involved in the processing of the signals or information. According to a partial feature of the invention, it is provided that the microcomputer, which is not actively involved in the processing of the binary signals or information, is used to increase the security of the silicon transmission. While e.g. On the transmission side of the microcomputer system MCI converts a binary signal offered to it into a first bit sequence and switches it to line transformer T1, the other microcomputer MC2 is to convert the inverted binary signal offered to it via the negation element N1 into an output signal of the active microcomputer Convert the MCI equivalent bit sequence also switch to the line transformer T1. This antivalent bit sequence also satisfies the conditions of an equilibrium code; however, this equilibrium code is different from the equilibrium code previously agreed upon for the transmission of binary information. For example, if information is in one (three of them—

ben)-Code zu übertragen ist, so wird die inverse Informationsdarstellung stets in einem (vier aus sieben)-Code bestehen. Auf der Empfangsseite der Übertragungseinrichtung erhalten die Mikrocomputer MC11 und MC21 selektiert nach den Übertragungsfrequenzen fl und f2 Bitfolgen, aus denen sich unschwer feststellen lässt, welche Bitfolge die zu übertragende Information und welche die inverse Information darstellt. Die Antivalenzbedingung beider Bitfolgen lässt sich prüfen und mit in die Aussage über die jeweils übermittelte Information einbeziehen. Im Falle von Antivalenzstörungen lässt sich das jeweils angesprochene Melde-Empfangsrelais in den jeweils ungefährlicheren Meldezustand schalten. ben) code is to be transmitted, the inverse information display will always consist of one (four out of seven) code. On the receiving side of the transmission device, the microcomputers MC11 and MC21 receive bit sequences selected according to the transmission frequencies fl and f2, from which it is easy to determine which bit sequence represents the information to be transmitted and which represents the inverse information. The antivalence condition of both bit sequences can be checked and included in the statement about the respectively transmitted information. In the event of antivalence disturbances, the signal receiving relay in question can be switched to the non-hazardous signaling state.

Für die Prüfung der Antivalenzbedingung sind die beiden empfangsseitigen Mikrocomputer MCI 1 und MC21 in ihrem Verarbeitungsablauf zu synchronisieren. Dies wird in der Zeichnung durch ein UND-Glied U verdeutlicht, das aus den übermittelten Bitfolgen vorangestellten oder sonstwie beigegebenen Synchronisationskennzeichen die Verarbeitung innerhalb der beiden Mikrocomputer steuert. To check the antivalence condition, the two microcomputers MCI 1 and MC21 on the receiving side must be synchronized in their processing sequence. This is illustrated in the drawing by an AND gate U, which controls the processing within the two microcomputers from the transmitted bit sequences preceded or otherwise added to the synchronization identifier.

Zur Verdeutlichung der Erfindung sei abschliessend auf die Figur 3 hingewiesen. Dort sind zwei innerhalb eines Blockes zu übertragende beliebige Informationen zusammen mit für den Betrieb notwendigen Synchronisationszeichen dargestellt. Oberhalb der Informationen ist ein durch Taktschritte definiertes Zeitraster aufgetragen, aus dem sich die zeitliche Beziehung von Synchronisationskennzeichen und Informationen ablesen lässt. Jeder Information ist ein aus zwei Taktschritten bestehendes Synchronisationskennzeichen SR vorangestellt, das auf der Empfangsseite die die übermittelten Informationen verarbeitenden Mikrocomputer synchronisiert. Dem zu übertragenden Informationsblock ist ausserdem ein Codeblock vorangestellt, der aus einem Synchronisationszeichen SR und einer (zwei von sie-ben)-Bitfolge besteht; diese Bitfolge gibt die Adresse des jeweiligen Empfangspartners an, im vorliegenden Ausführungsbeispiel die Empfangsadresse der Mikrocomputer MC11 und MC21. Das in Form einer ersten Information zu übertragende erste binäre Signal soll eine Wertigkeit aufweisen, die den Mikrocomputer MCI zur Umsetzung des Signals in einen gleichgewichtigen Code veranlasst. Dieser Code ist im angenommenen Ausführungsbeispiel ein (drei aus sieben)-Code. Für die Ausgabe der aus dem ersten zu übertragenden Signal abgeleiteten ersten Information veranlasst der Mikrocomputer MCI die Belegung der ersten drei für die Übertragung zur Verfügung stehenden sieben Taktschritte mit den Ausgangssignalen fl des Generators Gl; in den folgenden vier Taktschritten werden diese Ausgangssignale ausgeblendet. Unabhängig hiervon setzt der Mikrocomputer MC2 das ihm invertiert angebotene erste Signal in eine antivalente Bitfolge um, in der die ersten drei Taktschritte ausgeblendet und die anschliessenden vier Taktschritte mit Signalen der Frequenz f2 belegt sind. Die dadurch definierte Bitfolge genügt nicht der verabredeten (drei aus sieben)-Bedingung, sondern realisiert eine (vier aus sieben)-Bedingung. Auf der Empfangsseite ist deshalb für den Mikrocomputer MC21 ohne weiteres erkennbar, dass es sich bei der ihm angebotenen Bitfolge um die zur auszuwertenden Bitfolge antivalente Bitfolge handelt. To clarify the invention, reference is finally made to FIG. 3. There, any two pieces of information to be transmitted within a block are shown together with the synchronization characters necessary for operation. Above the information, a time grid defined by cycle steps is plotted, from which the temporal relationship between synchronization indicator and information can be read. Each information is preceded by a synchronization indicator SR consisting of two clock steps, which synchronizes the microcomputers processing the transmitted information on the receiving side. The information block to be transmitted is also preceded by a code block which consists of a synchronization character SR and a (two out of seven) bit sequence; this bit sequence specifies the address of the respective receiving partner, in the present exemplary embodiment the receiving address of the microcomputers MC11 and MC21. The first binary signal to be transmitted in the form of a first piece of information should have a value which causes the microcomputer MCI to convert the signal into an equilibrium code. In the assumed exemplary embodiment, this code is a (three out of seven) code. For the output of the first information derived from the first signal to be transmitted, the microcomputer MCI causes the first three clock steps available for the transmission to be assigned the output signals fl of the generator Gl; these output signals are masked out in the following four clock steps. Regardless of this, the microcomputer MC2 converts the first signal offered to it in an inverted manner into an antivalent bit sequence in which the first three clock steps are masked out and the subsequent four clock steps are assigned signals of frequency f2. The bit sequence thus defined does not meet the agreed (three out of seven) condition, but realizes a (four out of seven) condition. On the receiving side, it is therefore readily apparent to the microcomputer MC21 that the bit sequence offered is the bit sequence that is equivalent to the bit sequence to be evaluated.

Wäre anstelle eines binären Signals der Wertigkeit L ein solches der Wertigkeit 0 zu übertragen, so würde der Mikrocomputer MC2 auf dem in Figur 3 dargestellten unteren Übertragungskanal auf den ersten drei Taktschritten Ausgangssignale der Frequenz f2 durchsehalten und die letzten vier Taktschritte ausblenden. In entsprechender Weise würde dann der Mikrocomputer MCI die antivalente Bitfolge erarbeiten und auf den letzten vier Taktschritten der verfügbaren Übertragungszeit Signale der Frequent f 1 auf den in Figur 3 obenliegenden Über-tragurtgskanal schalten. Die Bitdarstellung sowohl auf dem originären als auch auf dem der Datensicherung dienenden antiva-lenten Übertragungskanäl wäre damit spiegelbildlich zu der in Figur 3 dargestellten Bitfolge. If, instead of a binary signal of the valence L, one of the valence 0 were to be transmitted, the microcomputer MC2 on the lower transmission channel shown in FIG. 3 would hold through output signals of the frequency f2 on the first three clock steps and hide the last four clock steps. In a corresponding way, the microcomputer MCI would then work out the equivalent bit sequence and switch signals of the frequency f 1 to the transmission channel above in FIG. 3 on the last four clock steps of the available transmission time. The bit representation both on the original and on the anti-data transmission channel used for data backup would thus be a mirror image of the bit sequence shown in FIG. 3.

5 5

10 10th

15 15

20 20th

25 25th

30 30th

35 35

40 40

45 45

50 50

55 55

60 60

65 65

5 5

671 858 671 858

Für die zweite im Rahmen des anliegenden Blocks zu übertragende, aus einem zweiten binären Signal abgeleiteten Information ist eine andere Bitfolge fest vorgegeben. Hier sind der zweite, dritte und vierte Taktschritt belegt, während der erste, fünfte, sechste und siebente Taktschritt frei ist. Aus der Darstellung der Figur 3 ergibt sich, dass auch hier die zu übertragende Information in den in der Zeichnung obenliegenden Übertragungskanal eingespeist wird, während der untere Übertragungskanal durch eine entsprechende antivalente Bitfolge belegt ist. Auch hier detektiert der Mikrocomputer MC11 die originäre Information, während der Mikrocomputer MC21 feststellt, dass ihm die der Datensicherung dienende Bitfolge zugeführt wird; diese Bitfolge ist nun intern mit der dem anderen Mikrocomputer zugeführten Bitfolge auf Antivalenz zu überprüfen. Another bit sequence is predefined for the second information to be transmitted in the context of the adjacent block and derived from a second binary signal. The second, third and fourth clock steps are occupied here, while the first, fifth, sixth and seventh clock steps are free. 3 shows that the information to be transmitted is also fed into the transmission channel at the top of the drawing, while the lower transmission channel is occupied by a corresponding antivalent bit sequence. Here, too, the microcomputer MC11 detects the original information, while the microcomputer MC21 determines that the bit sequence used for data backup is supplied to it; this bit sequence must now be checked internally for antivalence with the bit sequence supplied to the other microcomputer.

In entsprechender Weise sind auch den übrigen zu übertragenden binären Informationen innerhalb des Blockes ganz bestimmte Bitkombinationen zugeordnet, wobei die Übertragung abhängig von der Wertigkeit der anliegenden Informationen einmal in dem einen und einmal in dem anderen Übertragungskanal erfolgen kann. Welchem Übertragungskanal im Einzelfall die jeweils zu übertragende Information zugeordnet ist und welcher die zu Prüfzwecken erzeugte antivalenten Bitfolge führt, ist auf der Empfangsseite aus dem jeweils anliegenden Code zu erkennen. In a corresponding manner, the other binary information to be transmitted within the block is also assigned very specific bit combinations, the transmission depending on the value of the information present being able to take place once in one and once in the other transmission channel. Which transmission channel is assigned to the respective information to be transmitted in each individual case and which leads the antivalent bit sequence generated for test purposes can be seen on the receiving side from the code present in each case.

Ähnlich wie bei den zu übertragenden Informationen wird auch der als Adresse dienenden Bitfolge eine entsprechende inverse Bitfolge auf dem jeweils anderen Kanal zugeordnet. Die Antivalenz der übermittelten Adressensignale wird empfangsseitig überprüft und verhindert im Störungsfall das nichtgewollte Reagieren irgendwelcher Empfänger auf nicht für sie bestimmte Nachrichten. Similar to the information to be transmitted, a corresponding inverse bit sequence on the other channel is also assigned to the bit sequence serving as the address. The antivalence of the transmitted address signals is checked at the receiving end and, in the event of a fault, prevents any recipient from reacting to messages that are not intended for them.

Bei dem vorstehend näher erläuterten Ausführungsbeispiel werden die zu übertragenden binären Informationen in einen (drei von sieben)-Code umgesetzt. Hiermit lassen sich 35 verschiedene Informationspaare übertragen. Anstelle eines (drei von sieben)-Codes kann auch jeder andere beliebige gleichgewichtige Code zur Anwendung kommen, wenn entsprechend mehr oder weniger Informationspaare zu übertragen sind. In the exemplary embodiment explained in more detail above, the binary information to be transmitted is converted into one (three out of seven) code. This allows 35 different pairs of information to be transmitted. Instead of one (three of seven) codes, any other code of equal weight can also be used if correspondingly more or fewer pairs of information are to be transmitted.

Durch die adressenorientierte Ansteuerung der Empfänger ist es möglich, von einem Sender aus quasi beliebig viele Empfänger über nur zwei Übertragungskanäle zu erreichen. The address-oriented control of the receivers makes it possible to reach virtually any number of receivers from just one transmitter using only two transmission channels.

Vielfach ist es erforderlich, ganz bestimmte Informationen 5 zu ganz bestimmten Empfängern zu übermitteln. Dies lässt sich im Zeitmultiplexverfahren adressengesteuert durchführen. In many cases, it is necessary to transmit very specific information 5 to very specific recipients. This can be done address-controlled in time-division multiplexing.

Wenn eine quasi gleichzeitige Übertragung von Informationen zwischen verschiedenen Sendern und Empfängern stattfinden soll, werden den jeweils zusammenwirkenden Sende- und Empio fangseinrichtungen in vorteilhafter Weise gesonderte Übertragungskanäle zugeordnet. So können z.B. die Informationen an den einen Empfänger auf den Frequenzen fl und f2 und die Informationen für andere Empfänger auf anderen Frequenzen gleichzeitig übermittelt werden. Die Trennung der Informatio-15 nen an den einzelnen Empfängern geschieht über auf die einzelnen Frequenzen abgestimmte Bandfilter. In dem vorstehend erläuterten Beispiel sind die zu übertragenden Bitfolgen durch das Vorhandensein bzw. Nichtvorhandensein von bestimmten Frequenzen auf bestimmten Taktschritten dargestellt. Anstelle die-20 ser Bitdarstellung kann auch jede beliebige andere gängige Bitdarstellung gewählt sein, beispielsweise unterschiedliche Bitlängen oder unterschiedliche Phasenlagen für die einzelnen Bits. Die Bitfolgen können auch einem gemeinsamen oder verschiedenen Trägern aufmoduliert sein. If a quasi-simultaneous transmission of information between different transmitters and receivers is to take place, the respective cooperating transmitting and receiving devices are advantageously assigned separate transmission channels. For example, the information to one receiver on frequencies fl and f2 and the information for other receivers on other frequencies are transmitted simultaneously. The information at the individual receivers is separated using band filters that are matched to the individual frequencies. In the example explained above, the bit sequences to be transmitted are represented by the presence or absence of specific frequencies on specific clock steps. Instead of this bit representation, any other common bit representation can also be selected, for example different bit lengths or different phase positions for the individual bits. The bit sequences can also be modulated onto a common or different carriers.

25 Für die Übertragung besonders gefährlicher Informationen nach sicherungstechnischen Gesichtspunkten sieht die Erfindung nach einer Weiterbildung vor, diese Informationen in zwei Schritten mit verschiedenen Informationen innerhalb eines Informationsblockes zu übertragen und den Empfang dieser In-30 formationen durch eine UND-Bedingung zu verknüpfen. Beide Informationen können dabei empfangsseitig auf Signalrelais wirken wie es z.B. in der DE-OS 3 045 028 angegeben ist. Neben der UND-Bedingung ist auch die Antivalenzbedingung jeder einzelnen Information und das Bitfolgemuster zu prüfen. 35 Besonders vorteilhaft ist es, wenn die beiden Informationen von unterschiedlichen Mikrocomputern auf unterschiedlichen Kanälen übertragen werden, weil dann empfangsseitig nicht erkennbare Fehlmeldungen infolge gleichartiger Beeinflussung der an der sende- und empfangsseitigen Datenverarbeitung beteiligten 40 Mikrocomputer quasi ausgeschlossen sind. 25 For the transmission of particularly dangerous information from a security point of view, the invention provides, according to a further development, to transmit this information in two steps with different information within an information block and to link the reception of this information with an AND condition. Both pieces of information can act on signal relays at the receiving end, e.g. is specified in DE-OS 3 045 028. In addition to the AND condition, the antivalence condition of each piece of information and the bit sequence pattern must also be checked. It is particularly advantageous if the two pieces of information are transmitted by different microcomputers on different channels, because then error messages that cannot be recognized on the receiving side are virtually excluded due to the similar influencing of the 40 microcomputers involved in the sending and receiving data processing.

v v

1 Blatt Zeichnungen 1 sheet of drawings

Claims

671 858

1. Device for the block-wise transmission of binary information from a transmitter to a receiver, in which the individual information is represented in a code of equal weight and is transmitted together with test information, which reproduce the information to be transmitted in inverted form, and in which a transmission-side synchronization of the Transmission process and a reception-side check of the transmitted information and the test information is provided, characterized by the following features:

a) The transmitter feeds a bit sequence representing this information into a first and with information of the other valence the same bit sequence into a second transmission channel for information of any first value to be transmitted;

b) Several bit sequences form an information block; a typical bit sequence, different from the bit sequence of other information of the block, is provided for each information to be transmitted within a block;

c) The transmitter feeds the bit sequence, which is equivalent to the bit sequence of the information to be transmitted, into the transmission channel not occupied by the information to be transmitted;

d) The receiver feeds the bit sequence transmitted to it in the predetermined code on a transmission channel to an evaluation device which checks whether the transmitted bit sequence occupies the code elements predetermined for the relevant information in the block;

e) Depending on the respective evaluation result, the evaluation device recognizes the transmitted information and feeds it to the decoding or rejects it.

2. Device according to claim 2, characterized in that each bit sequence representing information is preceded by a synchronization character (SR).

2nd

PATENT CLAIMS

3. Device according to claim 1, characterized in that each information block is preceded by a group synchronization character.

4. Device according to claim 3, characterized in that each information block is preceded by a synchronization character and a receiving address characterizing the respective recipient.

5. Device according to claim 4, characterized in that a code representation deviating from the code representation of the information to be transmitted is selected for the reception address.

6. Device according to one of claims 1 to 5, characterized in that the bit representation is carried out by different bit lengths, phase positions or by different frequencies.

7. Device according to claim 6, characterized in that the bit sequences are modulated channel-wise onto one or more carriers and that means for channel-wise separation of the bit sequences are provided at the receiving end.

8. Device according to one of claims 1 to 7, characterized in that each transmission channel, both on the transmitting and on the receiving side, each on a microcomputer (MCI, MC11; MC2, MC21) for the information processing of the transmitted or the received Information is led.

9. Device according to one of claims 1 to 8, characterized in that the transmitter repeats the bit sequences as pulse telegrams cyclically and that means (Z) for selective temporary storage of the transmitted information are provided on the receiving side.

10. The device according to claim 9, characterized in that the receiving-side memory (Z) are dimensioned so that they allow the one or more failures of information.

11. The device according to claim 10, characterized in that the reception-side memory (Z) are represented by monostable flip-flops which reach their working position by the information of one value and their basic position by the information of the other value.

12. Device according to one of claims 1 to 11, characterized in that the transmission of signal-technically secure information takes place in two steps with two different information within the block and that means for linking the information according to an AND condition are provided on the receiving side.

13. Device according to claim 12, characterized in that the two information act on the receiving side on at least one signal relay.

14. Device according to claim 12 or 13, characterized in that the transmitter transmits one information on one channel and the other information on the other channel.