CH663478A5 - ARRANGEMENT FOR SCANING AN ELECTRICAL STATE PRESENT ON ELECTRICAL LINES OF A TEST. - Google Patents
ARRANGEMENT FOR SCANING AN ELECTRICAL STATE PRESENT ON ELECTRICAL LINES OF A TEST. Download PDFInfo
- Publication number
- CH663478A5 CH663478A5 CH359383A CH359383A CH663478A5 CH 663478 A5 CH663478 A5 CH 663478A5 CH 359383 A CH359383 A CH 359383A CH 359383 A CH359383 A CH 359383A CH 663478 A5 CH663478 A5 CH 663478A5
- Authority
- CH
- Switzerland
- Prior art keywords
- electrical
- line
- circuit board
- coaxial cable
- test
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Measuring Leads Or Probes (AREA)
Description
Die Erfindung bezieht sich auf eine Anordnung zur Abtastung eines auf elektrischen Leitungen eines Prüflings, z.B. einer Flachbaugruppe, vorliegenden elektrischen Zustandes und zur Übertragung eines diesem Zustand proportionalen elektrischen Signals zu einer auf einer Leiterplatte angeordneten Aus-werteschaltung. The invention relates to an arrangement for scanning a test object on electrical lines, e.g. a printed circuit board, present electrical state and for transmitting an electrical signal proportional to this state to an evaluation circuit arranged on a printed circuit board.
Prüflinge mit einer Vielzahl von elektronischen Bauelementen, z.B. Flachbaugruppen, müssen vor dem Einbau z.B. in ein Datenverarbeitungssystem auf Fehlerfreiheit geprüft werden. Dazu werden sie mit Hilfe eines Prüfautomaten, der die zur Prüfung der Flachbaugruppe erforderlichen Prüfsignale erzeugt und die von der Flachbaugruppe abgegebenen Ausgangssignale überprüft, getestet. Wird dabei festgestellt, dass die Flachbaugruppe einen Fehler enthält, muss der Fehlerort gefunden werden. Dazu kann das sog. Fehlerpfadverfahren verwendet werden. Ausgehend vom gestörten Ausgangsstift der Flachbaugruppe wird mit Hilfe eines Tastkopfes, mit dem der elektrische Zustand einer elektrischen Leitung abgetastet werden kann, der Fehlerpfad auf der Flachbaugruppe bis zum gestörten Leitungsknoten verfolgt. Über ein Datensichtgerät kann der Prüfer aufgefordert werden, eine elektrische Leitung innerhalb der Schaltung zu kontaktieren. Das dem elektrischen Zustand auf der Leitung proportionale Signal wird in einer Auswerteschaltung mit einem Sollwert verglichen und festgestellt, ob der vom Tastkopf abgenommene Istwert mit dem Sollwert übereinstimmt oder nicht. Dieser Vorgang wiederholt sich solange, bis bei einem Schaltkreis auf der Flachbaugruppe alle Eingänge richtige Signalfolgen aufweisen, der Ausgang aber gestört ist. In diesem Falle ist der Fehlerort auf der Flachbaugruppe gefunden worden. DUTs with a variety of electronic components, e.g. Printed circuit boards, e.g. before installation be checked for errors in a data processing system. For this purpose, they are tested with the aid of an automatic tester which generates the test signals required for testing the printed circuit board and checks the output signals emitted by the printed circuit board. If it is determined that the printed circuit board contains an error, the location of the error must be found. The so-called error path method can be used for this. Starting from the faulty output pin of the printed circuit board, the fault path on the printed circuit board to the faulty line node is tracked with the aid of a probe with which the electrical state of an electrical line can be scanned. The tester can be asked via a data display device to contact an electrical line within the circuit. The signal, which is proportional to the electrical state on the line, is compared with a setpoint in an evaluation circuit and it is determined whether the actual value taken from the probe matches the setpoint or not. This process is repeated until all inputs of a circuit on the printed circuit board have correct signal sequences, but the output is disturbed. In this case, the fault location has been found on the printed circuit board.
Die der Erfindung zugrundeliegende Aufgabe besteht darin, eine Anordnung zur Abtastung des elektrischen Zustandes auf einer Leitung eines Prüflings anzugeben, bei der die kapazitive und die ohmsche Belastung der Leitung beim Tastvorgang möglichst gering ist und ein Potentialunterschied der Masseleitungen auf dem Prüfling und der Auswerteschaltung vermieden wird. Diese Aufgabe wird bei einer Anordnung der eingangs angegebenen Art gelöst durch einen Tastkopf, der elektrischen Kontakt mit der abzutastenden elektrischen Leitung auf dem Prüfling zur Abnahme des elektrischen Signals und mit einer Masseleitung des Prüflings hat, durch ein Koaxialkabel, das einerseits mit dem elektrischen Ausgang des Tastkopfes und andererseits mit einem an der Leiterplatte befestigten Koaxialkabelanschluss verbunden ist, von dem eine elektrische Verbindungsleitung für das elektrische Signal und eine Masseleitung zu der Auswerteschaltung führt. The object on which the invention is based is to provide an arrangement for scanning the electrical state on a line of a test specimen, in which the capacitive and ohmic loads on the line during the scanning process are as low as possible and a potential difference between the ground lines on the test specimen and the evaluation circuit is avoided . This object is achieved in an arrangement of the type specified at the beginning by a probe which has electrical contact with the electrical line to be scanned on the test specimen for the acceptance of the electrical signal and with a ground line of the test specimen, by means of a coaxial cable which on the one hand connects to the electrical output of the Probe and on the other hand is connected to a coaxial cable connector attached to the circuit board, from which an electrical connection line for the electrical signal and a ground line leads to the evaluation circuit.
Um Störeinflüsse auf die Verbindungsleitung auf der Leiterplatte zu vermeiden, ist die Verbindungsleitung innerhalb zweier Masseleitungen angeordnet, die mit der Masseleitung des Koaxialkabelanschlusses verbunden sind. In order to avoid interference on the connecting line on the circuit board, the connecting line is arranged within two ground lines which are connected to the ground line of the coaxial cable connection.
Es ist zweckmässig, die Verbindungsleitung und die Masseleitungen mit einem zweiten an der Leiterplatte befestigten Koaxialkabelanschluss zu verbinden. Damit ist es möglich, das elektrische Signal von der Leiterplatte abzunehmen und z.B. einem Oszillographen zuzuführen. It is expedient to connect the connecting line and the ground lines with a second coaxial cable connection attached to the circuit board. This makes it possible to take the electrical signal from the circuit board and e.g. fed to an oscillograph.
Anhand eines Ausführungsbeispieles, das in den Figuren dargestellt ist, wird die Erfindung weiter erläutert. Es zeigen The invention is further explained on the basis of an exemplary embodiment which is shown in the figures. Show it
Fig. 1 den Aufbau der Anordnung, 1 shows the structure of the arrangement,
Fig. 2 die Anordnung der elektrischen Verbindungsleitung zwischen zwei Abschirmleitungen, 2 shows the arrangement of the electrical connecting line between two shielding lines,
Fig. 3 den prinzipiellen Aufbau einer Auswerteschaltung. Fig. 3 shows the basic structure of an evaluation circuit.
Nach Fig. 1 wird ein Prüfling 10, z.B. Flachbaugruppe mit Bausteinen 12, in einem nicht dargestellten Prüfautomaten überprüft. Dazu werden dem Prüfling vom Prüfautomaten Prüfsignale zugeführt und die dabei entstehenden Ausgangssignale überprüft. Wird dabei ein Fehler festgestellt, wird der Fehlerort auf dem Prüfling 10 gesucht. Dazu wird ein Tastkopf 14 bekannten Aufbaus verwendet, mit dem ein elektrischer Kontakt mit der zu überprüfenden Leitung auf dem Prüfling 10 hergestellt wird. Dies ist in Fig. 1 prinzipiell gezeigt. Der Tastkopf 14 ist mit einer Spitze 16 versehen, die Kontakt mit einer elektrischen Leitung 18 des Bausteins 12 hat. 1, a test object 10, e.g. Flat module with building blocks 12, checked in a test machine, not shown. For this purpose, test signals are supplied to the test object by the automatic test machine and the resulting output signals are checked. If an error is found, the location of the error on the test object 10 is sought. For this purpose, a probe 14 of known construction is used, with which an electrical contact is made with the line to be checked on the test object 10. This is shown in principle in FIG. 1. The probe 14 is provided with a tip 16 which is in contact with an electrical line 18 of the module 12.
Der Tastkopf 14 ist weiterhin mit einer Tastspitze 20 versehen, mit der elektrischer Kontakt mit einer Masseleitung 22 auf dem Prüfling 10 hergestellt werden kann. Der Tastkopf 14 wird somit gleichzeitig mit einer elektrischen Leitung 18 auf dem Prüfling und mit der Masseleitung 22 auf dem Prüfling 10 kontaktiert. The probe 14 is further provided with a probe tip 20, with which electrical contact can be made with a ground line 22 on the device under test 10. The probe 14 is thus contacted simultaneously with an electrical line 18 on the test object and with the ground line 22 on the test object 10.
Das dem elektrischen Zustand auf der Leitung 18 proportionale elektrische Signal (Istwert) und das Massepotential auf dem Prüfling wird mit Hilfe eines Koaxialkabels 24 zu einer Auswerteschaltung 26 übertragen. Die Auswerteschaltung 26 kann auf einer Leiterplatte 28 angeordnet sein. An der Leiterplatte 28 ist ein Koaxialkabelanschluss 30 befestigt, in dem das Koaxialkabel 24 z.B. eingeschraubt werden kann. Von dem Koaxialkabelanschluss 30 führt eine elektrische Verbindungsleitung 32 zur Übertragung des Istwertes zu der Auswerteschaltung 26. Weiterhin sind zwei Masseleitungen 34 vorgesehen, die mit Masseleitung des Koaxialkabelanschlusses 30 verbunden sind und von denen eine Verbindung 36 zu einer Masseleitung der Auswerteschaltung führt. The electrical signal (actual value), which is proportional to the electrical state on line 18, and the ground potential on the test object are transmitted to an evaluation circuit 26 with the aid of a coaxial cable 24. The evaluation circuit 26 can be arranged on a printed circuit board 28. A coaxial cable connection 30 is fastened to the printed circuit board 28, in which the coaxial cable 24 e.g. can be screwed in. An electrical connecting line 32 leads from the coaxial cable connection 30 for the transmission of the actual value to the evaluation circuit 26. Furthermore two ground lines 34 are provided which are connected to the ground line of the coaxial cable connection 30 and from which a connection 36 leads to a ground line of the evaluation circuit.
Wie Fig. 2 zeigt, ist die elektrische Verbindungsleitung 32 zwischen den beiden Masseleitungen 34 angeordnet. Dadurch wird die Einkopplung von Störsignalen auf die elektrische Verbindungsleitung weitgehend verhindert. As shown in FIG. 2, the electrical connecting line 32 is arranged between the two ground lines 34. This largely prevents interference signals from being coupled into the electrical connecting line.
Die Abschirmleitungen 34 und die elektrische Verbindungsleitung 32 kann zu einem weiteren Koaxialkabelanschluss 38 führen, der ebenfalls an der Leiterplatte 28 befestigt ist. In Fig. 1 ist dieser Koaxialkabelanschluss 38 mit einem Abschlusswiderstand verbunden. An diesem Koaxialkabelanschluss 38 kann z.B. ein Oszillograph angeschlossen werden, mit dem das elektrische Signal dargestellt wird. The shielding lines 34 and the electrical connecting line 32 can lead to a further coaxial cable connection 38, which is likewise fastened to the printed circuit board 28. In Fig. 1, this coaxial cable connector 38 is connected to a terminating resistor. At this coaxial cable connection 38, e.g. an oscillograph can be connected, with which the electrical signal is displayed.
Der prinzipielle Aufbau der Auswerteschaltung 26 ist in Fig. 3 dargestellt. Es ist der Tastkopf 14 gezeigt, der elektrischen Kontakt sowohl zu einer elektrischen Leitung als auch zu einer Masseleitung auf dem Prüfling 10 hat. Der Tastkopf 14 ist mit dem Koaxialkabel 24 verbunden, das das elektrische Signal der Auswerteschaltung 26 zuführt und dessen Masse mit einer Masseleitung der Auswerteschaltung verbunden ist. Das elektrische Signal wird Komparatoren 42 zugeführt, die das elektrische The basic structure of the evaluation circuit 26 is shown in FIG. 3. The probe 14 is shown, which has electrical contact both to an electrical line and to a ground line on the test object 10. The probe 14 is connected to the coaxial cable 24, which supplies the electrical signal to the evaluation circuit 26 and the ground of which is connected to a ground line of the evaluation circuit. The electrical signal is fed to comparators 42 which control the electrical
5 5
10 10th
15 15
20 20th
25 25th
30 30th
35 35
40 40
45 45
50 50
55 55
60 60
65 65
3 3rd
663 478 663 478
Signal mit Schwellwerten vergleichen und dadurch feststellen, welchen Pegel das elektrische Signal hat. Die Ausgänge der Komparatoren 42 sind mit einem Instwertregister 44 verbunden, in dem die Pegelwerte des Istwertsignals gespeichert werden. Diese Istwerte werden mit Sollwerten verglichen, die in einem Sollwertspeicher 46 abgespeichert sind. Der Vergleich erfolgt in einer Vergleichsschaltung 48, die bei Abweichung des Istwertes vom Sollwert ein Fehlersignal FS abgibt. An dem Sollwertspeicher 46 ist auf bekannte Weise ein Adresszähler 50 angeschlossen, in dem die Adresse des Sollwertes steht, der mit dem Istwert verglichen werden soll. Weiterhin sind Digital-Analog-wandler 54 vorgesehen, die aus digital kodierten Informationen die Schwellwerte für die Komparatoren 42 erzeugen. Die digitalen Informationen hierzu werden in Registern 56 abgespeichert. Die zum Betrieb der Auswertschaltung erforderlichen Steuersignale für den Sollwertspeicher, den Adresszähler, für die Register 56 werden durch einen Funktionsdecoder 52 erzeugt. Die Abtastzeitpunkte, innerhalb deren die Istwerte vom Tastkopf festgestellt werden, werden durch Zeitsignale TD und TB fest-5 gelegt. Compare the signal with threshold values and thereby determine the level of the electrical signal. The outputs of the comparators 42 are connected to an instwert register 44, in which the level values of the actual value signal are stored. These actual values are compared with target values which are stored in a target value memory 46. The comparison takes place in a comparison circuit 48 which emits an error signal FS if the actual value deviates from the target value. In a known manner, an address counter 50 is connected to the setpoint memory 46 and contains the address of the setpoint which is to be compared with the actual value. Furthermore, digital-to-analog converters 54 are provided, which generate the threshold values for the comparators 42 from digitally coded information. The digital information on this is stored in registers 56. The control signals required for operating the evaluation circuit for the setpoint memory, the address counter, for the registers 56 are generated by a function decoder 52. The sampling times within which the actual values are determined by the probe are defined by time signals TD and TB.
Durch die Auswahl des Tastkopfes kann erreicht werden, dass die kapazitive und die ohmsche Belastung der zu kontaktierenden Leitung gering ist. Da die Masseleitung auf dem Prüfling mit der Masseleitung der Auswerteschaltung verbun-lo den ist, kann kein Potentialunterschied auf den beiden Masseleitungen entstehen. Damit werden Übertragungsfehler vermieden. By selecting the probe, it can be achieved that the capacitive and the ohmic load on the line to be contacted is low. Since the ground line on the device under test is connected to the ground line of the evaluation circuit, there can be no potential difference on the two ground lines. This prevents transmission errors.
Der Anschluss des Koaxialkabels 24 erfolgt über Koaxialkabelanschlüsse mit Gewinde, so dass eine mechanisch zuverlässige und störungsfreie Übertragung gewährleistet wird. The coaxial cable 24 is connected via threaded coaxial cable connections, so that mechanically reliable and interference-free transmission is ensured.
v v
1 Blatt Zeichnungen 1 sheet of drawings
Claims (3)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19823230225 DE3230225A1 (en) | 1982-08-13 | 1982-08-13 | Arrangement for scanning an electrical state which is present on electrical leads of an item under test |
Publications (1)
Publication Number | Publication Date |
---|---|
CH663478A5 true CH663478A5 (en) | 1987-12-15 |
Family
ID=6170838
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CH359383A CH663478A5 (en) | 1982-08-13 | 1983-06-30 | ARRANGEMENT FOR SCANING AN ELECTRICAL STATE PRESENT ON ELECTRICAL LINES OF A TEST. |
Country Status (2)
Country | Link |
---|---|
CH (1) | CH663478A5 (en) |
DE (1) | DE3230225A1 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1516121A1 (en) * | 1966-02-23 | 1969-09-25 | Eugen Lehmann Elektronische Me | Probe head for electrical measuring devices |
DE2704002A1 (en) * | 1977-02-01 | 1978-08-03 | Licentia Gmbh | Probe for connection at test points of plug-in units - has amplifier with high input resistance, connected by coaxial cable to evaluation device |
DD135244B1 (en) * | 1978-04-04 | 1981-12-30 | Arno Luedemann | CAPACITIVE VHF / UHF PROBE FOR VOLTAGE MEASUREMENTS IN HYBRID TECHNOLOGY |
-
1982
- 1982-08-13 DE DE19823230225 patent/DE3230225A1/en not_active Ceased
-
1983
- 1983-06-30 CH CH359383A patent/CH663478A5/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE3230225A1 (en) | 1984-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3111852C2 (en) | ||
DE69115776T2 (en) | TEST DEVICE FOR INTEGRATED CIRCUITS | |
DE69900676T2 (en) | COMPENSATION OF THE LOOP DELAY EFFECTS IN AUTOMATIC TEST DEVICES | |
EP1641126A2 (en) | Analogue-to-digital conversion circuit | |
CH640938A5 (en) | ELECTRONIC DEVICE ACCORDING TO THE MODULAR PRINCIPLE FOR PROCESSING A MULTIPLE NUMBER OF SIMULTANEOUS MEASURING SIGNALS, IN PARTICULAR FOR USE IN THE VERIFICATION OF GEOMETRIC DIMENSIONS. | |
DE19922907B4 (en) | Calibration method for calibrating an output time of a test signal, calibration method for calibrating a time shift, and semiconductor tester | |
DE69731053T2 (en) | Testing circuits with Schmitt inputs | |
DE10054745B4 (en) | Method for the safe transmission of sensor signals and apparatus for carrying out the method | |
DE102007007339B4 (en) | Method and device for locating errors on electronic circuit boards | |
DE69430304T2 (en) | ARRANGEMENT FOR TESTING CONNECTIONS WITH PULLING RESISTORS | |
EP0306653A1 (en) | Arrangement for positioning IC components on a substrate | |
EP0354214B1 (en) | Process for determining the electrical duration of signal paths | |
CH663478A5 (en) | ARRANGEMENT FOR SCANING AN ELECTRICAL STATE PRESENT ON ELECTRICAL LINES OF A TEST. | |
DE102007011817B4 (en) | Method and device for locating faults on electronic circuit boards with capacitive sensor | |
WO2002010782A2 (en) | Method and device for checking for errors in electrical lines and/or electrical consumers in a vehicle | |
DE3313449C2 (en) | Device for testing printed circuit boards | |
DE2219395C3 (en) | Electrical test device | |
EP0306656A1 (en) | Arrangement for testing IC components | |
DE3230208C2 (en) | ||
EP0544148B1 (en) | Method for programming programmable integrated circuits | |
DE2903383C2 (en) | Separate test device for addressable circuits | |
EP3899558A1 (en) | Method and testing device | |
EP3807660B1 (en) | Method and device for electrical testing of an electrical assembly | |
DE102007029126B4 (en) | Sensor for locating faults on electronic circuit boards with only one signal line | |
DE19610556A1 (en) | Bus segment or bus interface for connecting a module of a programmable logic controller to a bus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PL | Patent ceased |