**WARNUNG** Anfang DESC Feld konnte Ende CLMS uberlappen **.
PATENTANSPRÜCHE
1. Schaltungsanordnung zur fehlersicheren Informationsausgabe aus einer zwei identisch arbeitende Rechner enthaltenden Rechenanlage über eine Relaisanordnung, dadurch gekennzeichnet, dass jede der beiden Spulen (10, 11) eines Zweistromrelais (9), welchen je ein Abfallverzögerungskondensator (12, 13) parallelgeschaltet ist, über einen zugeordneten, an den Ausgang (3, 4) des einen bzw. des anderen Rechners (1, 2) anschliessbaren Halbleiterschalter (5, 6) mit einer Gleichspannungsquelle (8;
8A, 8B) verbunden ist, um durch periodisch abwechselnde Steuerimpulse der beiden Rechner (1, 2) einen abwechselnden Stromfluss in den Halbleiterschaltern (5, 6) und einen dauernden Stromfluss in beiden Spulen (10, 11) des Zweistromrelais (9) zu erzeugen, und dass die Halbleiterschalter (5, 6) zusammen mit einem Überstromunterbrecher (7) in Reihe geschaltet an die beiden Pole der Gleichspannungsquelle (8; 8A, 8B) angeschlossen sind.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die beiden Halbleiterschalter Transistoren (5, 6) von entgegengesetztem Leitungstyp sind, deren Emitter mit dem positiven bzw. negativen Pol der Gleichspannungsquelle (8; 8A, 8B) und deren Kollektoren miteinander über den Uberstromunterbrecher (7) verbunden sind, und dass der eine Anschlussjeder Spule (10, 11)des Zweistromrelais (9) über eine Diode (15, 14) und den Uberstromunterbrecher (7) mit dem Kollektor des zugeordneten Transistors (5, 6) verbunden ist.
3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, dass die anderen Anschlüsse der Spulen (10, 11) mit einem elektrischen Mittelpunkt der Gleichspannungsquelle (8; 8A, 8B) verbunden sind, z.B. mit dem Abgriff eines symmetrischen, an die Gleichspannungsquelle (8) angeschlossenen Spannungsteilers (16, 17) oder mit dem Verbindungspunkt zweier in Reihe geschalteter Halbspannungsquellen (8A, 8B).
4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Uberstromunterbrecher eine Schmelzsicherung (7) ist.
5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der Überstromunterbrecher elektromechanischer Bauart ist.
6. Schaltungsanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Zweistromrelais (9) ein mit einem Anker (22) versehenes Joch (21) und einen am Joch (21) befestigten, in sich magnetisch geschlossenen Kern (23) aufweist, der die beiden Spulen (10, 11) trägt.
7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, dass der Kern (23) zwei je eine der Spulen (10, 11) tragende Schenkel hat.
Mikrorechner können mit Vorteil Funktionen von Eisenbahnsicherungsanlagen übernehmen, wobei aber zur Erzielung der signaltechnischen Sicherheit besondere Massnahmen getroffen werden müssen. Eine solche Massnahme liegt darin, dass zwei Rechner unabhängig voneinander die gleiche Aufgabe lösen, und dass die beiden Resultate miteinander verglichen werden, bevor sie als Befehle zur Ausführung freigegeben werden.
Auch bei einem Stellwerk mit Mikrorechnern werden die Befehle beispielsweise an Signallaternen oder Weichenantriebe über Leistungsschalter ausgegeben. Für diese Leistungsschalter werden aus sicherheitstechnischen und wirtschaftlichen Gründen vorwiegend elektromechanische Relais verwendet.
Die vorliegende Erfindung bezieht sich auf eine Schaltungsanordnung zur fehlersicheren Informationsausgabe aus einer zwei identisch arbeitende Rechner enthaltenden Rechenanlage über eine Relaisanordnung. Wesentliche Teile konventioneller Eisenbahnsicherungsanlagen basieren auf dem Ruhestromprinzip. Da digitale Rechner aber nicht als Ruhestromkreise arbeiten, müssen für Sicherheitsanwendungen die Resultate im Rechner periodisch ermittelt und ausgegeben werden.
Die Erfindung hat zur Aufgabe, eine Schaltungsanordnung der vorgängig genannten Art zu schaffen, welche nicht nur den Vergleich zweier Rechnerresultate vornimmt, sondern auch die periodische Arbeitsweise der beiden Rechner der Rechenanlage überwacht.
Zur Lösung dieser Aufgabe weist die Schaltungsanordnung die im kennzeichnenden Teil des Patentanspruchs 1 angeführten Merkmale auf.
Wenn für die erfindungsgemässe Schaltungsanordnung nur einer der beiden Rechner Steuerimpulse abgibt, so wird auch nur eine der beiden Spulen des Zweistromrelais erregt, so dass das Relais nicht betätigt wird bzw. abfällt. Zudem spricht der Überstromunterbrecher an und schaltet das Relais in den Störungsfällen ab, wenn einer der beiden Rechner den zugehörigen Halbleiterschalter dauernd ansteuert, oder wenn sich die Steuerimpulse der beiden Rechner überlappen, oder wenn einer der beiden Halbleiterschalter dauernd kurzgeschlossen ist.
Ausführungsbeispiele des Erfindungsgegenstandes werden nachstehend anhand der Zeichnungen erläutert. Es zeigen:
Fig. 1 ein Schaltungsdiagramm der Schaltungsanordnung,
Fig. 2 eine schematische Darstellung eines Zweistromrelais für die Schaltungsanordnung der Fig. 1.
In Fig. 1 sind zwei Rechner 1 und 2 einer Rechenanlage dargestellt, die identisch arbeiten und derart ausgebildet sind, dass sie an ihren Ausgängen 3 bzw. 4 für den Fall der Abgabe eines Steuersignals abwechslungsweise und periodisch Steuerimpulse abgeben, wobei an jedem Ausgang 3 bzw. 4 die Impulsdauer kürzer ist als die Impulspause.
An die Ausgänge 3 und 4 ist als Halbleiterschalter je ein Transistor 5 bzw. 6 mit seiner Basis angeschlossen. Die beiden Transistoren 5 und 6 sind mit ihren Kollektor-Emitterstrekken sowie mit einer Schmelzsicherung 7 in Reihe geschaltet, wobei diese Reihenschaltung an den positiven und den negativen Pol einer Gleichspannungsquelle 8 angeschlossen ist.
Als wesentliches Befehlsausgabeelement enthält die vorliegende Schaltungsanordnung ein schematisch dargestelltes Zweistromrelais 9, das zwei Spulen 10 undl 1 aufweist. Jeder der Spulen 11 und 12 ist ein Kondensator 12 bzw. 13 als Speicherelement parallelgeschaltet. Die eine Spule 10 ist über eine Diode 14 an den Kollektor des Transistors 5 und die andere Spule 11 über eine weitere Diode 15 an den Kollektor des Transistors 6 angeschlossen. Die anderen Spulenenden sind gemeinsam mit dem Mittelpunkt eines aus zwei gleichen Widerständen 16 und 17 bestehenden Spannungsteilers verbunden, der an die Gleichspannungsquelle 8 angeschlossen ist, wobei jedem Widerstand 16, 17 ein Überbrückungskondensator 18 bzw. 19 parallelgeschaltet ist.
Statt einer einzigen Gleichspannungsquelle 8 mit parallelgeschaltetem Spannungsteiler 16, 17 kann auch die Reihenschaltung zweier gleicher Gleichspannungsquellen SA und 8B vorgesehen werden, was in Fig. 1 gestrichelt dargestellt ist.
Das Zweistromrelais 9 hat in an sich bekannter Weise die Eigenschaft, dass sein Anker dann und nur dann angezogen wird, wenn seine beiden Spulen 10 und 11 mit ausreichend hohem Strom im gleichen Sinn erregt sind. Ein oder mehrere durch den Anker der Zweistromrelais 9 betätigte Relaiskontakte zur Befehlsausgabe sind in Fig. 1 nicht dargestellt.
Die genannte Eigenschaft des Zweistromrelais 9 kann
durch den in Fig. 2 schematisch dargestellten Relaisaufbau in besonders vorteilhafter Weise erreicht werden. Gemäss Fig. 2 weist das Zweistromrelais 9 ein Joch 21 auf, auf welchem ein Anker 22 schwenkbar angeordnet ist. Am Joch 21 ist zudem ein Magnetkern 23 angebracht, der für sich einen geschlossenen Magnetkreis bildet und dessen beide Schenkel je eine der beiden Relaisspulen 10 und 11 der Fig. 1 tragen.
Fliesst nun ein gleichgerichteter Strom nur durch eine der beiden Spulen 10 und 11, so tritt kein Magnetfluss aus dem ringförmig geschlossenen Magnetkern 23 aus, so dass der Anker 22 von die sem nicht angezogen wird. Fliesst jedoch ein Strom gleichzeitig und gleichsinnig durch beide Spulen 10 und 11, so entsteht im Luftspalt 24 zwischen dem Magnetkern 23 und dem Anker 22 ein Magnetfeld, welches bewirkt, dass der Anker 22 an den Magnetkern 23 angezogen wird und dadurch eine nicht dargestellte Kontaktvorrichtung betätigt.
Wie bereits erwähnt geben die Rechner 1 und 2 zur Erzeugung eines Befehlssignals abwechselnd und periodisch sich ge genseitig nicht überlappende Steuerimpulse ab. Ein erster Steuerimpuls des Rechners 1 steuert den Transistor 5 in den leitenden Zustand, so dass ein Gleichstrom vom positiven Pol der Gleichspannungsquelle 8 bzw. 8A über den Transistor 5, die Schmelzsicherung 7 und die Diode 15 durch die Spule 11 des Relais 9 und über den Widerstand 17 des Spannungsteilers zum negativen Pol der Spannungsquelle 8 bzw. direkt zum negativen Pol der Spannungsquelle 8A fliesst.
Ein nach dem Verschwinden des Steuerimpulses des Rechners 1 folgen der Steuerimpuls des Rechners 2 steuert entsprechend den Transistor 6 in den leitenden Zustand, so dass ein Gleichstrom vom positiven Pol der Spannungsquelle 8 über den Widerstand 16 bzw. direkt vom positiven Pol der Spannungsquelle 8B durch die Spule 10 des Relais 9 und über die Diode 14, die Schmelzsicherung 7 und den Transistor 6 zum negativen Pol der Spannungsquelle 8 bzw. 8B fliesst. Da sich jedoch der Kondensator 13, welcher der Spule 11 parallelgeschaltet ist, beim vorgängigen Stromfluss durch die Spule 11 aufgeladen hat, entlädt er sich während des Zeitintervalls des Steuerimpulses des Rechners 2 über die Spule 11, so dass beide Spulen 10 und 11 gleichsinnig erregt sind.
Dies ist analog beim nachfolgenden, weiteren Steuerimpuls des Rechners 1 auch für den Kondensator 12 bzw. die Spule 10 der Fall, so dass beide Spulen 10, 11 dauernd gleichsinnig von Strom durchflossen sind und der Anker 22 (Fig. 2) des Relais 9 angezogen wird, solange sich die Steuerimpulse der Rechner 1 und 2 abwechselnd und periodisch folgen.
Da ein Stromfluss durch die Schmelzsicherung 7 immer durch die Grösse der Spannung der Spannungsquelle 8, des Widerstands 17 bzw. 16 und den Widerstand der Spule 11 bzw. 10 bestimmt ist, weil jeweils nur einer der beiden Transistoren 5, 6 leitend ist, ist ein Durchschmelzen der Sicherung 7 bei entsprechender Dimensionierung bei ordnungsgemässem Funktionieren der Rechner und ordnungsgemässem Zustand der vorliegenden Schaltungsanordnung ausgeschlossen.
Liegt jedoch ein Störungsfall irgendeiner Art vor, so verhindert die vorliegende Schaltungsanordnung die Abgabe eines Befehlssignals, d.h. die Betätigung des Relais 9, in der folgenden Weise: a) Zufolge einer Störung steuert einer der Rechner 1, 2 den entsprechenden Transistor 5 bzw. 6 dauernd an. Dann schmilzt die Sicherung 7 wegen erhöhter Strombelastung durch.
b) Zufolge einer Störung überlappen sich die Steuerimpulse der Rechner 1 und 2. Dann tritt ebenfalls eine erhöhte Strombelastung der Sicherung 7 auf, so dass diese durchschmilzt.
c) Zufolge eines Defektes ist einer der beiden Transistoren 5, 6 kurzgeschlossen. Auch dann fliesst ein höherer Strom durch die Sicherung 7, so dass diese durchschmilzt.
d) Zufolge einer Störung liefert nur einer der beiden Rechner 1, 2 Steuerimpulse. In diesem Falle wird nur die eine der beiden Relaisspulen 10, 11 erregt, so dass das Relais 9 nicht anzieht bzw. abfällt.
e) Ein Nichtanziehen bzw. Abfallen des Relais 9 tritt auch dann ein, wenn eine der Dioden 14, 15 unterbrochen ist, wenn ein Unterbruch oder ein Kurzschluss eines der Kondensatoren 12, 13 vorliegt oder wenn im Spannungsteiler 16, 17 ein Unterbruch entsteht.
f) Wenn eine der Dioden 14, 15 kurzgeschlossen ist, ergibt sich an den Kondensatoren 12, 13 ein Wechselstrom, so dass eine Gleichstromerregung der Relaisspulen 10, 11 nicht erfolgen kann.
Somit ist in allen denkbaren Störungsfällen eine Erregung des Relais 9 ausgeschlossen und damit die fälschliche Ausgabe eines Befehls, z.B. eines Stellwerkbefehls, verhindert.
Statt der Schmelzsicherung 7 kann auch ein elektromechanischer oder elektronischer Uberstromunterbrecher vorgesehen werden.
** WARNING ** beginning of DESC field could overlap end of CLMS **.
PATENT CLAIMS
1. Circuit arrangement for fail-safe information output from a computer system containing two identically working computers via a relay arrangement, characterized in that each of the two coils (10, 11) of a two-current relay (9), each of which has a drop-delay capacitor (12, 13) connected in parallel, via an associated semiconductor switch (5, 6) which can be connected to the output (3, 4) of one or the other computer (1, 2) and has a DC voltage source (8;
8A, 8B) in order to generate an alternating current flow in the semiconductor switches (5, 6) and a continuous current flow in both coils (10, 11) of the two-current relay (9) by means of periodically alternating control pulses from the two computers (1, 2) , and that the semiconductor switches (5, 6) are connected in series with an overcurrent breaker (7) to the two poles of the DC voltage source (8; 8A, 8B).
2. Circuit arrangement according to claim 1, characterized in that the two semiconductor switches transistors (5, 6) of opposite conductivity type, their emitters with the positive or negative pole of the DC voltage source (8; 8A, 8B) and their collectors with each other via the overcurrent breaker (7), and that the one connection of each coil (10, 11) of the two-current relay (9) is connected to the collector of the associated transistor (5, 6) via a diode (15, 14) and the overcurrent breaker (7).
A circuit arrangement according to claim 2, characterized in that the other connections of the coils (10, 11) are connected to an electrical center of the DC voltage source (8; 8A, 8B), e.g. with the tap of a symmetrical voltage divider (16, 17) connected to the DC voltage source (8) or with the connection point of two half-voltage sources (8A, 8B) connected in series.
4. Circuit arrangement according to one of claims 1 to 3, characterized in that the overcurrent breaker is a fuse (7).
5. Circuit arrangement according to one of claims 1 to 4, characterized in that the overcurrent breaker is of electromechanical type.
6. Circuit arrangement according to one of claims 1 to 5, characterized in that the two-current relay (9) has a yoke (21) provided with an armature (22) and a yoke (21) fixed in itself magnetically closed core (23) which carries the two coils (10, 11).
7. Circuit arrangement according to claim 6, characterized in that the core (23) has two legs each carrying one of the coils (10, 11).
Microcomputers can advantageously take over the functions of railway safety systems, but special measures must be taken to achieve signal safety. One such measure is that two computers solve the same task independently of one another and that the two results are compared with one another before they are released as commands for execution.
In a signal box with microcomputers, too, the commands are issued, for example, to signal lamps or point machines via circuit breakers. For safety-related and economic reasons, mainly electromechanical relays are used for these circuit breakers.
The present invention relates to a circuit arrangement for fail-safe information output from a computer system containing two identically working computers via a relay arrangement. Significant parts of conventional railway protection systems are based on the closed-circuit principle. However, since digital computers do not work as closed-circuit circuits, the results must be periodically determined and output in the computer for security applications.
The invention has for its object to provide a circuit arrangement of the type mentioned above, which not only performs the comparison of two computer results, but also monitors the periodic operation of the two computers of the computer system.
To achieve this object, the circuit arrangement has the features stated in the characterizing part of patent claim 1.
If only one of the two computers emits control pulses for the circuit arrangement according to the invention, only one of the two coils of the two-current relay is excited, so that the relay is not actuated or drops out. In addition, the overcurrent interrupter responds and switches off the relay in the event of a fault if one of the two computers continuously controls the associated semiconductor switch, or if the control pulses of the two computers overlap, or if one of the two semiconductor switches is permanently short-circuited.
Exemplary embodiments of the subject matter of the invention are explained below with reference to the drawings. Show it:
1 is a circuit diagram of the circuit arrangement,
FIG. 2 shows a schematic illustration of a two-current relay for the circuit arrangement of FIG. 1.
In Fig. 1, two computers 1 and 2 of a computing system are shown, which work identically and are designed such that they emit control pulses alternately and periodically at their outputs 3 and 4 in the event that a control signal is emitted, with 3 and 4 at each output 4 the pulse duration is shorter than the pulse pause.
A transistor 5 or 6 is connected to the outputs 3 and 4 as a semiconductor switch with its base. The two transistors 5 and 6 are connected in series with their collector-emitter paths and with a fuse 7, this series connection being connected to the positive and the negative pole of a DC voltage source 8.
As an essential command output element, the present circuit arrangement contains a schematically illustrated two-current relay 9, which has two coils 10 and 11. Each of the coils 11 and 12 is a capacitor 12 and 13 connected in parallel as a storage element. One coil 10 is connected via a diode 14 to the collector of transistor 5 and the other coil 11 via a further diode 15 to the collector of transistor 6. The other coil ends are connected together to the center of a voltage divider consisting of two identical resistors 16 and 17, which is connected to the DC voltage source 8, with each resistor 16, 17 having a bridging capacitor 18 and 19 connected in parallel.
Instead of a single DC voltage source 8 with a voltage divider 16, 17 connected in parallel, the series connection of two identical DC voltage sources SA and 8B can also be provided, which is shown in broken lines in FIG. 1.
The two-current relay 9 has, in a manner known per se, the property that its armature is only attracted when its two coils 10 and 11 are excited in the same sense with a sufficiently high current. One or more relay contacts for command output actuated by the armature of the two-current relay 9 are not shown in FIG. 1.
The mentioned property of the two-current relay 9 can
can be achieved in a particularly advantageous manner by the relay structure shown schematically in FIG. 2. 2, the two-current relay 9 has a yoke 21 on which an armature 22 is arranged pivotably. A magnet core 23 is also attached to the yoke 21, which forms a closed magnetic circuit for itself and the two legs of which each carry one of the two relay coils 10 and 11 of FIG. 1.
If a rectified current flows only through one of the two coils 10 and 11, no magnetic flux emerges from the annularly closed magnetic core 23, so that the armature 22 is not attracted to it. However, if a current flows simultaneously and in the same direction through both coils 10 and 11, a magnetic field is created in the air gap 24 between the magnetic core 23 and the armature 22, which causes the armature 22 to be attracted to the magnetic core 23 and thereby actuates a contact device (not shown) .
As already mentioned, the computers 1 and 2 give alternating and periodically non-overlapping control pulses to generate a command signal. A first control pulse of the computer 1 controls the transistor 5 in the conductive state, so that a direct current from the positive pole of the direct voltage source 8 or 8A via the transistor 5, the fuse 7 and the diode 15 through the coil 11 of the relay 9 and via the Resistor 17 of the voltage divider flows to the negative pole of voltage source 8 or directly to the negative pole of voltage source 8A.
One after the disappearance of the control pulse of the computer 1 follow the control pulse of the computer 2 correspondingly controls the transistor 6 in the conductive state, so that a direct current from the positive pole of the voltage source 8 through the resistor 16 or directly from the positive pole of the voltage source 8B through Coil 10 of the relay 9 and flows via the diode 14, the fuse 7 and the transistor 6 to the negative pole of the voltage source 8 or 8B. However, since the capacitor 13, which is connected in parallel with the coil 11, has been charged during the current flow through the coil 11, it discharges during the time interval of the control pulse of the computer 2 via the coil 11, so that both coils 10 and 11 are excited in the same direction .
This is analogous to the following, further control pulse of the computer 1 for the capacitor 12 or the coil 10, so that both coils 10, 11 are constantly flowed through in the same direction by current and the armature 22 (FIG. 2) of the relay 9 is attracted will, as long as the control pulses of computers 1 and 2 alternate and periodically.
Since a current flow through the fuse 7 is always determined by the size of the voltage of the voltage source 8, the resistor 17 or 16 and the resistance of the coil 11 or 10, because only one of the two transistors 5, 6 is conductive, one is Melting of the fuse 7 with appropriate dimensioning with proper functioning of the computer and proper condition of the present circuit arrangement excluded.
However, if there is a fault of any kind, the present circuit arrangement prevents the issuing of a command signal, i.e. actuation of the relay 9 in the following manner: a) As a result of a fault, one of the computers 1, 2 continuously drives the corresponding transistor 5 or 6 Then fuse 7 melts due to increased current load.
b) As a result of a fault, the control pulses of the computers 1 and 2 overlap. Then an increased current load on the fuse 7 also occurs, so that it melts.
c) As a result of a defect, one of the two transistors 5, 6 is short-circuited. Even then, a higher current flows through the fuse 7, so that it melts.
d) As a result of a fault, only one of the two computers delivers 1, 2 control pulses. In this case, only one of the two relay coils 10, 11 is excited, so that the relay 9 does not pick up or drop out.
e) The relay 9 does not pick up or drop off even if one of the diodes 14, 15 is interrupted, if there is an interruption or a short circuit of one of the capacitors 12, 13 or if an interruption occurs in the voltage divider 16, 17.
f) If one of the diodes 14, 15 is short-circuited, an alternating current results at the capacitors 12, 13, so that direct current excitation of the relay coils 10, 11 cannot take place.
Thus, in all conceivable malfunctions, excitation of the relay 9 is ruled out and the erroneous output of a command, e.g. an interlocking command prevented.
Instead of the fuse 7, an electromechanical or electronic overcurrent breaker can also be provided.