Claims (4)
650 094 2 PATENTANSPRÜCHE 7. Schaltungsanordnung nach Anspruch 4 zur Überwa-650 094 2 PATENT CLAIMS 7. Circuit arrangement according to Claim 4 for monitoring
1. Schaltungsanordnung zur Überwachung der Funktion chung der Funktion von Festwert- und Schreib-Lesespei-von Festwert- und/oder Schreib-Lesespeichern, bei der ein an ehern, dadurch gekennzeichnet, dass an das Prüfprogramm-einen Taktgeber angeschlossenes Betriebsprogrammwerk werk (7) zur Umschaltung von der Prüfung des Festwertspei-über Adress- und Datenleitungen mit dem bzw. den zu über- 5 chers (20) auf die Prüfung des Schreib-Lesespeichers (19) eine wachenden Speichern verbunden ist, dadurch gekennzeich- vom Prüfprogrammwerk (7) steuerbare, zum Prüfdatenver-net, dass an den Taktgeber (1) ein mit dem Betriebspro- gleicher (9) führende Umschaltevorrichtung (23) angeschlos-grammwerk (2) synchronisiert laufendes, im Rahmen des Be- sen ist, deren erster Eingang mit den Datenausgängen des zu triebsprogrammes periodisch ein Prüfprogramm lieferndes prüfenden Schreib-Lesespeichers (19) und deren zweiter Ein-Prüfprogrammwerk (7) angeschlossen ist, das zur Bereitstel- 10 gang zur Prüfung des Festwertspeichers (20) über die Addi-lung von Prüfparametern mit einem vom Prüfprogrammwerk tions- und Speicherschaltung (21) mit den Datenleitungen des (7) adressierbaren Prüfparameterspeicher (8) verbunden ist, Festwertspeichers (20) verbunden ist (Fig. 4). 1. Circuit arrangement for monitoring the function of the function of fixed value and read / write memory of fixed value and / or read / write memories, in which one is connected, characterized in that an operating program work connected to the test program (7) For switching over from the test of the fixed value memory via address and data lines to the memory (s) to be monitored (20) for the test of the read / write memory (19), a watchful memory is connected, characterized by the test program work (7). controllable, to test data, that a switching device (23) connected to the operating computer (9) and connected to the clock generator (1) has a synchronized grammar (2) that is running within the scope of the broom, the first input of which is connected to the Data outputs of the test read / write memory (19) which periodically supplies a test program and its second single test program (7) is connected, which is used to provide the test gear for testing the F the test value memory (20) is connected via the addition of test parameters to a test program memory and memory circuit (21) with the data lines of the (7) addressable test parameter memory (8), the read-only memory (20) is connected (Fig. 4).
dessen Datenausgänge den einen Eingängen eines vom Prüfprogrammwerk (7) freigebbaren Prüfdatenvergleichers (9) zu- whose data outputs connect to the inputs of a test data comparator (9) that can be released by the test program (7).
führbar sind, dessen zweite Eingänge mit den vom Betriebs- 15 are feasible, the second inputs with those of the operating 15
programmwerk (2) zu dem zu überwachenden Speicher (5,19, Die Erfindung betrifft eine Schaltungsanordnung zur 20) führenden Datenleitungen (4) und dessen Ausgang über Überwachung der Funktion von Festwert- und/oder Schreibeine Rücksetzleitung mit Rücksetzeingängen des Betriebs- Lesespeichern, bei der ein an einen Taktgeber angeschlossenes programmwerkes (2) und des Prüfprogrammwerkes (7) in Betriebsprogrammwerk über Adress- und Datenleitungen mit Verbindung stehen, wobei das Prüfprogrammwerk (7) zum 20 dem bzw. den zu überwachenden Speichern verbunden ist. Abruf der zu prüfenden Speicherinhalte des zu überwachen- In vielen elektronischen Einrichtungen ist die Überwaden Speichers (5,19,20) mit der vom Betriebsprogrammwerk chung der Funktion von Speichern, seien es nun Festwertspei-(2) zu dem zu überwachenden Speicher (5,19,20) führenden eher oder Schreib-Lesespeicher bzw. eine Kombination bei-Adressleitung (3) und zur Sperre des Betriebsprogrammwer- der, von grosser Bedeutung. Eine solche Überwachung kann kes (2) während des Prüfvorganges mit einem Sperreingang 25 dadurch erzielt werden, dass die Speicherinhalte in grösseren (14) desselben verbunden ist, an den das Prüfprogrammwerk oder kleineren Zeitabschnitten einer Prüfung unterzogen wer-(7) nur dann ein Freigabesignal liefert, wenn Übereinstim- den, was aber stets mit längeren Betriebsunterbrechungen ver-mung zwischen den im Prüfdatenvergleicher (9) zu verglei- bunden ist. program (2) to the memory to be monitored (5,19, the invention relates to a circuit arrangement for 20) leading data lines (4) and its output by monitoring the function of fixed value and / or write a reset line with reset inputs of the operational read memories a program unit (2) connected to a clock generator and the test program unit (7) in the operating program unit are connected via address and data lines, the test program unit (7) being connected to the memory or memories to be monitored. Calling up the memory contents to be checked in many electronic devices, the overwash memory (5, 19, 20) with the function of the memory of the operating program, be it fixed value memory (2) for the memory to be monitored (5, 19, 20) leading read or write memory or a combination of the address line (3) and for blocking the operating program, of great importance. Such monitoring can kes (2) be achieved during the test process with a lock input 25 by connecting the memory contents in larger ones (14) to which the test program or smaller periods are subjected to a test (7) only then an enable signal delivers if there is a match, but this must always be compared with longer interruptions in operation between those in the test data comparator (9).
chenden Daten vorliegt, und wobei der Prüfdatenvergleicher Insbesondere bei Programmwerken besteht das Problem appropriate data is present, and the test data comparator is particularly problematic in program works
(9) bei Ungleichheit der zu vergleichenden Daten zur Wieder- 30 darin, einerseits den richtigen Inhalt von Festwertspeichern holung des Prüfvorganges an das Prüfprogrammwerk (7) über lange Zeiträume, anderseits die Funktion von Schreib- (9) if the data to be compared is not identical, 30 on the one hand the correct content of read-only memories fetching the test process to the test program work (7) over long periods of time, on the other hand the function of writing
über die Rücksetzleitung ein Rücksetzsignal liefert. Lesespeichern zu gewährleisten, ohne dass Betriebsunterbre- delivers a reset signal via the reset line. To ensure read memory without interrupting operations.
2. Schaltungsanordnung nach Anspruch 1, dadurch ge- chungen zur Durchführung dieser Prüfungen erforderlich kennzeichnet, dass an den Taktgeber (1) ein Impulsgeber (15) sind, da die Wartungsintervalle für eine Früherkennung zu für den Prüfbeginn angeschlossen ist, dessen Ausgang mit ei- 35 lange sind. 2. Circuit arrangement according to claim 1, characterized in that it is necessary to carry out these tests, that the pulse generator (15) has a pulse generator (15) since the maintenance intervals for early detection are connected to the start of the test, the output of which is connected to a 35 are long.
nem Starteingang des Prüfprogrammwerkes (7) verbunden Das Ziel der Erfindung besteht demgemäss darin, eine ist. Schaltungsanordnung der eingangs genannten Art zu schaf- connected to the start input of the test program work (7). The aim of the invention is accordingly one. Circuit arrangement of the type mentioned in the introduction
3 650 094 3,650,094
zur Abwicklung des mit dem Betriebsprogrammwerk 2 durchzuführenden Programms zusammenwirkt, wobei der Abruf der Speicherinhalte durch Adressierung der für das bezügliche Programm erforderlichen Speicherzellen über die 5 Adressleitungen 3 und die Abgabe der adressierten Speicherinhalte an das Betriebsprogrammwerk 2 über die Datenleitungen 4 erfolgt. Ist der Speicher 5 ein Schreib-Lesespeicher, so muss selbstverständlich auch eine Schreib-Leseleitung 6 für das Umschalten von «Schreiben» auf «Lesen» und umgekehrt io vorhanden sein, die sich bei Festwertspeichern erübrigt. interacts to process the program to be carried out with the operating program 2, the memory contents being called up by addressing the memory cells required for the relevant program via the 5 address lines 3 and the addressed memory contents being sent to the operating program 2 via the data lines 4. If the memory 5 is a read / write memory, then of course there must also be a read / write line 6 for switching from "writing" to "reading" and vice versa, which is not necessary in the case of read-only memories.
Tritt nun im Speicher 5 ein Fehler auf, so liefert dieser falsche Daten an das Betriebsprogrammwerk, dessen nunmehr durchgeführtes Programm nicht dem gewünschten Programm entspricht, so dass Funktionsstörungen eintreten. 15 Um nun die Speicherinhalte des Speichers 5 bzw. dessen ordnungsgemässe Funktion periodisch zu prüfen, und im Falle eines Fehlers diesen zu erfassen und anzuzeigen, ist gemäss der Erfindung ein Prüfprogrammwerk 7 vorgesehen, das an den gleichen Taktgeber 1 wie das Betriebsprogramm-20 werk 2 angeschlossen ist und das im Rahmen des Betriebs-programmes periodisch ein Prüfprogramm zur Überprüfung des Speichers 5 liefert. Hierzu sind Adressausgänge des Prüfprogrammwerkes 7 an Adresseingänge eines zweckmässig als Festwertspeicher ausgebildeten Prüfparameterspeichers 8 an-25 geschlossen, dessen Datenausgänge einerseits mit dem Prüfprogrammwerk 7, anderseits mit den einen Eingängen eines Prüfdatenvergleichers 9 verbunden sind, der über eine Prüffreigabeleitung 10 vom Prüfprogrammwerk aktivierbar ist. Die zweiten Eingänge des Prüfdatenvergleichers 9 sind an die 3o das Betriebsprogrammwerk 2 mit dem zu überwachenden Speicher 5 verbindenden Datenleitungen 4 angeschlossen. Der Ausgang des Prüfdatenvergleichers 9 liegt am Eingang einer Zeitüberwachungsschaltung 11, deren Ausgang mit dem einen Eingang einer ODER-Schaltung 12 verbunden ist, an 35 deren zweiten Eingang der Ausgang eines Startsignalgebers 13 liegt. Der Ausgang der ODER-Schaltung 12 liegt an einem Starteingang des Prüfprogrammwerkes 7 und des Betriebsprogrammwerkes 2. If an error now occurs in the memory 5, this supplies incorrect data to the operating program work, the program which has now been carried out does not correspond to the desired program, so that malfunctions occur. 15 In order to periodically check the memory contents of the memory 5 and its proper function, and to detect and display them in the event of an error, a test program unit 7 is provided according to the invention, which is connected to the same clock generator 1 as the operating program unit 20 is connected and periodically provides a test program for checking the memory 5 as part of the operating program. For this purpose, address outputs of the test program unit 7 are connected to address inputs of a test parameter memory 8 which is expediently designed as a read-only memory, the data outputs of which are connected on the one hand to the test program unit 7 and on the other hand to the one inputs of a test data comparator 9 which can be activated by the test program unit via a test release line 10. The second inputs of the test data comparator 9 are connected to the data lines 4 connecting the operating program 2 with the memory 5 to be monitored. The output of the test data comparator 9 is at the input of a time monitoring circuit 11, the output of which is connected to the one input of an OR circuit 12, and the output of a start signal generator 13 is at the second input 35 thereof. The output of the OR circuit 12 is at a start input of the test program unit 7 and the operating program unit 2.
Das Prüfprogrammwerk 7 weist zur Abgabe von Prüf-4o adressen an den zu überwachenden Speicher 5 Prüfadressenausgänge auf, die mit den vom Betriebsprogrammwerk 2 zum Speicher 5 führenden Adressleitungen 3 verbunden sind. Um bei der Überprüfung von als Schreib-Lesespeichern ausgebildeten Speichern 5 an diese Prüfdaten liefern zu können, sind 45 die das Betriebsprogrammwerk 2 mit dem Speicher 5 verbindenden Datenleitungen 4 und die Schreib-Leseleitung 6 gleichfalls an das Prüfprogrammwerk 7 angeschlossen. Ein weiterer Ausgang des Prüfprogrammwerkes 7 steht über eine Sperrsignalleitung 14 mit einem Sperreingang des Betriebs-50 programmwerkes 2 in Verbindung. The test program unit 7 has 5 test address outputs for the delivery of test addresses to the memory to be monitored, which are connected to the address lines 3 leading from the operating program unit 2 to the memory 5. In order to be able to supply this test data to memories 5 designed as read / write memories, the data lines 4 connecting the operating program unit 2 to the memory 5 and the read / write line 6 are also connected to the test program unit 7. Another output of the test program unit 7 is connected via a blocking signal line 14 to a blocking input of the operating program unit 2.
An den Taktgeber 1 ist ferner ein Impulsgeber 15 für den Prüfbeginn angeschlossen, dessen Ausgang mit einem Starteingang des Prüfprogrammwerkes 7 verbunden ist. A pulse generator 15 for starting the test is also connected to the clock generator 1, the output of which is connected to a start input of the test program work 7.
Wird nun durch Betätigung des Startsignalgebers 13 so-55 wohl das Betriebsprogrammwerk 2 als auch das Prüfprogrammwerk 7 rückgesetzt und das Betriebsprogrammwerk 2 vom Prüfprogrammwerk 7 über die Sperrsignalleitung 14 gesperrt, so beginnt das Prüfprogrammwerk 7 mit einem ersten Prüfablauf. If the operating program unit 2 and the test program unit 7 are reset by actuation of the start signal generator 13 so-55 and the operating program unit 2 is blocked by the test program unit 7 via the blocking signal line 14, the test program unit 7 begins with a first test sequence.
60 Wird bei diesem Prüfablauf kein Fehler festgestellt, so wird das Prüfprogrammwerk 7 gesperrt und das Betriebsprogrammwerk 2 über die Sperrsignalleitung 14 vom Prüfprogrammwerk 7 freigegeben. Das Prüfprogrammwerk 7 ist nun so programmiert, dass zu periodischen, durch den Im-65 pulsgeber 15 definierten Zeitpunkten Teile des Gesamtprüfablaufes durchgeführt werden, damit das Betriebsprogrammwerk 2 keine zu gorssen Verzögerungen erleidet. Zu periodischen Zeitpunkten erfolgt durch den Impulsgeber 15 60 If no error is found during this test sequence, the test program unit 7 is blocked and the operating program unit 2 is released by the test program unit 7 via the blocking signal line 14. The test program work 7 is now programmed in such a way that parts of the overall test sequence are carried out at periodic times defined by the pulse generator 15, so that the operating program work 2 does not suffer any excessive delays. The pulse generator 15 takes place at periodic times
650 094 4 650 094 4
der Beginn einer Prüfung, in welchem Augenblick das Be- ben, so dass das Betriebsprogramm ungestört weiter laufen triebsprogrammwerk 2 über die Sperrsignalleitung 14 ge- kann. the beginning of a test, at which moment the shaking, so that the operating program 2 can continue to run undisturbed via the blocking signal line 14.
sperrt ist. Durch das Prüfprogrammwerk 7 werden nun aus In Fig. 3 ist ein Ausführungsbeispiel dargestellt, bei dem dem Prüfparameterspeicher 8 in Abhängigkeit von der durch der zu überwachende Speicher 5 nach Fig. 1 als Festwertspei- is locked. 3 shows an exemplary embodiment in which the test parameter memory 8 is used as a fixed value memory as a function of the memory 5 to be monitored by FIG.
das Prüfprogrammwerk 7 erfolgenden Adressierung Prüfda- 5 eher 20 ausgebildet ist. Da in einen Festwertspeicher die den ten abgerufen und den einen Eingängen des Prüfdatenverglei- einzelnen Adressen zugeordneten Daten fest eingeschrieben chers 9 zugeführt. Desgleichen werden vom Prüfprogramm- sind, entfallt bei diesem Ausführungsbeispiel die Zufuhr von werk 7 auch die zu prüfenden Zellen des Speichers 5 adressiert Prüfdaten an den zu überwachenden Speicher. Demgegen- the test program work 7 addressing Prüfda- 5 rather 20 is formed. Since the data called up and the data permanently inscribed chers 9 assigned to the inputs of the test data comparing individual addresses are fed into a read-only memory. Likewise, the test program does not include the supply of work 7 in this exemplary embodiment, the cells of the memory 5 to be tested also address test data to the memory to be monitored. In contrast
und für den Inhalt signifikante Daten an die zweiten Ein- über werden die im Prüfparameterspeicher 8 gespeicherten gänge des Prüfdatenvergleichers 9 gelegt. io Daten den im Festwertspeicher gespeicherten Daten entspre- and data significant for the content to the second inputs are placed on the gears of the test data comparator 9 stored in the test parameter memory 8. io data corresponds to the data stored in the read-only memory
Das Ergebnis des Vergleiches durch den Prüfdatenverglei- chend gewählt. Diese im Prüfparameterspeicher 8 gespeicher-cher 9 wird der Zeitüberwachungsschaltung 11 zugeführt. Bei ten Daten werden auch hier den einen Eingängen des Prüfda-Ungleichheit der verglichenen Daten, also bei Vorhegen eines tenvergleichers 9 zugeführt. In die vom Festwertspeicher 20 Fehlers, liefert nach einer durch die Zeitüberwachungsschal- zum Prüfdatenvergleicher 9 führende Datenleitung ist jedoch tung 11 bestimmten kurzen Zeitspanne die Zeitüberwa- 15 bei diesem Ausführungsbeispiel eine mit einem Speicher kom-chungsschaltung 11 über die ODER-Schaltung 12 ein Rück- binierte Additionsschaltung 21 eingeschaltet, die vom Prüfsetzsignal an das Prüfprogrammwerk 7, demzufolge der Prüf- programmwerk über die Steuerleitung 22 steuerbar ist. Dem-vorgang wiederholt wird. Damit ist auch das Betriebspro- gemäss erfolgt die Überwachung des Festwertspeichers 20 grammwerk ausser Betrieb gesetzt, da dieses über die Sperr- durch Bildung einer Prüfsumme über den gesamten Speicherschaltung 14 gesperrt bleibt. Um das anzuzeigen, kann bei- 20 inhalt. Dementsprechend werden auch die vom Prüfparame-spielsweise der Ausgang des Prüfdatenvergleichers 9 mit einer terspeicher 8 an den Prüfdatenvergleicher 9 gelieferten Daten Störungsanzeigevorrichtung 16 verbunden sein. gewählt. The result of the comparison was selected by comparing the test data. This stored in the test parameter memory 8 is fed to the time monitoring circuit 11. In the case of th data, the inputs of the test data inequality of the compared data are also supplied here, that is to say when a comparator 9 is present. In the fault from the read-only memory 20, however, after a data line leading through the time monitoring circuit to the test data comparator 9, the time monitoring 15 in this exemplary embodiment provides a return circuit with a memory circuit 11 via the OR circuit 12. Binary addition circuit 21 is switched on, which can be controlled from the test set signal to the test program unit 7, and consequently the test program unit via the control line 22. The process is repeated. In this way, the operating program is also used to monitor the read-only memory 20 grammar out of operation, since it remains blocked by the blocking by forming a checksum over the entire memory circuit 14. To indicate this, content can be 20. Correspondingly, the data supplied by the test parameter, for example the output of the test data comparator 9, to a memory 8 to the test data comparator 9 are connected to the fault display device 16. chosen.
Gelangt nach Ablauf der durch die Zeitüberwachungs- Bei Ingangsetzung des Prüfvorganges werden zunächst Schaltung 11 festgelegten Zeit kein Fehlersignal an das Prüf- durch Adressierung des Festwertspeichers 20 durch das Prüfprogrammwerk, was bei Gleichheit der durch den Prüfdaten- 25 programmwerk 7 die in den einzelnen Zellen des Festwertvergleicher 9 verglichenen Daten der Fall ist, so erfolgt keine speichers 20 gespeicherten Daten abgerufen und der Addi-Rücksetzung des Prüfprogrammwerkes 7 und des Betriebs- tionsschaltung 21 zugeführt, wo die Prüfsumme gebildet programmwerkes 2, so dass nach Ablauf des Prüfprogram- wird. Anschliessend wird der Prüfdatenvergleicher 9 vom mes das Prüfprogrammwerk 7 sich selbst sperrt und die über Prüfprogrammwerk 7 zur Prüfung freigegeben, so dass der die Sperrschaltung 14 bewirkte Sperre des Betriebspro- 30 Verleich der von der Additionsschaltung 21 gelieferten Daten grammwerkes aufhebt, worauf das Betriebsprogramm wieder mit den vom Prüfparameter speicher 8 gelieferten Daten weiterzulaufen beginnt. erfolgt. If the time determined by the time monitoring has elapsed when the test process is started, circuit 11 is initially not sent an error signal to the test by addressing the read-only memory 20 by the test program work, which, if the test data program work 7 equals the one in the individual cells of the test program Fixed value comparator 9 compared data, no stored data 20 is called up and the addi reset of the test program unit 7 and the operating circuit 21 is carried out, where the checksum is formed by the program unit 2, so that after the test program has been run. The test data comparator 9 is then locked by the test program unit 7 itself and released via the test program unit 7 for testing, so that the blocking of the operating circuit caused by the blocking circuit 14 removes comparison of the data program supplied by the addition circuit 21, whereupon the operating program again the data supplied by the test parameter memory 8 begins to continue to run. he follows.
Handelt es sich bei dem zu überwachenden Speicher 5 um Im übrigen ist der Funktionsablauf völlig analog jenem, Is the memory 5 to be monitored otherwise the functional sequence is completely analogous to that
einen Schreib-Lesespeicher, so müssen die vom Prüfparame- wie er anhand der Fig. 1 beschrieben wurde. a read-write memory, the test parameters must be as described with reference to FIG. 1.
terspeicher 8 bzw. vom Prüfprogrammwerk 7 gelieferten, den 35 Schliesslich ist noch in Fig. 4 ein Ausführungsbeispiel dareinzelnen Adressen zugeordneten Daten auch den zu prüfen- gestellt, bei dem als zu überwachender Speicher die Kombinaden Zellen des Speichers 5 zugeführt werden. Zu diesem tion eines Festwertspeichers 20 mit einem Schreib-Lesespei-Zweck wird der Speicher 5 vom Prüfprogrammwerk 7 zu- eher 19 herangezogen wird, wobei die Fig. 4 die Kombination nächst auf «Schreiben» geschaltet und die Prüfdaten in den der in den Figuren 2 und 3 dargestellten Ausführungsbeispiele Speicher 5 vom Prüfprogrammwerk 7 eingeschrieben. Nach 40 ist. The memory 8 or data supplied by the test program unit 7, finally 35 also shows an embodiment of individual addresses in FIG. 4 to be checked, in which the combinations of cells of the memory 5 are supplied as the memory to be monitored. For this function of a read-only memory 20 with a read / write purpose, the memory 5 is used by the test program unit 7 rather 19, with FIG. 4 switching the combination next to “write” and the test data in that of FIGS and 3 illustrated embodiments, memory 5 is written by the test program unit 7. After 40 is.
erfolgter Umschaltung auf «Lesen» kann nun überprüft wer- Die vom Betriebsprogrammwerk 2 zu den zu überwachenden, ob der Speicher 5 die vom Prüfprogrammwerk 7 geliefer- den Speichern führenden Adress- und Datenleitungen 3,4 liefen Daten richtig gespeichert hat. gen parallel sowohl am Festwertspeicher 20 als auch am successful switchover to “reading” can now be checked. The data from the operating program 2 to the ones to be monitored as to whether the memory 5 has correctly stored the address and data lines 3, 4 leading the memories supplied by the test program 7. conditions in parallel both on the read-only memory 20 and on
Es ist ersichtlich, dass hierdurch bei einem Schreib-Lese- Schreib-Lesespeicher 19 und am Prüfprogrammwerk 7 an. It can be seen that this results in a read-write-write-read memory 19 and on the test program unit 7.
Speicher eine Störung des Betriebsprogrammes eintreten 45 Die für den Schreib-Lesespeicher 19 erforderliche Schreib-Le- Memory a malfunction of the operating program 45 The read / write required for the read / write memory 19
würde, da im Zuge des Prüfvorganges im Speicher 5 einge- seleitung 6 liegt gleichfalls an diesem sowie am Betriebspro- would, since in the course of the test process, line 6 in storage 5 is also due to this and to the operating process.
schriebene Daten verloren gehen bzw. verfälscht werden. Um grammwerk 2 als auch am Prüfprogrammwerk 7. Der mit den das zu vermeiden, wird bei Ausbildung des Speichers 5 als Datenleitungen 4 verbundene Zwischenspeicher 17 ist eben- Written data will be lost or falsified. In order to avoid grammar 2 as well as on the test program work 7. The buffer 17, which is to be avoided with this when the memory 5 is designed as data lines 4, is also
Schreib-Lesespeicher ein Zwischenspeicher 17 vorgesehen, falls über die ihm zugehörige Schreib-Leseleitung 18 an das wie dies bei dem Ausführungsbeispiel nach Fig. 2 der Fall ist. so Prüfprogrammwerk 7 angeschlossen. A read / write memory is provided with a buffer store 17, if, via the associated read / write line 18, it is the same as in the exemplary embodiment according to FIG. 2. so test program 7 connected.
Bei diesem Ausführungsbeispiel, bei dem, wie auch bei den Um nun wahlweise den Festwertspeicher 20 oder den weiteren Ausführungsbeispielen, die dem Ausführungsbei- Schreib-Lesespeicher 19 überprüfen zu können, ist eine Umspiel nach der Fig. 1 entsprechenden Teile mit den gleichen schaltevorrichtung 23 vorgesehen, die über die Umschaltelei-Bezugszeichen versehen wurden, ist sowohl der Speicher 5 tung 24 mittels des Prüfprogrammwerkes 7 je nach dessen nach Fig. 1 als auch der Zwischenspeicher 17 als Schreib-Le- 55 Programmierung von der Prüfung des Festwertspeichers 20 sespeicher ausgebildet, wobei die Schreib-Leseleitung 18 des auf die Prüfung des Schreib-Lesespeichers 19 und umgekehrt Zwischenspeichers 17 mit einem Steuerausgang des Prüfpro- umschaltbar ist, wobei vom Prüfprogrammwerk 7 auch grammwerkes 7 verbunden ist. Bei diesem Ausführungsbei- gleichzeitig alle jene Schaltvorgänge herbeigeführt werden, spiel werden, durch das Prüfprogrammwerk 7 gesteuert, zu- die zur Durchführung dieser Prüfungen vonnöten sind. Der nächst die im Schreib-Lesespeicher 19 eingeschriebenen Da- 60 eine Eingang der Umschaltevorrichtung 23 führt unmittelbar ten in den Zwischenspeicher 17 und dann erst die vom Prüf- an die Datenleitungen 4, mit denen der Prüfdatenvergleicher parameterspeicher 8 bzw. dem Prüfprogrammwerk 7 geliefer- 9 verbunden wird, wenn eine Prüfung des Schreib-Lesespei-ten Daten in den Schreib-Lesespeicher 19 eingeschrieben. Erst chers 19 durchgeführt wird, wobei, wie beim Ausführungsbei-am Ende des auf den Speicherinhalt einer Zelle des Schreib- spiel nach Fig. 2 die Überwachung des Schreib-Lesespeichers Lesespeichers 19 bezogenen Prüfvorganges werden, sofern 6519 durch sequentielles Abspeichern des Inhaltes des Schreib-kein Fehler in dem zu überwachenden Schreib-Lesespeicher Lesespeichers 19 im Zwischenspeicher 17, Ausgeben und Prü-19 festgestellt wurde, die im Zwischenspeicher 17 gespeicher- fen der Prüfdaten und Rückspeichern des im Zwischenspei-ten Daten wieder in den Schreib-Lesespeicher 19 eingeschrie- cher 17 gespeicherten Inhaltes in die geprüfte Zelle des In this exemplary embodiment, in which, as well as in order to be able to check the read-only memory 20 or the further exemplary embodiments, which can be checked by the exemplary embodiment, the parts corresponding to FIG. 1 are provided with the same switching device 23 , which were provided with the Umschaltelei reference numerals, both the memory 5 device 24 by means of the test program 7 depending on the one according to FIG. 1 and the buffer memory 17 as write-read 55 programming of the test of the read-only memory 20, in the form of memory the read / write line 18 of the buffer 17 for checking the read / write memory 19 and vice versa can be switched over to a control output of the test program, with the test program unit 7 also connecting the grammar unit 7. In this embodiment, all those switching operations are carried out at the same time, and are controlled by the test program unit 7, which are required to carry out these tests. The next the data written in the read / write memory 19 leads to an input of the switchover device 23 into the intermediate memory 17 and then only from the test to the data lines 4, with which the test data comparator parameter memory 8 or the test program work 7 is delivered 9 is connected when a check of the read-write data is written into the read-write memory 19. 2, the monitoring process of the read / write memory read memory 19 is carried out, as in the case of the execution of the test at the end of the memory content of a cell of the write game according to FIG. 2, provided that 6519 is performed by sequentially storing the content of the write memory. no error was found in the read / write memory to be monitored read memory 19 in the buffer 17, output and test 19, the test data stored in the buffer 17 and the data stored in the buffer stored in the read / write memory 19 again 17 stored content in the checked cell of the
Schreib-Lesespeichers 19 erfolgt. Der andere Eingang der Umschaltevorrichtung 23 ist über die Additionsleitung 21 mit den Datenleitungen 4 verbunden und dient der Prüfung des Festwertspeichers 20, wobei, wie beim Ausführungsbeispiel nach Fig. 3 die Überwachung des Festwertspeichers 20 durch Bildung einer Prüfsumme über den gesamten Speicherinhalt erfolgt. Read-write memory 19 takes place. The other input of the switching device 23 is connected via the addition line 21 to the data lines 4 and is used to test the read-only memory 20, and, as in the exemplary embodiment according to FIG. 3, the read-only memory 20 is monitored by forming a checksum over the entire memory content.
Ein weiterer Vorteil der erfindungsgemässen Schaltungsanordnung liegt darin, dass insbesondere auch bei dem in Fig. A further advantage of the circuit arrangement according to the invention lies in the fact that, in particular, the circuit arrangement shown in FIG.
5 650 094 5 650 094
3. Schaltungsanordnung nach Anspruch 1 oder 2, da- fen, die ohne Unterbrechung des normalen Betriebes, also durch gekennzeichnet, dass der Ausgang des Prüfdatenver- parallel zu diesem, permanent die erforderlichen Prüfungen gleichers (9) über eine Zeitüberwachungsschaltung (11) mit 40 durchführt. 3. Circuit arrangement according to claim 1 or 2, which can without interruption of normal operation, ie characterized in that the output of the test data parallel to this, permanently the necessary tests of the same (9) via a time monitoring circuit (11) with 40 carries out.
den Rücksetzeingängen des Betriebsprogrammwerkes (2) und Bei der Prüfung von Schreib-Lesespeichern soll dabei si- the reset inputs of the operating program (2) and when testing read / write memories
des Prüfprogrammwerkes (7) in Verbindung steht. chergestellt sein, dass durch die Prüfvorgänge die Inhalte der of the test program (7) is connected. be ensured that the content of the
4. Schaltungsanordnung nach Anspruch 3, dadurch ge- Zellen des Schreib-Lesespeichers unverändert bleiben, damit kennzeichnet, dass die Rücksetzeingänge des Betriebspro- die Funktion aller Programmteile zu jedem Zeitpunkt ge-grammwerkes (2) und des Prüfprogrammwerkes (7) mit dem « währleistet ist. 4. A circuit arrangement according to claim 3, thereby cells of the read / write memory remain unchanged, which means that the reset inputs of the operating program ensure the function of all program parts at all times (2) and the test program (7) with the « is.
Ausgang einer ODER-Schaltung (12) verbunden sind, an de- Erfindungsgemäss ist an den Taktgeber ein mit dem Be- Output of an OR circuit (12) are connected to the clock generator.
ren einem Eingang der Ausgang der Zeitüberwachungsschal- triebsprogrammwerk synchronisiert laufendes, im Rahmen tung (11) und an deren anderem Eingang der Ausgang eines des Betriebsprogrammes periodisch ein Prüfprogramm lie- If there is one input, the output of the time monitoring switching program program is synchronized and, as part of the device (11), and at the other input, the output of one of the operating programs periodically contains a test program.
Startsignalgebers (13) hegt, der beim Einschalten der Be- ferndes Prüfprogrammwerk angeschlossen, das zur Bereitstel- Start signal generator (13), which is connected when the remote control program is switched on, which is available for
triebsspannung ein Startsignal für den Prüfungsbeginn liefert. 50 lung von Prüfparametern mit einem vom Prüfprogrammwerk drive voltage provides a start signal for the start of the test. 50 test parameters with one from the test program
5. Schaltungsanordnung nach einem der Ansprüche 1 bis adressierbaren Prüfparameterspeicher verbunden ist, dessen 4 zur Überwachung der Funktion eines Festwertspeichers, Datenausgänge den einen Eingängen eines vom Prüfpro-dadurch gekennzeichnet, dass an die Datenleitung des Fest- grammwerk freigebbaren Prüfdatenvergleichers zuführbar wertspeichers (20) zur Bildung einer Prüfsumme über den ge- sind, dessen zweite Eingänge mit den vom Betriebsprosamten Speicherinhalt eine Additions- und Speicherschaltung 55 grammwerk zu dem zu überwachenden Speicher führenden (21) angeschlossen ist, deren Ausgang mit dem Eingang des Datenleitungen und dessen Ausgang über eine, gegebenen-Prüfdatenvergleichers (9) verbunden ist (Fig.3,4). falls an eine Vorrichtung zur Störungsanzeige angeschlossene 5. Circuit arrangement according to one of claims 1 to addressable test parameter memory is connected, the 4 of which for monitoring the function of a read-only memory, data outputs the one inputs of a test program characterized in that test data comparator that can be released to the data line of the fixed-program is supplied to the value memory (20) Formation of a checksum over the are, the second inputs of which, with the memory content of the operating sample, an addition and storage circuit 55 grammar to the memory to be monitored (21) is connected, the output of which is connected to the input of the data lines and the output of which is via a -Test data comparator (9) is connected (Fig. 3,4). if connected to a device for fault indication
6. Schaltungsanordnung nach einem der Ansprüche 1 bis Rücksetzleitung mit Rücksetzeingängen des Betriebspro- 6. Circuit arrangement according to one of claims 1 to reset line with reset inputs of the operating pro
4 zur Überwachung der Funktion eines Schreib-Lesespei- grammwerkes und des Prüfprogrammwerkes in Verbindung chers, dadurch gekennzeichnet, dass an die Datenleitung des 60 stehen, wobei das Prüfprogrammwerk zum Abruf der zu prü- 4 for monitoring the function of a read / write program work and the test program work in conjunction, characterized in that the data line is connected to the 60, the test program work being used to call up the test program.
zu überwachenden Schreib-Lesespeichers (19) zur Lieferung fenden Speicherinhalte des zu überwachenden Speichers mit von Prüfdaten einerseits Datenausgänge des Prüfprogramm- der vom Betriebsprogrammwerk zu dem zu überwachenden Werkes (7), anderseits die Eingänge eines vom Prüfprogramm- Speicher führenden Adressleitung und zur Sperre des Be- Read / write memory (19) to be monitored for delivery to the memory contents of the memory to be monitored with test data on the one hand data outputs of the test program - from the operating program to the plant (7) to be monitored, on the other hand the inputs of an address line leading from the test program memory and to the lock of the Loading
werk (7) gesteuerten Zwischenspeichers (17) angeschlossen triebsprogrammwerkes während des Prüfvorganges mit ei- (7) controlled buffer (17) connected drive program during the test process with a
sind, in dem die im Schreib-Lesespeicher ( 19) gespeicherten 65 nem Sperreingang desselben verbunden ist, an den das Prüf- are connected in which the 65 nem lock input stored in the read / write memory (19) is connected to which the test
Daten während des Prüfvorganges gespeichert und aus dem programmwerk nur dann ein Freigabesignal liefert, wenn die Daten nach Beendigung des Prüfvorganges wieder dem Übereinstimmung zwischen den im Prüfdatenvergleicher zu Data stored during the test process and only delivers an enable signal from the program if the data after the end of the test process confirms the agreement between those in the test data comparator
Schreib-Lesespeicher (19) eingeschrieben werden (Fig. 2,4). vergleichenden Daten vorhegt, und wobei der Prüfdatenver- Read-write memory (19) can be written (Fig. 2.4). comparative data, and the test data
gleicher bei Ungleichheit der zu vergleichenden Daten zur Wiederholung des Prüfvorganges an das Prüfprogrammwerk über die Rücksetzleitung ein Rücksetzsignal liefert. same if the data to be compared for repetition of the test process to the test program work via the reset line provides a reset signal.
Durch diese Massnahme werden Fehler selbst in Bereichen des Speichers entdeckt, die normalerweise nur selten oder fast nie referenziert werden, wo sie also sehr lange unent-deckt bleiben könnten, nämlich bis zum Zugriff der gewünschten Speicherinhalte, wie dies beispielsweise bei der Steuerung der Notabschaltung eines Kraftwerkes der Fall ist. This measure detects errors even in areas of the memory that are normally rarely or hardly ever referenced, where they could remain undetected for a very long time, namely until the desired memory contents are accessed, such as when controlling the emergency shutdown of one Power plant is the case.
Bei einer nicht hinreichenden Überwachung besteht die Gefahr, dass gerade dann, wenn der Notfall eintritt, ein vorhandener nicht erkannter Fehler des bezüglichen Speicherinhaltes eine Funktionsstörung herbeiführt. Dies wird durch die erfindungsgemässe Massnahme vermieden. If the monitoring is inadequate, there is a risk that an existing, undetected error in the relevant memory contents will cause a malfunction, precisely when the emergency occurs. This is avoided by the measure according to the invention.
Fehler in häufig adressierten Speicherbereichen führen im allgemeinen durch früh erkennbare Fehlfunktionen zu einem erkennbaren Fehler der Einrichtung. Durch die erfindungsgemässe Schaltungsanordnung wird das Versagen der Prüfanordnung gleichfalls zuverlässig erkannt. Errors in frequently addressed memory areas generally lead to a recognizable error in the device due to malfunctions which can be identified at an early stage. The failure of the test arrangement is also reliably detected by the circuit arrangement according to the invention.
Zur Überwachung von Festwertspeichern ist vorteilhafterweise an die Datenleitung des Festwertspeichers zur Bildung einer Prüfsumme über den gesamten Speicherinhalt eine Additions- und Speicherschaltung angeschlossen, deren Ausgang mit dem Eingang des Prüfdatenvergleichers verbunden ist. Demgemäss erfolgt die Überwachung eines Festwertspeichers durch Bildung einer Prüfsumme über den gesamten Speicherinhalt. To monitor read-only memories, an addition and memory circuit is advantageously connected to the data line of the read-only memory to form a checksum over the entire memory content, the output circuit of which is connected to the input of the test data comparator. Accordingly, the read-only memory is monitored by forming a checksum over the entire memory content.
Zur Überwachung eines Schreib-Lesespeichers sind an die Datenleitung des zu überwachenden Schreib-Lesespeichers zur Lieferung von Prüfdaten einerseits Datenausgänge des Prüfprogrammwerkes, anderseits die Eingänge eines vom Prüfprogrammwerk gesteuerten Zwischenspeichers angeschlossen, in dem die im Schreib-Lesespeicher gespeicherten Daten während des Prüfvorganges gespeichert und aus dem die Daten nach Beendigung des Prüfvorganges wieder dem Schreib-Lesespeicher eingeschrieben werden. Demgemäss erfolgt die Überwachung eines Schreib-Lesespeichers durch sequentielles Abspeichern seines Inhaltes im Zwischenspeicher, worauf vom Prüfprogrammwerk Prüfdaten sowohl an den einen Eingang des Prüfdatenvergleichers als auch an den zu prüfenden, zunächst auf «Schreiben» geschalteten Schreib-Lesespeicher geliefert werden, die im Prüfdatenvergleicher nach Umschaltung des Schreib-Lesespeichers auf «Lesen» mit den Prüdaten verglichen werden. Nach erfolgter Prüfung werden die im Zwischenspeicher gespeicherten Daten wieder in den geprüften Schreib-Lesespeicher rückgespeichert. To monitor a read / write memory, data outputs of the test program unit, on the one hand, and the inputs of a buffer memory controlled by the test program unit are connected to the data line of the read / write memory to be monitored for the delivery of test data, in which the data stored in the read / write memory are stored and switched off during the test process which the data is written back to the read-write memory after the end of the test process. Accordingly, the monitoring of a read / write memory is carried out by sequentially storing its content in the buffer, whereupon test data are supplied by the test program work both to one input of the test data comparator and to the read / write memory to be tested, which is initially switched to "write", which is subsequently added to the test data comparator Switching the read / write memory to "Read" can be compared with the prewritten data. After the test has been carried out, the data stored in the buffer memory are stored back in the tested read / write memory.
Tritt ein Fehler in der Überwachung selbst auf, so wird auch dieser durch die erfindungsgemässe Schaltungsanordnung erkannt, weil nur bei positiv erfolgten Prüfabläufen das Betriebsprogrammwerk den weiteren Ablauf seines Programms durchführen kann. If an error occurs in the monitoring itself, this is also recognized by the circuit arrangement according to the invention, because the operating program can only carry out the further execution of its program if the test sequences are positive.
Weitere Einzelheiten ergeben sich anhand der Zeichnungen, in der einige Ausführungsbeispiele der Erfindung dargestellt sind. Further details emerge from the drawings, in which some exemplary embodiments of the invention are shown.
Fig. 1 zeigt ein Ausführungsbeispiel zur Erläuterung der prinzipiellen Funktion der erfindungsgemässen Schaltungsanordnung, 1 shows an exemplary embodiment to explain the basic function of the circuit arrangement according to the invention,
Fig. 2 ein Ausführungsbeispiel zur Überwachung eines Schreib-Lesespeichers, 2 shows an exemplary embodiment for monitoring a read / write memory,
Fig. 3 ein Ausführungsbeispiel zur Überwachung eines Festwertspeichers und Fig. 3 shows an embodiment for monitoring a read-only memory and
Fig. 4 ein Ausführungsbeispiel zur Überwachung von Speichern, in denen sowohl Schreib-Lesespeicher als auch Festwertspeicher enthalten sind. Fig. 4 shows an embodiment for monitoring memories in which both read-write memory and read-only memory are included.
Bei dem in Fig. 1 dargestellten Ausführungsbeispiel ist ein an einen Taktgeber 1 angeschlossenes Betriebsprogrammwerk 2 vorgesehen, das über Adressleitungen 3 und Datenleitungen 4 mit einem Speicher 5 verbunden ist und mit diesem In the exemplary embodiment shown in FIG. 1, an operating program 2 connected to a clock generator 1 is provided, which is connected via address lines 3 and data lines 4 to and to a memory 5
4 dargestellten Ausführungsbeispiel nicht nur Fehler in dem Schreib-Lesespeicher 19 und dem Festwertspeicher 20, sondern auch ein Ausfall der Überwachung selbst erkannt werden. 4 illustrated embodiment not only errors in the read-write memory 19 and the read-only memory 20, but also a failure of the monitoring itself can be detected.