CH649846A5

CH649846A5 - Circuit for electronic phase-sequence indication

Info

Publication number: CH649846A5
Application number: CH929479A
Authority: CH
Inventors: Wilhelm Kuenne
Original assignee: Bbc Brown Boveri & Cie
Priority date: 1978-10-19
Filing date: 1979-10-16
Publication date: 1985-06-14
Also published as: DE2845538A1; DE2845538C2

Description

Die Erfindung bezieht sich auf eine Schaltung zur elektronischen Drehfeldrichtungsanzeige für die Identifikation der Phasenfolge eines dreiphasigen Drehstroms. The invention relates to a circuit for electronic three-phase direction display for the identification of the phase sequence of a three-phase three-phase current.

Eine solche Schaltung kann beispielsweise bei Stellantrieben Verwendung finden. Such a circuit can be used for example in actuators.

5 Aus der DE-PS 23 38 173 ist eine elektronische Schaltung zur Erkennung der Phasenfolge eines dreiphasigen Drehstromnetzes bekannt. Bei dieser Schaltung wird der Zeitabstand der Phasenspannungen für die elektronische Auswertung genutzt. Die Schaltung identifiziert insbesondere das io Vorhandensein einer richtig vorliegenden rechtsdrehenden Phasenfolge anhand eines einer ersten verketteten Spannung analogen Wertes. Hierzu dient ein Kondensator und eine Auswerteschaltung. 5 From DE-PS 23 38 173 an electronic circuit for detecting the phase sequence of a three-phase three-phase network is known. With this circuit, the time interval between the phase voltages is used for the electronic evaluation. The circuit in particular identifies the presence of a correct clockwise phase sequence on the basis of a value analogous to a first chained voltage. A capacitor and an evaluation circuit are used for this.

Der Erfindung liegt ausgehend vom Gegenstand der ein-15 gangs genannten Gattung die Aufgabe zugrunde, mit einem Minimum an Bauelementen eine Schaltung zu schaffen, mit der auf einfache Weise eine rechts- oder linksdrehende Phasenfolge des Drehstromes identifiziert, gespeichert und angezeigt werden kann. The invention is based on the subject of the genus mentioned the task of creating a circuit with a minimum of components with which a clockwise or counterclockwise phase sequence of the three-phase current can be identified, stored and displayed in a simple manner.

20 Die Lösung ist dadurch gekennzeichnet, dass die Takteingänge zweier bistabiler Kippstufen an die gleiche Phase und ein erstes Verknüpfungsgüed an alle drei Phasen angeschlossen sind, dass den Daten- und Rücksetzeingängen der beiden Kippstufen jeweils verschiedene Phasen zugeführt sind, dass 25 der Ausgang der Kippstufe mit dem Setz- bzw. Rücksetzeingang einer dritten bistabilen Kippstufe verbunden ist, deren Ausgänge an ein zweites und ein drittes Verknüpfungsglied angeschaltet sind, die zusätzlich mit dem ersten Verknüpfungsglied in Verbindung stehen und dass dem zweiten und 30 dritten Verknüpfungsglied je eine optische Anzeige nachgeschaltet ist. 20 The solution is characterized in that the clock inputs of two bistable flip-flops are connected to the same phase and a first logic gate is connected to all three phases, that the data and reset inputs of the two flip-flops are each supplied with different phases, such that the output of the flip-flop is included the set or reset input of a third bistable multivibrator is connected, the outputs of which are connected to a second and a third logic element, which are additionally connected to the first logic element and that the second and 30 third logic elements are each followed by an optical display.

In vorteilhafter Weise handelt es sich bei den ersten beiden in die Schaltung eingebauten bistabilen Kippstufen um sogenannte D-Flipflops. Als dritte bistabile Kippstufe wird ein 35 RS-Flipflop verwendet. In vorteilhafter Weise wird als erstes Verknüpfungsglied, das an alle drei Phasen angeschlossen ist, ein ODER-Glied in die Schaltung eingebaut. Bei den beiden mit den Ausgängen des RS-Flipflops verbundenen Verknüpfungsgliedern 2 und 3 handelt es sich jeweils um UND-40 Glieder. The first two bistable flip-flops that are built into the circuit are advantageously so-called D flip-flops. A 35 RS flip-flop is used as the third bistable flip-flop. In an advantageous manner, an OR gate is installed in the circuit as the first logic element, which is connected to all three phases. The two logic elements 2 and 3 connected to the outputs of the RS flip-flop are each AND-40 elements.

Bei einer Ausführungsform der Erfindung wird den flankengetriggerten Takteingängen der beiden D-Flipflops jeweils die R-Phase zugeführt. Der Dateneingang des ersten bzw. zweiten D-Flipflops ist mit der Zuführung der T-Phase « bzw. S-Phase verbunden. Der Rücksetzeingang des ersten bzw. zweiten D-Flipflops wird mit der S-Phase bzw. der T-Phase verbunden. Die beiden Ausgänge der D-Flipflops sind an den Setz- bzw. den Rücksetzeingang des RS-Flipflops angeschlossen. Der erste Ausgang dieses RS-Flipflops steht mit so dem ersten UND-Glied in Verbindung, während der zweite invertierende Ausgang des RS-Flipflops mit dem zweiten UND-Glied verbunden ist. Die zweiten Eingänge der beiden UND-Glieder sind über ein Verzögerungsglied an den Ausgang des ODER-Gliedes angeschlossen. Zusätzlich ist jedem 55 UND-Glied eine Leuchtdiode nachgeschaltet. In one embodiment of the invention, the R-phase is fed to the edge-triggered clock inputs of the two D flip-flops. The data input of the first or second D flip-flop is connected to the supply of the T phase or S phase. The reset input of the first or second D flip-flop is connected to the S phase or the T phase. The two outputs of the D flip-flops are connected to the set and reset inputs of the RS flip-flop. The first output of this RS flip-flop is connected to the first AND gate, while the second inverting output of the RS flip-flop is connected to the second AND gate. The second inputs of the two AND gates are connected to the output of the OR gate via a delay element. In addition, each 55 AND gate is followed by a light emitting diode.

In vorteilhafter Weise wird zur Bildung von Rechteckimpulsen in die Zuführung der R, S, T-Phase vor den D-Flip-flops und dem ODER-Glied jeweils ein Impulsformer geschaltet. In each case, a pulse shaper is advantageously connected to form rectangular pulses in the supply of the R, S, T phase before the D flip-flops and the OR gate.

so Bei einer weiteren Ausführungsform der Erfindung wird zur Potentialtrennung und zur Rechteckimpulsbildung in jede Zuführung der R, S, T-Phase vor den D-Flipflops und dem ODER-Glied jeweils ein Optikoppler geschaltet. In a further embodiment of the invention, an optical coupler is connected in each supply of the R, S, T phase in front of the D flip-flops and the OR gate in order to separate the potentials and form rectangular pulses.

In vorteilhafter Weise sind die Ausgänge der Impulsfor-65 mer und Optokoppler direkt mit zusätzlichen Leuchtdioden verbunden. The outputs of the pulse former and optocouplers are advantageously connected directly to additional light-emitting diodes.

In vorteilhafter Weise ist die erfindungsgemässe Schaltung im Gegensatz zu den bereits bekannten Auswertevor The circuit according to the invention is advantageously in contrast to the already known evaluations

richtungen lediglich aus bistabilen Kippstufen und Verknüpfungsgliedern aufgebaut. Mit dieser Schaltung wird die Drehrichtung des Stromes erfasst, optisch angezeigt und aufgrund der verwendeten bistabilen Kippstufen zusätzlich gespeichert. Unter Zuhilfenahme einer weiteren Schaltung kann die so gewonnene und gespeicherte Information von dem als Ausgangsglied der Schaltung dienenden RS-Flipflops abgefragt und direkt als binäres Signal einem Regelkreis zugeführt werden. directions only made up of bistable flip-flops and logic gates. With this circuit, the direction of rotation of the current is detected, visually displayed and additionally stored due to the bistable flip-flops used. With the aid of a further circuit, the information obtained and stored in this way can be queried by the RS flip-flop serving as the output element of the circuit and fed directly to a control circuit as a binary signal.

Die Erfindung wird nachfolgend anhand eines in der Zeichnung dargestellten Ausführungsbeispiels näher erläutert. The invention is explained in more detail below with reference to an embodiment shown in the drawing.

Es zeigen: Show it:

Fig. 1 eine erfindungsgemässe Schaltung zur elektronischen Drehfeldrichtungsanzeige, 1 shows a circuit according to the invention for the electronic rotating field direction display,

Fig. 2 den Verlauf der Phasen des Drehstromes, 2 shows the course of the phases of the three-phase current,

Fig. 3 den Signalverlauf an den Ausgängen der drei Flipflops bei rechtsdrehendem Strom, 3 shows the signal curve at the outputs of the three flip-flops with clockwise current,

Fig. 4 den Signal verlauf an den Ausgängen der drei Flipflops bei linksdrehendem Strom, 4 shows the signal at the outputs of the three flip-flops with left-handed current,

Fig. 5 den Signalverlauf am Ausgang des ODER-Gliedes und des Verzögerungsgliedes bei Fehlen der T-Phase. Fig. 5 shows the waveform at the output of the OR gate and the delay element in the absence of the T phase.

Die in Fig. 1 gezeigte Schaltung für die Drehfeldrichtungsanzeige ist im wesentlichen aus drei Impulsformern 1,2 und 3, zwei D-Flipflops 4 und 5, einem RS-Flipflop 6, einem ODER-Glied 7, einem Verzögerungsglied 8, zwei UND-Gliedern 9 und 10, sowie fünf Leuchtdioden 11,12,13,14 und 15 aufgebaut. The circuit for the rotating field direction display shown in FIG. 1 is essentially composed of three pulse formers 1, 2 and 3, two D flip-flops 4 and 5, an RS flip-flop 6, an OR gate 7, a delay element 8, and two AND gates 9 and 10, and five light emitting diodes 11, 12, 13, 14 and 15.

In die Zuführungen 16,17 und 18 der R, S und T-Phase ist jeweils einer der Impulsformer 1,2 und 3 eingebaut. Mit ihrer Hilfe werden die sinusförmigen Phasen in Rechteckimpulse umgewandelt. One of the pulse formers 1, 2 and 3 is installed in each of the feeds 16, 17 and 18 of the R, S and T phases. With their help, the sinusoidal phases are converted into rectangular pulses.

Ist eine zusätzliche Potentialtrennung erforderlich, so können statt der einfachen Impulsformer sogenannte Optokoppler Verwendung finden. Anstelle eines Impulsformers 1, 2,3 wird dann in jede Zuführung 16,17,18 der Phasen R, S und T ein solcher Optokoppler eingebaut. Da die Signale innerhalb der Optikoppler noch einmal gedreht werden, muss durch geeignete Schaltelemente, die vorzugsweise innerhalb der Optokoppler angeordnet sind, dafür gesorgt werden, dass die an den Ausgängen der Optokoppler erscheinenden Rechteckimpulse jeweils zeitlich die gleiche Polarität wie die an den Eingängen der Optokoppler anstehenden sinusförmigen Phasen R, S und T aufweisen. Ist jedoch keine Potentialtrennung nötig, so können wie bereits erwähnt die Rechteckimpulse direkt aus den Phasenspannungen abgeleitet werden. If additional electrical isolation is required, optocouplers can be used instead of simple pulse formers. Instead of a pulse shaper 1, 2, 3, such an optocoupler is then installed in each feed 16, 17, 18 of the phases R, S and T. Since the signals within the optocouplers are rotated again, suitable switching elements, which are preferably arranged within the optocouplers, must ensure that the rectangular pulses appearing at the outputs of the optocouplers have the same polarity in time as those present at the inputs of the optocouplers have sinusoidal phases R, S and T. However, if no potential separation is necessary, the square-wave pulses can be derived directly from the phase voltages, as already mentioned.

Die in Rechteckimpulse umgeformte R-Phase wird den beiden flankengetriggerten Takteingängen Cl der beiden D-Flipflops 4 und 5 zugeführt. The R phase converted into rectangular pulses is fed to the two edge-triggered clock inputs C1 of the two D flip-flops 4 and 5.

Der Ausgang des in die Zuführung 17 der S-Phase eingeschalteten Impulsformers 2 steht sowohl mit dem Rücksetzeingang R des D-Flipflops 4 als auch mit dem Dateneingang 1D des D-Flipflops 5 in Verbindung. The output of the pulse shaper 2 switched on in the feed 17 of the S phase is connected both to the reset input R of the D flip-flop 4 and to the data input 1D of the D flip-flop 5.

Die Zuführung 18 der T-Phase ist sowohl an den Dateneingang 1D des D-Flipflops 4 als auch an den Rücksetzeingang R des D-Flipflops 5 angeschlossen. The feed 18 of the T phase is connected both to the data input 1D of the D flip-flop 4 and to the reset input R of the D flip-flop 5.

Die Ausgänge der Impulsformer 1,2 und 3 sind zusätzlich mit je einem Eingang des ODER-Gliedes 7 verbunden und an die Anode jeweils einer Leuchtdiode 13,14 und 15 angeschlossen. The outputs of the pulse shapers 1, 2 and 3 are additionally connected to an input of the OR gate 7 and connected to the anode in each case by a light-emitting diode 13, 14 and 15.

Der Ausgang A4 des D-Flipflops 4 ist an den Setzeingang S des RS-Flipflops 6 angeschaltet, während der Ausgang A5 des D-Flipflops 5 mit dem Rücksetzeingang R des RS-Flipflop 6 in Verbindung steht. Dieser RS-Flipflops 6 weist einen Ausgang AI und einen invertierenden Ausgang A2 auf. Das RS-Flipflop 6 kann aus beliebigen Bauelementen zusammengesetzt sein. Es muss lediglich die Bedingung erfüllen, dass beim Anstehen eines L-Signals am Setzeingang S und einem The output A4 of the D flip-flop 4 is connected to the set input S of the RS flip-flop 6, while the output A5 of the D flip-flop 5 is connected to the reset input R of the RS flip-flop 6. This RS flip-flop 6 has an output AI and an inverting output A2. The RS flip-flop 6 can be composed of any components. It only has to meet the condition that when an L signal is present at the set input S and a

3 649 846 3,649,846

O-Signal am Rücksetzeingang R am Ausgang AI ein L-Signal erscheint, während am invertierenden Ausgang A2 ein O-Signal ansteht. Zusätzlich muss das RS-Flipflop 6 die Eigenschaften besitzen, dass beim Anstehen eines O-Signals so-5 wohl am Setzeingang S als auch am Rücksetzeingang R die an den Ausgängen anstehenden Signale erhalten bleiben. Ferner muss ein O-Signal am Setzeingang S und ein L-Signal am Rücksetzeingang R am Ausgang AI ein O-Signal und am invertierenden Ausgang A2 ein L-Signal hervorrufen. O signal at reset input R an L signal appears at output AI, while an O signal is present at inverting output A2. In addition, the RS flip-flop 6 must have the properties that when an O signal is present so-5 at the set input S and at the reset input R the signals present at the outputs are retained. Furthermore, an O signal at set input S and an L signal at reset input R at output AI must produce an O signal and at inverting output A2 an L signal.

io Der Ausgang AI des RS-Flipflops 6 steht mit dem ersten Eingang 9A des UND-Gliedes 9 in Verbindung, während der invertierende Ausgang A2 an den ersten Eingang 10A des UND-Gliedes 10 angeschlossen ist. Die zweiten Eingänge 9B und 10B der UND-Glieder 9 und 10 sind über das Verzögeis rungsglied 8 an den Ausgang des UND-Gliedes 7 angeschaltet. Das hier verwendete Verzögerungsglied ist so aufgebaut, dass sowohl der Sprung von O auf L als auch der Sprung von Lauf O verzögert wird. Die Verzögerungszeiten Atj, At2 sind unterschiedlich gross. io The output AI of the RS flip-flop 6 is connected to the first input 9A of the AND gate 9, while the inverting output A2 is connected to the first input 10A of the AND gate 10. The second inputs 9B and 10B of the AND gates 9 and 10 are connected via the delay element 8 to the output of the AND gate 7. The delay element used here is designed so that both the jump from O to L and the jump from run O are delayed. The delay times Atj, At2 are of different sizes.

20 Durch diese Massnahme wird erreicht, dass am Ausgang des Verzögerungsgliedes nur ein L-Signal erscheint, wenn alle Phasenspannungen vorhanden sind. Ist das Verzögerungsglied 8 entsprechend dimensioniert, kann es bei Drehstromnetze mit Frequenzen von f, = 50 Hz und f2 = 60 Hz Verwen-25 dung finden. Durch Zwischenschalten dieses Verzögerungsgliedes wird erreicht, dass die bei Vorhandensein aller Phasen am Ausgang des ODER-Gliedes 7 auftretenden Impulse mittels des Verzögerungsgliedes so verändert werden, dass den zweiten Eingängen 9B und 10B der UND-Glieder 9 und 10 30 fortlaufend ein L-Signal zugeführt wird. Die beiden im Verzögerungsglied 8 eingestellten Verzögerungszeiten Ati und At2 genügen dabei folgenden Gleichungen: 20 This measure ensures that only an L signal appears at the output of the delay element when all phase voltages are present. If the delay element 8 is dimensioned accordingly, it can be used in three-phase networks with frequencies of f = 50 Hz and f2 = 60 Hz. By interposing this delay element, it is achieved that the pulses occurring in the presence of all phases at the output of the OR element 7 are changed by means of the delay element in such a way that the second inputs 9B and 10B of the AND elements 9 and 10 30 are continuously supplied with an L signal becomes. The two delay times Ati and At2 set in delay element 8 satisfy the following equations:

35 35

Ati > 5/(6 - fi) At2< 1/(6 • f2) Ati> 5 / (6 - fi) At2 <1 / (6 • f2)

Für den Frequenzbereich f] bis f2 mit fj kleiner f2. 40 Die Ausgänge der UND-Glieder 9 und 10 stehen jeweils mit der Anode der Leuchtdiode 11 bzw. 12 in Verbindung. For the frequency range f] to f2 with fj less than f2. 40 The outputs of the AND gates 9 and 10 are connected to the anode of the light emitting diodes 11 and 12, respectively.

Nachfolgend wird die Wirkungsweise der oben beschriebenen Schaltungen erläutert. The mode of operation of the circuits described above is explained below.

Über die Zuführungen 16,17, und 18 werden den Impuls-45 formern 1,2 und 3 die sinusförmigen Phasen R, S und T zugeführt. The sinusoidal phases R, S and T are fed to the pulse shapers 1, 2 and 3 via the feeds 16, 17 and 18.

An den Ausgängen dieser Impulsformer 1,2 und 3 erscheinen dann die in Fig. 2 dargestellten, in Rechteckimpulsen umgewandelte Phasen R, S und T. Zum Zeitpunkt tl5 zu so dem die R-Phase, falls selbige vorhanden, ist vom Wert O nach L überwechselt, beginnt die Schaltung mit der Überprüfung der Phasenfolge. Unter der Voraussetzung, dass eine rechtsdrehende Phasenfolge vorliegt, nimmt, wie bereits erwähnt, die R-Phase zum Zeitpunkt ti den Wert L an. Die S-55 Phase ist zu diesem Zeitpunkt noch nicht vorhanden, während die T-Phase noch den Wert L aufweist. Treffen diese Annahmen zu, so steht an den Takteingängen Cl der beiden D-Flipflops 4 und 5 jeweils ein L-Signal an. Dem Dateneingang 1D des D-Flipflops 4 wird ebenfalls ein L-Signal zugeführt, 60 während an seinem Rücksetzeingang R ein O-Signal ansteht. Am Dateneingang 1D des D-Flipflops 5 steht ein O-Signal und an seinem Rücksetzeingang R ein L-Signal an. Am Ausgang A4 des D-Flipflops 4 erscheint bei Anstehen der oben beschriebenen Signale ein L-Signal, das dem Setzeingang S 65 des RS-Flipflops 6 zugeführt wird. Am Ausgang A5 des D-Flipflops 5 erscheint ein O-Signal, das am Rücksetzeingang R des RS-Flipflops 6 ansteht. At the outputs of these pulse shapers 1, 2 and 3, the phases R, S and T shown in FIG. 2, converted into rectangular pulses, then appear. At time tl5, the R phase, if the same is present, is from the value O to L changed, the circuit begins with the checking of the phase sequence. Provided that there is a clockwise phase sequence, the R phase assumes the value L at time ti, as already mentioned. The S-55 phase is not yet available at this time, while the T phase still has the value L. If these assumptions apply, an L signal is present at the clock inputs C1 of the two D flip-flops 4 and 5. An L signal is also fed to the data input 1D of the D flip-flop 4, 60, while an O signal is present at its reset input R. An O signal is present at the data input 1D of the D flip-flop 5 and an L signal is present at its reset input R. At the output A4 of the D flip-flop 4, when the signals described above are present, an L signal appears which is fed to the set input S 65 of the RS flip-flop 6. An O signal appears at the output A5 of the D flip-flop 5 and is present at the reset input R of the RS flip-flop 6.

Unter Berücksichtigung der oben gegebenen Arbeitsbe- Taking into account the work given above

649 846 649 846

dingungen des RS-Flipflops 6 erscheint beim Anliegen dieser Signale an seinen beiden Eingängen an seinem Ausgang AI ein L-Signal, während an seinem invertierenden Ausgang A2 ein O-Signal ansteht. Vom Verzögerungsglied 8 wird den zweiten Eingängen 9B und 10B der beiden UND-Glieder 9 und 10 fortlaufend ein L-Signal zugeführt, unter der bereits erwähnten Voraussetzung, dass alle drei Phasen vorhanden sind. Da dem ersten Eingang 9A des UND-Gliedes 9 ebenfalls ein L-Signal vom Ausgang AI des RS-Flipflops 6 zugeführt wird, erscheint am Ausgang des UND-Gliedes 9 ebenfalls ein L-Signal. Dieses Signal bewirkt das Aufleuchten der Leuchtdiode 11. Am Ausgang des UND-Gliedes 10, steht ein O-Signal an, da seinem ersten Eingang 10A ein O-Signal zugeführt wird. Dies bewirkt, dass die Leuchtdiode 12 keine Reaktion zeigt. Das Aufleuchten der Leuchtdiode 11 zeigt einen rechtsdrehenden Strom an. conditions of the RS flip-flop 6 appears when these signals are present at its two inputs at its output AI an L signal, while an O signal is present at its inverting output A2. An delay signal 8 continuously supplies the second inputs 9B and 10B of the two AND gates 9 and 10 with an L signal, provided that all three phases are present. Since the first input 9A of the AND gate 9 is also supplied with an L signal from the output AI of the RS flip-flop 6, an L signal also appears at the output of the AND gate 9. This signal causes the light-emitting diode 11 to light up. An O signal is present at the output of the AND gate 10, since an O signal is supplied to its first input 10A. This causes the light emitting diode 12 to show no reaction. The lighting of the light-emitting diode 11 indicates a clockwise current.

Liegt an den Zuführungen 16,17 und 18 ein linksdrehender Drehstrom an, so werden die an den D-Flipflops 4 und 5 If there is a left-rotating three-phase current at the feeders 16, 17 and 18, then at the D flip-flops 4 and 5

anstehenden Signale so ausgewertet, dass am Ausgang AI des RS-Flipflops ein O-Signal und am invertierenden Ausgang A2 ein L-Signal ansteht. Unter der Voraussetzung, dass alle drei Phasen vorhanden sind, wird in diesem Fall am Ausgang 5 des UND-Gliedes 10 ein L-Signal anstehen, so dass in diesem Fall die Leuchtdiode 12 anspricht und einen linksdrehenden Strom anzeigt. Aufgrund des O-Signals am Ausgang des UND-Gliedes 9 spricht die Leuchtdiode 11 jetzt nicht an. pending signals are evaluated so that an O signal is present at output AI of the RS flip-flop and an L signal at inverting output A2. Provided that all three phases are present, an L signal will be present at the output 5 of the AND gate 10 in this case, so that in this case the LED 12 responds and indicates a left-turning current. Due to the O signal at the output of the AND gate 9, the light-emitting diode 11 does not respond now.

Mittels der den Ausgängen der Impulsformer 1,2 und 3 io nachgeschalteten Leuchtdioden 13,14 und 15 kann zusätzlich das Vorhandensein aller drei Phasen R, S, T überprüft werden. The presence of all three phases R, S, T can additionally be checked by means of the light-emitting diodes 13, 14 and 15 connected downstream of the outputs of the pulse formers 1, 2 and 3.

Sind die beiden D-Flipflops 4 und 5 so ausgebildet, dass sie mit der L/O-Flanke der R-Phase die Informationen über-15 nehmen, so funktioniert die Schaltung ebenfalls. Lediglich zeigt dann die Leuchtdiode 11 den linksdrehenden und die Leuchtdiode 12 den rechtsdrehenden Strom an. If the two D flip-flops 4 and 5 are designed such that they take the information about 15 with the L / O edge of the R phase, the circuit also works. Only then does the light-emitting diode 11 indicate the left-handed and the light-emitting diode 12 the right-handed current.

C C.

1 Blatt Zeichnungen 1 sheet of drawings

Claims

648 846

PATENT CLAIMS

1. Circuit for the electronic phase sequence indicator for the identification of the phase sequence of a three-phase three-phase current, characterized in that the clock inputs (Cl) of two bistable flip-flops (4 and 5) to the same phase and a first linkage (7) to all three phases (R, S, T) are connected so that the data and reset inputs (1D, R) of the two flip-flops (4 and 5) are each supplied with different phases, so that the output (A4 or A5) of the flip-flop (4 or 5) also the set or reset input (S or R) of a third bistable multivibrator (6) is connected, the outputs (AI and A2) of which are connected to a second and a third logic element (9 and 10), which are additionally connected to the first logic element (7) are connected and that the second and third link elements (9 and 10) are each followed by an optical display (11, 12).

2. Circuit according to claim 1, characterized in that the first two flip-flops (4 and 5) are D flip-flops.

3. Circuit according to claim 1 or 2, characterized in that the third flip-flop (6) is an RS flip-flop.

4. Circuit according to one of claims 1 to 3, characterized in that the first logic element (7) is an OR gate.

5. Circuit according to one of claims 1 to 4, characterized in that the second and third logic elements are each an AND gate (9, 10).

6. Circuit according to claims 2 and 3, characterized in that the edge-triggered clock inputs (IC) of the two D flip-flops (4 and 5) are connected to the feed (16) of the R phase, that the data input (1D) of the first or second D-flip-flops (4 or 5) is connected to the feed (18) or (17) of the T-phase or S-phase so that the reset input (R) of the first or second D-flip-flop ( 4 or 5) is connected to the feed (17 or 18) of the S phase or the T phase such that the output (A4 or A5) of the first or second D flip-flop (4 or 5 ) to the set input (S) or to the reset input (R) of the RS flip-flop (6) that the first output (AI) with the first AND gate (9) and the second inverting output (A2) of the RS flip-flops (6) is connected to the second AND gate (10) such that the second inputs (9B and 10B) of the AND gates (9 and 10) via a delay element (8) to the output of the OR gate ( 7) related m all three phases (R, S, T) are supplied and that the AND gate (9 and 10) is followed by a light-emitting diode (11, 12).

7. Circuit according to claim 2 or 6, characterized in that to form rectangular pulses in the feed (16,17,18) of the R, S, T phase in front of the D flip-flops (4 and 5) and the OR gate (7) a pulse shaper (1, 2, 3) is connected in each case.

8. Circuit according to claim 2, characterized in that for potential isolation and for the formation of rectangular pulses in each feed (16, 17, 18) of the R, S, T phase in front of the D flip-flops (4 and 5) and the OR gate ( 7) an optocoupler (1, 2, 3) is connected in each case.

9. Circuit according to claim 7, characterized in that the outputs of the pulse shapers (1,2,3) are each additionally directly connected to a light-emitting diode (13,14,15).

10. Circuit according to claim 8, characterized in that the outputs of the optocouplers (1, 2, 3) are each additionally directly connected to a light-emitting diode (13, 14, 15).