**WARNUNG** Anfang DESC Feld konnte Ende CLMS uberlappen **.
PATENTANSPRÜCHE
1. Verfahren zur Prüfung der Oberflächenbeschaffenheit eines Produktes durch Erzeugen eines wenigstens einen Teil der Oberfläche repräsentierenden Videosignals, dadurch gekennzeichnet, dass die Anzahl der Zustände mit der Steigung null in einem Teil des Videosignals gezählt wird und dass ein Fehlersignal erzeugt wird, wenn diese Anzahl den Wert eins übersteigt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet. dass das Zählen der Anzahl von Zuständen der Steigung null an einer Vielzahl vorbestimmter Bezugspegel im Videosignal durchgeführt wird.
3. Verfahren nach Anspruch 1, gekennzeichnet durch die zusätzlichen Schritte des Erzeugens eines oberen und eines unteren Schwellenwertsignals aus dem Videosignal, des Feststellens jedes Überquerens des oberen Schwellenwertsignals durch das Videosignal in einer positiven Richtung sowie jedes Überquerens des unteren Schwellenwertsignals durch das Videosignal in einer negativen Richtung und des Erzeugens des Fehlersignals, falls die Anzahl dieser Überquerungen den Wert eins übersteigt.
4. Anwendung des Verfahrens nach einem der vorhergehenden Ansprüche zur Selektion der Produkte nach ihrer Oberflächenbeschaffenheit, dadurch gekennzeichnet, dass als Antwort auf das Fehlersignal das entsprechende geprüfte Produkt ausgestossen wird.
5. Vorrichtung zur Durchführung des Verfahrens nach einem der vorhergehenden Ansprüche 1 bis 3 gekennzeichnet durch eine Videosignalerzeugungseinrichtung (10) zur Erzeugung eines wenigstens einen Teil der Oberfläche des Produkts (18) repräsentierenden Videosignals (a), eine an die Videosignalerzeugungseinrichtung (10) angeschlossene Detektoreinrichtung zur Fest- stellung jeglichen Zustands der Steigung null in einem Teil des Videosignals (a), eine Zähleinrichtung (48; 320), die an die Detektoreinrichtung angeschlossen ist, um die Anzahl der ermittelten Zustände der Steigung null zu zählen und eine Fehlersignalerzeugungseinrichtung (48; 320), die an die Zähleinrichtung angeschlossen ist, um ein Fehlersignal zu erzeugen, wenn die Zählung mehr als einen Zustand der Steigung null ergibt.
6. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, dass die Detektoreinrichtung umfasst: einen oberen Schwellenwertsignalgenerator (34,35,50,52) und einen unteren Schwellenwertsignalgenerator (30,76,60,62); eine mit dem oberen Schwellenwertsignalgenerator und der Videosignalerzeugungseinrichtung (10) verbundene obere Vergleichseinrichtung (38), die einen Ausgangsimpuls erzeugt, wenn das Videosignal das obere Schwellenwertsignal in positiver Richtung kreuzt; eine mit dem unteren Schwellenwertsignalgenerator und der Videosignalerzeugungseinrichtung (10) verbundene untere Vergleichseinrichtung (26), die einen Ausgangsimpuls erzeugt, wenn das Videosignal das untere Schwellenwertsignal in negativer Richtung kreuzt;
und eine jeweils mit der oberen und der unteren Vergleichseinrichtung verbundene Zähleinrichtung (48), die ein Fehlersignal (i) erzeugt, wenn die Anzahl dieser Ausgangsimpulse den Wert eins übersteigt.
7. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, dass die Detektoreinrichtung eine Vielzahl von Vergleichseinrichtungen (303a bis 303n) aufweist, die je einen Bezugsanschluss (302a bis 302n), einen Signaleingangsanschluss und einen Ausgangsanschluss aufweisen, wobei jeder Bezugsanschluss mit einer bestimmten festen Spannung beaufschlagt ist.
8. Vorrichtung nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, dass die Videosignalerzeugungseinrichtung (10) ein Videoraster mit horizontalen und vertikalen Abtastzeilen erzeugt und dass eine Rücksetzeinrichtung vorhanden ist, um die Detektoreinrichtung nach jeder Horizontalabtastzeile in Videosignal (a) zurückzusetzen.
9. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, dass die Rücksetzeinrichtung mit der Videosignalerzeugungseinrichtung (10) verbunden ist und als Antwort auf einen Horizontalrücklaufimpuls (hb) die Detektoreinrichtung zurücksetzt.
Die Erfindung betrifft ein Verfahren zur Prüfung der Oberflächenbeschaffenheit eines Produkts durch Erzeugen eines wenigstens einen Teil der Oberfläche repräsentierenden Videosignals, eine Anwendung desselben sowie eine Vorrichtung zur Durchführung des Verfahrens.
Zur Untersuchung, ob ein Gegenstand oder Produkt akzeptabel ist oder Ausschuss darstellt, hat man bereits in der Vergangenheit ein Videosignal erzeugt, das dem gesehenen Objekt oder Produkt entspricht. Die Amplitude dieses Videosignals wurde mit einer festen Bezugsspannung, beispielsweise einer Standardreferenzzelle verglichen, oder es wurde ein durch Abschwächen oder Verzögern des Videosignals erzeugtes schwimmendes Bezugssignal mit dem ursprünglichen Videosignal verglichen.
Beide Vergleichssysteme leiden an einer Unempfindlichkeit gegenüber kleinen Änderungen im Videosignal, die auftreten, wenn ein kleiner, aber zu einer Beanstandung Anlass gebender Fehler, etwa ein Kratzer auf der Oberfläche des untersuchten Produkts, bei dem es sich beispielsweise um eine Arzneimittelpille handeln kann, vorhanden ist.
Aufgabe der Erfindung ist es, ein Verfahren und eine zu seiner Durchführung geeignete Vorrichtung zu schaffen, die zur Vermeidung der voranstehend erwähnten Probleme eine Prüfung der Oberflächenbeschaffenheit eines Produkts mit hoher Empfindlichkeit zum Zweck der Bestimmung zulassen, ob das Produkt angenommen werden kann oder ausgestossen werden muss.
Diese Aufgabe wird erfindungsgemäss durch ein Verfahren mit den Merkmalen des Anspruchs 1, eine Anwendung desselben nach Anspruch 4 sowie eine Vorrichtung mit den Merkmalen des Anspruchs 5 gelöst.
Das zu untersuchende Produkt wird beispielsweise dem Blickfeld einer Videokamera ausgesetzt, deren lichtempfindliche Fläche rasterartig abgetastet wird. Das von dieser Kamera erzeugte Videosignal bzw. die Videoumhüllende wird Zeile für Zeile analysiert und die Amplitude des Videosignals längs jeder (horizontalen) Zeile mit einem (vom Videosignal abgeleiteten) Schwellenwert für diese Zeile verglichen. Falls in irgendeiner Zeile das Videosignal mehr als einmal den Zustand der Steigung null aufweist, dann zeigt dies eine falsche Richtungsänderung oder Einsenkung in der Videosignalkurve an, was auf einen Fehler in der Oberfläche des Produkts hinweist.
Vorteilhafte Ausführungsformen der Erfindung sind in den abhängigen Ansprüchen gekennzeichnet.
Die Erfindung wird nachfolgend unter Bezug auf die beiliegenden Zeichnungen an Ausführungsbeispielen näher erläutert. Es zeigen:
Fig. 1 schematisch das grundsätzliche System, von dem bei der Erfindung Gebrauch gemacht wird,
Fig. 2 eine graphische Darstellung eines gemäss Fig. 1 gewonnenen Signals,
Fig. 3 schematisch ein Schaltbild einer ersten Ausführungsform der erfindungsgemässen Vorrichtung,
Fig. 4 ein schematisches Schaltbild eines Teils des Schaltungs- kreises von Fig. 3,
Fig. 5 ein schematisches Schaltbild eines weiteren Teils des Schaltungskreises von Fig. 3.
Fig. 6 eine graphische Darstellung von Signalen im Schaltungskreis gemäss Fig. 3 für den Fall eines ersten Zustands der Produktoberfläche,
Fig. 7 eine Darstellung der Signale entsprechend Fig. 6 für den Fall eines zweiten Zustands der Produktoberfläche,
Fig. 8 ein schematisches Schaltbild einer zweiten Ausführungsform der Erfindung,
Fig. 9 eine graphische Darstellung von Signalen, die in den Schaltungskreis nach Fig. 8 hinein- bzw. aus ihm herauslaufen, für den Fall eines ersten Zustands der Produktoberfläche und
Fig. 10 eine Darstellung von Signalen entsprechend Fig. 9 für den Fall eines zweiten Zustands der Produktoberfläche.
In Fig. 1 ist 10 eine Videokamera. bei der es sich um eine Industriekamera mit horizontaler und vertikaler, das heisst mit Rasterabtastung handeln kann. Die bekannten Horizontal- und Vertikalabtastschaltungskreise sollen hier nicht beschrieben wer den. Der licht-elektrische Umsetzer in der Videokamera kann ein Videkon sein. Eine Impulsabtrennstufe 12 ist vorgesehen, um das Videosignal und die Synchronsignale voneinander zu trennen.
Lampen 14 und 16 dienen der schattenfreien Ausleuchtung des
Produkts 18, dessen Oberfläche auf Fehler hin untersucht wer den soll. Das Produkt 18 ruht auf einer glatten Unterlage 20, bei der es sich um einen Förderriemen handeln kann (in diesem Fall können die Lampen 14 und 16 Blitzlampen sein). Die Farbe der
Unterlage 20 sollte so gewählt werden, dass sich mit dem Produkt
18 ein gutes Lichtkontrastverhältnis ergibt.
Die Verarbeitungsschaltungskreise und die Ergebnisse, das heisst die sich ergebenden Signale, sind am besten aus den Fig. 3,
4 und 5 bzw. 2 zu ersehen. In den Fig. 3 bis 5 sind mit kleinen
Buchstaben Signale bezeichnet, die an bestimmten Punkten der
Schaltung auftreten und den gleich bezeichneten Kurven der Fig:
2, 6 und 7 entsprechen.
Gemäss Fig. 3 wird das Videosignal von der Videokamera 10 in einem Verstärker 22 verstärkt und über einen Widerstand 25 an einen Vergleicher 24 und über einen Widerstand 28 an einen
Vergleicher 26 angelegt.
Das verstärkte Videosignal (A) gelangt ausserdem über einen
Widerstand 32 an einen Operationsverstärker 30 und einen FET (Feldeffekttransistor) 31. Über einen Widerstand 36 liegt das selbe Signal (a) ausserdem an einem Operationsverstärker 34 und über einen weiteren Widerstand 40 an einem Vergleicher 38 an.
Ein Vorspannungswiderstand 42 gibt einen Signalwert (b) vor, bei dessen Überschreiten durch das an seinem Eingang 44 anliegende Videosignal (a) der Vergleicher 24 ein 1 -Signal abgibt. Dieses Ausgangssignal des Vergleichers 24 ist mit (c) bezeichnet und wird an einen Rücksetzsignalgenerator 46 und an einen Impulsanzahldetektor 48 angelegt.
Die Einstellung des Signalwerts (b) bestimmt im wesentlichen den Teil der Videosignalkurve (a), der analysiert wird. Die
Kombination aus Operationsverstärker 34, Diode 50 und Kon densator 52 führt zur Einstellung eines oberen Schwellenwerts bzw. einer Schwellenspannung (d) an der Maximalamplitude der
Kurve (a), solange ein FET 54 gesperrt bleibt. Der obere
Schwellenwert (d) erscheint am Eingang 56 des Vergleichers 38 und wirkt als Bezugswert bzw. als -spannung. Wie schon erwähnt, liegt am anderen Eingang 58 des Vergleichers 38 das
Videosignal (a) an. Solange dieses Videosignal (a) einen Wert gleich dem oder grösser als der Schwellenwert (d) hat, ist das
Ausgangssignal (e) vom Vergleicher 38 1 . Sobald das Videosi gnal (a) unter den Schwellenwert (d) fällt, wird das Ausgangssi gnal (e) vom Vergleicher 38 0 , wie dies in Fig. 2 dargestellt ist.
Der Abfall der dem Videosignal (a) entsprechenden Kurve tritt nach einem Punkt der Steigung null (die Ableitung ist null) dieser
Kurve auf. Der Impulsanzahldetektor 48 zählt die Anzahl von
Impulsen pro horizontaler Abtastzeile. Falls diese Anzahl eins übersteigt, wird ein Ausstossignal (i) erzeugt.
Der Operationsverstärker 30 gibt in Verbindung mit einer
Diode 60 und einem Kondensator 62 einen Minimumschwellen wert für die Analyse des Videosignals (a) vor. Während der
Einstellung dieser Schwellenwerte werden die FETs 31 und 70 vom Rücksetzsignalgenerator 46, dessen Einzelheiten anhand von Fig. 4 noch erläutert werden, im Sperrzustand gehalten.
Wie aus Fig. 3 ersichtlich, ist der Kondensator einenends mit dem Anschluss +V der Stromversorgung und anderenends mit dem invertierenden Eingang 74 des Operationsverstärkers 30 verbunden. Bei dieser Anordnung ist das Ausgangssignal dieser Schaltung für den unteren Schwellenwert die Kurve (g) von Fig.
2, die an einem Punkt der Steigung null der Kurve (a) beginnt und sich zusammen mit der Kurve (a) nach unten fortsetzt, bis die Analyse am Ende der Kurve (c) von Fig. 2 abgeschaltet wird. Ein Operationsverstärker 76 legt das Signal (g) an den invertierenden Eingang 78 des Vergleichers 26 an. Das Videosignal (a) wird dem nicht-invertierenden Eingang 80 des Vergleichers 26 zugeführt.
Wenn das Videosignal (a) gleich oder kleiner als das Signal (g) ist, ist das Ausgangssignal (h) vom Vergleicher 26 0 . Überschreitet aber das Videosignal (a) das Signal (g), dann ist das Ausgangssignal vom Vergleicher 26 1 . Wie aus den beiden Kurven (a) und (g) in Fig. 2 erkennbar, übersteigt die Kurve (a) nie die Kurve (g), so dass die Kurve (h) des Ausgangssignals vom Vergleicher 26 ständig 0 bleibt.
Das Gegenteil trifft zu für das Videosignal gemäss Kurve (a) von Fig. 6. Die Einsenkung im Videosignal bei S3 weist auf einen Kratzer oder einen anderen Fehler in der Oberfläche des Produkts 18 hin. Bei S3 liegt der obere Schwellenwert (d) über der Kurve (a), weshalb der Vergleicher 38 während der Zeit zwischen dem Punkt mit der Steigung null vorS3 und dem Zeitpunkt, zu dem die Kurve (a) ansteigt, um den Schwellenwert (d) zu schneiden, ein Ausgangssignal des Werts 0 erzeugt. Ein weiterer Punkt mit der Steigung null tritt bei 100 auf, und das Signal (a) fällt unter das Signal bzw. den Schwellenwert (d),so dass der Vergleicher ein weiteres Mal 0 ausgibt. Das resultierende Signal (e) von Fig. 6 zeigt zwei Impulse, die im Impulsanzahldetektor 48 gezählt werden.
Das Abfallen der Kurve (g) unter die Kurve (a) bewirkt, dass der Vergleicher 26 eine 1 für die Dauer dieses Zustands ausgibt, woraus das Signal (h) von Fig. 6 resultiert. Auch dieses Signal wird dem Impulsanzahldetektor 48 zugeführt und gezählt. Ist die Anzahl von Impulsen grösser als 1, dann wird ein Rück- oder Ausstossignal (i) erzeugt und an einen Produktausstossmechanismus 49 angelegt.
In Fig. 7 fällt das Signal (a) in ähnlicher Weise unter den oberen Schwellenwert (d), wobei sich zwei Impulse 120 und 122 des Signals (e) ergeben. Das Signal (a) übersteigt den unteren Schwellenwert bzw. das untere Schwellensignal (g) einmal, wodurch der Impuls (h) erzeugt wird. Dieser Impuls wird im Impulsanzahldetektor 48 gezählt. Selbst wenn also die Schwankungen im Videosignal (a) nur gering sind, verursachen sie Ausgangsimpulse, die gezählt werden können, um anzuzeigen, dass das Produkt 18 Oberflächenfehler besitzt. Auf diese Weise wird eine Qualitätskontrolle hoher Güte erreicht.
Wie durch die Abfallflanke des Impulses (c) angedeutet, schaltet der Rücksetzsignalgenerator 46 am Ende der Analyse die FETs 31,54 und 70 ein, so dass die Kondensatoren 52 und 62 entladen weraen und die Vorrichtung für die Analyse des Videosignals entsprechend der nächsten horizontalen Abtastzeile bereit ist.
Lediglich beispielsweise sei angemerkt, dass es sich bei den Operationsverstärkern 34,35 und 76 um den Typ CA3140A der Firma RCA handeln kann. Die Vergleicher 24,26 und 38 können vom Typ I1PC71A der Firma Nippon Electric Co. Ltd.
sein. Bei den Dioden 50 und 60 kann es sich um den Typ 1S953 der Firma NEC handeln. Schliesslich können die Transistoren 31, 54 und 70 vom Typ 2SK30A der Firma Toshiba sein.
Die Arbeitsweise des Rücksetzsignalgenerators 46 ist am besten aus Fig. 4 zu verstehen. Gemäss Fig. 4 besitzt ein Flipflop 200 einen Takteingang 202, der das Signal (e) der Fig. 2 bzw.3 2bzw. 3 empfängt. Ein Cleareingang 204 empfängt das Signal (c) vom Vergleicher 24. Wenn das Signal (e) vom Binärzustand 1 zum Binärzustand 0 wechselt, während sich das Signal (c) im Zustand 1 befindet, wechselt das Signal am Q-Ausgang 206 von 1 auf 0 . Falls das Signal (c) 0 wird, wird das Signal am Q-Ausgang206 1 . Auf diese Weise wird ein Signal erzeugt, das gegenüber dem in Fig. 2 ersichtlichen Signalverlauf (f) invertiert verläuft.
Zum Schalten derFETs 31 und 70 wird eine Änderung der Emitterspannung des Transistors 212 um E1-E2 (wenn E1 +V und E2 < 0) dadurch erreicht, dass das invertierte Signal vom Ausgang 206 des Flipflops 200 über eine Z-Diode 210 an die Basis des Transistors 212 angelegt wird. Die Spannungsänderung am Emitter 214 wird zum Signal (f), das an die Gates der FETs 31 und 70 angelegt wird. Das Signal (f) sperrt die FETs 31,70, solange es ansteht, und erlaubt, dass das Signal (g) dem Signal (a) in Abwärtsrichtung folgt und die Spannung am Kondensator 62 auf den niedrigsten Wert des Signals (a) vor dessen Anstieg geklemmt wird.
Das Zeilensignal (1) wird vom Signal (c) abgeleitet, das von einem Inverter 216 invertiert und über eine Z-Diode 222 an die Basis 218 eines Transistors 220 angelegt wird. Die Spannungsänderung am Emitter 224, bei der es sich um ein gegenüber dem Signal (c) invertiertes Signal handelt, wird über eine Diode 226 dem Gate 228 des FETs 54 zugeführt und sperrt ihn für die Dauer des Signals (c). Auf diese Weise kann sich der Kondensator 52 für die Dauer des Videosignals über den Basiswert (b) aufladen, der über dem Rauschpegel liegend eingestellt ist. Am Ende des Signals (1) schaltet FET 54 ein und entlädt den Kondensator 52.
Am Ende des Signals (f) schalten die FETs 31 und 70 ein und entladen den Kondensator 62.
Die Arbeitsweise des Impulsanzahldetektors 48 ist am besten unter Bezug auf Fig. 5 zu verstehen. Das Signal (e) der Fig. 2 und 3 wird an den Takteingang 250 eines Schieberegisters 252 angelegt, bei dem es sich um ein SN74164 handeln kann. Das Ausgangssignal vom Ausgang 254 des Schieberegisters 252 wird zusammen mit dem Signal (e) einem NAND-Glied 256 geliefert.
Falls das Signal (c) 1 ist und das Signal (e) mehr als einen Impuls umfasst, erzeugt das NAND-Glied 256 ein Ausgangssignal 0 . Die Dateneingänge 258 und 260 des Schieberegisters 252 sind mit einer Spannung beaufschlagt, die dem Binärwert 1 entspricht.
In ähnlicher Weise empfängt ein anderes Schieberegister 262 an seinem Takteingang 264 das Signal (h). Das an seinem Ausgang 266 abgegebene Ausgangssignal wird mittels eines Inverters 268 invertiert. Falls das Signal (c) den Binärwert 1 besitzt und das Signal (h) einen oder mehrere Impulse umfasst, erzeugt der Inverter 268 ein Ausgangssignal des Binärwerts 0 .
Auch hier sind die Dateneingänge 270 und 272 mit einem dem Binärwert 1 entsprechenden Signal beaufschlagt.
Wenn folglich ein Signal (e) mit zwei oder mehr Impulsen oder ein Signal (h) mit einem oder mehr Impulsen geliefert wird, während das Signal (c) den Binärwert 1 hat, erzeugt ein NOR Glied 274 an seinem Ausgang 276 ein Signal (i) mit dem Binärwert 1 , solange das Zeitsignal (c) den Binärwert 1 behält. Wenn das Signal (c) zum Binärwert 0 zurückkehrt, wechselt auch das Ausgangssignal (i) zum Binärwert 0 . Auf diese Weise wird das Ausgangssignal (i) als ein Ausstossignal erhalten, das an den Ausstossmechanismus angelegt wird und dem Ausstoss des fehlerhaften Produkts 18 dient.
Anhand der folgenden Figuren soll nun eine weitere Ausführungsform der Erfindung beschrieben werden. In Fig. 8 bilden die Widerstände 300a bis 300n einen Spannungsteiler, der invertierende Anschlüsse 302a bis 302n von Vergleichern 303a bis 303n mit unterschiedlichen Spannungswerten beaufschlagt, so dass diese Vergleicher ein Signal des Binärwerts 1 bei jeweils unterschiedlichen Werten eines Videosignals (a) abgeben, das den nicht-invertierenden Eingängen dieser Vergleicher 303a bis 303n zugeführt wird. Das Videosignal (a) wird also in unterschiedliche Spannungswerte aufgeteilt und von den jeweiligen Vergleichern für jeden Spannungswert nach Mehrfachimpulsausgangssignalen untersucht, die Änderungen in der Steigung des Videosignals und schliesslich Unregelmässigkeiten oder Feh ler des untersuchten Objekts anzeigen.
Die Ausgangssignale der Vergleicher 303a bis 303n werden den Takteingängen 304a bis 304n jeweiliger JK-Flipflops 306a bis 306n zugeführt.
Diese Flipflops werden am Ende jeder Horizontalabtastzeile der Videokamera 10 von einem Horizontalrücklaufimpuls hb gelöscht, der von der Impulsabtrennstufe 12 abgenommen wird und an die Cleareingänge CL der Flipflops 306a bis 306n angelegt wird.
Die Ausgangssignale der Vergleicher 303a bis 303n werden ausserdem Eingängen 307a bis 307n jeweiliger NAND-Glieder 308a bis 308n zugeführt.
Die Q-Ausgänge 310a bis 310n der Flipflops 306a bis 306n sind mit jeweiligen verbleibenden Eingängen 312a bis 312n der NAND-Glieder 308a bis 308n verbunden.
Die Ausgänge 314a bis 314n der NAND-Glieder 308a bis 308n sind mit jeweiligen Eingängen 316a bis 316n eines mit mehreren Eingängen versehenen NOR-Glieds 318 verbunden. Das Videosignal (a) ist ausserdem an einen Vergleicher 321 angelegt, der ein Signal des Binärwerts 1 ausgibt, wenn das Videosignal (a) einen Hintergrundrauschpegel (gd), der in Fig. 9 gezeigt ist, übersteigt.
Das Ausgangssignal vom Vergleicher 321 wird dem Eingang 323 des NOR-Glieds 318 zugeführt. Ausgangsimpulse vom NOR-Glied 318 werden in einem Zähler 320 gezählt, von dem ein Ausstossignal an eine Ausstossvorrichtung 322 geliefert wird, falls die Anzahl von Impulsen 1 übersteigt.
Die Arbeitsweise der Schaltungsanordnung von Fig. 8 ist am besten anhand der Diagramme der Fig. 9 und 10 zu verstehen. In Fig. 9A sind die Bezugsspannungen an den Anschlüssen 302a bis 302n durch jeweilige Spannungen el bis en dargestellt. Die Differenz zwischen aufeinanderfolgenden Bezugswerten ist in Fig. 9A durch die Spannung E dargestellt. Das Videosignal (a) wird an mehreren Pegeln oberhalb des Hintergrundrauschpegels bzw. des Rauschaustastpegels (gd) nach Punkten der Steigung 0 analysiert.
Die Ausgangssignale der Vergleicher 303a bis 303n sind in Fig.
9B mit sigl bis sign bezeichnet. Wie aus Fig. 9B erkennbar, erreicht das Videosignal (a) nichtdieBezugsspannunge1, so dass der Vergleicher 303a zu keiner Zeit eine 1 ausgibt. Der Vergleicher 303b gibt eine 1 während der Zeit aus, während der das Videosignal (a) gleich der Bezugsspannung e2 oder grösser als diese ist. Das Ausgangssignal des Vergleichers 303b ist in Fig. 9B mit sig2 bezeichnet. In ähnlicher Weise geben alle Vergleicher bis zum Vergleicher 303n einen einzigen Ausgangsimpuls bzw. eine 1 für jede Periode zwischen horizontalen Rücklaufimpulsen hb (Fig. 9C) ab. Die Signale an den Q-Ausgängen der Flipflops 306a bis 306n sind in Fig. 9D mit sig' bis sig'n bezeichnet. Wie aus Fig. 9D ersichtlich, ist sig'l 0 da auch sigl 0 ist.
Die Abfallflanke des 1 Impulses im Signal sig2 schaltet das Flipflop 306b in einen 1 -Zustand und zwar nach einer Verzögerungszeit T, die für den Q-Ausgang des Flipflops 306b eingestellt ist. An der Anstiegsflanke des Rücklaufimpulses hb2wird das Flipflop 306b gelöscht, woraufhin das Signal sig'2 zum Binärzustand 0 zurückkehrt . In ähnlicher Weise weisen die Signale sig'3 bis sig',in Fig. 9D einen einzigen Impuls bzw.
eine einzige 1 auf. Die Signale der Flipflops 306a bis 306n erzeugen, wenn sie zusammen mit den Ausgangssignalen der Vergleicher 303a bis 303n an die NAND-Glieder 308a bis 308n angelegt werden, die Ausgangssignale NG1 bis NGn, die in Fig.
9E dargestellt sind und ersichtlich alle den Binärzustand 1 aufweisen.
Wenn die Signale NG1 bis NGn zusammen mit dem Ausgangssignal (b) vom Vergleicher 321 an das mit mehreren Eingängen versehene NOR-Glied 318 angelegt werden, tritt der in Fig. 9F gezeigte einzige Ausgangsimpuls auf, der anzeigt, dass das untersuchte Objekt fehlerfrei ist. Daherwird vom Zähler 320 kein Ausstoss- oder Rückstossignal an die Ausstossvorrichtung 322 in Fig. 8 gesendet.
Falls die Oberfläche des Produkts Fehler aufweist, etwa zwei Fehler, dann ergeben sich die Signalverläufe gemäss Fig. 10. In Fig. 10Aist das entsprechende Videosignal (a) dargestellt, das zwei Einsenkungen S4 und Ss besitzt, die zwei Kratzer, Unreinheiten oder andere Oberflächenfehler des untersuchten Produkts kennzeichnen. Das Videosignal (a) schneidet die Bezugsspannung el viermal, zweimal mit positiver Steigung und zweimal mit negativer Steigung. Anders ausgedrückt steigt das Videosignal (a) zweimal über die Bezugsspannung el und fällt zweimal unter diese. Die Folge davon ist, dass das Signal sigl gemäss Darstellung in Fig. 10B zweimal den Zustand 1 aufweist.
Das Flipflop 306a wird von der ersten Abfallflanke des Signals sigl nach der Verzögerungszeit T eingeschaltet bzw. gesetzt und erzeugt das Signal sig1, das in Fig. 10E gezeigt ist. Die Einsenkung Sg im Videosignal (a) führt im Ausgangssignal sig3 vom Vergleicher 303c zu mehreren 1 -Zuständen, wie dies in Fig. 10B gezeigt ist.
Das Signal am Q-Ausgang des Flipflops 306c, das als sig'3 in Fig.
10D gezeigt ist, wird an der ersten Abfallflanke des Signals sig3 in den Zustand 1 gesetzt und bleibt in diesem Zustand bis das Horizontalrücklaufsignal hb das Flipflop 306c löscht. Das Ausgangssignal NG1 vom NAND-Glied 308a zeigt einen Impuls, das heisst eine 0 , die dem Anstieg des Videosignals (a) nach der Einsenkung S4 entspricht. Das Ausgangssignal NG3 des NAND-Glieds 308c (Fig. 10E) zeigt einen Impuls, das heisst eine 0 . Werden die Ausgangssignale aller NAND-Glieder an das NOR-Glied 318 angelegt, dann ergibt sich das bei Fig. 10F gezeigte Signal, das zwei Impulse (zweimal den Zustand 0 ) aufweist. Diese Impulse werden vom Zähler 320 gezählt und, da die Anzahl dieser Impulse 1 übersteigt, wird ein Ausstossignal erzeugt und an die Ausstossvorrichtung 322 geliefert.
Lediglich als Beispiel sei angemerkt, dass die Vergleicher 303a bis 303n vom Typ FPC71A der Firma Nippon Electric Co. Ltd.
sein können. Die Flipflops 306a bis 306n können vom Typ SN74107 der Firma Texas Instruments sein. Die NAND-Glieder 308a bis 308n können vom Typ SN7400 der Firma Texas Instruments sein. Das NOR-Glied 318 kann vom Typ SN7430 der Firma Texas Instruments sein. Die Schieberegister 252 und 262 können vom Typ SN74164 der Firma Texas Instruments sein.
** WARNING ** beginning of DESC field could overlap end of CLMS **.
PATENT CLAIMS
1. A method for checking the surface quality of a product by generating a video signal representing at least a part of the surface, characterized in that the number of states with the slope zero in a part of the video signal is counted and that an error signal is generated if this number Value exceeds one.
2. The method according to claim 1, characterized. that the counting of the number of slope zero states is performed at a plurality of predetermined reference levels in the video signal.
3. The method of claim 1, characterized by the additional steps of generating an upper and a lower threshold signal from the video signal, determining each crossing of the upper threshold signal by the video signal in a positive direction and each crossing of the lower threshold signal by the video signal in a negative Direction and generating the error signal if the number of these crossings exceeds one.
4. Application of the method according to one of the preceding claims for the selection of the products according to their surface properties, characterized in that the corresponding tested product is ejected in response to the error signal.
5. Device for performing the method according to one of the preceding claims 1 to 3, characterized by a video signal generating device (10) for generating an at least part of the surface of the product (18) representing video signal (a), a detector device connected to the video signal generating device (10) for determining any state of the slope zero in a part of the video signal (a), a counting device (48; 320) which is connected to the detector device in order to count the number of determined states of the slope zero and an error signal generating device (48; 320) connected to the counter to generate an error signal when the count gives more than one slope state zero.
6. The device according to claim 5, characterized in that the detector means comprises: an upper threshold signal generator (34,35,50,52) and a lower threshold signal generator (30,76,60,62); upper comparator means (38) connected to the upper threshold signal generator and the video signal generating means (10), which generates an output pulse when the video signal crosses the upper threshold signal in a positive direction; a lower comparator (26) connected to the lower threshold signal generator and the video signal generator (10), which generates an output pulse when the video signal crosses the lower threshold signal in the negative direction;
and a counter (48) connected to each of the upper and lower comparators which generates an error signal (i) when the number of these output pulses exceeds one.
7. The device according to claim 5, characterized in that the detector device has a plurality of comparison devices (303a to 303n), each having a reference connection (302a to 302n), a signal input connection and an output connection, each reference connection being acted upon by a specific fixed voltage is.
8. Device according to one of claims 5 to 7, characterized in that the video signal generating device (10) generates a video grid with horizontal and vertical scan lines and that a reset device is provided to reset the detector device after each horizontal scan line in video signal (a).
9. The device according to claim 8, characterized in that the reset device is connected to the video signal generating device (10) and in response to a horizontal return pulse (hb) resets the detector device.
The invention relates to a method for testing the surface quality of a product by generating a video signal representing at least part of the surface, an application thereof and an apparatus for carrying out the method.
In order to investigate whether an object or product is acceptable or represents rejects, a video signal has already been generated in the past that corresponds to the object or product viewed. The amplitude of this video signal was compared to a fixed reference voltage, for example a standard reference cell, or a floating reference signal generated by weakening or delaying the video signal was compared with the original video signal.
Both comparison systems suffer from insensitivity to small changes in the video signal, which occur when a small but cause for complaint, such as a scratch on the surface of the product under investigation, which may be a medication pill, for example .
The object of the invention is to provide a method and a device suitable for carrying it out which, in order to avoid the above-mentioned problems, permit a test of the surface quality of a product with high sensitivity for the purpose of determining whether the product can be accepted or must be ejected .
This object is achieved according to the invention by a method with the features of claim 1, an application of the same according to claim 4 and a device with the features of claim 5.
The product to be examined is exposed, for example, to the field of view of a video camera whose light-sensitive surface is scanned in a grid-like manner. The video signal or the video envelope generated by this camera is analyzed line by line and the amplitude of the video signal along each (horizontal) line is compared with a threshold value (derived from the video signal) for this line. If on any line the video signal has the zero slope condition more than once, then this indicates an incorrect change of direction or dip in the video signal curve, indicating an error in the surface of the product.
Advantageous embodiments of the invention are characterized in the dependent claims.
The invention is explained in more detail below with reference to the accompanying drawings of exemplary embodiments. Show it:
1 schematically shows the basic system which is used in the invention,
FIG. 2 shows a graphic representation of a signal obtained according to FIG. 1,
3 schematically shows a circuit diagram of a first embodiment of the device according to the invention,
4 shows a schematic circuit diagram of part of the circuit of FIG. 3,
5 is a schematic circuit diagram of another part of the circuit of FIG. 3.
6 shows a graphical representation of signals in the circuit according to FIG. 3 in the event of a first state of the product surface,
7 shows the signals corresponding to FIG. 6 in the event of a second state of the product surface,
8 is a schematic circuit diagram of a second embodiment of the invention,
Fig. 9 is a graphical representation of signals that run into and out of the circuit of Fig. 8 for the case of a first state of the product surface and
FIG. 10 shows signals corresponding to FIG. 9 in the event of a second state of the product surface.
In Fig. 1, 10 is a video camera. which can be an industrial camera with horizontal and vertical, i.e. raster scanning. The known horizontal and vertical scanning circuits are not described here. The light-electrical converter in the video camera can be a video. A pulse separation stage 12 is provided in order to separate the video signal and the synchronization signals from one another.
Lamps 14 and 16 are used for the shadow-free illumination of the
Product 18, the surface of which should be checked for defects. The product 18 rests on a smooth surface 20, which can be a conveyor belt (in this case, the lamps 14 and 16 can be flash lamps). The color of the
Pad 20 should be chosen so that it matches the product
18 gives a good light contrast ratio.
The processing circuitry and the results, i.e. the resulting signals, are best seen in FIG. 3,
4 and 5 or 2 can be seen. 3 to 5 are with small
Letters signals referring to certain points of the
Circuit occur and the identically labeled curves of the figure:
2, 6 and 7 correspond.
3, the video signal from the video camera 10 is amplified in an amplifier 22 and via a resistor 25 to a comparator 24 and via a resistor 28 to one
Comparator 26 created.
The amplified video signal (A) also comes through a
Resistor 32 to an operational amplifier 30 and an FET (field effect transistor) 31. The same signal (a) is also applied to an operational amplifier 34 via a resistor 36 and to a comparator 38 via a further resistor 40.
A bias resistor 42 specifies a signal value (b), when exceeded by the video signal (a) present at its input 44, the comparator 24 outputs a 1 signal. This output signal of the comparator 24 is denoted by (c) and is applied to a reset signal generator 46 and to a pulse number detector 48.
The setting of the signal value (b) essentially determines the part of the video signal curve (a) that is analyzed. The
Combination of operational amplifier 34, diode 50 and capacitor 52 leads to the setting of an upper threshold value or a threshold voltage (d) at the maximum amplitude of the
Curve (a) as long as an FET 54 remains blocked. The upper
Threshold value (d) appears at the input 56 of the comparator 38 and acts as a reference value or as a voltage. As already mentioned, this is at the other input 58 of the comparator 38
Video signal (a). As long as this video signal (a) has a value equal to or greater than the threshold (d), that is
Output signal (s) from comparator 38 1. As soon as the video signal (a) falls below the threshold value (d), the output signal (e) from the comparator 38 0, as shown in Fig. 2.
The drop in the curve corresponding to the video signal (a) occurs after a point of slope zero (the derivative is zero) of this
Curve on. The pulse number detector 48 counts the number of
Pulses per horizontal scan line. If this number exceeds one, an ejection signal (i) is generated.
The operational amplifier 30 gives in connection with one
Diode 60 and a capacitor 62 before a minimum threshold for the analysis of the video signal (a). During the
Setting these threshold values, the FETs 31 and 70 are held in the blocking state by the reset signal generator 46, the details of which will be explained with reference to FIG. 4.
3, the capacitor is connected at one end to the + V connection of the power supply and at the other end to the inverting input 74 of the operational amplifier 30. With this arrangement, the output signal of this lower threshold circuit is curve (g) of FIG.
2, which begins at a point on the slope zero of curve (a) and continues downward along with curve (a) until the analysis at the end of curve (c) of FIG. 2 is switched off. An operational amplifier 76 applies the signal (g) to the inverting input 78 of the comparator 26. The video signal (a) is fed to the non-inverting input 80 of the comparator 26.
When the video signal (a) is equal to or less than the signal (g), the output signal (h) from the comparator 26 is 0. However, if the video signal (a) exceeds the signal (g), then the output signal from the comparator 26 is 1. As can be seen from the two curves (a) and (g) in FIG. 2, curve (a) never exceeds curve (g), so that curve (h) of the output signal from comparator 26 always remains 0.
The opposite is true for the video signal according to curve (a) of FIG. 6. The depression in the video signal at S3 indicates a scratch or another defect in the surface of the product 18. At S3, the upper threshold (d) lies above the curve (a), which is why the comparator 38 is around the threshold (d) during the time between the point with zero slope S3 and the time when the curve (a) rises. to cut, an output signal of value 0 is generated. Another point with zero slope occurs at 100 and the signal (a) falls below the signal or threshold (d) so that the comparator outputs 0 again. The resulting signal (e) of FIG. 6 shows two pulses that are counted in the pulse number detector 48.
If curve (g) falls below curve (a), comparator 26 outputs a 1 for the duration of this state, from which signal (h) of FIG. 6 results. This signal is also fed to the pulse number detector 48 and counted. If the number of pulses is greater than 1, then a return or ejection signal (i) is generated and applied to a product ejection mechanism 49.
7, signal (a) similarly falls below the upper threshold (d), resulting in two pulses 120 and 122 of signal (e). The signal (a) exceeds the lower threshold value or the lower threshold signal (g) once, as a result of which the pulse (h) is generated. This pulse is counted in the pulse number detector 48. Thus, even if the fluctuations in the video signal (a) are small, they cause output pulses that can be counted to indicate that the product has 18 surface defects. In this way, high quality control is achieved.
At the end of the analysis, as indicated by the falling edge of pulse (c), the reset signal generator 46 turns on the FETs 31, 54 and 70 so that the capacitors 52 and 62 are discharged and the device for analyzing the video signal corresponding to the next horizontal scan line ready.
For example, it should be noted that the operational amplifiers 34, 35 and 76 can be of the type CA3140A from RCA. Comparators 24, 26 and 38 can be of the I1PC71A type from Nippon Electric Co. Ltd.
be. Diodes 50 and 60 can be the 1S953 from NEC. Finally, transistors 31, 54 and 70 can be of the 2SK30A type from Toshiba.
The operation of the reset signal generator 46 is best understood from FIG. 4. According to FIG. 4, a flip-flop 200 has a clock input 202 which transmits the signal (e) from FIGS. 3 receives. A clear input 204 receives signal (c) from comparator 24. If signal (e) changes from binary state 1 to binary state 0 while signal (c) is in state 1, the signal at Q output 206 changes from 1 0. If signal (c) becomes 0, the signal at Q output 206 becomes 1. In this way, a signal is generated which is inverted with respect to the signal curve (f) shown in FIG. 2.
To switch the FETs 31 and 70, a change in the emitter voltage of the transistor 212 by E1-E2 (if E1 + V and E2 <0) is achieved in that the inverted signal from the output 206 of the flip-flop 200 via a Zener diode 210 to the base of transistor 212 is applied. The voltage change at emitter 214 becomes signal (f) which is applied to the gates of FETs 31 and 70. Signal (f) blocks FETs 31, 70 while it is pending and allows signal (g) to follow signal (a) downward and the voltage on capacitor 62 to the lowest value of signal (a) before it Rise is clamped.
The line signal (1) is derived from the signal (c), which is inverted by an inverter 216 and applied to the base 218 of a transistor 220 via a Z diode 222. The voltage change at emitter 224, which is a signal inverted with respect to signal (c), is supplied to gate 228 of FET 54 via a diode 226 and blocks it for the duration of signal (c). In this way, the capacitor 52 can charge for the duration of the video signal above the base value (b), which is set above the noise level. At the end of signal (1), FET 54 turns on and discharges capacitor 52.
At the end of signal (f), FETs 31 and 70 turn on and discharge capacitor 62.
The operation of the pulse number detector 48 is best understood with reference to FIG. 5. The signal (e) of FIGS. 2 and 3 is applied to the clock input 250 of a shift register 252, which can be an SN74164. The output signal from the output 254 of the shift register 252 is supplied together with the signal (e) to a NAND gate 256.
If signal (c) is 1 and signal (e) comprises more than one pulse, NAND gate 256 generates an output signal 0. The data inputs 258 and 260 of the shift register 252 are supplied with a voltage which corresponds to the binary value 1.
Similarly, another shift register 262 receives signal (h) at its clock input 264. The output signal output at its output 266 is inverted by means of an inverter 268. If signal (c) has binary value 1 and signal (h) comprises one or more pulses, inverter 268 generates an output signal of binary value 0.
Here, too, the data inputs 270 and 272 are supplied with a signal corresponding to the binary value 1.
Consequently, if a signal (e) with two or more pulses or a signal (h) with one or more pulses is supplied while the signal (c) is binary 1, a NOR gate 274 generates a signal (i ) with binary value 1 as long as time signal (c) retains binary value 1. When the signal (c) returns to the binary value 0, the output signal (i) also changes to the binary value 0. In this way, the output signal (i) is obtained as an ejection signal which is applied to the ejection mechanism and serves to eject the defective product 18.
Another embodiment of the invention will now be described with reference to the following figures. 8, the resistors 300a to 300n form a voltage divider which applies different voltage values to inverting connections 302a to 302n of comparators 303a to 303n, so that these comparators emit a signal of binary value 1 at different values of a video signal (a), which is fed to the non-inverting inputs of these comparators 303a to 303n. The video signal (a) is thus divided into different voltage values and examined by the respective comparators for each voltage value for multiple pulse output signals that indicate changes in the slope of the video signal and finally irregularities or errors of the object under investigation.
The output signals of the comparators 303a to 303n are supplied to the clock inputs 304a to 304n of respective JK flip-flops 306a to 306n.
At the end of each horizontal scan line of video camera 10, these flip-flops are erased by a horizontal flyback pulse hb, which is picked up by pulse separating stage 12 and applied to the clear inputs CL of flip-flops 306a to 306n.
The output signals of the comparators 303a to 303n are also fed to inputs 307a to 307n of respective NAND gates 308a to 308n.
The Q outputs 310a to 310n of the flip-flops 306a to 306n are connected to respective remaining inputs 312a to 312n of the NAND gates 308a to 308n.
The outputs 314a to 314n of the NAND gates 308a to 308n are connected to respective inputs 316a to 316n of a multi-input NOR gate 318. The video signal (a) is also applied to a comparator 321 which outputs a binary 1 signal when the video signal (a) exceeds a background noise level (gd) shown in Fig. 9.
The output signal from the comparator 321 is fed to the input 323 of the NOR gate 318. Output pulses from NOR gate 318 are counted in a counter 320, from which an ejection signal is supplied to an ejection device 322 if the number of pulses exceeds 1.
The mode of operation of the circuit arrangement of FIG. 8 can best be understood from the diagrams of FIGS. 9 and 10. 9A, the reference voltages at the terminals 302a to 302n are represented by respective voltages el to en. The difference between successive reference values is represented by the voltage E in FIG. 9A. The video signal (a) is analyzed at several levels above the background noise level or the noise blanking level (gd) for points of slope 0.
The output signals of the comparators 303a to 303n are shown in FIG.
9B marked with sigl to sign. As seen from Fig. 9B, the video signal (a) does not reach the reference voltage 1, so the comparator 303a never outputs a 1. The comparator 303b outputs a 1 during the time that the video signal (a) is equal to or greater than the reference voltage e2. The output signal of the comparator 303b is designated sig2 in FIG. 9B. Similarly, all comparators up to comparator 303n emit a single output pulse or a 1 for each period between horizontal flyback pulses hb (Fig. 9C). The signals at the Q outputs of flip-flops 306a to 306n are designated sig 'to sig'n in FIG. 9D. As can be seen from FIG. 9D, sig'l 0 since sigl 0 is also.
The falling edge of the 1 pulse in the sig2 signal switches the flip-flop 306b to a 1 state after a delay time T which is set for the Q output of the flip-flop 306b. The flip-flop 306b is erased on the rising edge of the return pulse hb2, whereupon the signal sig'2 returns to the binary state 0. Similarly, the signals sig'3 to sig ', in FIG. 9D a single pulse or
a single 1 on. The signals from the flip-flops 306a to 306n, when applied to the NAND gates 308a to 308n together with the output signals of the comparators 303a to 303n, produce the output signals NG1 to NGn shown in FIG.
9E and are all shown to have binary state 1.
When the signals NG1 to NGn together with the output signal (b) from the comparator 321 are applied to the multi-input NOR gate 318, the only output pulse shown in FIG. 9F occurs, which indicates that the object under examination is error-free. Therefore, no ejection or repulsion signal is sent from the counter 320 to the ejection device 322 in FIG.
If the surface of the product has flaws, for example two flaws, then the signal curves according to FIG. 10 result. FIG. 10A shows the corresponding video signal (a) which has two depressions S4 and Ss, the two scratches, impurities or other surface flaws of the product under investigation. The video signal (a) intersects the reference voltage el four times, twice with a positive slope and twice with a negative slope. In other words, the video signal (a) rises twice above the reference voltage el and falls below it twice. The consequence of this is that the signal sigl has the state 1 twice as shown in FIG. 10B.
The flip-flop 306a is turned on or set by the first falling edge of the signal sigl after the delay time T and generates the signal sig1 shown in FIG. 10E. The depression Sg in the video signal (a) leads to several 1 states in the output signal sig3 from the comparator 303c, as shown in FIG. 10B.
The signal at the Q output of flip-flop 306c, which as sig'3 in Fig.
10D is set to state 1 on the first falling edge of the signal sig3 and remains in this state until the horizontal flyback signal hb clears the flip-flop 306c. The output signal NG1 from the NAND gate 308a shows a pulse, that is to say a 0, which corresponds to the rise in the video signal (a) after the dip S4. The output signal NG3 of the NAND gate 308c (FIG. 10E) shows a pulse, that is to say a 0. If the output signals of all NAND gates are applied to the NOR gate 318, the result is the signal shown in FIG. 10F, which has two pulses (twice the state 0). These pulses are counted by the counter 320 and, since the number of these pulses exceeds 1, an ejection signal is generated and supplied to the ejection device 322.
For example only, it should be noted that the comparators 303a to 303n of the FPC71A type from Nippon Electric Co. Ltd.
could be. The flip-flops 306a to 306n can be of the type SN74107 from Texas Instruments. NAND gates 308a through 308n may be of the Texas Instruments SN7400 type. The NOR gate 318 can be of the type SN7430 from Texas Instruments. Shift registers 252 and 262 can be of the Texas Instruments SN74164 type.