CH635429A5

CH635429A5 - Device for continuously determining a continuously updated value of a consumption over a constant-length period of time, preferably for a tariff device

Info

Publication number: CH635429A5
Application number: CH479478A
Authority: CH
Inventors: Guenter Steinmueller; Reinhard Stark
Original assignee: Siemens Ag
Priority date: 1977-06-30
Filing date: 1978-05-03
Publication date: 1983-03-31
Also published as: DE2729616C2; DE2729616B1; JPS5414256A

Description

635 429 635 429

PATENTANSPRUCH Einrichtung zur fortlaufenden Ermittlung eines ständig aktualisierten Wertes eines Verbrauchs über eine bezüglich ihrer Länge konstante Zeitspanne, vorzugsweise für ein Tarifgerät, mit einem von Festmengenimpulsen beaufschlagten Flip-Flop, von denen jeder einem festen Wert eines Verbrauchs entspricht, mit einem eingangsseitig an den Ausgang des Flip-Flops angeschlossenen Schieberegister, mit einem Taktimpulsgeber zum Takten des Flip-Flops und des Schieberegisters mit Taktimpulsen einer Taktperiode, die kürzer als die kürzeste Folgeperiode der Festmengenimpulse ist, sowie mit einer Anordnung zur Erfassung und Anzeige der Summe aller momentan im Schieberegister befindlichen Festmengenimpulse, dadurch gekennzeichnet, dass eine Anordnung (4a) zur Summierung der ankommenden Festmengenimpulse während jeweils 2n Taktperioden vorgesehen ist, dass weiter eine Schaltung (4b) zur n-bit-Codierung der während der 2" Taktperioden erhaltenen Impulssumme vorgesehen ist, und dass das Schieberegister (6) aus einem k X n-bit-organisierten Schieberegister besteht, in welches die n-bit-codierte Impulssumme eingegeben und in welchem diese Impulssumme jeweils nach 2n Taktperioden um einen von k möglichen Schritten weitergeschoben wird. PATENT CLAIM Device for continuously determining a constantly updated value of consumption over a period of time that is constant in terms of its length, preferably for a tariff device, with a flip-flop acted upon by fixed-quantity pulses, each of which corresponds to a fixed value of consumption, with one on the input side at the output of the Shift registers connected to flip-flops, with a clock pulse generator for clocking the flip-flop and the shift register with clock pulses of a clock period which is shorter than the shortest subsequent period of the fixed quantity pulses, and with an arrangement for detecting and displaying the sum of all fixed quantity pulses currently in the shift register, characterized in that an arrangement (4a) for summing the incoming fixed quantity pulses is provided during 2n clock periods, that further a circuit (4b) is provided for n-bit coding of the pulse sum obtained during the 2 "clock periods, and that the Sch The register (6) consists of a k X n-bit organized shift register into which the n-bit-coded pulse sum is entered and in which this pulse sum is shifted by one of k possible steps after every 2n clock periods.

Einrichtung zur fortlaufenden Ermittlung eines ständig aktualisierten Wertes eines Verbrauchs über eine bezüglich ihrer Länge konstante Zeitspanne, vorzugsweise für ein Tarifgerät. Device for continuously determining a constantly updated value of consumption over a period of time that is constant in terms of its length, preferably for a tariff device.

Die Erfindung betrifft eine Einrichtung zur fortlaufenden Ermittlung eines ständig aktualisierten Wertes eines Verbrauchs über eine bezüglich ihrer Länge konstante Zeitspanne, vorzugsweise für ein Tarifgerät, mit einem von Festmengenimpulsen beaufschlagten Flip-Flop, von denen jeder einem festen Wert eines Verbrauchs entspricht, mit einem eingangsseitig an den Ausgang des Flip-Flops angeschlossenen Schieberegister, mit einem Taktimpulsgeber zum Takten des Flip-Flops und des Schieberegisters mit Taktimpulsen einer Taktperiode, die kürzer als die kürzeste Folgeperiode der Festmengeimpulse ist, sowie mit einer Anordnung zur Erfassung und Anzeige der Summe aller momentan im Schieberegister befindlichen Festmengenimpulse. The invention relates to a device for continuously determining a constantly updated value of consumption over a period of time that is constant in terms of its length, preferably for a tariff device, with a flip-flop acted upon by fixed-quantity pulses, each of which corresponds to a fixed value of consumption, with one on the input side the output of the flip-flop connected shift register, with a clock pulse generator for clocking the flip-flop and the shift register with clock pulses of a clock period that is shorter than the shortest subsequent period of the fixed quantity pulses, and with an arrangement for detecting and displaying the sum of all currently in the shift register fixed quantity impulses.

Eine derartige Einrichtung ist aus der DE-OS 24 46 602 bekannt. Hierbei werden dem Setzeingang eines Flip-Flops die von einem Impulsgeberzähler gelieferten Festmengenimpulse zugeführt. Soche Impulsgeberzähler sind beispielsweise für die Erfassung des Verbrauchs elektrischer Energie üblich. Jeweils bei einem bestimmten Verbrauch elektrischer Energie, beispielsweise einem festen Bruchteil einer kW-Stunde, wird hierbei ein solcher Festmengenimpuls abgegeben. Der Ausgang des Flip-Flops ist beim erwähnten Stand der Technik mit dem Eingang eines Schieberegisters und dem Vorwärtszähleingang eines Vorwärts-Rückwärts-Zählers verbunden. Ferner ist ein Taktimpulsgeber zum Takten des Flip-Flops und des Schieberegisters vorgesehen. Zu diesem Zweck sind die Taktimpulse des Taktimpulsgebers dem Rücksetzeingang des Flip-Flops und dem Takteingang des Schieberegisters zugeführt. Mit dem Eingang eines Taktimpulses am Takteingang des Schieberegisters wird der gerade am Eingang des Schieberegisters anstehende Wert in dieses übernommen, wobei die im Schieberegister bislang enthaltenen Werte um jeweils eine Speicherzelle verschoben werden, so dass der auf der letzten Speicherzelle des Schieberegisters befindliche Wert über eine den Ausgang des Schieberegisters mit dem Rückwärtszähleingang des Vorwärts-Rückwärts-Zählers verbindende Leitung dem Rückwärtszähleingang des Vorwärts-Rückwärts-Zählers zugeführt wird. Der Zählerstand des Vorwärts-Rückwärts-Zählers entspricht somit der Summe aller momentan im Schieberegister befindlichen Festmengenimpulse. Diese Summe aber stellt den aktuellen Verbrauch während der unmittelbar vorangehenden als Messperiode bezeichneten konstanten Zeitspanne dar, die sich als Produkt aus einer Periodendauer des Taktimpulsgebers sowie der Zahl der Speicherzellen des Schieberegisters ergibt. Der Inhalt des Vorwärts-5 Rückwärts-Zählers wird über einen Decoder auf einer Anzeigeeinrichtung sichtbar gemacht. Vorwärts-.Rückwärts-Zähler, Decoder und Anzeigeeinrichtung stellen also eine Anordnung zur Erfassung und Anzeige der Summe aller momentan im Schieberegister befindlichen Festmengenimpulse dar. Damit keine Fest-lomengenimpulse verloren gehen, muss die Taktperiode der vom Taktimpulsgeber stammenden Taktimpulse kürzer als die kürzeste Folgeperiode der Festmengenimpulse sein. Diese Einrichtung kann als Komponente eines Maximumzählers eingesetzt werden. Solche Maximumzähler ermitteln den während einer 15 Ableseperiode angefallenen Maximalverbrauch während einer Messperiode und dienen der-Tarifgestaltung. Such a device is known from DE-OS 24 46 602. Here, the set input of a flip-flop is supplied with the fixed-quantity pulses supplied by a pulse counter. Soche pulse counters are common, for example, for recording the consumption of electrical energy. Such a fixed quantity pulse is emitted each time a certain amount of electrical energy is used, for example a fixed fraction of a kW hour. In the prior art mentioned, the output of the flip-flop is connected to the input of a shift register and the up-count input of an up-down counter. A clock pulse generator is also provided for clocking the flip-flop and the shift register. For this purpose, the clock pulses of the clock pulse generator are fed to the reset input of the flip-flop and the clock input of the shift register. With the input of a clock pulse at the clock input of the shift register, the value currently pending at the input of the shift register is adopted into it, the values contained in the shift register so far being shifted by one memory cell each, so that the value on the last memory cell of the shift register is changed by one Output of the shift register with the line connecting the down-count input of the up-down counter is fed to the down-count input of the up-down counter. The count of the up-down counter thus corresponds to the sum of all the fixed quantity pulses currently in the shift register. This sum, however, represents the current consumption during the immediately preceding constant time period referred to as the measurement period, which results as a product of a period of the clock pulse generator and the number of memory cells of the shift register. The content of the up-5 down counter is made visible on a display device via a decoder. Up / down counters, decoders and display devices thus represent an arrangement for recording and displaying the sum of all the fixed quantity pulses currently in the shift register. In order that no fixed-length quantity pulses are lost, the clock period of the clock pulses originating from the clock pulse generator must be shorter than the shortest subsequent period of the Be fixed quantity impulses. This device can be used as a component of a maximum counter. Such maximum counters determine the maximum consumption during a measurement period and serve the tariff structure.

Bei der bekannten Einrichtung werden die ankommenden Festmengenimpulse bit-seriell eingeschoben, so dass, wenn während einer soeben beendeten Taktperiode ein Festmengen-20 impuls eingegangen ist, die erste Speicherzelle des Schieberegisters mit einem logischen Wert 1 belegt wird, wohingegen, wenn während dieser Taktperiode kein Festmengenimpuls eingegangen ist, dieser Speicherplatz des Schieberegisters mit dem logischen Wert 0 belegt wird. Die Speicherzellen dieses Schiebere-25 gisters weisen nur je einen Speicherplatz auf und können also nur mit den Werten 0 oder 1 belegt werden. Zum Erzielen einer bestimmten Messgenauigkeit müssen in jeder als Messperiode bezeichneten konstanten Zeitspanne mindestens 2000 Impulse verarbeitet werden, so dass in diesem Fall das Schieberegister 30 mindestens m = 2000 Speicherzellen aufweisen muss, wobei jede Speicherzelle die Speicherkapazität ein Bit besitzt, m ist dabei die Anzahl der möglichen Schiebeschritte des Schieberegisters. Derartig «lange» Schieberegister sind infolge des grossen Speicherplatzbedarfs relativ teuer. In the known device, the incoming fixed quantity pulses are inserted bit-serially, so that if a fixed quantity 20 pulse is received during a cycle period that has just ended, the first memory cell of the shift register is assigned a logic value 1, whereas if none during this clock period Fixed quantity pulse is received, this memory location of the shift register is assigned the logical value 0. The memory cells of this shift 25 gister each have only one memory location and can therefore only be assigned the values 0 or 1. In order to achieve a certain measurement accuracy, at least 2000 pulses must be processed in each constant time period referred to as the measurement period, so that in this case the shift register 30 must have at least m = 2000 memory cells, each memory cell having the memory capacity one bit, m being the number of possible shift steps of the shift register. Such "long" shift registers are relatively expensive due to the large space requirement.

35 35

Der Erfindung liegt die Aufgabe zugrunde, eine Einrichtung der eingangs genannten Art derart zu verbessern, dass ein kleines Schieberegister mit weniger Speicherplätzen bei gleicher Genauigkeit verwendet werden kann. The invention has for its object to improve a device of the type mentioned in such a way that a small shift register with less memory space can be used with the same accuracy.

40 Diese Aufgabe wird erfindungsgemäss dadurch gelöst, dass eine Anordnung zur Summierung der ankommenden Festmengenimpulse während jeweils 2n Taktperioden vorgesehen ist, dass weiter eine Schaltung zur n-bit-Codierung der während der 2n Taktperioden erhaltenen Impulssumme vorgesehen ist, und 45 dass das Schieberegister aus einem k X n-bit-organisierten Schieberegister besteht, in welches die n-bit-codierte Impulssumme eingegeben und in welchem diese Impulssumme jeweils nach 2n Taktperioden um einen von k möglichen Schritten weiter geschoben wird. Damit werden nunmehr die ankommenden 50 Festmengenimpulse nicht mehr bit-seriell direkt in das Schieberegister eingelesen, sondern zuerst in der Anordnung zur Summierung aufaddiert, und zwar für eine Zeitspanne, die gegenüber der beim Stand der Technik nunmehr 2n Taktperioden von der beim eingangs erwähnten Stand der Technik notwendigen 55 Dauer umfasst. Der während dieser 2n Taktperioden in der Anordnung zur Summierung jeweils aufgelaufene Wert von Festmengenimpulsen wird einer n-bit-Codierung unterworfen und am Ende der 2" Taktperioden in das Schieberegister übernommen. Die Anordnung zur Summierung der ankommenden Fest-60 mengenimpulse sowie die Schaltung zur n-bit-Codierung können zusammen im einfachsten Fall durch einen Binärzähler realisiert sein. Das Schieberegister ist nun gegenüber dem aus dem erwähnten Stand der Technik bekannten insofern anders organisiert, als jede seiner k-Speicherzellen zur Aufnahme einer In-65 formation in Form eines n-bit-codierten Wertes geeignet ist. Solche k X n-bit-organisierte Schieberegister sind beispielsweise aus dem Katalog ST 14 der Firma Siemens vom Mai 1973 bekannt (vgl. Seite 3/41). In derartige Schieberegister wird ein This object is achieved according to the invention in that an arrangement for summing the incoming fixed quantity pulses is provided during 2n clock periods, a circuit for n-bit coding of the pulse sum obtained during the 2n clock periods is also provided, and 45 the shift register consists of one k X n-bit organized shift register exists, into which the n-bit coded pulse sum is entered and in which this pulse sum is shifted by one of k possible steps after every 2n clock periods. The incoming 50 fixed quantity pulses are now no longer read in bit-serially directly into the shift register, but are first added up in the arrangement for summation, for a period of time which is now 2n clock periods compared to the prior art mentioned in the prior art Technology required 55 duration. The value of fixed-quantity pulses accumulated in the arrangement for summing during these 2n clock periods is subjected to n-bit coding and is adopted in the shift register at the end of the 2 "clock periods. The arrangement for summing the incoming fixed-60 quantity pulses and the circuit for n In the simplest case, bit coding can be implemented by means of a binary counter. The shift register is now organized differently from the prior art mentioned in that each of its k memory cells for receiving information in the form of an n- Such k X n-bit organized shift registers are known, for example, from catalog ST 14 from Siemens in May 1973 (see page 3/41)

3 635 429 3,635,429

n-bit-codierter Wert parallel eingegeben und alle 2" Taktperio- beregister 6 ist als n X k -organisiertes Schieberegister ausge- The n-bit coded value is entered in parallel and every 2 "clock period register 6 is configured as an n X k -organized shift register.

den weitergeschoben. führt, wobei im Ausführungsbeispiel n=4 und k=128 ist. pushed that on. leads, where n = 4 and k = 128 in the exemplary embodiment.

Anhand eines Zahlenbeispiels wird die Erfindung näher er- In der Speicherzelle 1 der 128 Speicherzellen zu je 4 Bit läutert: Bei einer Einrichtung nach der eingangs erwähnten DE- aufweisenden Schieberegisters ist beispielsweise ein Zahlenwert The invention is explained in more detail on the basis of a numerical example. In memory cell 1 of the 128 memory cells, each with 4 bits: In a device according to the shift registers mentioned at the beginning there is, for example, a numerical value

OS 24 46 602 sei m = 2048, d.h. das verwendete Schieberegi- 5 von 13 Impulsen als Tetrade codiert enthalten. In der Speicher- OS 24 46 602 be m = 2048, i.e. the shift register used contains 5 of 13 pulses encoded as a tetrad. In the storage

ster weise eine Kapazität von 2048 X 1 Bit auf. Nachteilig ist zelle 2 ist in Tetradenform ein Wert von 4 Impulsen, in der hierbei der grosse Speicherplatzbedarf von 2048 Bit. Speicherzelle 3 ein Zahlenwert von 15 Impulsen und in der ster have a capacity of 2048 X 1 bit. A disadvantage is cell 2, in tetrad form, a value of 4 pulses, in which the large storage space requirement of 2048 bits. Memory cell 3 has a numerical value of 15 pulses and in the

Schiebt man die ankommenden Festmengenimpulse nicht Speicherzelle 4 schliesslich ein Zahlenwert von 0 Impulsen ab-bit-seriell in ein Schieberegister der aus der erwähnten DE-OS gespeichert. Das Schieberegister 6 weist einen Takteingang T 24 46 602 bekanntgewordenen Art, sondern summiert alle an- io auf, der über eine Untersetzerstufe 7, die eine l/2n-Unterset-gekommenen Festmengenimpulse während jeweils 2n Taktpe- zung der Taktimpulse des Taktimpulsgebers 3 vornimmt, mit rioden und gibt anschliessend diese Impulssumme in n-bit-co- dem Taktimpulsgeber 3 verbunden ist. Jeder Taktimpuls der dierter Form auf das k X n-bit-organisierte Schieberegister, so Untersetzerstufe 7 bewirkt eine Verschiebung des Inhalts aller benötigt man ein Schieberegister mit nur k = m/2" Speicherzel- Speicherzellen des Schieberegisters 6 um eine Speicherzelle len und — da jede dieser Speicherzellen n Speicherplätze von je is nach rechts. Dabei bildet der als Tetrade codierte Inhalt der 1 Bit aufweist - insgesamt nur k X n=m/2" X n Speicherplätzen Speicherzelle k = 128 des Schieberegisters 6 dessen Ausgangssi-von je 1 Bit. Wählt man beispielsweise n=4 (Tetrade) und ad- gnal, das nach Decodierung am Rückwärtszähleingang des Vor-diert alle ankommenden Impulse während 24 = 16 Taktperioden wärts-Rückwärts-Zählers 5 ansteht, so dass der Inhalt des Vor-und schiebt den als Tetrade codierten Wert erst nach 16 (24) wärts-Rückwärts-Zählers 5 nach jedem Taktimpuls der Unter-Taktperioden weiter, so benötigt man ein Schieberegister mit 20 setzerstufe 7 um den Wert des in der Speicherzelle k = 128 be-2048/24 =128 Speicherzellen und 128 X 4=512 Speicherplät- findlichen Zahlenwertes reduziert wird. Der Zählerstand des zen, von denen jeder die Information 1 Bit aufnehmen kann. Vorwärts-Rückwärts-Zählers entspricht damit — wie bei der ein-Diese 512 Speicherplätze also sind im vorliegenden Fall zur gangs erwähnten DE-OS 24 46 602 - der Summe aller momen-Speicherung von 4-bit-codierten Impulssummen auf k = 128 tan im Schieberegister befindlichem Festmengenimpulse, die Speicherzellen verteilt, wobei jede Speicherzelle 4 Bit Speicher- 25 den aktuellen Verbrauch während der unmittelbar vorangehen-volumen aufweist. Die Aussage k X n -bit-organisiertes Schie- den Messperiode wiedergibt. Der im Vorwärts-Rückwärts-Zäh-beregister bedeutet also für den konkreten Fall, dass k= 128 1er 5 befindliche Wert ist über einen Decoder 8 einer Anzeige-und n=4 ist. Mit k X n=512 Speicherplätzen zu je 1 Bit wer- einheit 9 zugeführt und damit sichtbar gemacht. Diese Anzeigeden damit im vorliegenden Fall gegenüber dem 2048 X 1 bit- einheit kann beispielsweise als LED-Anzeige ausgeführt sein, organisierten Schieberegister 75 % der Speicherplätze einge- 30 Jeweils nach Übernahme des am Ausgang des der Summierspart. einrichtung 4a nachgeschalteten n-bit-Coders 4b bit-parallel an- If the incoming fixed-quantity pulses are not pushed into memory cell 4, a numerical value of 0 pulses is finally stored bit-serially in a shift register that is stored in the aforementioned DE-OS. The shift register 6 has a clock input T 24 46 602, which has become known, but sums up all the anio, via a step-down stage 7, which carries out a fixed-quantity pulse coming in at 1 / 2n-subset during each 2n cycle excitation of the clock pulses of the clock pulse generator 3, with riodes and then this pulse sum is connected in n-bit code to the clock pulse generator 3. Each clock pulse of the dated form on the k X n-bit organized shift register, so reducer 7 causes a shift in the content of all you need a shift register with only k = m / 2 "memory cell memory cells of the shift register 6 by a memory cell len and - there each of these memory cells has n memory locations from each to the right. The content coded as a tetrad has 1 bit - a total of only k X n = m / 2 "X n memory locations memory cell k = 128 of the shift register 6, its output i of 1 bit each . For example, if one selects n = 4 (tetrad) and adgnal, that after decoding at the down-count input of the pre-doped all incoming pulses during 24 = 16 clock periods up-down counter 5 is present, so that the content of the up-and shifts the as Tetrad coded value only after 16 (24) down-counter 5 after each clock pulse of the sub-clock periods, so you need a shift register with 20 setting level 7 to the value of the in the memory cell k = 128 be-2048/24 = 128 Memory cells and 128 X 4 = 512 memory-sensitive numerical value is reduced. The count of the zen, each of which can hold the information 1 bit. Up-down counter thus corresponds - as with the one-These 512 storage spaces are in the present case to the previously mentioned DE-OS 24 46 602 - the sum of all moment storage of 4-bit coded pulse sums to k = 128 tan im Fixed-quantity pulses located in the shift register, which distribute memory cells, each memory cell having 4 bits of memory and the current consumption during the immediately preceding volume. The statement k X n -bit organized shooting reflects the measurement period. For the specific case, the forward-backward count register thus means that k = 128 1's 5 is a display via a decoder 8 and n = 4. With k X n = 512 memory locations of 1 bit each, unit 9 is supplied and thus made visible. This display in the present case compared to the 2048 X 1-bit unit can, for example, be in the form of an LED display, shift registers organized 75% of the memory locations, 30 each after taking over that at the output of the summation part. device 4a downstream n-bit encoder 4b bit parallel

In der Figur ist die Erfindung anhand eines Ausführungsbei- stehenden Zahlenwertes ins Schieberegister 6 muss die Sum- In the figure, the invention is based on a numerical value provided in the shift register 6.

spiels näher erläutert. miereinrichtung 4a auf den Anfangswert 0 zurückgesetzt wer- explained in more detail. lubrication device 4a are reset to the initial value 0

Ein Impulsgeberzähler 1 gibt hierbei Festmengenimpulse an den. Das Zurücksetzen der Summiereinrichtung 4a erfolgt mit den Setzeingang S eines Flip-Flops 2 ab. Der Rücksetzeingang 35 dem Eingang eines Rücksetzimpulses am Rücksetzeingang R A pulse counter 1 gives fixed quantity pulses to the. The resetting of the summing device 4a takes place with the set input S of a flip-flop 2. The reset input 35 the input of a reset pulse at the reset input R

des Flip-Flops 2 ist hierbei mit den Taktimpulsen eines Taktim- der Summiereinrichtung 4a. Diese Rücksetzimpulse werden aus pulsgebers 3 beaufschlagt, deren Taktperiode kürzer als die kür- den Taktimpulsen der Untersetzerstufe 7 durch eine geringfügi- of the flip-flop 2 is in this case with the clock pulses of a clock of the summing device 4a. These reset pulses are acted on by pulse generators 3, the clock period of which is shorter than the shortening clock pulses of the step-down stage 7 due to a slight

zeste Folgeperiode der Festmengenimpulse ist. Das Ausgangssi- ge zeitliche Verzögerung gewonnen. Damit ist sichergestellt, is the second following period of the fixed quantity impulses. The initial time delay won. This ensures

gnal am Ausgang Q des Flip-Flops 2 ist dem Zähleingang Z dass erst nach Übernahme der Information ins Schieberegister 6 The signal at the output Q of the flip-flop 2 is the counting input Z that only after the information has been transferred to the shift register 6

einer Summiereinrichtung 4a sowie dem Vorwärtszähleingang 40 der Inhalt der Summiereinrichtung 4a gelöscht wird. Diese Ver- a summing device 4a and the up-counting input 40 the content of the summing device 4a is deleted. This

V eines Vorwärts-Rückwärts-Zählers 5 zugeführt. Der Sum- zögerung kann alternativ ohne Einsatz eines Verzögerungsglie- V of an up-down counter 5 supplied. The total delay can alternatively be used without using a delay

miereinrichtung 4a ist ausgangsseitig ein n-bit-Coder 4b zuge- des auch dadurch erreicht werden, dass zur Taktung des Schie- On the output side of the lubricating device 4a, an n-bit coder 4b can also be achieved by clocking the shifting

ordnet, der im Ausführungsbeispiel den in der Summiereinrich- beregisters 6 die erste Flanke eines jeden Taktimpulses der Un- orders, which in the exemplary embodiment assigns the first edge of each clock pulse of the un-

tung 4a aufgelaufenen Zählwert als Tetrade bit-parallel an ein tersetzerstufe 7 verwendet wird und zum Zurücksetzen der Schieberegister 6 ausgibt. Dementsprechend kann die Summier-45 Summiereinrichtung 4a jeweils die zweite Flanke desselben einrichtung 4a maximal 15 Impulse aufsummieren. Das Schie- Taktimpulses. device 4a accumulated count value is used as a tetrad bit-parallel to a step-up stage 7 and outputs 6 to reset the shift register. Accordingly, the summing-45 summing device 4a can each add up a maximum of 15 pulses to the second edge of the same device 4a. The firing clock pulse.

C C.

1 Blatt Zeichnungen 1 sheet of drawings