CH629952A5

CH629952A5 - Dental apparatus with a plurality of instruments

Info

Publication number: CH629952A5
Application number: CH682578A
Authority: CH
Inventors: Hermann Gmeinder
Original assignee: Kaltenbach & Voigt
Priority date: 1977-07-27
Filing date: 1978-06-22
Publication date: 1982-05-28
Also published as: FR2398489A1; DE2733916C3; FR2398489B1; DE2733916A1; DE2733916B2; GB1594390A; JPS5426093A; JPS5746855B2; IT7853586V0

Description

Die Erfindung betrifft ein zahnärztliches Gerät mit mehreren Instrumenten, mit einem Entnahmesignalgeber und einer mit diesem verbundenen Logikschaltung für jedes Instrument sowie mit einer einzigen Verknüpfungsleitung zwischen den Logikschaltungen der einzelnen Elemente, wobei in jeder Logikschaltung ein Aktivierungssignal für das zugeordnete Instrument erzeugbar ist zwecks Abgabe eines Sperrsignals an die Verknüpfungsleitung, wenn ein Entnahmesignal von dem zugeordneten Entnahmesignalgeber und kein Sperrsignal von den anderen Logikschaltungen auf der Verknüpfungsleitung vorliegt. The invention relates to a dental device with a plurality of instruments, with a removal signal generator and a logic circuit connected to it for each instrument and with a single connecting line between the logic circuits of the individual elements, an activation signal for the associated instrument being able to be generated in each logic circuit for the purpose of emitting a blocking signal to the connection line if there is a removal signal from the assigned extraction signal generator and no blocking signal from the other logic circuits on the connection line.

Ein derartiges zahnärztliches Gerät ist in der DE-AS 2 636 957 beschrieben. Bei diesem bekannten Gerät sind bei Entnahme eines Arbeitsinstrumentes die übrigen Instrumente bei nachfolgender Entnahme blockiert. Dadurch ist es möglich, die übrigen Instrumente gefahrlos zu reinigen oder ihr Werkzeug zu wechseln, jedoch nur solange, wie das Arbeitsinstrument nicht in die Halterung zurückgegeben worden ist. Wenn das Arbeitsinstrument in die Halterang zurückgelegt wird, so laufen die übrigen entnommenen Instrumente an. Wenn ein neues Arbeitsinstrument ausgewählt werden soll, müssen alle Instrumente des Gerätes in ihre Halterungen zurückgelegt werden. Mit der neuen Entnahme des ausgewählten Arbeitsinstrumentes sind dann wieder alle anderen Instrumente über die gemeinsame Verknüpfungsleitung blockiert. Such a dental device is described in DE-AS 2 636 957. In this known device, when a working instrument is removed, the other instruments are blocked during the subsequent removal. This makes it possible to safely clean the other instruments or to change their tools, but only as long as the working instrument has not been returned to the holder. When the working instrument is put back into the holding position, the remaining removed instruments start up. If a new working instrument is to be selected, all instruments of the device must be replaced in their holders. With the new removal of the selected working instrument, all other instruments are blocked again via the common link line.

Der Erfindung liegt die Aufgabe zugrunde, bei einem zahnärztlichen Gerät der zuvor beschriebenen Art Vorsorge dafür zu treffen, dass bei Rückgabe eines entnommenen Arbeitsinstrumentes die übrigen entnommenen Instrumente nicht ungewollt anlaufen können. Wenn aber eines der entnommenen übrigen Instrumente als neues Arbeitsinstrument ausgewählt werden soll, so soll dies durch einfaches Betätigen des zugeordneten Entnahmesignalgebers möglich sein. The object of the invention is to take precautions, in the case of a dental device of the type described above, to ensure that the other removed instruments cannot start unintentionally when a removed working instrument is returned. However, if one of the other instruments removed is to be selected as a new working instrument, this should be possible by simply actuating the assigned signaling device.

Die Aufgabe ist erfindungsgemäss dadurch gelöst, dass jede Logikschaltung einen derart ausgebildeten Speicher enthält, dass er den bei Zuführung eines Entnahmesignals auf der Verknüpfungsleitung herrschenden Signalzustand einspeichert und die Logikschaltung veranlasst, nach Massgabe des gespeicherten Signalzustandes ein Aktivierungssignal und ein Sperrsignal zu erzeugen. The object is achieved according to the invention in that each logic circuit contains a memory designed in such a way that it stores the signal state prevailing on the link line when a removal signal is supplied and causes the logic circuit to generate an activation signal and a blocking signal in accordance with the stored signal state.

Die erfindungsgemässe Lösung beruht auf dem Gedanken, dass die einzelnen Logikschaltungen nicht mehr wie bisher eine dynamische Auswertung des Signalzustandes auf der gemeinsamen Verknüpfungsleitung vornehmen, sondern für die logische Entscheidung mit einem Festwert beaufschlagt werden, der dem Augenblickswert des Signalzustandes auf der Verknüpfungsleitung im Zeitpunkt der Entnahme des zugeordneten Instrumentes entspricht. Dieser Festwert wird erst wieder geändert, wenn der zu diesem Instrument gehörende Entnahmesignalgeber betätigt wird, sei es durch Zurücklegen und erneute Entnahme des Instrumentes oder von Hand, wobei das Instrument nicht zurückgelegt zu werden braucht. The solution according to the invention is based on the idea that the individual logic circuits no longer carry out a dynamic evaluation of the signal state on the common link line as before, but instead a fixed value is applied for the logical decision, which is the instantaneous value of the signal state on the link line at the time of removal of the assigned instrument. This fixed value is only changed again when the removal signal transmitter belonging to this instrument is actuated, whether by replacing and removing the instrument again or by hand, the instrument not needing to be replaced.

Da jede Logikschaltung gleichzeitig mit der Erzeugung eines Aktivierungssignals für das zugeordnete Instrument auch ein Sperrsignal an die gemeinsame Verknüpfungsleitung für die anderen Instrumente abgibt, jedoch nur dann ein Aktivierungssignal erzeugt, wenn auf der Verknüpfungs2 Since each logic circuit simultaneously outputs a blocking signal to the common connection line for the other instruments when an activation signal is generated for the assigned instrument, but only generates an activation signal when on the connection 2

5 5

10 10th

15 15

20 20th

25 25th

30 30th

35 35

40 40

45 45

50 50

55 55

60 60

65 65

3 3rd

629 952 629 952

leitung kein Sperrsignal vorliegt, muss Vorsorge dafür getragen werden, dass das von der Logikschaltung selbst erzeugte Sperrsignal bei der logischen Entscheidung ohne Ein-fluss bleibt. Bei dem in der DE-AS 2 636 957 beschriebenen Gerät wird dies durch Verwendung einer Erkennungsschaltung ermöglicht. Diese Massnahme kann selbstverständlich auch im vorliegenden Fall zur Bewältigung des erwähnten Problems Anwendung finden. Eine andere Möglichkeit besteht gemäss einer Weiterbildung der vorliegenden Erfindung darin, dass die Auswertung des gespeicherten Signalzustandes gegenüber dem Zeitpunkt der Einspeicherung verzögert erfolgt. Das bedeutet, dass zum Zeitpunkt der logischen Entscheidung, die eine Logikschaltung zu treffen hat, von der Logikschaltung selbst noch kein Sperrsignal erzeugt wird, dessen Einfluss auf die logische Entscheidung eleme-niert werden müsste. Das Sperrsignal wird vielmehr von der Logikschaltung verzögert, d.h. erst dann erzeugt, wenn die Entscheidung bereits getroffen worden ist und von diesem Sperrsignal nicht mehr beeinflusst werden kann. line no lock signal is present, precaution must be taken to ensure that the lock signal generated by the logic circuit itself remains without influence during the logical decision. In the device described in DE-AS 2 636 957, this is made possible by using a detection circuit. This measure can of course also be used in the present case to deal with the problem mentioned. Another possibility according to a development of the present invention is that the evaluation of the stored signal state is delayed compared to the time of the storage. This means that at the time of the logical decision that a logic circuit has to make, the logic circuit itself does not yet generate a blocking signal, the influence of which on the logical decision would have to be eliminated. Rather, the disable signal is delayed by the logic circuit, i.e. only generated when the decision has already been made and can no longer be influenced by this blocking signal.

Eine Möglichkeit zur praktischen Ausgestaltung dieses Gedankens kann in der Erzeugung eines Entnahmesignals bestehen, welches zwei zeitlich beabstandete Signalanteile aufweist, von denen der erste das Setzen des Speichers und der zweite die Auswirkung für die logische Entscheidung veranlasst. One possibility for the practical development of this idea can consist in the generation of a sampling signal which has two temporally spaced signal components, of which the first causes the memory to be set and the second causes the effect for the logical decision.

Wenn, wie bekannt, jeder Signalgeber des Gerätes einen Umschalter aufweist, der bei Entnahme des zugeordneten Instrumentes von einer ersten in eine zweite Schaltstellung umgeschaltet wird, so kann der erste Signalanteil des Entnahmesignals durch das Verlassen der ersten Schaltstellung und der zweite Signalanteil durch das Erreichen der zweiten Schaltstellung erzeugt werden. If, as is known, each signal transmitter of the device has a switch which is switched from a first to a second switching position when the associated instrument is removed, the first signal component of the extraction signal can be obtained by leaving the first switching position and the second signal component by reaching the second switching position are generated.

Eine der zeitgemässen Technik entsprechende besonders einfache und platzsparende Ausgestaltung der Erfindung kann ferner darin bestehen, dass jede Logikschaltung aus einem JK-Master-Slave-Flipflop mit zwei Vorbereitungseingängen, einem invertierenden Stelleingang, einem invertierenden Rückstelleingang, einem Takteingang sowie zwei komplementären Ausgängen besteht, dass die beiden Vorbereitungseingänge mit der Verknüpfungsleitung verbunden sind, dass der invertierende Stelleingang bzw. der invertierende Rückstelleingang auf einen ersten logischen Zustand festgelegt ist, dass der invertierende Rückstelleingang bzw. der invertierende Stelleingang normalerweise auf den zweiten logischen Zustand festgelegt ist und bei Auftreten des ersten Signalanteils eines Entnahmesignals auf den ersten logischen Zustand umgeschaltet wird, dass dem Taktsignaleingang zumindest der zweite Signalanteil des Entnahmesignals zugeführt wird, und dass dem einen der beiden Ausgänge das Aktivierungssignal entnommen wird. A particularly simple and space-saving embodiment of the invention corresponding to the current technology can also consist in the fact that each logic circuit consists of a JK master-slave flip-flop with two preparation inputs, an inverting control input, an inverting reset input, a clock input and two complementary outputs, that the two preparation inputs are connected to the logic line, that the inverting control input or the inverting reset input is set to a first logic state, that the inverting reset input or the inverting control input is normally set to the second logic state and when the first signal component occurs, a Extraction signal is switched to the first logical state, that at least the second signal component of the extraction signal is supplied to the clock signal input, and that the activation signal is removed from one of the two outputs becomes.

Der Aufbau und die Wirkungsweise des JK-Master-Sla-ve-Flipflops ist beispielsweise in der Zeitschrift «Elektrotechnik» 53, Heft 18, vom 15. September 1971, Seiten 31/32 sowie im Heft 19 vom 6. Oktober 1971, Seiten 49/50 beschrieben. Ferner ist dieses Flipflop in dem Applikationsbuch «Halbleiterschaltbeispiele» Verlag Siemens, 1970, Seiten 8/9 beschrieben. Schliesslich wird noch auf die DIN 40 700 verwiesen. The structure and mode of operation of the JK master slave flip-flop can be found, for example, in the magazine «Elektrotechnik» 53, issue 18, September 15, 1971, pages 31/32 and in issue 19 of October 6, 1971, page 49 / 50 described. This flip-flop is also described in the application book “Semiconductor Switching Examples” published by Siemens, 1970, pages 8/9. Finally, reference is made to DIN 40 700.

Wenn, wie oben angedeutet, jeder Entnahmesignalgeber einen Umschalter aufweist, so kann eine weitere Ausgestaltung der Erfindung darin bestehen, dass der Umschalter in der ersten Schaltstellung den invertierenden Rückstelleingang bzw. den invertierenden Stelleingang des JK-Master-Slave-Flipfiops auf den zweiten logischen Zustand festlegt und bei Erreichen der zweiten Schaltstellung dem Takteingang einen Schaltstoss zuführt. If, as indicated above, each tapping signal transmitter has a changeover switch, then a further embodiment of the invention can consist in the changeover switch in the first switch position changing the inverting reset input or the inverting control input of the JK master-slave flip-fliop to the second logic state specifies and supplies a switching pulse to the clock input when the second switching position is reached.

Wie bereits in der DE-AS 2 636 957 beschrieben, kann das von einer Logikschaltung erzeugte Aktivierungssignal gleichzeitig als Sperrsignal für die übrigen Logikschaltungen verwendet werden. Zur Realisierung dieses Gedankens im vorliegenden Fall wird vorgeschlagen, dass der Ausgang des JK-Master-Slave-Flipflops, dem das Aktivierungssignal entnommen wird, über eine Einweg-Übetragungsschaltung mit der Verknüpfungsleitung verbunden ist. Die Einweg-Über-tragungsschaltung überträgt das von dem JK-Master-Slave-Flipflop erzeugte Aktivierungssignal als Sperrsignal auf die Verknüpfungsleitung, lässt jedoch nicht zu, dass von anderen Logikschaltungen erzeugte Sperrsignale an den Ausgang des JK-Master-Slave-Flipflops gelangen. As already described in DE-AS 2 636 957, the activation signal generated by a logic circuit can simultaneously be used as a blocking signal for the other logic circuits. To implement this idea in the present case, it is proposed that the output of the JK master-slave flip-flop, from which the activation signal is taken, be connected to the logic line via a one-way transmission circuit. The one-way transmission circuit transmits the activation signal generated by the JK master-slave flip-flop to the logic line as a blocking signal, but does not allow blocking signals generated by other logic circuits to reach the output of the JK-master-slave flip-flop.

Die einzelnen Schaltungsteile des Gerätes lassen sich in elektrischer, pneumatischer oder hydraulischer Form realisieren. Die verwendeten Bezeichnungen für die einzelnen Schaltungselemente sollen für alle drei Möglichkeiten gelten. The individual circuit parts of the device can be implemented in electrical, pneumatic or hydraulic form. The designations used for the individual circuit elements should apply to all three options.

Bei elektrischer Ausführung der Logikschaltung kann die Einweg-Übertragungsschaltung eine Diode sein. When the logic circuit is designed electrically, the one-way transmission circuit can be a diode.

Ein Ausführungsbeispiel der Erfindung wird nachfolgend anhand der Zeichnung beschrieben, die eine schematisierte Schaltung in elektrischer Ausführung zeigt. An embodiment of the invention is described below with reference to the drawing, which shows a schematic circuit in an electrical version.

Das Gerät kann mehrere Instrumente aufweisen, von denen nur zwei, nämlich das Instrument 1 und das Instrument 101 dargestellt sind. Die jedem Instrument zugeordneten Schaltungsteile sind identisch, so dass nur der dem Instrument 1 zugeordnete Schaltungsteil genauer beschrieben werden soll. The device can have several instruments, of which only two, namely instrument 1 and instrument 101, are shown. The circuit parts assigned to each instrument are identical, so that only the circuit part assigned to instrument 1 is to be described in more detail.

Dem Instrument 1 ist eine Ablage 2 zugeordnet, die mit einem Entnahmesignalgeber 3 in Verbindung steht. A tray 2 is assigned to the instrument 1 and is connected to a removal signal generator 3.

Der Entnahmesignalgeber 3 gibt bei Entnahme des Instrumentes 1 von der Ablage 2 an eine Logikschaltung 4 ein Entnahmesignal ab. Die Logikschaltung 4 kann bei vorliegend entsprechender logischer Bedingungen an ihrem Ausgang ein Aktivierungssignal erzeugen, das einer Energieversorgungsschaltung 5 für das Instrument 1 zugeführt wird. Das Aktivierungssignal veranlasst die Energieversorgungsschaltung 5 das Instrument 1 mit Energie zu versorgen, so dass dieses anlaufen kann. Die Funktion des Instrumentes 1 lässt sich normalerweise noch mit einem Anlasser steuern, der in der vorliegenden Schaltung der Einfachheit halber weggelassen ist. The removal signal generator 3 emits a removal signal when the instrument 1 is removed from the storage 2 to a logic circuit 4. The logic circuit 4 can generate an activation signal at its output in the case of corresponding logical conditions, which is fed to a power supply circuit 5 for the instrument 1. The activation signal causes the energy supply circuit 5 to supply the instrument 1 with energy so that it can start up. The function of the instrument 1 can usually still be controlled with a starter, which is omitted in the present circuit for the sake of simplicity.

Das von der Logikschaltung 4 erzeugte Aktivierungssignal wird ferner einer allen Schaltungsteilen gemeinsamen Verknüpfungsleitung 8 über eine Einwegschaltung 7 als Sperrsignal zugeführt. The activation signal generated by the logic circuit 4 is also fed to a logic line 8 common to all circuit parts via a one-way circuit 7 as a blocking signal.

Die Logikschaltung 4 erzeugt dann ein Aktivierungsund Sperrsignal, wenn ihr von dem Entnahmesignalgeber 3 ein Entnahmesignal zugeführt wird und wenn auf der gemeinsamen Verknüpfungsleitung 8 kein Sperrsignal vorliegt. Um letzteres festzustellen, ist ein Eingang der Logikschaltung 4 mit der Verknüpfungsleitung 8 verbunden. The logic circuit 4 then generates an activation and blocking signal when it is supplied with a sampling signal by the sampling signal generator 3 and when there is no blocking signal on the common connecting line 8. To determine the latter, an input of the logic circuit 4 is connected to the logic line 8.

Der Entnahmesignalgeber 3 weist einen Umschalter 9 auf, der zwischen einem ersten Schaltkontakt 10 und einem zweiten Schaltkontakt 11 umschaltbar ist. Wenn das Instrument 1 auf der Ablage 2 liegt, so befindet sich der Umschalter 9 in Verbindung mit dem ersten Schaltkontakt 10. Wenn das Instrument 1, wie dargestellt aus der Ablage 2 entnommen ist, so befindet sich der Umschalter 9 in Verbindung mit dem zweiten Schaltkontakt 11. Der zweite Schaltkontakt 11 ist über einen Widerstand 14 mit einer Leitung 12 verbunden, die hohes Potential H führt. Dieses Potential H entspricht einem ersten Logikzustand. Der Schaltkontakt 11 ist ferner über einen Kondensator 20 und einem Widerstand 15 mit der Leitung 12 verbunden. Der gemeinsame Verbindungspunkt zwischen dem Kondensator 20 und dem Widerstand 15 ist über einen Widerstand 16 mit einer Leitung 13 verbunden, die niedriges Potential L führt. Dieses niedrige Potential L entspricht einem zweiten logischen Zustand. The removal signal generator 3 has a changeover switch 9 which can be switched over between a first switch contact 10 and a second switch contact 11. If the instrument 1 is on the shelf 2, the changeover switch 9 is in connection with the first switch contact 10. When the instrument 1 is removed from the rest 2, as shown, the changeover switch 9 is in connection with the second switch contact 11. The second switch contact 11 is connected via a resistor 14 to a line 12 which carries high potential H. This potential H corresponds to a first logic state. The switch contact 11 is also connected to the line 12 via a capacitor 20 and a resistor 15. The common connection point between the capacitor 20 and the resistor 15 is connected via a resistor 16 to a line 13 which carries low potential L. This low potential L corresponds to a second logic state.

Die Logikschaltung 4 weist ein JK-Master-Slave-Flip- The logic circuit 4 has a JK master-slave flip

5 5

10 10th

15 15

20 20th

25 25th

30 30th

35 35

40 40

45 45

50 50

55 55

60 60

65 65

629952 629952

flop 6 auf. Dieses hat zwei Vorbereitungseingänge J, K, einen Stelleingang S, einen Rückstelleingang R, einen Takteingang T sowie zwei komplementäre Ausgänge Q, Q. Das Aktivierungssignal wird dem Ausgang Q entnommen. Dazu ist der Ausgang 0 mit dem Eingang der Energieversorgungsschaltung 5 und der Einweg-Signalschaltung 7 verbunden. Der Stelleingang S ist über einen Widerstand 17 mit der Leitung 12 verbunden und ist demnach auf den ersten logischen Zustand H festgelegt. Der Eingang R ist einerseits über einen Widerstand 18 mit der Leitung 12 und anderseits mit dem Schaltkontakt 10 des Entnahmesignalgebers 3 verbunden. Die beiden Vorbereitungseingänge J und K sind mit der gemeinsamen Verknüpfungsleitung 8 verbunden. Der Takteingang T ist mit dem Kondensator 20 des Entnahmesignalgebers 3 sowie über einen Widerstand 16 mit der Leitung 13 verbunden. Der Ausgang Q ist unbenutzt. Die Verknüpfungsleitung 8 ist über einen Widerstand 19 mit der Leitung 12 verbunden. flop 6 on. This has two preparation inputs J, K, a control input S, a reset input R, a clock input T and two complementary outputs Q, Q. The activation signal is taken from the output Q. For this purpose, the output 0 is connected to the input of the power supply circuit 5 and the one-way signal circuit 7. The control input S is connected to the line 12 via a resistor 17 and is therefore set to the first logic state H. The input R is connected on the one hand via a resistor 18 to the line 12 and on the other hand to the switch contact 10 of the tapping signal generator 3. The two preparation inputs J and K are connected to the common connecting line 8. The clock input T is connected to the capacitor 20 of the tapping signal generator 3 and via a resistor 16 to the line 13. The Q output is not used. The connecting line 8 is connected to the line 12 via a resistor 19.

Die Einweg-Übertragungsleitung 7 ist von einer Diode 20 gebildet. The one-way transmission line 7 is formed by a diode 20.

Für das JK-Master-Slave-Flipflop gelten folgende Bedingungen: The following conditions apply to the JK master-slave flip-flop:

1. Es ist verboten, dass § und R beide auf L liegen. 1. It is forbidden that § and R are both on L.

2. Q und Q haben immer verschiedene (inverse) Logikzustände. 2. Q and Q always have different (inverse) logic states.

3. Wenn R auf L liegt, erscheint an Q in jedem Fall H, unabhängig davon, welcher Zustand an J, K oder T herrscht. 3. If R is on L, H appears on Q in any case, regardless of the state of J, K, or T.

4. Wenn R (und §) auf H liegt, ergibt sich bei der nächsten negativen Impulsflanke an T in Abhängigkeit von den Logikzuständen an J und K der aus der folgenden Tabelle ablesbare Logikzustand an Q: 4. If R (and §) is H, the next negative pulse edge at T, depending on the logic states at J and K, gives the logic state at Q readable from the following table:

Logiktabelle Logic table

J K Q J K Q

L L Logikzustand bleibt unverändert L L logic state remains unchanged

L H H L H H

H L L H L L

H H Logikzustand wird geändert (invertiert) H H logic state is changed (inverted)

Die Schaltung arbeitet wie folgt: The circuit works as follows:

Zunächst sei angenommen, dass sich das Instrument 1 auf der Ablage 2 befindet, und dass auf das Instrument 101 First, assume that the instrument 1 is on the tray 2 and that the instrument 101

und alle übrigen (nichtdargestellten) Instrumente auf ihrer Ablage liegen. In diesem Fall ist der Umschalter 9 mit dem Schaltkontakt 10 in Verbindung, wodurch R auf L liegt. Dadurch erscheint gemäss der obigen Bedingung 3 an Q der Logikzustand H. Das bedeutet, dass die Logikschaltung 4 weder ein Aktivierungssignal noch ein Sperrsignal erzeugt. Die gemeinsame Verknüpfungsleitung 8 liegt demnach über dem Widerstand 19 auf H. Das bedeutet, dass auch hier kein Sperrsignal vorliegt, welches dem Logikzustand L entsprechen würde. and all other (not shown) instruments are on their shelves. In this case, the changeover switch 9 is connected to the switch contact 10, as a result of which R is L. As a result, according to the above condition 3, the logic state H appears at Q. This means that the logic circuit 4 generates neither an activation signal nor a blocking signal. The common connection line 8 is accordingly above the resistor 19 at H. This means that here too there is no blocking signal which would correspond to the logic state L.

Nimmehr soll das Instrument 1 von der Ablage 2 genommen werden. Wenn der Umschalter 9 den Schaltkontakt 10 verlässt, so wird R über den Widerstand 18 auf H gelegt. Die beiden Vorbereitungseingänge J und K erhalten von der Verknüpfungsleitung 8 den Logikzustand H. Wenn der Umschalter 9 den Schaltkontakt 11 erreicht, so wird dem Takteingang T über den Kondensator 20 ein negativer Impuls zugeführt. Daraus ergibt sich gemäss Bedingung 4 und Logiktabelle ein Umschalten des Logikzustandes an Q auf L. Dieser Logikzustand L entspricht dem Aktivierungssignal, das die Energieversorgungsschaltung 5 veranlasst, das Instrument 1 anzutreiben. Ausserdem wird dieser Logikzustand L über die Diode 20, die nunmehr auf Durchlass schaltet, als Sperrsignal auf die Verknüpfungsleitung 8 übertragen. Die Verknüpfungsleitung 8 Hegt demnach nun auf L. Auch an den Vorbereitungseingängen J und K liegt demnach L. Beachtenswert ist jedoch, dass dadurch der Logikzustand an Q nicht mehr beeinflusst wird. The instrument 1 should be removed from the tray 2. When the changeover switch 9 leaves the switching contact 10, R is set to H via the resistor 18. The two preparation inputs J and K receive the logic state H from the logic line 8. When the changeover switch 9 reaches the switch contact 11, a negative pulse is supplied to the clock input T via the capacitor 20. According to condition 4 and logic table, this results in the logic state at Q being switched to L. This logic state L corresponds to the activation signal which causes the energy supply circuit 5 to drive the instrument 1. In addition, this logic state L is transmitted as a blocking signal to the connecting line 8 via the diode 20, which now switches to pass. The connecting line 8 is now connected to L. Accordingly, the preparation inputs J and K are also L. However, it is noteworthy that the logic state at Q is no longer influenced by this.

Wenn nun das Instrument 101 aus seiner Halterung genommen wird, so liegt an den Vorbereitungseingängen J und K seines Flipflops 106 der Logikzustand L. Gemäss Logiktabelle kann dadurch keine Umschaltung des Logikzustandes am Ausgang Q des Flipflops 106 erfolgen. Das Instrument 101 bleibt also auch bei Entnahme ausser Betrieb. If the instrument 101 is now removed from its holder, the logic state L is at the preparation inputs J and K of its flip-flop 106. According to the logic table, this means that the logic state at the output Q of the flip-flop 106 cannot be switched. The instrument 101 therefore remains out of operation even when removed.

Wenn nun das Instrument 101 entnommen bleibt und das Instrument 1 zurückgelegt wird, so kann das Instrument 101 gemäss Bedingimg 4 solange nicht anlaufen, wie am Takteingang T seines Flipflops 106 keine negative Impulsflanke auftritt. Wenn das entnommene Instrument 101 als Arbeitsinstrument verwendet werden soll, so braucht demnach nur mit der Hand auf seine Ablage 102 getastet zu werden, um den Umschalter 109 einmal zwischen seinen beiden Schaltstellungen 110,111 umzuschalten. Dies hat zur Folge, dass am Takteingang T eine negative Impulsflanke auftritt, die dann, wie erwähnt, zum Anlaufen des Instrumentes 101 führt. If instrument 101 now remains removed and instrument 1 is replaced, instrument 101 cannot start up as long as no negative pulse edge occurs at clock input T of its flip-flop 106. If the removed instrument 101 is to be used as a working instrument, it is therefore only necessary to touch the holder 102 by hand in order to switch the switch 109 between its two switch positions 110, 111 once. The result of this is that a negative pulse edge occurs at the clock input T, which then, as mentioned, leads to the instrument 101 starting up.

4 4th

s io s io

15 15

20 20th

25 25th

30 30th

35 35

40 40

45 45

S S

1 Blatt Zeichnungen 1 sheet of drawings

Claims

629 952 PATENT CLAIMS

1. Dental device with a plurality of instruments, with a removal signal generator and a logic circuit connected to it for each instrument, and with a single connecting line between the logic circuits of the individual elements, an activation signal for the associated instrument being able to be generated in each logic circuit for the purpose of emitting a blocking signal to the connection line if there is a removal signal from the assigned removal signal generator and no blocking signal from the other logic circuits on the connection line, characterized in that each logic circuit (4) contains a memory designed in such a way that it receives the output signal when a removal signal is supplied to the connection line (8 ) stores the prevailing signal state and causes the logic circuit to generate an activation signal and a blocking signal in accordance with the stored signal state.

2. Dental device according to claim 1, characterized in that the logic circuit is designed such that it carries out the evaluation of the stored signal state with a delay compared to the time of storage.

3. Dental device according to claim 2, characterized in that the extraction signal supplied by the extraction signal generator has two temporally spaced signal components, the first of which causes the memory to be set and the second to evaluate the logical decision.

4. Dental device according to claim 3, wherein each extraction signal transmitter has a switch (9) which is switched over when the associated instrument is removed from a first into a second switching position, characterized by such a configuration that the first signal portion of the extraction signal by leaving a first switching position (10) and the second signal component can be generated by reaching a second switching position (11).

5. Dental device according to claim 3 or 4, characterized in that each logic circuit (4) from a JK master-slave flip-flop (6) with two preparation inputs (J, K) an inverting control input (§), an inverting Reset input (R), a clock input (T) and two complementary outputs (Q, Q) is that the two preparation inputs (J, K) are connected to the logic line (8), that the inverting control input (§) and the inverting Reset input (R) is set to a first logic state (H) that the inverting reset input (Ë.) Or the inverting control input (5) is normally set to the second logic state (L) and when the first signal portion of a withdrawal signal occurs is switched to the first logic state (H), that at least the second signal component of the extraction signal can be fed to the clock signal input (T) and that the activation of the one of the two outputs (Q, Q) ngssignal is removable.

6. Dental device according to claim 5, characterized in that with the aid of the switch (9) in the first switching position (10) the inverting_return input (R) or the inverting actuating input (S) can be set to the second logic state (L), and that when the second switching position (11) is reached, the switching input (T) can be supplied with a switching pulse.

7. Dental device according to claim 5 or 6, characterized in that the output (Q) of the JK master-slave flip-flop (6), from which the activation signal can be taken, via a one-way transmission circuit (7) with the connecting line (8 ) is connected in order to supply the activation signal as a blocking signal.

8. Dental device according to claim 7, characterized in that in the electrical design of the logic circuit (4) the one-way transmission circuit (7) is a diode (20).