**WARNUNG** Anfang DESC Feld konnte Ende CLMS uberlappen **.
PATENTANSPRÜCHE
1. Phasenverriegelungsschleife mit einem spannungsgesteuerten Oszillator und einem ersten und einem zweiten Korrelator, von denen jeder an den Schleifeneingang und der erste direkt und der zweite über einen ::/2-Phasendrehkreis an den Ausgang des Oszillators angeschlossen ist, zum Steuern der Oszillatorfrequenz entsprechend der Eingangsfrequenz und zur Abgabe eines Signals, das den Phasenverriegelungszustand angibt, gekennzeichnet - durch zwei Analog-Binär-Wandler (23,24), von denen jeder über ein Tiefpassfilter (22,9) an den Ausgang eines der
Korrelatoren (2,8) angeschlossen ist, zum Umsetzen der Ausgangssignale der Korrelatoren (2,8) in jeweils einen von zwei möglichen logischen Zuständen (x, y), - durch zwei Detektorschaltungen (25,26), von denen jede mit den Ausgängen (35,36) beider Analog/Binär-Wandler (23,
24) verbunden ist, zum Detektieren von Änderungen der logischen Zustände (x, y) und zur Abgabe von Änderungen anzeigenden Änderungssignalen, - und durch einen Stromkreis, der an die Ausgänge (58,59) beider Detektorschaltungen (25,26) angeschlossen ist, zum Abgeben eines Anzeigesignals auf seinen Ausgang (32), wenn die Summe der Änderungssignale pro Zeiteinheit einen vorgegebenen Wert überschreitet.
2. Phasenverriegelungsschleife nach Anspruch 1, dadurch gekennzeichnet, dass die Detektorschaltungen (25,26) logische Schaltungen sind, welche bei jeder Änderung eines logischen Zustandes (x, y) ein Änderungssignal abgeben (Fig. 6).
3. Phasenverriegelungsschleife nach Anspruch 1, dadurch gekennzeichnet, dass die Detektorschaltungen (25,26) logische Schaltungen sind, welche jeweils nach dem vollständigen Durchlaufen aller vier möglichen Kombinationen der logischen Zustände (x, y) ein Änderungssignal abgeben (Fig. 5).
4. Phasenverriegelungsschleife nach Anspruch 1, dadurch gekennzeichnet, dass die Ausgänge (58,59) der Detektorschaltungen (25,26) über Tiefpassfilter (27,28) mit einer Substraktionsschaltung (29) und diese mit dem einen Eingang einer Additionsschaltung (20) verbunden sind, deren anderer Eingang über ein Tiefpassfilter (3) mit dem ersten Korrelator (2) und deren Ausgang mit dem Eingang des spannungsgesteuerten Oszillators (5) verbunden ist.
5. Phasenverriegelungsschleife nach Anspruch 1, dadurch gekennzeichnet, dass an den Ausgang des ersten Korrelators (2) zwei Tiefpassfilter (3,22) mit verschiedenen Grenzfrequenzen angeschlossen sind und dass der Ausgang des Filters (3) mit der geringeren Grenzfrequenz mit dem Eingang des spannungsgesteuerten Oszillators (5) und der Ausgang des Filters (22) mit der höheren Grenzfrequenz mit dem Eingang des einen Analog/Binär-Wandlers (23) verbunden ist.
Die Erfindung betrifft eine Phasenverriegelungsschleife mit einem spannungsgesteuerten Oszillator und einem ersten und einem zweiten Korrelator, von denen jeder an den Schleifeneingang und der erste direkt und der zweite über einen s/2-Pha- sendrehkreis an den Ausgang des Oszillators angeschlossen ist, zum Steuern der Oszillatorfrequenz entsprechend der Eingangsfrequenz und zur Abgabe eines Signals, das den Phasenverriegelungszustand angibt.
Phasenverriegelungsschleifen sind bekannt und dienen beispielsweise zum Regenerieren des Taktes in Einrichtungen zur Datenübertragung. Als Signal für den Phasenverriegelungszustand dient oftmals ein Quadraturkorrelationssignal. Dieses wird von dem an den url2-phasendrehkreis angeschlossenen Korrelator angegeben. Nach Vergleich mit einem Schwellwert dient es zur Anzeige des In-Phase- oder des Nicht-in-Phase Zustandes. Bei einer solchen Anordnung hängt die Definition der Grenze des verriegelten Zustandes von der Grenzfrequenz bzw. der Charakteristik des Tiefpassfilters in der Schleife, von der Amplitude der Eingangsspannung, von dem eingestellten Schwellwert und von der Differenz der Eingangsphase und der Phase der örtlich erzeugten Schwingung ab.
Es ist schwierig, die Grenzfrequenz des Tiefpassfilters und den Schwellwert so zu wählen, dass sowohl die Feststellung des verriegelten Zustandes beim Einfangvorgang als auch das Ausser-Tritt-Fallen beim Verlassen des verriegelten Zustandes ausreichend schnell und zuverlässig angezeigt wird.
Die Aufgabe der Erfindung besteht nun darin, eine Phasenverriegelungsschleife anzugeben, die die oben genannten Schwierigkeiten überwindet und damit ein Verlassen des verriegelten bzw. des In-Phase-Zustandes rasch und zuverlässig angibt. Die Phasenverriegelungsschleife, die diese Aufgabe erfüllt, ist durch den kennzeichnenden Teil des Anspruchs 1 gekennzeichnet. Die weiteren Ansprüche geben spezielle Ausführungsformen wieder.
Im folgenden wird anhand der Figuren eine Ausführungsform der erfindungsgemässen Phasenverriegelungsschleife beispielsweise erläutert. Es zeigen:
Fig. 1 eine Phasenverriegelungsschleife mit einer bekannten Vorrichtung zur Anzeige des Verriegelungszustandes,
Fig. 2 eine erfindungsgemässe Vorrichtung,
Fig. 3 ein Vektordiagramm für die Ausgangszustände der beiden Analog/Binär-Wandler,
Fig. 4 eine andere Ausgangsschaltung für Fig. 2,
Fig. 5 die Schaltung zweier Detektoren für ganze Periodensprünge,
Fig. 6 die Schaltung zweier Detektoren für einzelne Phasenschritte.
Fig. 1 zeigt eine Phasenverriegelungsschleife bekannter Art. Darin ist 1 der Eingang der Schleife. Die Grundschleife besteht aus einem Korrelator mit einer Multiplikationsschaltung 2 und einem Tiefpassfilter 3 und einem spannungsgesteuerten Oszillator 5, dessen Ausgang über die Leitung 6 zu dem zweiten Eingang der Multiplikationsschaltung 2 führt.
Die Funktion und Aufbau der Phasenverriegelungsschleife ist wohlbekannt. Die Phasendifferenz zwischen Eingangssignal (t > (t) lokal erzeugter Schwingung & 4)(t) wird durch die Multiplikationsschaltung und das Tiefpassfilter in ein Korrektursignal auf Leitung 4 umgesetzt. Dieses Korrektursignal verändert die Momentfrequenz und Phase des lokal erzeugten Signals 6 in einer Art, die das Ausgangssignal der Multiplikationsschaltung zum Verschwinden zu bringen trachtet.
Im Sonderfall, wo das Signal 4 > (t) aus einer reinen Sinusschwingung mit der Frequenz coo besteht und wo die Grundfrequenz des Oszillators beim Verschwinden der Steuerspannung auf Leitung 4 ebenfalls gleich < ooist, stellt sich eine konstante Phasendifferenz von gr/2 zwischen den beiden Signalen ein, was am Ausgang des Tiefpasses 3 die Spannung Null bewirkt. Im allgemeinen sind im verriegelten Zustand die beiden Frequenzen im Mittel gleich und es besteht ein (im Mittel) konstante Phasendifferenz zwischen den beiden Schwingungen.
Zur Anzeige des verriegelten Zustandes dient der Quadraturkorrelator, welcher aus dem a/2-Phasendrehkreis 7, der Multiplikationsschaltung 8 und dem Tiefpassfilter 9 besteht. Im verriegelten Zustand sind die Eingangsspannungen der Multiplikationsschaltung 8 annähernd in Phase oder Gegenphase, so dass an ihrem Ausgang eine Spannung maximalen Betrages auftritt, welche in einem Vergleichskreis 12 mit einer auf Leitung 13 zugeführten Schwellwertspannung verglichen wird. Bei Über schreitendes Schwellwertes wird auf Leitung 14 ein Signal abgegeben, welches den verriegelten Zustand der Phasenverriegelungsschleife anzeigt.
In Fig. 2 ist die gleiche Phasenverriegelungsschleife darge
stellt wie in Fig. 1; die entsprechenden Einheiten sind mit gleichen Ziffern bezeichnet. In die Verbindung zwischen Tiefpassfilter 3 und spannungsgesteuertem Oszillator 5 ist eine Additionsschaltung 20 eingeschaltet, die als nicht vorhanden angesehen werden kann, wenn auf ihrem Eingang 21 keine Spannung auftritt. Ihre Funktion wird später beschrieben werden.
Wie in Fig. list ein Korrelator 7,8,9 zur Erzeugung eines Quadraturkorrelationssignals vorhanden. An die Ausgänge der Multiplikationsschaltungen 2 und 8 ist über Tiefpassfilter 22 bzw. 9 je ein AnaloglBinär-Wandler 23 bzw. 24 angeschaltet, der für eine positive Eingangsspannung den Zustand 1 und für eine negative Eingangsspannung den Zustand 0 auf den Leitungen 35 bzw. 36 abgibt. Dabei erfolgt der Übergang zwischen den beiden Zuständen vorteilhafterweise sprunghaft.
Der Analog/Binär-Wandler 23 könnte auch an den Ausgang des Tiefpassfilters 3 angeschlossen werden und das Tiefpassfilter 22 könnte fortfallten. Jedoch ist es vorteilhaft, ein besonderes Tiefpassfilter 22 zu verwenden und diesem sowie dem Tiefpassfilter 9 eine höhere Grenzfrequenz zu geben.
Die Kombination des Ausgangszustandes x des Wandlers 23 mit dem Ausgangszustand y des Wandlers 24 kann vier Werte annehmen, nämlich x, y = 00, 10,11 und 01. Sie sind in einem Vektordiagramm in Fig. 3 aufgetragen. Die Übergänge zwischen den einzelnen Zustanden erfolgt stets entlang der Kanten des quadratischen Vektordiagramms 50.
Die Umlaufrichtung ist dabei von der Differenz der momentanen Eingangsfrequenz auf der Leitung 1 und der momentanen Oszillatorfrequenz auf der Leitung 6 abhängig. Ist die Eingangsfrequenz grösser, so erfolgt beispielsweise ein Umlauf um das Vektordiagramm 50 im Uhrzeigersinn; ist sie kleiner als die Oszillatorfrequenz, so erfolgt der Umlauf im Gegenuhrzeigersinn.
In zwei Detektoren 25 und 26 werden Vektorsprünge oder ganze Umläufe in der einen oder der anderen Richtung ermittelt und entsprechende Impulse abgegeben. Übersteigt die Summe der von beiden Detektoren pro Zeiteinheit abgegebenen Impulse einen vorgegebenen Wert, so ist dies ein Zeichen dafür, dass keine genügende Verriegelung existiert.
Zur Ermittlung dieser Summe wird die Zahl der Impulse an den Ausgängen 58 und 59 der beiden Detektoren über eine gewisse Zeit gemittelt. Dies geschieht durch die Tiefpassfilter 27 und 28,deren Ausgänge an eine Additionsschaltung 30 angeschlossen sind, die ein Signal abgibt, welches beim Verlassen des verriegelten Zustandes sehr stark ansteigt, da in diesem Falle einer der Detektoren häufig anspricht, und zwar - im Gegensatz zur Anordnung nach Fig. 1 - unabhängig von der Amplitude des Eingangssignals 1. Das Ausgangssignal der Additionsschaltung 30 wird einer Schwellwertschaltung 31 zugeführt.
Wird ein vorgegebener Schwellwert überschritten, was einem Überschreiten der Zahl des Ansprechens eines der Detektoren während einer gewissen Zeiteinheit entspricht, so gilt dies als Zeichen für das Verlassen des verriegelten Zustandes und es erscheint ein Signal auf der Ausgangsleitung 32.
In einer Subtraktionsschaltung 29 wird laufend die Differenz der Mittelwerte gebildet und über die Leitung 21 der Additionsschaltung 20 zugeführt. Sie dient zur Unterstützung des Einfangvorganges. Dabei kann der Einfangbereich sehr gross gemacht werden, da das von der Subtraktionsschaltung abgegebene Signal proportional der Frequenzdifferenz der Oszillatorspannung und der Eingangsspannung ist, und zwar vorzeichenrichtig und im ganzen von den Tiefpassfiltern 9 und 22 durchgelassenen Frequenzbereich.
Die Subtraktions- und Additionsschaltungen können auch direkt an die Ausgänge 58 und 59 der Zählschaltungen angeschlossen werden, was ohne Schwierigkeit möglich ist, da deren Ausgangsimpulse nicht gleichzeitig erscheinen.
Eine solche Schaltung zeigt Fig. 4, in welcher 25 und 26 die beiden Detektoren sind, deren Ausgänge 58 und 59 über ein ODER-Tor 80 zum Vorwärtseingang eines Vor- und Rückwärtszählers 81 führen. Dieser Zähler hat einen begrenzten Zählbereich und hält bei der oberen und unteren Grenze an, bis Impulse für das Zählen in der anderen Richtung eintreffen. Der Rückwärtseingang 82 des Zählers ist mit einer Impulsquelle fester Vergleichsfrequenz verbunden. Der Zähler läuft in einen oder den anderen Endzustand, je nachdem welche der beiden Frequenzen höher ist.
Das Erreichen des Maximalzustandes zeigt dann am Ausgang 88 an, dass die vom ODER-Tor 80 kommende Impulsrate den vorbestimmten Wert überschreitet und dass der verriegelte Zustand verlassen wurde.
83 ist ein Vor- und Rückwärtszähler mit dem Vorwärtseingang verbunden mit Ausgang 58 und dem Rückwärtseingang verbunden mit Ausgang 59, und einem Nullstelleingang verbunden mit Leitung 84. Dieser Zähler hat ebenfalls einen begrenzten Zählbereich und wird durch Impulse auf Leitung 84 in regelmässigen Abständen auf 0 gestellt. An den Ausgang 85 des Zäh- lers ist ein Digital/Analog-Wandler 86 und ein Tiefpass 87 angeschlossen, dessen Ausgang über die Leitung 21 mit der analogen Additionsschaltung 20 verbunden ist. Auf Leitung 21 tritt also eine Spannung auf, die proportional der Differenz der von den beiden Detektoren pro Zeiteinheit abgegebenen Impulse ist.
Im nicht verriegelten Zustand entstehen an den Ausgängen der Multiplikationsschaltungen Wechselspannungen, deren Frequenz gleich der Differenz der Eingangsfrequenz und der Oszillatorfrequenz ist. Ist diese Differenz grösser als die Grenzfrequenz der Tiefpassfilter 9 und 22, so ist die Spannung am Ausgang der Tiefpassfilter gleich Null und der Oszillator schwingt auf seiner Grundfrequenz.
Hat die Eingangsspannung einen starken Rauschanteil, so erscheinen am Ausgang der Filter Spannungen, welche von diesem Rauschanteil herrühren. Sind diese Spannungen an den Eingängen der Schaltungen 23 bzw. 24 grösser als deren Ansprechschwellen, so durchläuft der Vektor des Kombinationssignals xy das Quadrat 50 statistisch verteilt einmal in der einen, einmal in der anderen Richtung. Dabei entsteht kein Signal am Ausgang der Subtraktionsschaltung 29, wohl aber am Ausgang der Additionsschaltung 30, aus welchem auf die Störung der Verriegelung der Schaltung und auf das Auftreten von Periodensprüngen zwischen Eingangsspannung und Oszillatorspannung geschlossen werden kann.
Ist bei grosser Abweichung der Eingangsfrequenz von der Oszillatorgrundfrequenz die Rauschspannung am Eingang I so klein, dass die Ansprechschwellen der Stromkreise 23 und 24 nicht erreicht werden, so bleiben x und y konstant, und es kann dadurch der verriegelte Zustand vorgetäuscht werden. In diesem Fall kann zur Unterstützung der beiden Zustände: Frequenzabweichung 0 (verriegelt) und Frequenzabweichung sehr gross eine an den Ausgang des Tiefpassfilters 9 angeschlossene Schaltung 12 nach Fig. 1 dienen. Diese Schaltung dient jedoch nicht mehr zur Anzeige des Verlassens des verriegelten Zustandes.
Die Analog/Binär-Wandler 23 und 24 können Schmittrigger sein, deren Schaltpunkte in der Nähe von Null liegen.
Ein Ausführungsbeispiel für die Detektoren 25 und 26 für ganze Periodensprünge ist in Fig. 5 gegeben. Sie haben die Eingänge 35 und 36 und die Ausgänge 58 und 59. An die Eingänge sind Inverter 39 und 40 angeschlossen, welche die Leitungen 37 und 38 speisen. Der Detektor 25 besteht aus einem Zähler mit vier in Reihe geschalteten SR-Flip-Flops 51 bis 54, deren Stelleingänge an die Ausgänge der UND-Tore 41 bis 44 geschaltet sind. In ähnlicher Weise besteht der Detektor 26 aus einem Zähler mit dem RS-Flip-Flops 51 und 55 bis 57, deren Stelleingänge an den Ausgängen der UND-Torschaltungen 41 und 45 bis 47 liegen. Das Flipflop 51 gehört beiden Zählern an. Die Eingänge der UND-Tore sind jeweils an zwei der Leitungen 35 bis 38 angeschlossen, ein weiterer Eingäng der UND-Tore 42 bis 47 ist jeweils mit dem Ausgang des vorhergehenden Flipflops verbunden.
Die beiden Zählerausgänge sind über ein ODER-Tor 48 und eine Verzögerungsschaltung 49 zu den Rückstelleingängen aller Flipflops geführt, so dass diese auf die Ruhestellung zurückgestellt werden, sobald ein Ausgangssignal auftritt.
Tritt die Folge xy gleich 01,00, 10, 11 auf, so werden die Flipflops 51,52,53 und 54 der Reihe nach gestellt, und es entsteht ein Ausgangssignal auf Leitung 58. Tritt die Reihenfolge xy gleich 01, I 11, 10,00 auf, so geschieht dasselbe für die Flipflops 51,55,56 und 57 und ein Ausgangssignal tritt auf Leitung 59 auf.
Somit zählt die Anordnung die Zahl der vollständigen Umläufe nach Fig. 3 in der einen oder in der anderen Richtung, beginnend mit der Stellung 01, die dem verriegelten Zustand entspricht.
Anstatt vollständiger Umläufe des Vektors nach Fig. 3, kann auch jeder einzelne Schritt in der einen oder in der anderen Richtung festgestellt werden.
Eine dafür geeignete Schaltung zeigt Fig. 6. Ihre beiden Eingänge sind über Leitungen 35 und 36 an die Ausgänge der Analog/Binär-Wandler 23 und 24 gemäss Fig. 2 angeschlossen. Aus deren Signalen xy werden durch Verzögerung mittels Verzögerungsschaltungen 60 und 61 die Signale x* und y* ferner durch Inverter 62...65 vier invertierte Signale R, R*, y, y* erzeugt.
Diese acht Signale werden acht Toren 66...73 zugeführt, an deren Ausgängen Impulse entstehen, deren Länge gleich der Verzögerungszeit durch die Verzögerungsschaltung 60,61 ist und die den acht möglichen Übergängen des Vektors von einem Zustand zu einem benachbarten Zustand gemäss Fig. 3 zugeordnet sind. Ein Ausgangssignal am Tor 66 entspricht zum Beispiel dem Übergang vom Zustand 00 zum Zustand 10. Die Ausgänge der vier Tore 66. .69 werden in einem ODER-Tor 74, die Ausgänge der vier Tore 70...73 in einem ODER-Tor 75 zusammengefasst. Ein Ausgangsimpuls am Tor 75 zeigt also ein
Fortschreiten des Vektors in Uhrzeigersinn, ein Ausgangsim puls am Tor 74 ein Fortschreiten des Vektors in entgegenge setzter Richtung an.
** WARNING ** beginning of DESC field could overlap end of CLMS **.
PATENT CLAIMS
1. Phase lock loop with a voltage controlled oscillator and a first and a second correlator, each of which is connected to the loop input and the first directly and the second via a :: / 2-phase circuit to the output of the oscillator, for controlling the oscillator frequency accordingly Input frequency and for outputting a signal which indicates the phase locked state, characterized by two analog-binary converters (23, 24), each of which via a low-pass filter (22, 9) to the output of one of the
Correlators (2.8) is connected, for converting the output signals of the correlators (2.8) into one of two possible logic states (x, y), - by two detector circuits (25, 26), each with the outputs (35,36) of both analog / binary converters (23,
24) is connected to detect changes in the logic states (x, y) and to output change signals which indicate changes, and by a circuit which is connected to the outputs (58, 59) of both detector circuits (25, 26), for emitting a display signal on its output (32) when the sum of the change signals per unit of time exceeds a predetermined value.
2. Phase lock loop according to claim 1, characterized in that the detector circuits (25, 26) are logic circuits which emit a change signal each time a logic state (x, y) changes (FIG. 6).
3. phase lock loop according to claim 1, characterized in that the detector circuits (25,26) are logic circuits which each issue a change signal after the completion of all four possible combinations of the logic states (x, y) (Fig. 5).
4. phase lock loop according to claim 1, characterized in that the outputs (58,59) of the detector circuits (25,26) via low-pass filters (27,28) with a subtraction circuit (29) and this is connected to the one input of an addition circuit (20) are whose other input is connected to the first correlator (2) via a low-pass filter (3) and whose output is connected to the input of the voltage-controlled oscillator (5).
5. phase lock loop according to claim 1, characterized in that to the output of the first correlator (2) two low-pass filters (3,22) with different cutoff frequencies are connected and that the output of the filter (3) with the lower cutoff frequency with the input of the voltage-controlled Oscillator (5) and the output of the filter (22) with the higher cut-off frequency is connected to the input of an analog / binary converter (23).
The invention relates to a phase-locked loop with a voltage-controlled oscillator and a first and a second correlator, each of which is connected to the loop input and the first directly and the second via an s / 2 phase loop to the output of the oscillator, for controlling the Oscillator frequency corresponding to the input frequency and for outputting a signal which indicates the phase locked state.
Phase lock loops are known and are used, for example, to regenerate the clock in devices for data transmission. A quadrature correlation signal often serves as the signal for the phase locked state. This is indicated by the correlator connected to the url2 phase rotating circuit. After comparison with a threshold value, it is used to display the in-phase or non-in-phase status. With such an arrangement, the definition of the limit of the locked state depends on the limit frequency or the characteristic of the low-pass filter in the loop, on the amplitude of the input voltage, on the set threshold value and on the difference between the input phase and the phase of the locally generated oscillation.
It is difficult to choose the cut-off frequency of the low-pass filter and the threshold value so that both the detection of the locked state during the capture process and the falling out of step when leaving the locked state are displayed sufficiently quickly and reliably.
The object of the invention is now to provide a phase lock loop which overcomes the above-mentioned difficulties and thus indicates a quick and reliable exit from the locked or in-phase state. The phase-locked loop that fulfills this task is characterized by the characterizing part of claim 1. The other claims reflect specific embodiments.
In the following, an embodiment of the phase lock loop according to the invention is explained, for example, with reference to the figures. Show it:
1 is a phase locking loop with a known device for displaying the locking state,
2 shows a device according to the invention,
3 shows a vector diagram for the output states of the two analog / binary converters,
4 shows another output circuit for FIG. 2,
5 shows the circuitry of two detectors for whole period jumps,
Fig. 6 shows the circuit of two detectors for individual phase steps.
Fig. 1 shows a phase lock loop of known type. In this, 1 is the input of the loop. The basic loop consists of a correlator with a multiplication circuit 2 and a low-pass filter 3 and a voltage-controlled oscillator 5, the output of which leads via line 6 to the second input of the multiplication circuit 2.
The function and structure of the phase lock loop is well known. The phase difference between the input signal (t> (t) locally generated oscillation & 4) (t) is converted by the multiplication circuit and the low-pass filter into a correction signal on line 4. This correction signal changes the instantaneous frequency and phase of the locally generated signal 6 in a way that tends to make the output signal of the multiplication circuit disappear.
In the special case where the signal 4> (t) consists of a pure sine wave with the frequency coo and where the fundamental frequency of the oscillator also disappears when the control voltage on line 4 disappears, there is a constant phase difference of gr / 2 between the two Signals on what causes the voltage zero at the output of the low pass 3. In general, in the locked state, the two frequencies are the same on average and there is a (on average) constant phase difference between the two vibrations.
The quadrature correlator, which consists of the a / 2 phase rotating circuit 7, the multiplication circuit 8 and the low-pass filter 9, is used to display the locked state. In the locked state, the input voltages of the multiplication circuit 8 are approximately in phase or in opposite phase, so that a voltage of maximum magnitude occurs at its output, which voltage is compared in a comparison circuit 12 with a threshold value voltage supplied on line 13. If the threshold value is exceeded, a signal is output on line 14 which indicates the locked state of the phase locking loop.
In Fig. 2, the same phase lock loop is Darge
represents as in Fig. 1; the corresponding units are identified by the same numbers. In the connection between the low-pass filter 3 and the voltage-controlled oscillator 5, an addition circuit 20 is switched on, which can be regarded as absent if there is no voltage at its input 21. Their function will be described later.
As in FIG. 1 there is a correlator 7, 8, 9 for generating a quadrature correlation signal. An analog-to-binary converter 23 or 24 is connected to the outputs of multiplication circuits 2 and 8 via low-pass filters 22 and 9, respectively, which outputs state 1 for a positive input voltage and state 0 on lines 35 and 36 for a negative input voltage . The transition between the two states is advantageously erratic.
The analog / binary converter 23 could also be connected to the output of the low-pass filter 3 and the low-pass filter 22 could be omitted. However, it is advantageous to use a special low-pass filter 22 and to give this and the low-pass filter 9 a higher cut-off frequency.
The combination of the initial state x of the converter 23 with the initial state y of the converter 24 can assume four values, namely x, y = 00, 10, 11 and 01. They are plotted in a vector diagram in FIG. 3. The transitions between the individual states always take place along the edges of the square vector diagram 50.
The direction of rotation depends on the difference between the current input frequency on line 1 and the current oscillator frequency on line 6. If the input frequency is higher, then, for example, the vector diagram 50 rotates clockwise; if it is less than the oscillator frequency, the rotation takes place counterclockwise.
In two detectors 25 and 26 vector jumps or entire revolutions in one or the other direction are determined and corresponding pulses are emitted. If the sum of the pulses emitted by both detectors per unit of time exceeds a predetermined value, this is a sign that there is no sufficient locking.
To determine this sum, the number of pulses at the outputs 58 and 59 of the two detectors is averaged over a certain time. This is done by the low-pass filters 27 and 28, the outputs of which are connected to an addition circuit 30, which emits a signal which rises very sharply when the locked state is left, since in this case one of the detectors responds frequently, in contrast to the arrangement 1 - regardless of the amplitude of the input signal 1. The output signal of the addition circuit 30 is fed to a threshold circuit 31.
If a predetermined threshold value is exceeded, which corresponds to the number of responses of one of the detectors being exceeded during a certain unit of time, this is a sign of the fact that the locked state has been left and a signal appears on the output line 32.
The difference between the mean values is continuously formed in a subtraction circuit 29 and fed to the addition circuit 20 via the line 21. It is used to support the capture process. The capture range can be made very large, since the signal output by the subtraction circuit is proportional to the frequency difference between the oscillator voltage and the input voltage, with the correct sign and throughout the frequency range passed by the low-pass filters 9 and 22.
The subtraction and addition circuits can also be connected directly to the outputs 58 and 59 of the counter circuits, which is possible without difficulty since their output pulses do not appear at the same time.
Such a circuit is shown in FIG. 4, in which 25 and 26 are the two detectors, the outputs 58 and 59 of which lead via an OR gate 80 to the forward input of an up and down counter 81. This counter has a limited counting range and stops at the upper and lower limit until pulses for counting arrive in the other direction. The back input 82 of the counter is connected to a pulse source of a fixed comparison frequency. The counter runs in one or the other final state, depending on which of the two frequencies is higher.
Reaching the maximum state then indicates at output 88 that the pulse rate coming from OR gate 80 exceeds the predetermined value and that the locked state has been left.
83 is a forward and backward counter connected to the forward input connected to output 58 and the backward input connected to output 59, and a zero input connected to line 84. This counter also has a limited counting range and is set to 0 at regular intervals by pulses on line 84 . A digital / analog converter 86 and a low-pass filter 87 are connected to the output 85 of the counter, the output of which is connected to the analog addition circuit 20 via the line 21. A voltage occurs on line 21 which is proportional to the difference between the pulses emitted by the two detectors per unit of time.
In the unlocked state, AC voltages arise at the outputs of the multiplication circuits, the frequency of which is equal to the difference between the input frequency and the oscillator frequency. If this difference is greater than the cut-off frequency of the low-pass filters 9 and 22, the voltage at the output of the low-pass filters is zero and the oscillator oscillates at its fundamental frequency.
If the input voltage has a high noise component, voltages appearing at the output of the filter which result from this noise component. If these voltages at the inputs of the circuits 23 and 24 are greater than their response thresholds, the vector of the combination signal xy passes through the square 50 statistically distributed once in one direction and once in the other direction. There is no signal at the output of the subtraction circuit 29, but at the output of the addition circuit 30, from which it can be concluded that there is a fault in the locking of the circuit and on the occurrence of period jumps between the input voltage and the oscillator voltage.
If there is a large deviation of the input frequency from the basic oscillator frequency, the noise voltage at input I is so low that the response thresholds of the circuits 23 and 24 are not reached, then x and y remain constant and the locked state can be simulated. In this case, a circuit 12 according to FIG. 1 connected to the output of the low-pass filter 9 can serve to support the two states: frequency deviation 0 (locked) and frequency deviation very large. However, this circuit is no longer used to indicate that the locked state has been left.
The analog / binary converters 23 and 24 can be Schmit triggers whose switching points are close to zero.
An exemplary embodiment of the detectors 25 and 26 for whole period jumps is given in FIG. 5. They have inputs 35 and 36 and outputs 58 and 59. Inverters 39 and 40 are connected to the inputs and feed lines 37 and 38. The detector 25 consists of a counter with four SR flip-flops 51 to 54 connected in series, the control inputs of which are connected to the outputs of the AND gates 41 to 44. Similarly, the detector 26 consists of a counter with the RS flip-flops 51 and 55 to 57, the control inputs of which are at the outputs of the AND gate circuits 41 and 45 to 47. The flip-flop 51 belongs to both counters. The inputs of the AND gates are each connected to two of the lines 35 to 38, a further input of the AND gates 42 to 47 is connected to the output of the previous flip-flop.
The two counter outputs are led via an OR gate 48 and a delay circuit 49 to the reset inputs of all flip-flops, so that these are reset to the rest position as soon as an output signal occurs.
If the sequence xy is equal to 01.00, 10, 11, the flip-flops 51, 52, 53 and 54 are set in sequence and an output signal is generated on line 58. If the sequence xy is equal to 01, I 11, 10 , 00, the same happens for flip-flops 51, 55, 56 and 57 and an output signal appears on line 59.
Thus, the arrangement counts the number of complete revolutions according to FIG. 3 in one or the other direction, starting with position 01, which corresponds to the locked state.
Instead of complete revolutions of the vector according to FIG. 3, each individual step can also be determined in one or the other direction.
A suitable circuit is shown in FIG. 6. Their two inputs are connected via lines 35 and 36 to the outputs of the analog / binary converters 23 and 24 according to FIG. 2. From their signals xy, the signals x * and y * are also generated by inverters 62... 65 four inverted signals R, R *, y, y * by delay using delay circuits 60 and 61.
These eight signals are fed to eight gates 66 ... 73, at the outputs of which pulses are generated, the length of which is equal to the delay time through the delay circuit 60, 61 and which are the eight possible transitions of the vector from one state to an adjacent state according to FIG. 3 assigned. An output signal at gate 66 corresponds, for example, to the transition from state 00 to state 10. The outputs of the four gates 66 ... 69 are in an OR gate 74, the outputs of the four gates 70 ... 73 in an OR gate 75 summarized. An output pulse at gate 75 thus indicates
Progress of the vector in a clockwise direction, an output pulse at gate 74, a progression of the vector in the opposite direction.