CH598723A5 - Half-duplex data link test system - Google Patents

Half-duplex data link test system

Info

Publication number
CH598723A5
CH598723A5 CH1279876A CH1279876A CH598723A5 CH 598723 A5 CH598723 A5 CH 598723A5 CH 1279876 A CH1279876 A CH 1279876A CH 1279876 A CH1279876 A CH 1279876A CH 598723 A5 CH598723 A5 CH 598723A5
Authority
CH
Switzerland
Prior art keywords
test
sep
line
transmission
data
Prior art date
Application number
CH1279876A
Other languages
German (de)
Inventor
Hans Oskar Wanner
Hans-Ulrich Vogel
Marcel Anton Doswald
Original Assignee
Standard Telephon & Radio Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Standard Telephon & Radio Ag filed Critical Standard Telephon & Radio Ag
Priority to CH1279876A priority Critical patent/CH598723A5/en
Publication of CH598723A5 publication Critical patent/CH598723A5/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/24Testing correct operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

Half-duplex data link test system uses successive data blocks with each indicating whether previous block contained errors

Description

  

  
 



   Die vorliegende Erfindung betrifft ein Verfahren und eine Einrichtung zur Prüfung von Übertragungsweg und Modems bei Datenverbindungen im Halbduplexbetrieb. Bei dieser Betriebsart werden abwechselnd Daten in der einen und in der andern Richtung über den gleichen Übertragungsweg übermittelt. Insbesondere im Falle, dass für den Übertragungsweg Wählleitungen und nicht Standleitungen verwendet werden, stellt sich das Problem, die gewählte Leitung auf ihre Tauglichkeit für Datenübertragung zu prüfen, wobei die beidseitigen Modems mitzuprüfen sind, da der verbraucherseitige Ausgang der Modems die Schnittstelle zur Datenverarbeitungsausrüstung darstellt.



   Die Prüfung von Schnittstelle zu Schnittstelle drängt sich auch daher auf, weil bei Wählleitungen, zum Teil auch bei Standleitungen, die Leitung und oft auch das Modem zum Kompetenzbereich einer Fernmeldeverwaltung gehören und von dieser gewartet werden, während die Datenverarbeitungsanlage dem Kunden gehört und durch sein Personal oder durch Personal der Lieferfirma der Datenanlage gewartet wird.



  Durch die Prüfung von Schnittstellen zu Schnittstelle kann bei fehlerhaftem Betrieb festgestellt werden, ob der Fehler bei der Leitungsausrüstung inklusive Modem oder bei der Datenverarbeitungsanlage liegt.



   Bisher wurden Datenverbindungen von Schnittstelle zu Schnittstelle folgendermassen geprüft: Mit einem Fehlerratenmessgerät wurde ein Pseudo-Zufallssignal während einer Prüfzeit kontinuierlich über die Leitung gesendet und empfangsseitig die Anzahl der empfangenen   Bitfehler    und zum Teil auch die Anzahl der übertragenen Datenblöcke gezählt, um ein Mass für die Fehlerhäufigkeit zu erhalten. Gewisse Modems haben diese Möglichkeit auch eingebaut, indem ein Testmuster gesendet und im Empfänger irgendein Mass der Empfangsqualität angezeigt wird, was aber die Anwesenheit von qualifiziertem Personal an beiden Schnittstellen bedingt. Falls ein Hilfskanal vorhanden ist, was eher selten der Fall ist, kann die Empfangsqualität zur Sendeseite zurückgemeldet werden.



   Dieses Messverfahren weist den Nachteil auf, dass bei einem Prüfvorgang jeweils nur eine Übertragungsrichtung geprüft wird, dass beide Schnittstellen mit qualifiziertem Personal besetzt sein müssen, und dass der bei Halbduplexbetrieb typische Richtungswechsel der Übertragung mit Neusynchronisation nicht geprüft wird, auch wenn in einem zweiten Prüfvorgang die andere Übertragungsrichtung geprüft wird.



   Es ist daher ein Zweck der vorliegenden Erfindung ein Prüfverfahren für Datenverbindungen im Halbduplexbetrieb und eine Einrichtung zur Durchführung dieses Verfahrens anzugeben, das/die eine wirklichkeitsnahe Prüfung beider   Üb er-    tragungsrichtungen ermöglicht, wobei jedoch nur eine Schnittstelle mit qualifiziertem Personal besetzt zu sein braucht.



   Das erfindungsgemässe Verfahren zeichnet sich dadurch aus, dass zur Prüfung durch an beide Modems angeschaltete Prüfgeräte abwechselnd Datenblöcke in beiden Richtungen übertragen werden, dass jeder gesendete Datenblock, mit Ausnahme des ersten nach Aufnahme der Prüfung, eine Meldung enthält, ob der letzte empfangene Datenblock fehlerfrei war oder nicht, so dass an beiden Enden des Übertragungsweges ohne Mitwirkung von Bedienungspersonal am jeweiligen andern Ende die Güte des Übertragungsweges und der Modems geprüft werden kann.



   Die erfindungsgemässe Einrichtung zur Durchführung die ses Verfahrens zeichnet sich aus durch zwei identische Prüf geräte, die je sendeseitig eine Steuerlogik, einen Synchron und Fehlerzeichen-Generator und einen Bitmustergenerator enthalten, weiter empfangsseitig eine Steuerlogik,   einenSyn-    chron- und Fehlerzeichen-Generator und einen Bitmuster generator.



   Ein Ausführungsbeispiel der Erfindung wird nun anhand der Zeichnung näher erläutert. In der Zeichnung zeigt:
Die Fig. 1 ein Blockschaltbild eines Modemprüfgerätes, die Fig. 2a ein Bild der Signale an der Schnittstelle zwischen Modem und Prüfgerät und die Fig. 2b ein Prinzipschema der ganzen Prüfverbindung.



   Die Fig. 1 zeigt das Blockschema des Halbduplexmodemprüfgerätes. Dieses Gerät weist einen Sendeteil mit den Blökken 1 bis 4 und einen Empfangsteil mit den Blöcken 5 bis 9 auf, wobei einige Blöcke im Sende- und im Empfangsteil praktisch gleiche Aufgaben haben. Der Sendeteil besteht aus einer Steuerlogik 1, der ein 3-sec-Zeitglied zugeschaltet ist, einem Synchron- und Fehlerzeichen-Generator 2 und einem 511-Bit Datenmustergenerator 3. Der Empfangsteil besteht aus einer Steuerlogik 5, einem Synchron- und Fehlerzeichen-Generator 6, einem 511-Bit-Datenmustergenerator 7 und zwei Vergleichsschaltungen 8 und 9. Weiter sind Anzeigelampen 10 bis 13 vorhanden zur Anzeige der Sendebereitschaft, des Datenempfanges, Fehler in Senderichtung und Fehler in Empfangsrichtung.

  Ferner sind im Prüfgerät noch im Blockschema nicht gezeigte Schalter zur Einschaltung der Speisung, Umschaltung der Übertragungsgeschwindigkeit, Umschaltung zwischen Betrieb und Test des Prüfgerätes und zur Einblendung eines Fehlers vorhanden.



   Anhand der Fig. 1 und 2 soll nun der Ablauf einer Prüfung von Leitung und daran angeschlossenen Modems beschrieben werden. Um diese Prüfung durchzuführen, müssen sowohl in Station A als auch in Station B die Datengeräte vom entsprechenden Modem abgetrennt und dafür die Prüfgeräte angeschlossen werden, was mit Hilfe von Steckern an einer Stelle geschehen kann, die der Schnittstelle gemäss   CCITT-Empfeh-    lung V24/V28 entspricht. Fig. 2b zeigt die ganze Prüfverbindung, wobei an jedem Ende der Übertragungsleitung ein Modem und ein Prüfgerät   angeschlossensind.    Ausser den in dieser Figur sichtbaren Verbindungen zwischen Modem und Prüfgerät sind noch weitere Verbindungen vorhanden, die aber für die Erklärung der Arbeitsweise des Prüfgerätes nicht benötigt werden und daher aus Gründen der Übersichtlichkeit weggelassen wurden.



   Es ist zu beachten, dass die Fig. 2a die Schnittstellensignale sowohl in Station A (Signale mit Index A) als auch in Station B (Signale mit Index B) zeigt. Weiter ist zu bemerken, dass die beiden gemäss Fig. 2b angeschlossenen Prüfgeräte identisch sind und gemäss dem Blockschaltbild von Fig. 1 aufgebaut sind. In der nachfolgenden Beschreibung werden die Blöcke der Prüfgeräte zusätzlich mit Indizes A oder B bezeichnet, um anzugeben, in welcher Station sich der entsprechende Block befindet.



   Es wird nun angenommen, das Prüfgerät in der Station A werde angeschlossen und eingeschaltet. Gesteuert durch das Zeitglied 4A schaltet die Sendesteuerlogik 1A alle 3 Sekunden das Signal auf Leitung 105A für    1     und stellt dadurch eine Sendeanfrage an Modem A. Dieses antwortet nach einer gewissen Zeit mit einer  1  auf Leitung 106A als Angabe der Sendebereitschaft. Danach gibt der Synchron- und Fehlerzeichen-Generator 2A und der 511-Bit-Mustergenerator 3A einen Datenblock von 519 Bits über Leitung 103A an das Modem A ab, welches diesen Block als in irgendeiner Art moduliertes Tonfrequenzsignal auf die Leitung zwischen Modem A und Modem B gibt. Anschliessend kehren die Signale auf Leitung 105A und Leitung 106A auf  0  zurück. Dies wiederholt sich alle 3 Sekunden bis auch Prüfgerät B an Mo dem B angeschlossen und eingeschaltet wird. 

  Danach ergibt sich der Ablauf, wie er auf Fig. 2a rechts von der senkrechten, strichpunktierten Linie angegeben ist, wobei jedoch die Lauf zeit der Leitungssignale vernachlässigt ist.



   Kurze Zeit nach der nächsten Sendeanfrage auf Leitung
105A stellt der Signaldetektor am Modem B Signale, welche zur Synchronisation von Modem B auf Modem A   usw.    die nen, auf der Eingangsleitung fest und schaltet das Signal auf   Leitung 109B auf  1 . Dadurch wird der von Prüfgerät A nach Eintreffen des Signales Sendebereitschaft auf Leitung 106A auf die Leitung 103A abgegebene Sendedatenblock als Empfangsdatenblock auf Leitung 104B empfangen, wobei über Leitung   1 15B    der Empfangstakt vom Modem erhalten wird für die Weiterverarbeitung dieses Datenblockes im Prüfgerät B.

  Der auf Leitung 104B ankommende Datenblock wird in den Vergleichsschaltungen 8B und 9B bitweise mit den vom empfangsseitigen Synchron- und Fehlerzeichen-Generator 6B bzw. vom Mustergenerator 7B erzeugten Daten verglichen, wobei der erstere in beiden Prüfgeräten immer das keinem Fehler entsprechende Zeichen erzeugt.



   Am Ende des Datenblocks auf Leitung 103A gehen auch die Signale auf den Leitungen 105A und 106A auf  0  und kurze Zeit danach stellt der Signaldetektor im Modem B das Ende der Empfangsdaten fest und das Signal auf Leitung 109B geht auf  0 . In diesem Moment schaltet die Sendesteuerlogik   1B    das Signal auf Leitung 105B auf  1  und Prüfgerät B beginnt seinerseits mit dem Aussenden eines Datenblockes, sobald von Modem B auf Leitung 106B eine  1 , d. h. das Signal Sendebereitschaft eintrifft. Falls der vorher empfangene Datenblock im Muster der 511 Bits keine Fehler enthielt, wird ein Fehler-Flip-Flop im Generator 2B nicht gesetzt und entsprechend kein Fehlerzeichen nach Prüfgerät A geschickt.



   Kurze Zeit, nachdem das Signal auf Leitung 105B  1  wurde, wird auch das Signal auf Leitung 109A  1 , was angibt, dass im Modem A Signale von Modem B empfangen werden.



  Durch das Signal  1  auf Leitung 109A wird das 3-sec-Zeitglied 4A wieder in die Nullstellung zurückgesetzt. Gleichzeitig wird der vom Prüfgerät B ausgesendete Datenblock auf Leitung 104A als Empfangsdatenblock empfangen und wie der vorherige Block in Prüfgerät B nun in Prüfgerät A in den Vergleichsschaltungen 8A und 9A mit den von den Generatoren 6A und 7A gelieferten Sollwerten verglichen.



   Anschliessend wird wieder ein Prüfdatenblock von A nach B übertragen usw., d. h. auf der Leitung zwischen Modem A und Modem B folgen sich Datenblöcke mit jeweils wechselnder Übertragungsrichtung.



   Wenn ein Fehler in Richtung A nach B auftritt, wird der Vergleich in Vergleichsschaltung 9B negativ ausfallen, Lampe 13B leuchtet kurz auf und der Fehler-Flip-Flop im Generator 2B wird gesetzt, d. h. der nächste Datenblock von B nach A wird eine Angabe enthalten, dass beim vorhergehenden Datenblock von A nach B ein Fehler aufgetreten war. Wenn angenommen wird, die Übertragung von B nach A erfolge fehlerfrei, wird im Prüfgerät A Lampe 12A kurz aufleuchten, Lampe 13A jedoch dunkel bleiben. Anderseits wird ohne Fehler in Richtung A nach B jedoch mit Fehler in Richtung B nach A Lampe 12A dunkel bleiben und Lampe 13A kurz aufleuchten.



  Es kann folgende Tabelle aufgestellt werden für das Aufleuchten der Lampen:
EMI2.1     


<tb> Richtung <SEP> Fehler <SEP> Prüfgerät <SEP> A <SEP> Prüfgerät <SEP> B
<tb>  <SEP> Lampen <SEP> 10 <SEP> 11 <SEP> 12 <SEP> 13 <SEP> Lampen <SEP> 10 <SEP> 11 <SEP> 12 <SEP> 13
<tb> A-B <SEP> nein <SEP> o <SEP> zu <SEP> zu <SEP> O <SEP> ai
<tb> A-B <SEP> ja <SEP> O <SEP> O <SEP> O <SEP> O
<tb> B-A <SEP> nein <SEP> O <SEP> o <SEP> 
<tb> B-A <SEP> ja <SEP> O <SEP> O <SEP> O <SEP>   <SEP> 
<tb>    Lampe    dunkel O Lampe leuchtet auf
Aus der Tabelle und aus Fig.

   1 ist ersichtlich, dass die Lampen 10 und 11 angeben, ob das jeweilige Prüfgerät im Sende- oder Empfangsbetrieb ist, während die Lampen 12 und 13 angeben, ob, vom jeweiligen Prüfgerät aus betrachtet, Fehler in Sende- oder Empfangsrichtung auftreten, wobei natürlich das Aufleuchten der Fehlerlampe in Senderichtung sich auf den jeweils letzten von diesem Prüfgerät gesendeten Datenblock bezieht.



   Aus dem bisher gesagten ist ersichtlich, dass beide Prüfgeräte gleich sind, dass abwechselnd Prüftelegramme in beiden Richtungen übertragen werden, so dass die Synchronisierung der Modems, auch solche aufwendiger Bauart mit Datenverschleierung und/oder komplizierter Modulation ebenfalls geprüft wird, und dass bei beiden Prüfgeräten, die für eine Datenverbindung eingesetzt werden, Aussagen über Fehler in beiden Übertragungsrichtungen erhalten werden, so dass bei der Prüfung nur an einer Endstelle qualifiziertes Personal eingesetzt werden muss.



   Damit die Arbeitsweise des Prüfgerätes im Betrieb überprüft werden kann, kann mittels eines Schalters ein Fehler im Sendesignal des Prüfgerätes erzeugt werden, der entsprechend angezeigt werden muss, was wegen des dauernden Wechselns der Übertragungsrichtung zu einem Blinken der entsprechenden Lampen im Rhythmus des Umschaltens der Senderichtung führt.

 

   Weiter kann das Prüfgerät durch Umstellen eines Schalters für sich allein geprüft werden, indem die Sendedaten auf Leitung 103 direkt als Empfangsdaten auf Leitung 104 geschaltet werden, wobei ein interner Taktgeber die notwendigen Taktsignale liefert.



   Dadurch, dass das 3-sec-Zeitglied 4 bei jeder Rückkehr des Signales auf Leitung 105 auf  0  wieder gestartet wird, aber bei Erscheinen des Signales  1  auf Leitung 109 wieder zurückgestellt wird, ergibt sich bei Nichtzustandekommen einer Datenverbindung von Modem A nach Modem B oder bei zu langer Synchronisierzeit ein regelmässiges Blinken der Lampe 10A bzw. der Lampe 10B bei einer Verbindung von Modem B nach Modem A im 3-sec-Rhythmus, weil das Signal auf Leitung 106A bzw. 106B   diesem    Rhythmus  1  wird. 



  
 



   The present invention relates to a method and a device for testing the transmission path and modems in data connections in half-duplex operation. In this operating mode, data is alternately transmitted in one direction and in the other over the same transmission path. Particularly in the event that dial-up lines and not dedicated lines are used for the transmission path, the problem arises of checking the selected line for its suitability for data transmission, with the modems at both ends also having to be checked, since the consumer-side output of the modems represents the interface to the data processing equipment.



   The check from interface to interface is also necessary because with dial-up lines, sometimes also with leased lines, the line and often also the modem belong to the competence area of a telecommunications administration and are maintained by it, while the data processing system belongs to the customer and his staff or is serviced by personnel from the supplier of the data system.



  By checking the interfaces to the interface, in the event of faulty operation, it can be determined whether the fault is in the line equipment including the modem or in the data processing system.



   So far, data connections from interface to interface have been checked as follows: With an error rate measuring device, a pseudo-random signal was continuously sent over the line during a test period and the number of bit errors received and in some cases also the number of data blocks transmitted were counted in order to measure the error frequency to obtain. Certain modems also have this option built in by sending a test pattern and displaying some measure of the reception quality in the receiver, which, however, requires the presence of qualified personnel at both interfaces. If an auxiliary channel is available, which is rarely the case, the reception quality can be reported back to the transmission side.



   This measuring method has the disadvantage that only one transmission direction is checked during a test process, that both interfaces must be manned by qualified personnel, and that the change in direction of transmission with resynchronization that is typical in half-duplex operation is not checked, even if the other transmission direction is checked.



   It is therefore an aim of the present invention to specify a test method for data connections in half-duplex operation and a device for carrying out this method, which enables a realistic test of both transmission directions, but only one interface needs to be manned by qualified personnel.



   The method according to the invention is characterized in that data blocks are alternately transmitted in both directions for testing by test devices connected to both modems, so that each data block sent, with the exception of the first after the test has been started, contains a message as to whether the last data block received was free of errors or not, so that the quality of the transmission path and the modems can be checked at both ends of the transmission path without the involvement of operating personnel at the respective other end.



   The device according to the invention for carrying out this method is characterized by two identical test devices, each of which contains a control logic, a synchronous and error character generator and a bit pattern generator on the transmit side, and a control logic, a synchronous and error character generator and a bit pattern on the receiving side generator.



   An embodiment of the invention will now be explained in more detail with reference to the drawing. In the drawing shows:
FIG. 1 shows a block diagram of a modem test device, FIG. 2a shows an image of the signals at the interface between modem and test device, and FIG. 2b shows a basic diagram of the entire test connection.



   Fig. 1 shows the block diagram of the half-duplex modem tester. This device has a transmitting section with blocks 1 to 4 and a receiving section with blocks 5 to 9, with some blocks in the transmitting and receiving sections having practically the same tasks. The transmitting part consists of a control logic 1 to which a 3-second timer is connected, a synchronous and error character generator 2 and a 511-bit data pattern generator 3. The receiving part consists of a control logic 5, a synchronous and error character generator 6 , a 511-bit data pattern generator 7 and two comparison circuits 8 and 9. Indicator lamps 10 to 13 are also provided to indicate readiness to send, data reception, errors in the sending direction and errors in the receiving direction.

  Furthermore, switches (not shown in the block diagram) for switching on the power supply, switching the transmission speed, switching between operation and testing of the testing device and for displaying an error are present in the test device.



   The sequence of testing the line and the modems connected to it will now be described with reference to FIGS. 1 and 2. In order to carry out this test, the data devices in station A as well as in station B must be disconnected from the corresponding modem and the test devices connected, which can be done with the help of plugs at a point that corresponds to the interface according to CCITT recommendation V24 / V28 corresponds. Figure 2b shows the whole test connection with a modem and a test set connected to each end of the transmission line. In addition to the connections between the modem and the test device that are visible in this figure, there are other connections that are not required to explain the operation of the test device and have therefore been left out for reasons of clarity.



   It should be noted that FIG. 2a shows the interface signals both in station A (signals with index A) and in station B (signals with index B). It should also be noted that the two test devices connected according to FIG. 2b are identical and are constructed according to the block diagram of FIG. In the following description, the blocks of the test devices are also designated with indexes A or B to indicate in which station the corresponding block is located.



   It is now assumed that the test device in station A is connected and switched on. Controlled by the timing element 4A, the transmission control logic 1A switches the signal on line 105A for 1 every 3 seconds and thereby sends a transmission request to modem A. After a certain time, the modem A responds with a 1 on line 106A indicating that it is ready to send. The synchronous and error character generator 2A and the 511-bit pattern generator 3A then emit a data block of 519 bits via line 103A to modem A, which transmits this block to the line between modem A and modem B as an audio frequency signal modulated in some way gives. The signals on line 105A and line 106A then return to 0. This is repeated every 3 seconds until test device B is also connected to Mo dem B and switched on.

  This results in the sequence as indicated in Fig. 2a to the right of the vertical, dash-dotted line, but the transit time of the line signals is neglected.



   Shortly after the next transmission request on the line
105A, the signal detector on modem B detects signals on the input line, which are used to synchronize modem B with modem A, etc., and switches the signal on line 109B to 1. As a result, the transmit data block sent by test device A to line 103A on line 106A after receipt of the ready-to-send signal is received as a receive data block on line 104B, with the receive clock from the modem being received via line 1 15B for further processing of this data block in test device B.

  The data block arriving on line 104B is compared bit by bit in the comparison circuits 8B and 9B with the data generated by the receiving-side synchronous and error character generator 6B or by the pattern generator 7B, the former always generating the character corresponding to no error in both test devices.



   At the end of the data block on line 103A, the signals on lines 105A and 106A also go to 0 and a short time afterwards the signal detector in modem B determines the end of the received data and the signal on line 109B goes to 0. At this moment the transmission control logic 1B switches the signal on line 105B to 1 and test device B in turn begins sending a data block as soon as modem B on line 106B receives a 1, i.e. H. the ready-to-send signal arrives. If the previously received data block did not contain any errors in the pattern of 511 bits, an error flip-flop is not set in generator 2B and accordingly no error character is sent to test device A.



   A short time after the signal on line 105B became 1, the signal on line 109A also becomes 1, indicating that modem A is receiving signals from modem B.



  The 3-sec timer 4A is reset to the zero position by the signal 1 on line 109A. At the same time, the data block sent by test device B is received on line 104A as a received data block and, like the previous block in test device B, is now compared in test device A in comparison circuits 8A and 9A with the setpoint values supplied by generators 6A and 7A.



   A test data block is then transferred again from A to B, and so on. H. on the line between modem A and modem B, data blocks follow each other with alternating transmission directions.



   If an error occurs in direction A to B, the comparison in comparison circuit 9B will be negative, lamp 13B lights up briefly and the error flip-flop in generator 2B is set, i.e. H. the next data block from B to A will contain an indication that an error occurred in the previous data block from A to B. If it is assumed that the transfer from B to A is taking place without errors, lamp 12A will light up briefly in test device A, but lamp 13A will remain dark. On the other hand, if there is no error in direction A to B, but with an error in direction B to A, lamp 12A will remain dark and lamp 13A will light up briefly.



  The following table can be set up for the lighting of the lamps:
EMI2.1


<tb> Direction <SEP> Error <SEP> Test device <SEP> A <SEP> Test device <SEP> B
<tb> <SEP> lamps <SEP> 10 <SEP> 11 <SEP> 12 <SEP> 13 <SEP> lamps <SEP> 10 <SEP> 11 <SEP> 12 <SEP> 13
<tb> A-B <SEP> no <SEP> o <SEP> to <SEP> to <SEP> O <SEP> ai
<tb> A-B <SEP> yes <SEP> O <SEP> O <SEP> O <SEP> O
<tb> B-A <SEP> no <SEP> O <SEP> o <SEP>
<tb> B-A <SEP> yes <SEP> O <SEP> O <SEP> O <SEP> <SEP>
<tb> lamp dark O lamp lights up
From the table and from Fig.

   1 it can be seen that the lamps 10 and 11 indicate whether the respective test device is in the transmitting or receiving mode, while the lamps 12 and 13 indicate whether, viewed from the respective test device, errors occur in the transmit or receive direction, whereby of course that If the error lamp lights up in the sending direction, it refers to the last data block sent by this test device.



   From what has been said so far, it can be seen that both test devices are the same, that test telegrams are alternately transmitted in both directions, so that the synchronization of the modems, including those of complex designs with data obfuscation and / or complicated modulation, is also tested, and that with both test devices, that are used for a data connection, statements about errors in both transmission directions can be obtained, so that qualified personnel only have to be deployed at one terminal point during the test.



   So that the operation of the test device can be checked during operation, a switch can be used to generate an error in the transmission signal of the test device, which must be displayed accordingly, which, due to the constant change in the transmission direction, leads to the corresponding lamps flashing in the rhythm of the switching of the transmission direction .

 

   Furthermore, the test device can be tested on its own by switching a switch, in that the send data on line 103 are switched directly as receive data on line 104, with an internal clock supplying the necessary clock signals.



   The fact that the 3-sec timer 4 is restarted each time the signal on line 105 returns to 0, but is reset again when signal 1 appears on line 109, results in a data connection from modem A to modem B or not being established If the synchronization time is too long, the lamp 10A or lamp 10B flashes regularly when there is a connection from modem B to modem A every 3 seconds because the signal on line 106A or 106B becomes 1 at this rhythm.

 

Claims (1)

PATENTANSPRÜCHE PATENT CLAIMS I. Verfahren zur Prüfung von Übertragungsweg und Modems bei Datenverbindungen im Halbduplexbetrieb, dadurch gekennzeichnet, dass zur Prüfung durch an beide Modems angeschaltete Prüfgeräte Datenblöcke abwechselnd in beiden Richtungen übertragen werden, dass jeder gesendete Datenblock mit Ausnahme des ersten nach Aufnahme der Prüfung eine Meldung erhält, ob der letzte vom betreffenden Prüfgerät empfangene Datenblock fehlerfrei war oder nicht, so dass an beiden Enden des Übertragungsweges ohne Mitwirkung von Bedienungspersonal am jeweiligen andern Ende die Güte des Übertragungsweges und der Modems geprüft werden kann. I. Method for testing the transmission path and modems for data connections in half-duplex operation, characterized in that for testing purposes, data blocks are transmitted alternately in both directions by test devices connected to both modems, so that each data block sent, with the exception of the first, receives a message after the test has been started, whether the last data block received by the test device in question was free of errors or not, so that the quality of the transmission path and the modems can be checked at both ends of the transmission path without the involvement of operating personnel at the other end. II. Einrichtung zur Durchführung des Verfahrens nach Patentanspruch I, gekennzeichnet durch zwei identische Prüfgeräte, die je sendeseitig eine Steuerlogik (1), einen Synchronund Fehlerzeichen-Generator (2) und einen Bitmuster-Generator (3) enthalten, weiter empfangsseitig eine Steuerlogik (5), einen Synchron- und Fehlerzeichen-Generator (6) und einen Bitmustergenerator (7). II. Device for carrying out the method according to claim I, characterized by two identical test devices, each of which contains a control logic (1), a synchronous and error character generator (2) and a bit pattern generator (3) on the transmit side, and a control logic (5) on the receive side ), a synchronous and error character generator (6) and a bit pattern generator (7). UNTERANSPRUCHE 1. Einrichtung nach Patentanspruch II, dadurch gekennzeichnet, dass sendeseitig ein 3-sec-Zeitglied (4) zur Anschaltung eines Sendezyklus vorhanden ist, welches Zeitglied aber durch das Erkennen eines Signales von der Ggegenstation jeweils wieder zurückgestellt wird. SUBClaims 1. Device according to claim II, characterized in that a 3-sec timer (4) is provided on the transmission side for switching on a transmission cycle, but which timer is reset by the detection of a signal from the opposite station. 2. Einrichtung nach Patentanspruch II, dadurch gekennzeichnet, dass die Sendeseite des Prüfgerätes mit einem Schalter ausgerüstet ist, um einen Fehler in das vom Bitmuster-Generator (3) abgegebene Bitmuster einzufügen. 2. Device according to claim II, characterized in that the transmission side of the test device is equipped with a switch in order to insert an error into the bit pattern emitted by the bit pattern generator (3).
CH1279876A 1976-10-08 1976-10-08 Half-duplex data link test system CH598723A5 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CH1279876A CH598723A5 (en) 1976-10-08 1976-10-08 Half-duplex data link test system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CH1279876A CH598723A5 (en) 1976-10-08 1976-10-08 Half-duplex data link test system

Publications (1)

Publication Number Publication Date
CH598723A5 true CH598723A5 (en) 1978-05-12

Family

ID=4386502

Family Applications (1)

Application Number Title Priority Date Filing Date
CH1279876A CH598723A5 (en) 1976-10-08 1976-10-08 Half-duplex data link test system

Country Status (1)

Country Link
CH (1) CH598723A5 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0380730A1 (en) * 1989-02-02 1990-08-08 Siemens Aktiengesellschaft Method and circuit for checking the operational capability of a data transmission path
EP0566139A1 (en) * 1992-04-17 1993-10-20 Sumitomo Electric Industries, Ltd. Communications system for communications between an electronic control apparatus and a test apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0380730A1 (en) * 1989-02-02 1990-08-08 Siemens Aktiengesellschaft Method and circuit for checking the operational capability of a data transmission path
EP0566139A1 (en) * 1992-04-17 1993-10-20 Sumitomo Electric Industries, Ltd. Communications system for communications between an electronic control apparatus and a test apparatus
US5388091A (en) * 1992-04-17 1995-02-07 Sumitomo Electric Industries, Ltd. Communications system for communications between an electronic control apparatus and a test apparatus

Similar Documents

Publication Publication Date Title
DE2435299C2 (en) Digital signal transmission system
DE3136128C2 (en)
DE1809913A1 (en) Method and device for the transmission of information in a data transmission system
CH659748A5 (en) WIRELESS DIGITAL RECEIVER.
DE2824578A1 (en) DEVICE FOR ERROR DETECTION IN DATA MODEMS AND ASSOCIATED CIRCUITS
DE3639609C2 (en)
EP0374303B1 (en) Process for the individual monitoring of transmission sections of a communications transmission link, and apparatus for carrying out the process
DE3341904A1 (en) METHOD AND DEVICE FOR ASYNCHRONOUS DATA TRANSFER
CH598723A5 (en) Half-duplex data link test system
EP0419697B1 (en) Method of measuring the bit error rate in the transmission of digital information
DE3335674C2 (en)
DE2134783C3 (en) Method for determining errors in the intermediate points provided with regenerators of a transmission system operating with pulse code modulation
DE3514314A1 (en) DETECTOR FOR A TONE FREQUENCY CONTINUITY IN A DIGITAL TELECOMMUNICATION SYSTEM
DE2603844A1 (en) METHOD AND DEVICE FOR SYNCHRONIZING A RECEIVING KEY GENERATOR WITH A SENDING KEY GENERATOR
DE3346806A1 (en) Method and circuit arrangement for transmitting data signals
DE2031309C3 (en) Control system for a high DC voltage transmission line
DE2365092C3 (en) Electronic circuit for frequency and phase monitoring of clock pulses
DE2911297C2 (en) Method and circuit arrangement for error handling in the event of a loss of frame synchronization in a digital exchange, in particular a PCM telephone exchange
DE2451794B2 (en) Method for testing digital communication links with random binary character strings
DE19511178A1 (en) Data transfer system for industrial control systems with diagnostic function for locating faults
DE2348969C2 (en) Test circuit for modems
DE2735375C3 (en) Process for the automatic checking of the functionality of a data transmission system
DE2547936C3 (en) Method for testing digital communication links with random binary character strings
DE2404663C2 (en) Device for determining errors in intermediate points provided with regenerators of a transmission system operating with pulse code modulation
DE1927682C (en) Circuit arrangement for testing fee mediation devices in telecommunication de, in particular telex switching systems

Legal Events

Date Code Title Description
PL Patent ceased