La présente invention a trait à un dispositif pour le traitement d'un signal électrique différencié selon sa fréquence.
Il existe des cas où un signal électrique doit être traité de façon différente selon sa fréquence. Par exemple, dans les instruments de mesure quelconques, couvrant une large bande de fréquence, la précision du résultat est subordonnée à un traitement différencié du signal électrique selon que sa fréquence est supérieure ou inférieure à une certaine valeur.
Prenons, à titre d'exemple, une commande par ultra-sons: dans le cadre d'un récepteur de télévision, un générateur produit des ultra-sons de différentes fréquences, dont l'une commande la sélection des programmes, une autre l'intensité lumineuse, une troisième le volume du son, etc.
Envisageons, à titre d'exemple complémentaire, un téléphone à touches: au lieu d'utiliser un cadran d'appel rotatif, on abaisse des touches dont chacune correspond à un chiffre de 0 à 9. On utilise plusieurs générateurs de fréquences, dont les fréquences, différentes, sont reçues isolément ou en combinaisons au central téléphonique, ces fréquences ou ces combinaisons de fréquences correspondant aux différents chiffres du numéro d'appel.
Un autre exemple consiste en un dispositif surveillant la vitesse d'un arbre en rotation: on monte un capteur sur l'arbre en rotation, ce capteur délivrant une fréquence proportionnelle à la vitesse de rotation de cet arbre. Lorsque cette fréquence dépasse une valeur déterminée, elle est traitée de façon à couper l'alimentation du moteur entraînant l'arbre; au contraire, si la fréquence délivrée par le capteur est inférieure à ladite valeur déterminée, elle est traitée de façon à assurer l'alimentation du moteur.
Considérons le dernier exemple particulier, un chronocomparateur: son signal d'entrée est, pour la mesure du courant, traité différemment selon que la fréquence du garde-temps est inférieure à 50 Hz (par exemple balancier-spiral, moteur pasà-pas) ou supérieure à 50 Hz (par exemple quartz ou diapason).
Le dispositif selon l'invention vise à résoudre ces problèmes.
Il est caractérisé en ce que des moyens sont prévus pour commander au moins un interrupteur électronique selon la fréquence dudit signal à traiter, ledit interrupteur électronique étant branché dans une voie de transmission pour ledit signal.
Nous allons ci-après décrire l'invention plus en détail à l'aide des dessins annexés.
Les fig. 1 et 2 illustrent, à titre d'exemple, des schémas de principe de deux dispositifs selon l'invention.
Dans le premier exemple de réalisation le signal à sélectionner est appliqué à l'entrée E du circuit. Ce signal d'entrée est amené simultanément à un dispositif D1, à un second dispositif D2 et à un filtre passe-bas F dont la fréquence limite est fo. Des dispositifs D1 et D2 peuvent être des filtres, atténuateurs, amplificateurs etc., les caractéristiques respectives des deux dispositifs étant différentes selon l'effet qu'on désire obtenir. La sortie du filtre passe-bas F est branchée à l'entrée d'un circuit, dit de mise en forme MF qui détecte l'enveloppe du signal qu'il reçoit. Cette enveloppe alimente la base d'un transistor PNP T1 dont l'émetteur est relié à la source d'alimentation +V1.
Son collecteur est branché simultanément à la borne négative d'alimentation -V2 par une résistance 4, à la base d'un deuxième transistor PNP T2 et à la grille d'un transistor à effet de champ FET2. Le transistor T2 a son émetteur également à la borne +V1: son collecteur est branché d'une part à la borne -V2 par une résistance 5, d'autre part à la grille d'un transistor à effet de champ FET1.
Les deux transistors à effet de champ FET1 et FET2 relient les sorties des dispositifs D1 resp. D2 aux deux entrées d'un additionneur conventionnel formé par l'amplificateur opérationnel
A1 et les résistances 1, 2 et 3.
Admettons que les transistors à effet de champ FET1 et
FET2 soient du type N: on sait que si la grille est fortement négative par rapport à la source, un transistor à effet de champ du type N présente une résistance très élevée entre le drain et la source. Par contre, si cette différence de tension est fortement positive, cette résistance se réduit à quelques dizaines d'ohms.
Admettons encore que la sortie du détecteur d'enveloppe
MF soit positive lorsque le signal à traiter a une fréquence inférieure à f0. Si c'est le cas, le transistor T1 est bloqué, son collecteur ainsi que la grille du transistor à effet de champ
FET2 sont négatifs, tandis que le transistor T2 est conducteur, ce qui amène la grille du transistor à effet de champ FET1 à une tension positive. Le transistor FET1 est donc conducteur, le transistor FET2 présente une grande résistance: le signal va donc passer à travers le dispositif D1, tandis que la voie à travers le dispositif D2 lui est barrée.
Si le signal à traiter a une fréquence supérieure à f0, la sortie du circuit MF est à zéro, les transistors T1 et FET2 sont conducteurs, T2 et FET1 sont bloqués, si bien que le signal va passer par le dispositif D2. Les deux transistors FET1 et FET2 sont branchés à l'additionneur A1, 1, 2, 3 pour mélanger les deux voies et obtenir une sortie S unique.
Au lieu du filtre passe-bas F, on peut imaginer d'autres circuits, par exemple un filtre passe-haut ou des circuits à constante de temps ou même plusieurs circuits de caractéristiques différentes en parallèle, suivis chacun de son propre circuit de mise en forme et d'un système logique de façon à pouvoir commander plus de deux voies de traitement du signal pour deux ou plusieurs fréquences de transition ou obtenir d'autres effects, par exemple qu'une voie préférentielle soit ouverte en l'absence de signal à l'entrée du dispositif.
A titre d'exemple, nous allons expliquer ci-après le cas d'un signal devant passer par un filtre réjecteur à 50 Hz de façon à être débarrassé des signaux parasites induits par le secteur.
Toutefois, si la fréquence du signal est très basse, le filtre introduit en déphasage tel que d'autres inconvénients peuvent apparaître.
La fig. 2 montre comment on peut aussi résoudre le problème. On reconnaît les transistors FET1 et FET2 fonctionnant comme interrupteurs et l'additionneur A1, 1, 2, 3. Le dispositif D1 de la fig. 1 a été remplacé par le filtre réjecteur
D3 à 50 Hz: Quant au dispositif D2 de la fig. 1, il a été supprimé de sorte que cette deuxième voie est directe. Le signal de sortie de l'amplificateur opérationnel A1 est amené à l'anode d'une première diode 9 puis, à travers un condensateur 13 à l'anode d'une deuxième diode 10: les cathodes des diodes 9 et 10 sont reliées d'une part à la terre par des condensateurs 11 resp. 12 et d'autre part aux bases des transistors NPN T3 resp. T4 par des résistances 7 resp. 8. Les collecteurs des transistors T3 et T4 sont reliés à la borne positive +V1 de la tension d'alimentation par des résistances.
Le collecteur du transistor T3 envoie son signal M à travers un inverseur 14 à une des entrées d'une porte NAND 15, tandis que le collecteur du transistor T4 envoie son signal N directement à la deuxième entrée de la porte 15. Celle-ci alimente de son signal X le transistor T1 appartenant au dispositif déjà décrit dans la fig. 1 formé des transistors T1 et T2 et des résistances 4 et 5.
Pour expliquer le fonctionnement du circuit selon la fig. 2, nous reproduisons ci-après sous forme de tabelle les réponses logiques X de la porte 15 en fonction des signaux logiques M etN
M N X
A) ... 0 0 1
B) ... 1 0 1
C) ... 0 1 0
D) ... 1 1 1
Le condensateur 13 ne laissera passer que les hautes fréquences et fera donc office de filtre passe-haut. Les résistances en sens direct des diodes 9 et 10 constituent des constantes de temps avec les condensateurs 11 et 12: le condensateur 11 étant choisi beaucoup plus grand que le condensateur 12, la constante de temps du circuit 9, 11 sera beaucoup plus grande que celle du circuit 10, 12.
Le condensateur se chargera déjà pour des signaux à basse fréquence (et à plus forte raison pour des signaux à haute fréquence) rendant ainsi T3 conducteur. Si la fréquence est suffisamment grande, le signal passera le condensateur 13 pour aller charger le condensateur 12, et le transistor T4 sera conducteur à son tour.
Nous aurons donc pour les hautes fréquences la situation A) de la tabelle ci-dessus étant donné que les transistors T3 et T4 seront conducteurs. Or, si le signal X est au niveau logique 1 , le transistor T1 sera bloqué, amenant par son collecteur une tension négative sur la grille du transistor FET2 qui présentera une grande résistance entre sa source et son drain: le transistor T2 sera conducteur et amènera une tension positive sur la grille du transistor FET1 qui va rendre libre le passage entre le filtre D3 et l'additionneur Al, 1, 2, 3. Le signal à traiter ira donc, à travers le filtre D3 jusqu'à l'entrée de l'additionneur par le transistor FET1.
La situation B) de la tabelle ci-dessus n'est pas possible: en effet, si le signal N est au niveau logique 0 , cela signifie que le condensateur 12 est chargé: or pour le charger, il faut un signal d'entrée à haute fréquence, et si ce signal a une haute fréquence, le condensateur 11 sera chargé et le signal M ne pourra pas être au niveau logique 1 .
Pour les basses fréquences, nous passerons à l'état indiqué en C). Seul le condensateur 11 sera chargé, amenant le signal
M au niveau logique 0 . Le signal X sera également 0 et ce sera au tour du transistor FET2 d'être conducteur, tandis que le transistor FET1 sera bloqué. Le signal à traiter passera directement par le transistor FET2 à l'additionneur.
En l'absence de signal d'entrée, nous aurons la situation D) de la tabelle où, X étant au niveau logique 1 , le transistor
FET1 sera conducteur et le transistor FET2 bloqué.
Si, dans l'exemple de la fig. 2, on a relié l'entrée du circuit de commande proprement dit à la sortie de l'amplificateur A1,la raison en est que ce dernier peut avoir un gain élevé et qu'on pourra disposer d'un signal important: ceci ne présente aucun inconvénient étant donné que le dispositif est présélectionné en l'absence de signal.
Il est évident que, pour réaliser les commutateurs de voies, on pourrait utiliser des FET de type P ainsi que des transistors à effet de champ à porte isolée (MOSFET) de type N ou P ou tout autre dispositif semi-conducteur capable de fonctionner de la façon désirée, par exemple des coupleurs opto-électroniques.
Un seul détecteur peut suffire pour la commande des interrupteurs électroniques.
The present invention relates to a device for processing an electrical signal differentiated according to its frequency.
There are cases where an electrical signal must be treated differently depending on its frequency. For example, in any measuring instruments covering a wide frequency band, the accuracy of the result is subject to a differentiated treatment of the electrical signal according to whether its frequency is higher or lower than a certain value.
Let us take, by way of example, an ultrasound control: in the context of a television receiver, a generator produces ultrasound of different frequencies, one of which controls the selection of programs, another the light intensity, a third the volume of sound, etc.
Consider, as a complementary example, a touch-tone telephone: instead of using a rotary call dial, we lower keys, each of which corresponds to a number from 0 to 9. We use several frequency generators, including different frequencies are received individually or in combinations at the telephone exchange, these frequencies or combinations of frequencies corresponding to the different digits of the call number.
Another example consists of a device monitoring the speed of a rotating shaft: a sensor is mounted on the rotating shaft, this sensor delivering a frequency proportional to the speed of rotation of this shaft. When this frequency exceeds a determined value, it is processed so as to cut off the power supply to the motor driving the shaft; on the contrary, if the frequency delivered by the sensor is lower than said determined value, it is processed so as to supply the motor.
Let us consider the last particular example, a chronocomparator: its input signal is, for the measurement of the current, treated differently according to whether the frequency of the timekeeper is lower than 50 Hz (for example balance-spring, stepper motor) or greater than 50 Hz (for example quartz or tuning fork).
The device according to the invention aims to solve these problems.
It is characterized in that means are provided for controlling at least one electronic switch according to the frequency of said signal to be processed, said electronic switch being connected to a transmission path for said signal.
The invention will be described in more detail below with the aid of the accompanying drawings.
Figs. 1 and 2 illustrate, by way of example, block diagrams of two devices according to the invention.
In the first exemplary embodiment, the signal to be selected is applied to the input E of the circuit. This input signal is fed simultaneously to a device D1, to a second device D2 and to a low-pass filter F whose limit frequency is fo. Devices D1 and D2 can be filters, attenuators, amplifiers, etc., the respective characteristics of the two devices being different depending on the effect that is to be obtained. The output of the low-pass filter F is connected to the input of a so-called MF shaping circuit which detects the envelope of the signal it receives. This envelope supplies the base of a PNP transistor T1, the emitter of which is connected to the power source + V1.
Its collector is connected simultaneously to the negative supply terminal -V2 by a resistor 4, to the base of a second PNP transistor T2 and to the gate of a field effect transistor FET2. Transistor T2 also has its emitter at terminal + V1: its collector is connected on the one hand to terminal -V2 by a resistor 5, on the other hand to the gate of a field effect transistor FET1.
The two field effect transistors FET1 and FET2 connect the outputs of the devices D1 resp. D2 at the two inputs of a conventional adder formed by the operational amplifier
A1 and resistors 1, 2 and 3.
Let us assume that the field effect transistors FET1 and
FET2 are of the N type: we know that if the gate is strongly negative with respect to the source, an N type field effect transistor has a very high resistance between the drain and the source. On the other hand, if this voltage difference is strongly positive, this resistance is reduced to a few tens of ohms.
Let us assume again that the output of the envelope detector
MF is positive when the signal to be processed has a frequency lower than f0. If this is the case, the transistor T1 is blocked, its collector as well as the gate of the field effect transistor
FET2 are negative, while transistor T2 is conducting, which brings the gate of field effect transistor FET1 to a positive voltage. The transistor FET1 is therefore conductive, the transistor FET2 has a high resistance: the signal will therefore pass through the device D1, while the path through the device D2 is blocked to it.
If the signal to be processed has a frequency greater than f0, the output of the circuit MF is at zero, the transistors T1 and FET2 are conducting, T2 and FET1 are blocked, so that the signal will pass through the device D2. The two transistors FET1 and FET2 are connected to the adder A1, 1, 2, 3 to mix the two channels and obtain a single output S.
Instead of the low pass filter F, one can imagine other circuits, for example a high pass filter or time constant circuits or even several circuits of different characteristics in parallel, each followed by its own switching circuit. form and a logic system so as to be able to control more than two signal processing channels for two or more transition frequencies or obtain other effects, for example that a preferential channel is opened in the absence of signal at device entry.
By way of example, we will explain below the case of a signal having to pass through a rejector filter at 50 Hz so as to be freed from parasitic signals induced by the mains.
However, if the frequency of the signal is very low, the filter introduced in phase shift such that other drawbacks may appear.
Fig. 2 shows how we can also solve the problem. We recognize the transistors FET1 and FET2 operating as switches and the adder A1, 1, 2, 3. The device D1 of FIG. 1 has been replaced by the rejector filter
D3 at 50 Hz: As for the device D2 of FIG. 1, it has been deleted so that this second path is direct. The output signal of the operational amplifier A1 is brought to the anode of a first diode 9 then, through a capacitor 13 to the anode of a second diode 10: the cathodes of the diodes 9 and 10 are connected d 'one part to the earth by capacitors 11 resp. 12 and on the other hand to the bases of the NPN transistors T3 resp. T4 by resistors 7 resp. 8. The collectors of transistors T3 and T4 are connected to the positive terminal + V1 of the supply voltage by resistors.
The collector of transistor T3 sends its signal M through an inverter 14 to one of the inputs of a NAND gate 15, while the collector of transistor T4 sends its signal N directly to the second input of gate 15. This feeds of its signal X the transistor T1 belonging to the device already described in FIG. 1 formed by transistors T1 and T2 and resistors 4 and 5.
To explain the operation of the circuit according to fig. 2, we reproduce below in tabular form the logic responses X of gate 15 as a function of the logic signals M and N
M N X
A) ... 0 0 1
B) ... 1 0 1
C) ... 0 1 0
D) ... 1 1 1
The capacitor 13 will only let through the high frequencies and will therefore act as a high pass filter. The forward resistances of the diodes 9 and 10 constitute time constants with the capacitors 11 and 12: the capacitor 11 being chosen much larger than the capacitor 12, the time constant of the circuit 9, 11 will be much greater than that of circuit 10, 12.
The capacitor will already charge for low frequency signals (and even more so for high frequency signals) thus making T3 conductive. If the frequency is large enough, the signal will pass the capacitor 13 to charge the capacitor 12, and the transistor T4 will be conducting in turn.
We will therefore have for the high frequencies the situation A) of the table above given that the transistors T3 and T4 will be conducting. However, if the signal X is at logic level 1, the transistor T1 will be blocked, bringing by its collector a negative voltage on the gate of the transistor FET2 which will present a large resistance between its source and its drain: the transistor T2 will be conducting and will bring a positive voltage on the gate of transistor FET1 which will make the passage between filter D3 and adder A1, 1, 2, 3 free. The signal to be processed will therefore go through filter D3 to the input of adder via transistor FET1.
The situation B) of the table above is not possible: indeed, if the signal N is at logic level 0, this means that the capacitor 12 is charged: or to charge it, an input signal is needed at high frequency, and if this signal has a high frequency, the capacitor 11 will be charged and the signal M cannot be at logic level 1.
For low frequencies, we will go to the state indicated in C). Only capacitor 11 will be charged, bringing the signal
M at logic level 0. The signal X will also be 0 and it will be the turn of the transistor FET2 to be on, while the transistor FET1 will be blocked. The signal to be processed will pass directly through transistor FET2 to the adder.
In the absence of an input signal, we will have the situation D) of the table where, X being at logic level 1, the transistor
FET1 will be conducting and the transistor FET2 will be blocked.
If, in the example of FIG. 2, we have connected the input of the control circuit proper to the output of amplifier A1, the reason is that the latter can have a high gain and that we can have a large signal: this does not present no inconvenience since the device is preselected in the absence of signal.
Obviously, to realize the channel switches, one could use P-type FETs as well as N-type or P-type insulated gate field effect transistors (MOSFETs) or any other semiconductor device capable of functioning. as desired, for example opto-electronic couplers.
A single detector may be sufficient to control electronic switches.