Integrierter Schaltkreis
Die Erfindung bezieht sich auf einen integrierten Sohaltkreis mit mindestens einem Transistor, dessen Kollektor in eine zu Isolierzwecken dienende Wanne aus einem Halbleitermaterial entgeg enge setzten Leitungstyps wie dem dieses Kollektors eingebettet ist, dessen Basis in diesen Kollektor und dessen Emitter in diese Basis eindiffundiert sind, sowie auf ein Verfahren zur Herstellung eines solchen integrierten Schaltkreises.
Integrierte Schaltkreise dieser Art werden in der Regel so hergestellt, dass auf ein als Trägerkristall dienendes Substrat aus Halbleitermaterial eines bes.timm- ten Leitungstyps eine üblicherweise als Epitaxie bezeichnete Schicht aus Halbleitermaterial entgegengesetzten Leitungstyps wie dem des Substrats aufwachsen gelassen wird und dann in dieser aufgewachsenen Schicht verschiedene Diffusionszonen von gleichem Leitungstyp wie dem des Substrats gebildet werden, nämlich erstens ein Netz von die Schicht in mehrere voneinander isolierte Einzelbereiche aufteilenden Isolationsdiffusionszonen, die von der Schichtoberfläche bis in das Substrat hineinreichen,
und zweitens innerhalb jedes dieser Einzelbereiche oder mindestens innerhalb eines Teiles derselben je eine oder mehrere weitere Diffusionszonen. Die Isolationsdiffusionszonen umgeben jeden einzelnen der besagten Einzelbereiche der aufgewachsenen Schicht in Form einer geschlossenen Wand, die die Seitenwand hmv. Y. die Seitenwände der eingangs genann- ten, zu Isolationszovecken dienenden Wanne bildet. Der Wannenboden dieser Wanne wird von dem unterhalb des Einzelbereiches liegenden Substrat gebildet.
Die in die einzelnen von den Isoiationsdiffusionszonen und dem Substrat gebildeten Wannen eingebetteten Einzelbereiche der aufgewachsenen Schicht bilden entweder den Kollektor eines innerhalb des Einzelbereiches angeordneten Vertikaltranslistors oder aber die Basis eines innerhalb des Einzelbereiches angeordneten Lateraltransistors oder auch nur das Isolationsmaterial für einen innerhalb des Einzelbereiches angeordneten diffundierten Widerstand oder eine innerhalb des Einzelbereiches ant,eordnete echte Diode.
Die meisten integrierten Schaltkreise, die in der oben skizzierten Weise hergestellt werden, umfassen mindestens eine, in aller Regel jedoch mehrere Wannen, in denen ein Vertikaltransistor angeordnet ist, dessen Kollektor von dem in die Wanne eingebetteten Einzelbereich der aufgewachsenen Schicht gebildet wird. Die Basis dieses Vertikaltransistors wird von einer der oben schon erwähnten, in den Einzelbereich der aufigewachse- nen Schicht eindiffundierten weiteren Diffusionszonen gebildet, deren Leitungstyp der gleiche wie der der Wanne bzw. der des Substrats und der Isolationsdiffusion ist. Diese Diffusionszone wird im allgemeinen als Basisdiffusion oder kurz ,als Basis des Vertikaltransistors bezeichnet.
Der Emitter dieses Vertikaltransistors wird dann von einer in die Basisdiffusionszone eindiffundierten Zone von entgegengesetztem Leitungstyp wie dem der Basisdiffusionszone bzw. von gleichem Leitungstyp wie dem des in die Wanne eingebetteten Einzelbereiches der auf gewaschsenen Schicht gebildet.
Diese in die Basisdiffusionszone eindiffundierte Zone wird im allgemeinen als Emitterdiffusion oder kurz als Emitter des Vertikaltransistors bezeichnet. Sinngemäss sind für Multiemitter- Transistoren eine der Zahl der Emitter entsprechende Anzahl von Zonen entgegengesetzten Leitungstyps wie dem der Basisdiffusionszone in diese Basisdiffusionszone eindiffundiert, von denen jede einen der Emitter des Multiemitter-Transistors bildet.
Der in einer der besagten Wannen angeordnete Vertikaltransistor umfasst also, kurz gesagt, den in die Wanne eingebetteten Einzeib ereich der aufgewachsenen Schicht als Kollektor, die in diesen Einzelbereich eindiffundierte Basisdiffusionszone als Basis und die in diese Basisdiffusionszone eindiffundierte Emitterdiffusionszone als Emitter. Besteht diese Emitterdiffusionszone beispielsweise aus n-1eitendem Halbleitermaterial, dann ist der Vertikaltransistor ein npn-Transistor, wobei die Basisdiffusionszone aus einem p-leitenden Halbleitermaterial und der in die Wanne eingebettete Einzelbereich der aufgewachsenen Schicht aus n-leitendem Halbleitermaterial besteht.
Die Wanne selbst besteht in diesem Fall aus einem p-leitenden Halbleitermaterial. Demgemäss bildet die Wanne zusammen mit dem in sie eingebetteten Einzelbereich der aufgewachsenen Schicht und mit der Basisdiffusionszone einen weiteren Transistor, und zwar beim obigen Beispiel (wo der Vertikaltransistor ein npn Transistor ist) einen pnp-Transistor. Dieser von der Wanne, dem Einzelbereich und der Basisdiffusionszone gebildete, an sich gar nicht erwünschte parasitäre Transistor wird im allgemeinen als Substrattransistor bezeichnet.
Den Kollektor dieses Substrattransistors bildet die Wanne, seine Basis der genannte Einzelbereich der aufgewachsenen Schicht (der gleichzeitig den Kollektor des Vertikaltransistors bildet) und seinen Emitter die genannte in den Einzelbereich eindiffundierte Basisdif fusionszone (die gleichzeitig die Basis des Vertikaltransistors bildet).
Dies er Substrattransistor tritt zwar unter normalen Betriebsbedingungen des Vertikaltransistors, nämlich dann, wenn die Kollektor-Emitter-Spannung des Vertikaltransistors grösser als die Basis-Emitter-Spannung des Vertikaltransistors ist, nicht störend in Erscheinung, weil in diesem Fall die Basis-Emitter-Strecke des Substrattransistors, die ja identisch mit der Kollektor-Basis Strecke des Vertikaltransistors ist, in Sperrichtung vorgespannt ist.
Wenn aber die Kollektor-Emitter-Spannung des Vertikaltransistors kleiner als die Basis-Emitter Spannung des Vertikaltransistors ist, was in linearen elektronischen Schaltungen bei Vollaussteuerung des Vertikaltransistors im Bereich seiner Aussteuergrenze und bei digitalen elektronischen Schaltungen in dem Schaltzustand des Vertikaltransistors mit minimaler Kollektor-Emitter-Spannung der Fall ist, dann ist die Basis Emitter-Strecke des Substrattransistors in Durchlassrichtung vorgespannt, und das hat zur Folge, dass der vom Emitter des Substrattransistors in die Basis des Substrattransistors fliessende Strom (der ja identisch mit dem durch die Grenzfläche zwischen Basis und Kollektor des Vertikaltransistors fliessenden Strom ist) zu einem grossen Teil in den Kollektor des Substrattransistors, d. h.
also in die Wanne abfliesst, während der Basisstrom des Substrattransistors (der ja identisch mit dem Kollektorstrom des Vertikaltransistors ist) verhältnismässig klein bleibt.
Mit anderen Worten fliesst also dann, wenn die Kol lektor-Emitter-Spannung des Vertikaltransistors kleiner als die Basis-Emitter-Spannung des Vertikaltranslstors ist, ein verhältnismässig grosser Anteil des durch die besagte Grenzfläclle zwischen Basis und Kollektor des Vertikaltransistors fliessenden Stromes, der im folgenden als interner Kollektorstrom des Vertikaltransistors bezeichnet werden soll, nicht über den Kollektoranschluss des Vertikaltransistors ab, sondern fliesst vielmehr in die Wanne bzw. in das Substrat, und da das Substrat mit dem Masseanschluss bzw.
der Erde des integrierten Schaltkreises verbunden ist, ist dieser in das Substrat fliessende Teil des internen Kollektorstromes des Vertikaltransistors für Steuerzwecike verloren. Hat nun beispielsweise der Substrattransistor eine Stromverstärkung in Emitterschal tung die gleich 9 ist, dann fliessen nur 10 O/o des internen Kollektorstromes des Vertikaltransistors über dessen Kollektoranschluss ab, während 90 o/o dieses Stromes in das Substrat fliessen.
Aber auch dann, wenn die Stromverstärkullg in Emitterschaltung bei dem Substrattransistor nur gleich 1 ist, fliessen immer noch 50 0/0 des internen Kollektorstromes des Vertikaltransistors in das Substrat und nur die restlichen 50 /o sind am Kollektoranschluss des Vertikaltransistors entnehmbar.
Dieser Sachverhalt, der sich besonders in der digitalen Schaltungstechnik sehr ungünstig auswirkt, hat dazu geführt, dass man nach Massnahmen gesucht hat, um den parasitären Substrattransistor unschädlich zu machen.
Eine bekannte Massnahme, die in dieser Hinsicht zu einem relativ grossen Erfolg geführt hat, ist die sogenannte Golddotierung. Die Golddotierung wird im Prinzip dadurch bewirkt, dass in den gesamten integrierten Schaltkreis nach seiner Fertigstellung bzw. nach der Bildung sämtlicher Diffusionszonen in der aufgewachsenen Schicht von der Substratseite her Gold eindiffundiert wird, das den gesamten integrierten Schaltkreis, also das Substrat und die aufgewachsene Schicht, vollständig durchdringt.
Durch diese Golddotierung wird die Diffusionslänge der Ladungsträger wesentlich verringert, und das hat zur Folge, dass von den vom Emitter des Substrattransistors in die Basis hineindiffundierenden Ladungsträgern nur noch ein wesentlich geringerer Teil den Kollektor des Substrattransistors erreicht, während die übrigen Ladungsträger wegen der verringerten Diffusionslänge schon in der Basis des Substrattransistors rekombinieren, so dass also der Basisstrom des Substrattransistors (mit dem ja der Kollektorstrom des Vertikaltransistors identisch ist) vergrössert und der Kollektorstrom des Substrattransistors (also der unerwünschte, in das Substrat abfliessende Strom) verringert wird.
Durch die Golddotierung wird also, kurz gesagt, die Stromverstärkung des Substrattransistors soweit verringert, dass nur noch ein geringer Anteil des Kollektorstromes des Vertikaltransistors von höchstens 5 o/o in das Substrat abfliesst.
Die Golddotierung wird dabei so bemessen, dass zwar die Stromverstärkung des Substrattransistors wesentlich verringert wird, die Stromverstärkung des Vertikaltransistors jedoch nur unwesentlich absinkt. Technisch ist dies deswegen möglich, weil der Abstand zwischen Kollektor und Emitter bei dem Substrattransistor wesentlich grösser als bei dem Vertikaltransistor ist, so dass man die Golddotierung so bemessen kann, dass die mittlere Diffusionslänge der Ladungsträger zwar um einiges grösser als der Abstand zwischen Kollektor und Emitter des Vertikaltransistors, jedoch um einiges kleiner als der Abstand zwischen Kollektor und Emitter des Substrattransistors ist.
Eine weitere Massnahme, die sich im Hinblick auf die Unterdrückung des Substrattransistors vorteilhaft ausgewirkt hat, ist die Anordnung einer sogenannten eingegrabenen Schicht am Wannenboden der besagten Wannen. Die eingegrabene Schicht, die in der englischsprachigen Terminologie als Buried-Layer bezeichnet wird, ist eine auf dem Boden der besagten Wanne zwischen dem Substrat und dem in die Wanne eingebetteten Einzelbereich der aufgewachsenen Schicht angeordnete Schicht aus einem Halbleitermaterial gleichen Leitungstyps wie dem der aufgewachsenen Schicht, jedoch mit einer ausserordentlich hohen Störstellendichte, die in der Regel grösser als 1018/cm3 ist und normalerweise zwischen 1020/cm3 und 1021/com3 liegt.
Diese eingegrabene Schicht verhindert, dass Ladungsträger, die aus dem Boden der genannten Basisdiffusionszone in Richtung auf den Wannenboden hin diffundieren, den Wannenboden erreichen, weil die eingegrabene Schicht für diese diffundierenden Ladungsträger praktisch undurchdringlich ist. Dadurch werden also diejenigen diffundierenden Ladungsträger, deren Diffusionslänge grösser als die mittlere Diffusionslänge ist (und das sind etwa 30 /o aller diffundierenden Ladungsträger), davon abgehalten, den Wannenboden bzw.
den Kollektor des Substrattransistors zu erreichen. Es ist aber zu bemerken, dass dies nur ein vorteilhafter Nebeneffekt der eingegrabenen Schicht ist und deren eigentlicher Zweck ein anderer ist, und dass weiter auch die Anordnung einer eingegrabenen Schicht allein ohne Anwendung der erwähnten Massnahme der Golddotierung zur Unterdrückung des Substrattransistors keineswegs ausreichen würde, weil die eingegrabene Schicht ja nur den Boden, nicht aber die Seitenwände der Wanne bedeckt und der Substrattransistor somit durch die Anordnung einer eingegrabenen Schicht nicht unterdrückt, sondern lediglich in seinem Wirkungsbereich auf den Bereich zwischen den Seitenwänden der Wanne und der genannten Basisdiffusionszone beschränkt wird.
Die an sich zur Unterdrückung des Substrattransistors sehr erfolgreiche Massnahme der Golddotierung kann jedoch in bestimmten Bereichen der integrierten Schaltungstechnik nicht angewandt werden, nämlich überall dort, wo auf ein und demselben integrierten Schaltkreis Transistoren beiderlei Leitungstyps, also sowohl npn-Transistoren wie auch pnp-Transistoren, plaziert werden müssen. Denn in diesem Fall können aus fabrikatorischen Gründen nur die Transistoren eines Leitungstyps als Vertikaltransistoren ausgebildet sein, während die Transistoren des anderen Leitungstyps als Lateraltransistoren ausgebildet sein müssen.
Dies ist leicht verständlich, wenn man den oben skizzierten Herstellungsgang betrachtet: Die aufgewachsene Schicht besteht ja aus Halbleitermaterial eines bestimmten Leitungstyps, beispielsweise aus n-leitendem Halbleitermaterial. Diese z. B. aus n-leitendem Halbleitermaterial bestehende aufgewachsene Schicht kann nur einerseits den Kollektor (oder auch den Emitter) eines npn-Transistors oder andererseits die Basis eines pnp-Transistors bilden.
Bildet die aufgewachsene Schicht den Kollektor eines npn-Transistors, dann kann dieser npn-Transistor als Vertikaltransistor (bei dem also in den Kollektor die Basis und in die Basis wiederum der Emitter hineindiffundiert wird) ausgebildet werden. Bildet die aufgewach- sene Schicht jedoch die Basis eines pnp-Transistors, dann kann dieser pnp-Transistor nur als Lateraltransistor (bei dem in die Basis nebeneinander der Kollektor und der Emitter eindiffundiert werden) ausgebildet werden.
Während es nun bei den Vertikaltransistoren ohne Schwierigkeiten möglich ist, den Abstand zwischen Kollektor und Emitter des Vertikaltransistors ausserordent lich klein zu machen, weil die Eindiffusion der Emitter Diffusionszone in die Basisdiffusionszone wegen des relativ langsamen Ablaufes von Diffusionsvorgängen praktisch so weit getrieben werden kann, dass zwischen der Diffusionsgrenze bzw. dem Boden der Emitterdiffusionszone und dem Boden der Basisdiffusionszone bzw. dem unmittelbar angrenzenden Kollektor nur noch ein Abstand von z.
B. 0,5 y vorhanden ist, ist es bei Lateraltransistoren, bei denen ja Emitter und Kollektor des Transistors gleichzeitig nebeneinander in die Basis eindiffundiert werden, nicht möglich, mit dem Abstand zwischen Emitter und Kollektor unter einem minimalen Grenzwert von aa. 3 u zu gehen, weil die seitlichen Zonengrenzen der den Kollektor und den Emitter bildenden Diffusionszonen nicht scharf abgrenzbar sind, sondern um ca. ein jt tolerieren können, so dass also bei einem unter 3 tL liegenden Abstand zwischen Kollektor und Emitter die Gefahr eines Koliektor-Emitter-Kurz- schlusses besteht.
Nun war ja oben schon erwähnt worden, dass die Golddotierung die mittlere Diffusionslänge der Ladungsträger verringert, und dass diese Verringerung so bemessen wird, dass die mittlere Diffusionslänge der Ladungsträger zwar noch wesentlich grösser als der Kollektor-Emitter-Abstand der Vertikaltransistoren, jedoch wesentlich kleiner als der Kollektor-Emitter-Abstand des Substrattransistors ist. Nimmt man also einmal an, dass die Golddotierung so bemessen würde, dass die mittlere Diffusionslänge der Ladungsträger 1 u beträgt und damit um den Faktor 2 grösser als der 0,5 u betragende Kollektor-Emitter-Abstand der Vertikaltransistoren und gleichzeitig um etwa den Faktor 5 kleiner als der z.
B. 5 M betragende geringste Abstand zwischen Kollektor und Emitter des Substrattransistors ist, dann würde zwar durch die Golddotierung ohne wesentliche Beeinflussung des Vertikaltransistors der Substrattransistor unterdrückt, aber gleichzeitig würden damit auch die Lateraltransistoren, deren Kollektor-Emitter-Abja 3 , beträgt, unbrauchbar gemacht werden, weil die mittlere Diffusionslänge der Ladungsträger in diesem Fall um etwa den Faktor 3 kleiner als der Kollektor Emitter-Abstand der Lateraltransistoren wäre und dementsprechend die Stromverstärkung in Emitterschaltung bei den Lateraltransistoren auf einen Wert unter 1 absinken würde. Würde man anderseits die Golddotierung so bemessen wollen, dass auch die Lateraltranssitoren bzw.
deren Stromverstärkung in Emitterschaltung von der Golddotierung praktisch unbeeinflusst bliebe, dann müsste die sich nach der Golddotierung ergebende mittlere Diffusionslänge der Ladungsträger mindestens ca. 10 Ed betragen. Da jedoch die mittlere Diffusionslänge der Ladungsträger ohne Golddotierung bei Normaltemperatur ohnehin nur aa. 20 Ec beträgt, wäre eine solche geringe Golddotierung, die nur eine Verringerung der mittleren Diffusionslänge der Ladungsträger von 20 Ec auf 10 it mit sich bringen würde, praktisch wenig sinnvoll, ganz abgesehen davon, dass sie technisch nur schwer zu realisieren wäre. Man könnte stattdessen dann lediglich dafür Sorge tragen, dass der minimale Kollektor-Emitter-Abstand des Substrattransistors z.
B. 50 bis 60 Ed beträgt. Dies liesse sich eventuell dadurch erreichen, dass die Grösse der besagten, zu Isolationszwecken dienenden Wannen zu mindestens 200 ,t x 170 ,u bemessen wird und jeweils eine den gesamten Wannenboden bedeckende eingegrabene Schicht vorgesehen wird, aber in diesem Fall wird der Flächenbedarf für einen Vertikaltransistor auf dem integrierten Schaltkreis mindestens um einen Faktor 5 bis 10 grösser als der Flächenbedarf eines Vertikaltransistors in einem in der üblichen Weise mit einer Golddotierung versehenen integrierten Schaltkreis.
Die der Erfindung zugrundeliegende Aufgabenstellung war daher, einen integrierten Schaltkreis der eingangs genannten Art zu schaffen, bei dem die Substrattransistoren ohne Anwendung der Massnahme der Golddotierung und ohne eine so wesentliche Erhöhung des Flächenbedarfs für die Vertikaltransistoren wie das 5bis 10fach unterdrückt sind.
Erfindungsgemäss wird das bei einem integrierten Schaltkreis mit mindestens einem Transistor, dessen Kollektor in eine zu Isolationszwecken dienende Wanne aus einem Halbleitermaterial entgegengesetzten Leitungstyps wie dem dieses Kollektors eingebettet ist, dessen Basis in diesen Kollektor und dessen Emitter in diese Basis eindiffundiert sind, dadurch erreicht, dass in den Kollektor dieses Transistors eine die Basis des Transistors umringende Zone entgegengesetzten Leitungstyps wie dem des Kollektors eindiffundiert ist, die mit einem Anschluss versehen ist, der mit dem Kollektoranschluss des Transistors verbunden ist.
Von der die Basis des Transistors umringenden Zone entgegengesetzten Leitungstyps wie dem des Kollektors werden die von der Basis des Transistors in Richtung auf die Wanne diffundierenden Ladungsträger aufgefangen und damit der von diesen diffundierenden Ladungsträgern repräsentierte Strom über diese Zone und die Verbindung derselben mit dem Kollektoranschluss des Transistors dem vom Kollektoranschluss des Transistors abfliessenden Strom zugeführt. Dadurch wird der Kollektorstrom des Substrattransistors um den über die besagte Zone abfliessenden Strom verringert und gleichzeitig der vom Kollektoranschluss des (Vertikal-)Transistors abfliessende Strom um diesen über die besagte Zone abfliessenden Strom erhöht, so dass die Wirkung dieser Zone die gleiche wie die der oben erwähnten Golddotierung ist.
Bei einer besonders bevorzugten Ausführungsform des vorliegenden integrierten Schaltkreises ist der genannte Transistor ein Multiemittertransistor mit einer Mehrzahl von in die Basis des Transistors eindiffundierten Emittern, der vorzugsweise ein Element zur logischen Verknüpfung in einer in den Schaltkreis integrierten digitalen logischen Schaltungsanordnung bildet, wobei die Emitter des Transistors die Steuereingänge und der Kollektor des Transistors den Signalausgang dieses Elemen tes bilden und der Schaltkreis weiter mitMittelnversehen ist, um die Basis des Transistors mit einem mindestens annähernd konstanten Basisstrom zu speisen.
Der integrierte Schaltkreis kann bei dieser bevorzugsten Ausführungsform vorteilhaft weiter einen Schalttransistor von gleichem Leitungstyp wie dem des Muln.ernkter- transistors umfassen, wobei der Kollektor des Multiemittertransistors an die Basis des Schalttransistors angeschlossen ist und über der Kollektor-Emitter-Strecke des Schalttransistors eine Last liegt und der Schaltkreis ferner mit Mitteln versehen ist, um die Parallelschaltung dieser Last der Kollektor-Emitter-Strecke des Schalttransistors mit einem mindestens annähernd konstanten Strom zu speisen.
Die Mittel zur Speisung der Basis des Multiemittertransistors sowie der genannten Parallelschaltung mit je einem konstanten Strom können dabei zweckmässig Konsbantstromquellen sein, die als stromkonstanthaltende Elemente in den integrierten Schaltkreis einbezogene Lateraltransistoren von entgegengesetztem Leitungstyp wie dem des Multiemittertransistors und des Schalttransistors enthalten. Hierzu wird auf das Schweizer Patent Nr. 484 521 der Anmelderin, insbesondere Fig.7, verwiesen.
Zweckmässig kann bei dem vorliegenden integrierten Schaltkreis die der Basis des Transistors zugewandte Seite der in den Kollektor des Transistors eindiffundier- ten, die Basis umringenden Zone einen längs des Umfanges der Basis im wesentlichen gleichbleibenden Abstand von dieser Basis haben. Dieser Abstand zwischen der Basis und der derselben zugewandten Seite der Zone kann vorteilhaft derart bemessen sein, dass der von der Zone, der Basis und den zwischen diesen beiden liegenden Kollektorteilen gebildete weitere (Lateral-)Transistor mit der Zone als Kollektor eine über dem Faktor 5, vorzugsweise über dem Faktor 20, liegende Stromverstärkung in Emitterschaltung aufweist.
Mit Vorteil kann ferner auch bei dem vorliegenden integrierten Schaltkreis auf dem Boden der genannten Wanne zwischen dem Wannenmaterial und dem Material des in die Wanne eingebetteten Kollektors eine (die erwähnte bekannte Buried-Layer darstellende) eingegrabene Schicht aus einem Halbleitermaterial gleichen Leitungstyps wie dem dieses Kollektors angeordnet sein, deren Störstellendichte grösser als 1028lcms ist; diese eingegrabene Schicht sollte zweckmässig mindestens den genannten Bereich unterhalb der Basis und der genannten Zone lückenlos überdecken und vorzugsweise bis nahe an die Seitenwände der Wanne heranreichen.
Ferner kann bei dem vorliegenden integrierten Schaltkreis zweckmässig die Störstellendichte in dem in die Wanne eingebetteten Kollektor in Richtung senkrecht zum Wannenboden von der eingegrabenen Schicht aus bis etwa zur Ebene des oberen Wannenrandes um mindestens den Faktor 100, vorzugsweise um mehr als den Faktor 1000, abnehmen.
Wird bei dem vorliegenden integrierten Schaltkreis, wie zuvor ausgeführt, eine eingegrabene Schicht vorgesehen, dann kann die genannte Zone und auch die Basis des genannten (Vertikal-)Transistors eine mindestens bis an die eingegrabene Schicht heranreichende oder sogar in die eingegrabene Schicht hineinreichende Diffusionstiefe haben.
Diese Ausbildung eröffnet besondere Vorteile sowohl hinsichtlich ihrer Herstellung wie auch hinsichtlich ihrer Betriebseigenschaften, weil in diesem Fall bei der Herstellung die Isolationsdiffusion und die Eindiffusion der genannten Zone und die Basisdiffusion gleichzeitig vorgenommen werden können, so dass die bisher nacheinander vorgenommenen beiden Verfahrensschritte für die Isolationsdiffusion und die Basis Zone zu einem einzigen Verfahrensschritt zusammengezogen werden können, und weil ferner lin Idiesem Fall beim Betrieb der Kollektorstrom des Substrattransistors vollständig zu Null und damit also der Substrattransistor vollständig unterdrückt wird, da die besagte Zone zusammen mit der eingegrabenen Schicht die Basisdiffusionszone, die ja den Emitter des Substrattransistors bildet, vollständig von der genannten Wanne,
die den Kollektor des Substrattransistors bildet, abschliesst.
Der letztgenannte Effekt einer vollständigen Unterdrückung des Substrattransistors lässt sich aber auch unter Beibehaltung der bisherigen Verfahrenstechnik, also der Vornahme der Isolationsdiffusion und derBasisdiffusion in zwei voneinander gesonderten Verfahrensschritten, erreichen, wenn die Eindiffusion der besagten Zone zusammen mit der Isolationsdiffusion in einem er sten Verfahrensschritt und die Basisdiffusion in einem anschliessenden zweiten Verfahrensschritt vorgenommen wird. In diesem Fall hat die Zone eine mindestens bis an die eingegrabene Schicht heranreichende Diffusionstiefe, und die Basis des (Vertikal-)Transistors kann dann in üblicher Weise eine geringere, nicht bis an die eingegrabene Schicht heranreichende Diffusionstiefe haben.
Diese Ausbildung bedingt jedoch zur Vermeidung von Justierungsschwierigkeiten bei der Vornahme der Basisdiffusion einen etwas grösseren Abstand zwischen der genannten Zone und der bei der Basisdiffusion einzudiffundierenden Basis.
Aus den letztgenannten Gründen ist es an sich zur Vermeidung der erwähnten Justierungsschwierigkeiten zweckmässiger, die genannte Zone im gleichen Verfahrensschritt wie die Basis einzudiffundieren. Die Isolationsdiffusion kann dann entweder wie bei der oben erwähnten Ausbildung ebenfalls im gleichen Verfahrensschritt oder aber in einem vorangehenden Verfahrens schritt vorgenommen werden. Bei Eindiffusion der Zone und der Basis im gleichen Verfahrensschritt sind dann die Zone und die Basis des (Vertikal-)Transistors bis zur gleichen Diffunsionstiefe in den in die Wanne eingebetteten Kollektor eindiffundiert.
Die Erfindung betrifft daher ferner ein Verfahren zur Herstellung des vorliegenden integrierten Schaltkreises, für das kennzeichnend ist, dass die die Basis des Transistos umringende Zone gleichzeitig mit der Basis des Transistors in den Kollektor des Transistors eindiffundiert wird.
Dabei kann, wie schon erwähnt, mit besonderem Vorteil die Eindiffundierung der Zone und der Basis des Transistors in dessen Kollektor gleichzeitig mit der zur Bildung Ider Seitenwände der genannten Wanne dienenden Isolationsdiffundierung vorgenommen werden.
Anhand der nachstehenden Figuren ist die Erfindung im folgenden an einigen Ausführungsbeispielen näher erläutert. Es zeigen:
Fig. 1 einen Ausschnitt laus !einem Ausführungs;bei- spiel des vorliegenden integrierten Schaltkreises in Draufsicht;
Fig. 2 den in Fig. 1 gezeigten, einen Vertikaltransistor darstellenden Ausschnitt jm Schnitt in der Ebene I-I;
Fig. 3 eine lerste Variante des in Fig. 2 dargestellten Vertikaltransistors;
Fig. 4 eine zweite Variante des in Fig. 2 dargestellten Vertikaltransistors;
Fig. 5 ein Schaltschema eines integrierten Schaltkreises der vorliegenden Art.
Bei dem in Fig. 1 in Draufsicht und in Fig. 2 im Schnitt dargestellten Ausschnitt aus einem integrierten Schaltkreis der vorliegenden Art handelt es sich um ein Ausführungsbeispiel eines innerhalb eines integrierten Schaltkreises angeordneten Vertikaltransistors, wobei der Substrattransistor vollständig unterdrückt worden ist.
Der Trägerkristall des in den Figuren 1 und 2 im Ausschnitt dargestellten integrierten Schaltkreises wird von dem Substrat 1 laus p-leitendem Halieitermaterial gebildet. In das Substrat 1 ist zusätzlich die eingegrabene Schicht 2 eindiffundiert.
Die eingegrabene Schicht 2 besteht im vorliegenden Fall aus einer Schicht aus hochdotiertem n-leitendem Halbleitermaterial, sogenannten n+-Material, mit einer Störstellendichte von etwa 1020/cm3 bis 1021/com3. Auf das mit der eindiffundierten Schicht 2 versehene Substrat 1 wird bei der Herstellung des integrierten Schaltkreises die Epitaxialschicht 3 aus n-leitendem Halblei- termaterial aufwachsen gelassen. Bei diesemAufwachsen- lassen diffundiert ein Teil der Störstellen der eingegrabenen Schicht 2 in die Epitaxialschicht 3 hinein, so dass die eingegrabene Schicht 2, wie aus den Figuren 2 bis 4 ersichtlich, etwas in die Epitaxialschicht 3 hineinwächst.
Ausserdem ergibt sich infolge dieser Diffusion von Störstellen aus der eingegrabenen Schicht 2 in die Epitaxialschicht 3 innerhalb der Epitaxialschicht 3 leine von der eingegrabenen Schicht 2 zur Oberfläche der Epitaxialschicht 3 hin stetig abnehmende Störstellendichte. Die Störstellendichte an der Oberfläche der Epitaxialschicht 3 ist nur noch etwa 1015/cm3 bis 1010/cm3. In die aufgewachsene, aus n-leitendem Halbleitermaterial bestehende Epibaxiallschicht 3 sind verschiedene Zonen aus p-leitendem Halbleitermaterial eindiffundiert, nämlich die Isolationsdiffusionszonen 4,
die Basisdiffu- sionszone 5 und die iese Basisdiffusionszone 5 bzw. die Basis des Vertikaltransistors umringende Zone 6.
Schliesslich sind in die aufgewachsene Schicht 3 und in die Basisdiffusionszone 5 noch je eine Zone aus n-leitendem Halbleitermaterial eindiffundiert, nämlich in die Basisdiffusionszone 5 die Emitterdiffusionszone 7 und in die aufgewachsene Schicht 3 eine zur Kollektorkontaktierung dienende n+-Zone 8. Die Emitterdiffusionszone 7 ist mit dem Metallkontakt 9, die Basisdiffusionszone 5 mit dem Metallkontakt 10 und die die Basisdiffusionszone 5 umringende Zone 6 zusammen mit der genannten n+-Zone 8 mit dem Metallkontakt 11 versehen.
Bei dem in den Figuren 1 und 2 gezeigten Ausführungsbeispiel sind die Isoian.onsdiffusionszonen 4, die Basisdiffusionszone 5 und die Basis umringende Zone 6 zusammen im gleichen Verfahrensschritt in die aufgewachsene Schicht 3 eindiffundiert. Diese oben schon erwähnte Verfahrenstechnik bietet für die Herstellung der vorliegenden integrierten Schaltkreise die meisten Vor- teile: Ein erster sofort ins Auge springender Vorteil ist der, dass im Vergleich zu der bisher angewandten Verfahrenstechnik, bei der die Isolationsdiffusionszonen und die Basisdiffusionszone nacheinander in zwei gesonderten Verfahrens schritten in die aufgewachsene Schicht 3 eindiffundiert wurden, ein Verfahrensschritt eingespart wird.
Ein zweiter Vorteil dieser gleichzeitigen Eindiffusion Ider Zonen 4, 5 und 6 ist, dass der Flächenbedarf in diesem Fall für einen Vertikaltransistor am geringsten ist, weil bei gleichzeitiger Eindiffusion der Zonen 4, 5 und 6 der Abstand zwischen den Zonen auf ca. 5 y festgelegt werden kann, während bei einer Eindiffusion in zwei gesonderten Verfahrensschritten jeweils zwischen zwei Zonen, die in verschiedenen Verfahrensschritten eindiffundiert werden, wegen Justiertoleranzen ein Abstand von mindestens 8 bis 10 u vorgesehen werden muss, was zu einer Erhöhung des Flächenbedarfs um ca. 10 O/o führt.
Der dritte und wesentlichste Vorteil der gleichzeitigen Eindiffusion der Zonen 4, 5 und 6 ist die vollständige Unterdrückung des Substrattransistors. Das ergibt sich daraus, dass die Isolationsdiffusionszonen 4 ja zur Bildung der genannten Wannen bis in das Substrat 1 hineinreichen müssen. Demgemäss muss die Eindiffusion der Isolationszonen 4 in die Epitaxialschicht 3 so lange durchgeführt werden, bis die Diffusionstiefe der Isolationszonen 4 etwas grösser als die Höhe der aufgewachsenden Schicht ist.
Da nun die Zonen 5 und 6 gleichzeitig mit den Zonen 4 eindiffundiert werden, erreichen diese Zonen 5 und 6 nach etwa 70 bis 80 o/o der gesamten Eindiffusionsdauer die eingegrabene Schicht 2 und werden in der restlichen Zeit der Eindiffusionsdauer noch ein wenig in die eingegrabene Schicht 2 eindiffun- diert, wobei aber die Diffusionstiefe der Zonen 5 und 6 am Ende der Eindiffusionsdauer nur wenig grösser als die Höhe der Epitaxialschicht 3 über der eingegrabenen Schicht 2 ist, weil die Verschiebung der Diffusionsgrenzen bzw. der Böden der Zonen 5 und 6 innerhalb der eingegrabenen Schicht 2 nur noch ausserordentlich langsam vor sich geht.
Die Zone 6 schliesst daher bei dem Ausführungsbeispiel in den Figuren 1 und 2 zur am men mit der eingegrabenen Schicht 2 die Zone 5, die ja den Emitter des Substrattransistors darstellt, vollständig gegen die Zone 4, die den Kollektor des Substrattransistors darstellt, ab, so dass keine von der Zone 5, also dem Emitter des Substrattransistors, aus gehenden Ladungsträger zur Zone 4, also dem Kollektor des Substrattransistors, gelangen können. Der Kollektorstrom des Substrattransistors ist daher zwangsläufig Null, d. h. der Substrattransistor ist vollständig unterdrückt.
Der gleiche Effekt einer vollständigen Unterdrükkung des Substrattransistors wird auch bei dem in Fig. 4 dargestellten Ausführungsbeispiel erreicht, wo zwar die Ein diffusion der Isolationsdiffusionszonen 4 und der Basisdiffusionszone 5 noch in der bisher üblichen Weise in zwei aufeinander folgenden Verfahrensschritten durchgeführt wird, jedoch die die Basisdiffusionszone 5 umringende Zone 6 in gleicher Weise wie bei dem Ausführungsbeispiel in den Figuren 1 und 2 gleichzeitig mit den Isolan.onsdiffusionszonen 4 eindiffundiert wird.
Aucil hier ergibt sich, ebenso wie bei dem Ausführungsbeispiel in den Figuren 1 und 2, für die Zone 6 eine bis in die eingegrabene Schicht 2 hineinreichendeDiffusionstiefe, so dass also auch bei dem Ausführungsbeispiel in Fig. 4 die Zone 6 zusammen mit der eingegrabenen Schicht 2 den Emitter des Substrattransistors, also die Zone 5, vollständig gegen den Kollektor des Substrattransistors, als die Zonen 4, abschliesst und damit einen Kollektorstrom des Substrattransistors vollständig unterbindet.
Das Ausführungsbeispiel in Fig. 4 hat hingegen nicht wie das Ausführungsbeispiel in den Figuren 1 und 2 den besagten Vorteil der Einsparung eines Verfahrensschrittes, und ausserdem ist der Flächenbedarf des Ausführungsbeispiels in Fig. 4 um etwa 10 0/0 grösser als der des Ausführungsbeispiels in den Fig. 1 und 2, weil bei dem Ausführungsbeispiel in Fig. 4 zwischen der Zone 6, die zusammen mit den Isolationsdiffusionszonen 4 in einem ersten Verfahrensschritt eindiffundiert wird, und der Basisdiffusionszone 5, die in einem zweiten Verfahrensschritt eindiffundiert wird, wie schon erwähnt, ein Abstand von mindestens 8 bis 10 lt eingehalten werden muss. Vorteilhaft ist bei dem Ausführungsbeispiel in Fig.
4 hingegen gegenüber dem Ausführungsbeispiel in den Fig. 1 und 2, dass man bei gleicher Diffusionstiefe der Basisdiffusionszone 5 und der Emitterdiffusionszone 7 sowie der n+-Zone 8 wie in Fig. 2 die Dicke der aufgewachsenen Schicht 3 grösser machen kann und damit in diesem Punkt keine Abänderung der bisher angewandten Verfahrenstechnik erforderlich ist.
Das in Fig. 3 dargestellte Ausführungsbeispiel kommt der bisher angewandten Verfahrenstechnik für die Herstellung von Vertikaltransistoren in integrierten Schaltkreisen der eingangs genannten Art am nächsten.
Dieses Ausführungsbeispiel hat den Vorteil, dass es praktisch ohne jede Schwierigkeit unter Beibehaltung bzw. nur geringfügiger Variation der bisher angewandten Verfahrenstechnik realisiert werden kann. Bei diesem Ausfiihrungsbeispiei werden in üblicher Weise zunächst in einem ersten Verfahrensschritt die Isolationsdiffusionszonen 4 eindiffundiert, und anschliessend wird in einem zweiten Verfahrensschritt die Basisdiffusionszone 5 eindiffundiert. Gleichzeitig mit dieser Eindiffusion der Basisdiffusionszone 5 wird auch die diese Basisdiffusionszone 5 umringende Zone 6 eindiffundiert. Die Diffusionstiefe der Zone 6 ist demgemäss genau so gross wie die Diffusionstiefe der Basisdiffusionszone 5. Die Zone 6 reicht daher bei dem Ausführungsbeispiel in Fig.
3 nicht bis in die eingegrabene Schicht 2 hinein und bildet somit zusammen mit der eingegrabenen Schicht 2, wie in Fig. 3 deutlich ersichtlich, keinen vollständigen Abschluss der Basisdiffusionszone 5 gegen die Isolationsdiffusionszonen 4. Bei dem Ausführungsbeispiel in Fig. 3 wird daher der Substrattransistor, dessen Emitter die Zone 5, dessen Basis die Schicht 3 und dessen Kollektor die Zonen 4 bilden, nicht vollständig unterdrückt, was in Fig. 3 dadurch zum Ausdruck kommt, dass die vom Emitter 5 des Substrattransistors in Richtung zum Kollektor 4 des Substrattransistors diffundierenden Ladungsträger z. B. auf dem Wege des Pfeiles 12 zum Kollektor 4 des Substrattransistors gelangen könnten.
In der Praxis ist diese Möglichkeit aber verschwindend gering, weil in dem Bereich, wo der Pfeil 12 hindurchläufl, infolge der oben erwähnten Eindiffusion der Störstellen der eingegrabenen Schicht 2 in die Epitaxialschicht 3 während des Aufwachsens derselben eine relativ grosse Störstellendichte gegeben ist und aus diesem Grunde die mittlere Diffusionslänge der diffundierenden Ladungsträger in dem Bereich, wo der Pfeil 12 hindurchläuft, nur sehr klein ist. Der weitaus grösste Anteil der diffundierenden Ladungsträger diffundiert daher in dem Bereich unmittelbar unter der Oberfläche der Epitaxialschicht 3, wo die während der Herstellung von der eingegrabenen Schicht 2 verursachte Störstellendichte, wie erwähnt, am geringsten und dementsprechend die mittlere Diffusionslänge der diffundierenden Ladungsträger am grössten ist.
In diesem Bereich unmittelbar unter der Oberfläche der Epitaxialschicht 3 werden aber die vom Emitter 5 des Substrattransistors in Richtung zum Kollektor 4 des Substrattransistors diffundierenden Ladungsträger sämtlich von der Zone 6 aufgefangen und erreichen daher den Kollektor 4 des Substrattransistors nicht. Praktisch ist demgemäss auch bei dem Ausführungsbeispiel in Fig. 3 eine nahezu vollständige Unterdrückung des Substrattransistors gegeben.
Der Flächenbedarf ist bei dem Ausführungsbeispiel in Fig. 3 genau so gross wie bei dem Ausführungsbeispiel in Fig. 4, wobei jedoch entsprechend dem oben erwähnten Herstel iungsgang bei dem Ausführungsbeispiel in Fig. 3 nicht wie bei dem Ausführungsbeispiel in Fig. 4 zwischen den Zonen 5 und 6, sondern zwischen den Zonen 4 und 6 bzw. 4 und 8 der besagte grössere Abstand von 8 bis 10 it vorgesehen ist.
Insgesamt wird bei den Ausführungsbeispielen in den Fig. 1 bis 4 eine vollständige oder wenigstens nahezu vollständige Unterdrückung des Substrattransistors erreicht, wobei die Erhöhung des Flächenbedarfs für einen Vertikaltransistor (die sich infolge der zusätzlichen Zone 6 ergibt) nur etwa einem Faktor 1,5 bis 1,6 entspricht und somit wesentlich geringer als die nach Aufgabenstellung zu vermeidende Erhöhung dieses Flächenbedarfs auf das 5- bis 10fach ist.
Anhand des in Fig. 5 gezeigten Scheltschemas eines Ausführungsbeispiels eines vollständigen integrierten Schaltkreises der vorliegenden Art sei die Wirkungsweise der besagten Zone 6 noch kurz erläutert:
Das in Fig. 5 dargestellte Schaltschema eines integrierten Schaltkreises stellt ein Nand-Gatter dar, dessen Funktionsweise bereits aus der schweizerischen Patentschrift 484 521 bekannt und dort im Zusammenhang mit der Fig. 7 beschrieben ist und daher hier nicht nochmals erläutert werden braucht. Es entspricht der Block 13 in der vorliegenden Fig. 5 dem Block 1 in Fig. 7 des besagten Patentes, der Block 14 in der vorliegenden Fig.
5 dem Block 2 in der besagten Fig. 7 und der Block 15 in der vorliegenden Fig. 5 dem Block 6 in der besagten Fig. 7. Wichtig ist im vorliegenden Zusammenhang lediglich, dass die Transistoren in den Blöcken 13 und 14 pnp-Lateraltransistoren und die Transistoren im Block 15 npn-Vertikaltransistoren sind, und dass daher die oben erwähnte Massnahme der Golddotierung zur Unterdrückung der Substrattransistoren nicht anwendbar ist. Befinden sich nun bei dem in Fig. 5 dargestellten Schaltschema alle drei Emitter des Multiemittertransistors 16 auf einem Potential von z. B. +1 V gegenüber dem Potential der Masseleitung 17, dann liegt das Potential der Basis des Multiemittertransistors 16 etwa bei +0,7 V bis +0,8 V gegen Masse und das Potential des Kollektors des Multiemittertransistors 16 bei etwa +0,35 V bis +0,4 V gegen Masse.
Die Basis-Emitter Spannung des Multiemittertransistors 16 ist daher in diesem Fall mit -0,3V bis -0,2 V um ungefähr 0,35 V bis 0,4 V grösser als die zwischen -0,65 V und -0,6 V liegende Koliektor-Emitter-Sp annung, und die Basis Kollelitor-Strecke des Multiemittertransistors 16 ist somit in diesem Fall in Durchlassrichtung vorgespannt. Ist nun der Multiemittertransistor 16 im Prinzip wie in Fig.
3 ausgebildet (wobei jedoch in der Basisdiffusionszone 5 anstatt einer einzigen Ernitterdiffusionszone 7 und eines zugehörigen Emitterkontaktes 9 drei solche Emitterdiffusionszonen 7 mit je einem Kontakt 9 vorgesehen sind), dann bildet die Zone 5 den Emitter, die Epitaxialschicht 3 die Basis und die Zonen 4 zusammen mit dem Substrat 1 den Kollektor des in Fig. 5 gestrichelt eingezeichneten, mit S bezeichneten Substrattransistors.
Gleichzelitig bildet die Zone 5 den Emitter, die Epitaxialschicht 3 die Basis und die Zone 6 den Kollektor des in Fig. 5 gestrichelt eingezeichneten, mit Z bezeichneten pnp-Lateraltransistors. Ist nun die Basis-Kollektor-Strecke des Multiemittertransistors in Durchlassrichtung vorgespannt, dann werden sowohl der pnp-Lateral- transistor Z als auch der Substrattransistor S wirksam.
Der pnp-Lateraltransistor Z hat jedoch wegen der oben erwähnten Konzentration der diffundierenden Ladungsträger irn Bereich unmittelbar unter der Oberfläche der Epitaxialschiclit 3 im Vergleich zu dem Substrattransistor eine wesentlich grössere Stromverstärkung, während die Stromverstärkung des Substrattransistors S nur sehr klein gegen den Wert 1 ist. Daher fliesst nahezu der gesamte der Zone 5 zugeführte Strom über die Emitter Kollektor-Strecke des Lateraltransistors Z und wird von dem von der Zone 6 gebildeten Kollektor des Lateraltransistors Z iiber den Kontakt 11 wieder der Kollektorleitung des Multielmittertransistors 16 zugeführt.
Dagegen fliesst über die Emitter-Kollektor-Strecke des Sub strattransistors S wegen dessen ausserordentlich niedriger StromverstärLung nur ein ganz geringer Prozentsatz von z. B. 1 Olo des der Zone 5 zugeführten Stromes in die den Kollektor des Substrattransistors bildenden Isola tionsdiffusionszonen 4 sowie in das Substrat 1 und da mit zur Masseleitung 17 ab. Durch die Anordnung der Zone 6 wird also erreicht, dass der der Zone 5 bzw. der Basis des Multiemittertransistors 16 zugeführte Strom praktisch vollständig zum Kollektoranschluss 11 des Multiernittertransistors 16 fliesst.
Wäre jedoch die Zone
6 nicht vorhanden, dann wäre in Fig. 5 der Lateraltran sistor Z nicht vorhanden, und der Substrattransistor S würde eine relativ grosse Stromverstärkung haben, weil ja dann zwischen der Zone 5 und den Zonen 4 längs der Oberfläche der Epitaxialschicht 3 eine Verbindung bestünde. Daher würde bei Nichtvorhandensein der
Zone 6 ein grosser Teil des der Zone 5 zu geführten Stromes über die Emitter-Kollektor-Strecke des Substrattransistors 5 zur Masseleitung 17 ab fliessen, d. h.
der der Basis des Multiemittertransistors
16 zugeführte Strom würde bei Nichtvorhandensein der Zone 6 zum grössten Teil über den Substrattransistor S nach der Masse 17 abfliessen, und nur ein ganz kleiner
Teil dieses Stromes (nämlich der Basisstrom des Sub strattransistors S) würde an dem Kollektoranschluss 11 des Multiemittertransistors 16 entnehmbar sein. Damit würde aber der Steuerstrom des Transistors 18 derart geschmälert, dass eine hinreichende Aussteuerung des Transistors 18 nicht mehr möglich wäre und das Nand Gatter damit funktionsunfähig würde.
Abschliessend sei noch zu bemerken, dass bei einer Ausführung des Multiemittertransistors 16 entsprechend der Fig. 2 oder 4 der in Fig. 5 dargestellte Substrattransistor S ganz wegfallen würde.
PATENTANSPRUCH 1
Integrierter Schaltkreis mit mindestens einem Transistor, dessen Kollektor in eine zu Isolationszwecken dienende Wanne aus einem Halbleitermaterial entgegengesetzten Leitungstyps wie dem dieses Kollektors eingebettet ist, dessen Basis in diesen Kollektor und dessen Emitter in diese Basis eindiffundiert sind, dadurch gekennzeichnet, dass in den Kollektor (3) dieses Transistors eine die Basis (5) des Transistors umringende Zone (6) entgegengesetzten Leitungstyps wie dem des Kollektors eindiffundiert ist, die mit einem Anschluss (11) versehen ist, der mit dem Kollektoranschluss (11) des Transistors verbunden ist.
UNTERANSPRÜCHE
1. Schaltkreis nach Patentanspruch I, dadurch gekennzeichnet, dass der Transistor ein Multiemittertransistor mit !einer Mehrzahl von in die Basis (5) des Transistors eindiffundierten Emittern (7) ist.
2. Schaltkreis nach Unteranspruch 1, dadurch gekennzeichnet, dass der Transistor ein Element zur logischen Verknüpfung in einer in den Schaltkreis integrierten digitalen logischen Schaltungsanordnung ist, und dass die Emitter des Transistors die Steuereingänge und der Kollektor des Transistors den Signalausgang dieses Elementes bilden und der Schaltkreis weiter mit Mitteln versehen ist, um die Basis des Transistors mit einem mindestens annähernd konstanten Basisstrom zu speisen.
3. Schaltkreis nach Unteranspruch 2, dadurch gekennzeichnet, dass er weiter einen Schalttransistor von gleichem Leitungstyp wie dem des Multiemittertransistors umfasst, und dass der Kollektor des Multiemittertransistors an die Basis des Schalttransistors angeschlossen ist und über der Kollektor-Emitter-Strecke des Schalttransistors eine Last liegt und der Schaltkreis ferner mit Mitteln versehen ist, um die Parallelschaltung dieser Last und der Kollektor-Emitter-Strecke des Schalttransistors mit einem mindestens annähernd konstanten Strom zu speisen.
4. Schaltkreis nach Patentanspruch I oder einem der Unteransprüche 1 bis 3, dadurch gekennzeichnet, dass die der Basis (5) des Transistors zugewandte Seite der in den Kollektor (3) des Transistors eindiffundierten, die Basis umringenden Zone (6) einen längs des Umfanges der Basis (5) im wesentlichen gleichbleibenden Abstand von dieser Basis (5) hat.
5. Schaltkreis nach Unteranspruch 4, dadurch gekennzeichnet, dass der Abstand zwischen der Basis (5) und der dieser zugewandten Seite der Zone (6) derart bemessen ist, dass der von der Zone (6), der Basis (5) und den zwischen diesen beiden liegenden Kollektorteilen gebildete weitere Transistor mit der Zone (6) als Kollektor eine über dem Faktor 5, vorzugsweise über dem Faktor 20, liegende Stromverstärkung in Emitterschaltung aufweist.
6. Schaltkreis nach Patentanspruch I oder einem der Unteransprüche 1 bis 3, dadurch gekennzeichnet, dass auf dem Boden (1) der genannten Wanne (1, 4) zwi
**WARNUNG** Ende DESC Feld konnte Anfang CLMS uberlappen**.
Integrated circuit
The invention relates to an integrated circuit with at least one transistor, the collector of which is embedded in a well used for insulating purposes made of a semiconductor material of the opposite type of conductivity such as that of this collector, the base of which has diffused into this collector and the emitter of which has diffused into this base, as well to a method for manufacturing such an integrated circuit.
Integrated circuits of this type are usually produced in such a way that a substrate made of semiconductor material of a specific conductivity type, which is used as a carrier crystal, is grown on a layer of semiconductor material, usually referred to as epitaxy, of the opposite conductivity type to that of the substrate and then grown in this layer different diffusion zones of the same conductivity type as that of the substrate are formed, namely firstly a network of isolation diffusion zones dividing the layer into several individual areas isolated from one another and extending from the layer surface into the substrate,
and secondly, one or more further diffusion zones within each of these individual areas or at least within a part thereof. The isolation diffusion zones surround each one of the said individual areas of the grown layer in the form of a closed wall, which hmv the side wall. Y. forms the side walls of the above-mentioned trough which is used to form insulation corners. The tub bottom of this tub is formed by the substrate lying below the individual area.
The individual areas of the grown layer embedded in the individual wells formed by the insulation diffusion zones and the substrate form either the collector of a vertical transistor arranged within the individual area or the base of a lateral transistor arranged within the individual area or even just the insulation material for a diffused resistor arranged within the individual area or a real diode arranged within the individual area.
Most of the integrated circuits that are manufactured in the manner outlined above comprise at least one, but usually several wells in which a vertical transistor is arranged, the collector of which is formed by the individual region of the grown layer embedded in the well. The base of this vertical transistor is formed by one of the above-mentioned further diffusion zones diffused into the individual area of the grown-on layer, the conductivity type of which is the same as that of the well or that of the substrate and the insulation diffusion. This diffusion zone is generally referred to as the base diffusion or, for short, the base of the vertical transistor.
The emitter of this vertical transistor is then formed by a zone diffused into the base diffusion zone of the opposite conductivity type to that of the base diffusion zone or of the same conductivity type as that of the individual region of the washed-on layer embedded in the well.
This zone diffused into the base diffusion zone is generally referred to as emitter diffusion or, for short, the emitter of the vertical transistor. Correspondingly, for multiemitter transistors, a number of zones of the opposite conductivity type to that of the base diffusion zone are diffused into this base diffusion zone, each of which forms one of the emitters of the multiemitter transistor.
The vertical transistor arranged in one of the said wells thus comprises, in short, the single area of the grown layer embedded in the well as a collector, the base diffusion zone diffused into this single area as the base and the emitter diffusion zone diffused into this base diffusion zone as the emitter. If this emitter diffusion zone consists of n-1 conducting semiconductor material, for example, then the vertical transistor is an npn transistor, the base diffusion zone consisting of a p-conducting semiconductor material and the individual area of the grown layer of n-conducting semiconductor material embedded in the well.
In this case, the well itself consists of a p-conducting semiconductor material. Accordingly, the well, together with the individual area of the grown layer embedded in it, and with the base diffusion zone, forms a further transistor, namely a pnp transistor in the above example (where the vertical transistor is an npn transistor). This parasitic transistor formed by the trough, the individual area and the base diffusion zone, which is actually undesirable at all, is generally referred to as a substrate transistor.
The collector of this substrate transistor is formed by the well, its base by the aforementioned individual area of the grown layer (which also forms the collector of the vertical transistor) and its emitter is the aforementioned base diffusion zone diffused into the individual area (which also forms the base of the vertical transistor).
This substrate transistor does not appear disturbing under normal operating conditions of the vertical transistor, namely when the collector-emitter voltage of the vertical transistor is greater than the base-emitter voltage of the vertical transistor, because in this case the base-emitter path of the substrate transistor, which is identical to the collector-base path of the vertical transistor, is reverse-biased.
But if the collector-emitter voltage of the vertical transistor is lower than the base-emitter voltage of the vertical transistor, which in linear electronic circuits with full modulation of the vertical transistor in the range of its modulation limit and in digital electronic circuits in the switching state of the vertical transistor with minimal collector-emitter Voltage is the case, then the base-emitter path of the substrate transistor is forward-biased, and this has the consequence that the current flowing from the emitter of the substrate transistor into the base of the substrate transistor (which is identical to the current flowing through the interface between base and collector of the vertical transistor flowing current is) to a large extent in the collector of the substrate transistor, d. H.
thus flows into the tub, while the base current of the substrate transistor (which is identical to the collector current of the vertical transistor) remains relatively small.
In other words, when the collector-emitter voltage of the vertical transistor is lower than the base-emitter voltage of the vertical transistor, a relatively large proportion of the current flowing through the said interface between the base and collector of the vertical transistor flows, which is the following is to be referred to as the internal collector current of the vertical transistor, does not flow through the collector connection of the vertical transistor, but rather flows into the well or into the substrate, and since the substrate with the ground connection or
is connected to the earth of the integrated circuit, this part of the internal collector current of the vertical transistor flowing into the substrate is lost for control purposes. For example, if the substrate transistor has a current gain in the emitter circuit which is equal to 9, then only 10% of the internal collector current of the vertical transistor flows through its collector terminal, while 90% of this current flows into the substrate.
But even if the current amplifier in the emitter circuit in the substrate transistor is only 1, 50% of the internal collector current of the vertical transistor still flows into the substrate and only the remaining 50% can be taken from the collector connection of the vertical transistor.
This fact, which has a particularly unfavorable effect in digital circuit technology, has led to the search for measures to render the parasitic substrate transistor harmless.
A well-known measure that has led to a relatively great success in this regard is the so-called gold doping. The gold doping is effected in principle in that gold is diffused into the entire integrated circuit after its completion or after the formation of all diffusion zones in the grown layer from the substrate side, which the entire integrated circuit, i.e. the substrate and the grown layer, completely penetrates.
This gold doping significantly reduces the diffusion length of the charge carriers, and this has the consequence that of the charge carriers diffusing from the emitter of the substrate transistor into the base, only a significantly smaller part reaches the collector of the substrate transistor, while the remaining charge carriers already due to the reduced diffusion length recombine in the base of the substrate transistor, so that the base current of the substrate transistor (with which the collector current of the vertical transistor is identical) is increased and the collector current of the substrate transistor (i.e. the undesired current flowing into the substrate) is reduced.
In short, the gold doping reduces the current gain of the substrate transistor to such an extent that only a small proportion of the collector current of the vertical transistor of at most 5 o / o flows into the substrate.
The gold doping is dimensioned in such a way that, although the current gain of the substrate transistor is significantly reduced, the current gain of the vertical transistor only drops insignificantly. Technically, this is possible because the distance between the collector and emitter in the substrate transistor is significantly larger than in the vertical transistor, so that the gold doping can be dimensioned so that the mean diffusion length of the charge carriers is somewhat larger than the distance between the collector and emitter of the vertical transistor, but somewhat smaller than the distance between the collector and emitter of the substrate transistor.
A further measure which has had an advantageous effect with regard to the suppression of the substrate transistor is the arrangement of a so-called buried layer on the tub bottom of the said tubs. The buried layer, which is referred to in English terminology as the buried layer, is a layer of a semiconductor material of the same conductivity type as that of the grown layer, arranged on the bottom of the said well between the substrate and the individual region of the grown layer embedded in the well, but with an extraordinarily high density of impurities, which is usually greater than 1018 / cm3 and normally between 1020 / cm3 and 1021 / com3.
This buried layer prevents charge carriers, which diffuse from the bottom of said base diffusion zone in the direction of the tub bottom, from reaching the tub bottom, because the buried layer is practically impenetrable for these diffusing charge carriers. As a result, those diffusing charge carriers whose diffusion length is greater than the average diffusion length (and that is about 30 / o of all diffusing charge carriers) are prevented from hitting the tub bottom or
to reach the collector of the substrate transistor. It should be noted, however, that this is only an advantageous side effect of the buried layer and its actual purpose is different, and that furthermore the arrangement of a buried layer alone without using the aforementioned measure of gold doping to suppress the substrate transistor would in no way be sufficient, because the buried layer only covers the bottom, but not the side walls of the tub, and the substrate transistor is therefore not suppressed by the arrangement of a buried layer, but is only limited in its effective area to the area between the side walls of the tub and the base diffusion zone mentioned.
The gold doping measure, which is very successful in itself for suppressing the substrate transistor, cannot, however, be used in certain areas of integrated circuit technology, namely wherever transistors of both types of conductivity, i.e. both npn transistors and pnp transistors, are on one and the same integrated circuit. must be placed. In this case, for manufacturing reasons, only the transistors of one conduction type can be designed as vertical transistors, while the transistors of the other conduction type must be designed as lateral transistors.
This is easy to understand if one looks at the manufacturing process outlined above: The grown layer consists of semiconductor material of a certain conductivity type, for example of n-conducting semiconductor material. This z. B. consisting of n-conductive semiconductor material grown layer can only on the one hand form the collector (or the emitter) of an npn transistor or on the other hand the base of a pnp transistor.
If the grown layer forms the collector of an npn transistor, then this npn transistor can be designed as a vertical transistor (in which the base is diffused into the collector and the emitter is in turn diffused into the base). However, if the grown layer forms the base of a pnp transistor, then this pnp transistor can only be designed as a lateral transistor (in which the collector and emitter are diffused into the base next to one another).
While it is now possible with the vertical transistors without difficulty to make the distance between the collector and emitter of the vertical transistor extraordinarily small, because the diffusion of the emitter diffusion zone into the base diffusion zone can be practically driven so far because of the relatively slow process of diffusion processes that between the diffusion boundary or the bottom of the emitter diffusion zone and the bottom of the base diffusion zone or the directly adjacent collector only a distance of z.
B. 0.5 y is present, it is not possible with lateral transistors, in which the emitter and collector of the transistor are diffused side by side into the base at the same time, with the distance between emitter and collector below a minimum limit of aa. 3 u because the lateral zone boundaries of the diffusion zones forming the collector and the emitter cannot be sharply delimited, but can be tolerated by about one jt, so that if the distance between the collector and the emitter is less than 3 tL, there is a risk of a colection Emitter short-circuit exists.
It was already mentioned above that the gold doping reduces the mean diffusion length of the charge carriers, and that this reduction is measured in such a way that the mean diffusion length of the charge carriers is still much greater than the collector-emitter distance of the vertical transistors, but much smaller than is the collector-emitter distance of the substrate transistor. So if one assumes that the gold doping is dimensioned in such a way that the mean diffusion length of the charge carriers is 1 u, which is a factor of 2 greater than the collector-emitter distance of 0.5 u between the vertical transistors and at the same time by a factor of about 5 smaller than the z.
B. 5 M is the smallest distance between the collector and emitter of the substrate transistor, then the substrate transistor would be suppressed by the gold doping without significantly affecting the vertical transistor, but at the same time the lateral transistors, whose collector-emitter Abja is 3, would also be rendered unusable because the mean diffusion length of the charge carriers would in this case be about a factor of 3 smaller than the collector-emitter distance of the lateral transistors and accordingly the current gain in the emitter circuit for the lateral transistors would drop to a value below 1. On the other hand, if one wanted to measure the gold doping in such a way that the lateral transistors or
whose current amplification in the emitter circuit would remain practically unaffected by the gold doping, then the mean diffusion length of the charge carriers resulting after the gold doping would have to be at least approx. 10 Ed. However, since the mean diffusion length of the charge carriers without gold doping at normal temperature is only aa. 20 Ec, such a low gold doping, which would only bring about a reduction in the mean diffusion length of the charge carriers from 20 Ec to 10 it, would make little sense in practice, quite apart from the fact that it would be technically difficult to realize. Instead, you could only ensure that the minimum collector-emitter distance of the substrate transistor z.
B. 50 to 60 Ed. This could possibly be achieved by measuring the size of the said wells used for insulation purposes to at least 200, tx 170, u and providing a buried layer covering the entire tank bottom, but in this case the space requirement for a vertical transistor is increased the integrated circuit at least a factor of 5 to 10 larger than the area required by a vertical transistor in an integrated circuit provided with gold doping in the usual way.
The object underlying the invention was therefore to create an integrated circuit of the type mentioned in which the substrate transistors are suppressed without using the measure of gold doping and without such a substantial increase in the area required for the vertical transistors as 5 to 10 times.
According to the invention, in an integrated circuit with at least one transistor whose collector is embedded in a well made of a semiconductor material of the opposite conductivity type to that of this collector and whose emitter is diffused into this collector and whose emitter diffuses into this base, is achieved in that In the collector of this transistor a zone surrounding the base of the transistor of the opposite conductivity type to that of the collector is diffused, which zone is provided with a connection which is connected to the collector connection of the transistor.
The charge carriers diffusing from the base of the transistor in the direction of the well are collected by the zone surrounding the base of the transistor, which is opposite to that of the collector, and thus the current represented by these diffusing charge carriers through this zone and the connection of the same to the collector connection of the transistor supplied to the current flowing from the collector connection of the transistor. As a result, the collector current of the substrate transistor is reduced by the current flowing off via the said zone and at the same time the current flowing off the collector connection of the (vertical) transistor is increased by this current flowing off via the said zone, so that the effect of this zone is the same as that of the above mentioned gold doping is.
In a particularly preferred embodiment of the present integrated circuit, said transistor is a multi-emitter transistor with a plurality of emitters diffused into the base of the transistor, which preferably forms an element for logic operation in a digital logic circuit arrangement integrated in the circuit, the emitter of the transistor the control inputs and the collector of the transistor form the signal output of this element and the circuit is further provided with means to feed the base of the transistor with an at least approximately constant base current.
In this preferred embodiment, the integrated circuit can advantageously further comprise a switching transistor of the same conductivity type as that of the Muln.ernkter- transistor, the collector of the multi-emitter transistor being connected to the base of the switching transistor and a load being across the collector-emitter path of the switching transistor and the circuit is further provided with means for feeding the parallel connection of this load of the collector-emitter path of the switching transistor with an at least approximately constant current.
The means for supplying the base of the multi-emitter transistor and the aforementioned parallel connection with a constant current each can expediently be constant current sources which contain lateral transistors of the opposite conductivity type to that of the multi-emitter transistor and the switching transistor as elements that maintain a constant current in the integrated circuit. For this purpose, reference is made to the applicant's Swiss Patent No. 484 521, in particular FIG.
In the present integrated circuit, the side facing the base of the transistor of the zone surrounding the base and diffused into the collector of the transistor can expediently have an essentially constant distance from this base along the circumference of the base. This distance between the base and the side of the zone facing the same can advantageously be dimensioned in such a way that the further (lateral) transistor formed by the zone, the base and the collector parts located between these two with the zone as a collector has a factor greater than 5 , preferably over a factor of 20, has current gain in the emitter circuit.
In the case of the present integrated circuit, a buried layer (representing the known buried layer) made of a semiconductor material of the same conductivity type as that of this collector can also advantageously be arranged on the bottom of the said well between the well material and the material of the collector embedded in the well whose impurity density is greater than 1028lcms; this buried layer should expediently cover at least the named area below the base and the named zone without any gaps and should preferably come close to the side walls of the tub.
Furthermore, in the case of the present integrated circuit, the density of impurities in the collector embedded in the trough can be reduced by at least a factor of 100, preferably by a factor of more than 1000, in the direction perpendicular to the trough bottom from the buried layer up to about the level of the upper rim of the trough.
If a buried layer is provided in the present integrated circuit, as explained above, then said zone and also the base of said (vertical) transistor can have a diffusion depth that extends at least as far as the buried layer or even into the buried layer.
This design opens up particular advantages both in terms of its production and in terms of its operating properties, because in this case the insulation diffusion and the diffusion of the said zone and the base diffusion can be carried out at the same time during production, so that the two process steps previously carried out one after the other for the insulation diffusion and the base zone can be pulled together to form a single process step, and because in this case, the collector current of the substrate transistor is completely reduced to zero during operation and thus the substrate transistor is completely suppressed, since the said zone together with the buried layer forms the base diffusion zone, which is Emitter of the substrate transistor forms, completely from the said well,
which forms the collector of the substrate transistor, terminates.
The last-mentioned effect of a complete suppression of the substrate transistor can also be achieved while maintaining the previous process technology, i.e. performing the insulation diffusion and the base diffusion in two separate process steps, if the diffusion of the said zone together with the insulation diffusion in a first process step and the Basic diffusion is carried out in a subsequent second process step. In this case, the zone has a diffusion depth that reaches at least as far as the buried layer, and the base of the (vertical) transistor can then usually have a smaller diffusion depth that does not extend as far as the buried layer.
However, in order to avoid adjustment difficulties when performing the base diffusion, this design requires a somewhat larger distance between the mentioned zone and the base to be diffused in the base diffusion.
For the last-mentioned reasons, in order to avoid the mentioned adjustment difficulties, it is more expedient to diffuse the mentioned zone in the same process step as the base. The insulation diffusion can then either be carried out in the same process step as in the above-mentioned training or in a preceding process step. When the zone and the base are diffused in in the same process step, the zone and the base of the (vertical) transistor are then diffused into the collector embedded in the tub up to the same diffusion depth.
The invention therefore also relates to a method for producing the present integrated circuit, for which it is characteristic that the zone surrounding the base of the transistor is diffused into the collector of the transistor at the same time as the base of the transistor.
As already mentioned, the diffusion of the zone and the base of the transistor into its collector can be carried out with particular advantage at the same time as the insulation diffusion used to form the side walls of the aforementioned tub.
Using the following figures, the invention is explained in more detail below using a few exemplary embodiments. Show it:
1 shows a detail from an embodiment, an example of the present integrated circuit in a plan view;
FIG. 2 shows the section showing a vertical transistor shown in FIG. 1 in the section in plane I-I; FIG.
3 shows a first variant of the vertical transistor shown in FIG. 2;
4 shows a second variant of the vertical transistor shown in FIG. 2;
Fig. 5 is a circuit diagram of an integrated circuit of the present type.
The detail from an integrated circuit of the present type shown in plan view in FIG. 1 and in section in FIG. 2 is an exemplary embodiment of a vertical transistor arranged within an integrated circuit, the substrate transistor having been completely suppressed.
The carrier crystal of the integrated circuit shown in detail in FIGS. 1 and 2 is formed by the substrate 1 made of p-conductive semiconductor material. The buried layer 2 is also diffused into the substrate 1.
In the present case, the buried layer 2 consists of a layer of highly doped n-conducting semiconductor material, so-called n + material, with an impurity density of approximately 1020 / cm3 to 1021 / com3. During the manufacture of the integrated circuit, the epitaxial layer 3 of n-conducting semiconductor material is grown on the substrate 1 provided with the diffused-in layer 2. During this growth, part of the impurities in the buried layer 2 diffuses into the epitaxial layer 3, so that the buried layer 2, as can be seen from FIGS. 2 to 4, grows somewhat into the epitaxial layer 3.
In addition, as a result of this diffusion of impurities from the buried layer 2 into the epitaxial layer 3 within the epitaxial layer 3, there is a steadily decreasing impurity density from the buried layer 2 to the surface of the epitaxial layer 3. The impurity density on the surface of the epitaxial layer 3 is only about 1015 / cm3 to 1010 / cm3. Different zones made of p-conductive semiconductor material are diffused into the grown epibaxial layer 3 consisting of n-conductive semiconductor material, namely the insulation diffusion zones 4,
the base diffusion zone 5 and this base diffusion zone 5 or zone 6 surrounding the base of the vertical transistor.
Finally, a zone of n-conductive semiconductor material is diffused into the grown layer 3 and into the base diffusion zone 5, namely the emitter diffusion zone 7 in the base diffusion zone 5 and an n + zone 8 used for collector contacting in the grown layer 3 provided with the metal contact 9, the base diffusion zone 5 with the metal contact 10 and the zone 6 surrounding the base diffusion zone 5 together with the aforementioned n + zone 8 with the metal contact 11.
In the exemplary embodiment shown in FIGS. 1 and 2, the insulation diffusion zones 4, the base diffusion zone 5 and the zone 6 surrounding the base are diffused into the grown layer 3 together in the same process step. This process technology already mentioned above offers the most advantages for the production of the present integrated circuits: A first advantage that immediately catches the eye is that, compared to the previously used process technology, in which the insulation diffusion zones and the base diffusion zone are carried out one after the other in two separate processes steps were diffused into the grown layer 3, one process step is saved.
A second advantage of this simultaneous in-diffusion of zones 4, 5 and 6 is that the area required in this case for a vertical transistor is lowest because, with simultaneous in-diffusion of zones 4, 5 and 6, the distance between the zones is fixed at about 5 y can be, while with a diffusion in two separate process steps between two zones that are diffused in different process steps, a distance of at least 8 to 10 u must be provided due to adjustment tolerances, which increases the space requirement by about 10 0 / o leads.
The third and most essential advantage of the simultaneous diffusion of zones 4, 5 and 6 is the complete suppression of the substrate transistor. This results from the fact that the insulation diffusion zones 4 must extend into the substrate 1 in order to form the cited wells. Accordingly, the diffusion of the isolation zones 4 into the epitaxial layer 3 must be carried out until the diffusion depth of the isolation zones 4 is somewhat greater than the height of the growing layer.
Since the zones 5 and 6 are now diffused in at the same time as the zones 4, these zones 5 and 6 reach the buried layer 2 after about 70 to 80 o / o of the total duration of the diffusion and are still a little buried in the remaining time of the duration of the diffusion Layer 2 diffuses, but the diffusion depth of zones 5 and 6 at the end of the diffusion period is only slightly greater than the height of epitaxial layer 3 above buried layer 2, because the shift of the diffusion boundaries or the bottoms of zones 5 and 6 within of the buried layer 2 only proceeds extremely slowly.
In the exemplary embodiment in FIGS. 1 and 2, zone 6 therefore closes zone 5, which is the emitter of the substrate transistor, completely against zone 4, which is the collector of the substrate transistor, in relation to the buried layer 2, see above that no charge carriers going from zone 5, ie the emitter of the substrate transistor, can reach zone 4, ie the collector of the substrate transistor. The collector current of the substrate transistor is therefore necessarily zero, i.e. H. the substrate transistor is completely suppressed.
The same effect of a complete suppression of the substrate transistor is also achieved in the embodiment shown in Fig. 4, where the diffusion of the insulation diffusion zones 4 and the base diffusion zone 5 is still carried out in the usual manner in two successive steps, but the base diffusion zone 5 surrounding zone 6 is diffused in the same way as in the exemplary embodiment in FIGS. 1 and 2 at the same time as the isolating diffusion zones 4.
As in the exemplary embodiment in FIGS. 1 and 2, the result here is a diffusion depth for zone 6 that extends into buried layer 2, so that zone 6 together with buried layer 2 in the exemplary embodiment in FIG the emitter of the substrate transistor, that is to say zone 5, completely closes off against the collector of the substrate transistor, as zones 4, and thus completely prevents a collector current of the substrate transistor.
The exemplary embodiment in FIG. 4, on the other hand, does not have the said advantage of saving one method step, as does the exemplary embodiment in FIGS. 1 and 2, and in addition the area requirement of the exemplary embodiment in FIG 1 and 2, because in the embodiment in FIG. 4 between the zone 6, which is diffused together with the insulation diffusion zones 4 in a first process step, and the base diffusion zone 5, which is diffused in a second process step, as already mentioned A distance of at least 8 to 10 liters must be maintained. It is advantageous in the embodiment in Fig.
4, on the other hand, compared to the exemplary embodiment in FIGS. 1 and 2, with the same diffusion depth of the base diffusion zone 5 and the emitter diffusion zone 7 and the n + zone 8 as in FIG. 2, the thickness of the grown layer 3 can be made greater and thus at this point no modification of the previously used process technology is required.
The exemplary embodiment shown in FIG. 3 comes closest to the process technology previously used for the production of vertical transistors in integrated circuits of the type mentioned at the beginning.
This exemplary embodiment has the advantage that it can be implemented practically without any difficulty while maintaining or only slightly varying the process technology previously used. In this exemplary embodiment, the insulation diffusion zones 4 are first diffused in in the usual manner in a first method step, and then the base diffusion zone 5 is diffused in in a second method step. Simultaneously with this diffusion of the base diffusion zone 5, the zone 6 surrounding this base diffusion zone 5 is also diffused in. The diffusion depth of zone 6 is accordingly exactly as great as the diffusion depth of base diffusion zone 5. Zone 6 is therefore sufficient in the exemplary embodiment in FIG.
3 does not extend into the buried layer 2 and thus, together with the buried layer 2, as can be clearly seen in FIG. 3, does not form a complete closure of the base diffusion zone 5 from the insulation diffusion zones 4. In the exemplary embodiment in FIG. 3, the substrate transistor, whose emitter is zone 5, whose base is layer 3 and whose collector is zone 4, is not completely suppressed, which is expressed in FIG. 3 by the fact that the charge carriers diffusing from emitter 5 of the substrate transistor in the direction of collector 4 of the substrate transistor, e.g. . B. could reach the collector 4 of the substrate transistor on the path of arrow 12.
In practice, however, this possibility is negligibly small because in the area where the arrow 12 passes through, due to the above-mentioned diffusion of the impurities of the buried layer 2 into the epitaxial layer 3 during its growth, there is a relatively high density of impurities and for this reason the mean diffusion length of the diffusing charge carriers in the area where the arrow 12 passes through is only very small. By far the largest proportion of the diffusing charge carriers diffuses in the area immediately below the surface of the epitaxial layer 3, where the density of impurities caused by the buried layer 2 during manufacture, as mentioned, is lowest and, accordingly, the mean diffusion length of the diffusing charge carriers is greatest.
In this area directly below the surface of the epitaxial layer 3, however, the charge carriers diffusing from the emitter 5 of the substrate transistor in the direction of the collector 4 of the substrate transistor are all captured by the zone 6 and therefore do not reach the collector 4 of the substrate transistor. In practice, almost complete suppression of the substrate transistor is accordingly also given in the exemplary embodiment in FIG. 3.
The area requirement in the exemplary embodiment in FIG. 3 is exactly as large as in the exemplary embodiment in FIG. 4, although in accordance with the above-mentioned production process in the exemplary embodiment in FIG. 3, not between the zones 5 as in the exemplary embodiment in FIG and 6, but between the zones 4 and 6 or 4 and 8 the said greater distance of 8 to 10 it is provided.
Overall, in the exemplary embodiments in FIGS. 1 to 4, a complete or at least almost complete suppression of the substrate transistor is achieved, the increase in the area required for a vertical transistor (which results from the additional zone 6) only by a factor of 1.5 to 1 , 6 and is therefore significantly less than the 5 to 10-fold increase in this area requirement to be avoided according to the task.
Using the Schelt diagram of an embodiment of a complete integrated circuit of the present type shown in FIG. 5, the mode of operation of said zone 6 will be briefly explained:
The circuit diagram of an integrated circuit shown in FIG. 5 represents a NAND gate, the mode of operation of which is already known from Swiss Patent 484 521 and is described there in connection with FIG. 7 and therefore does not need to be explained again here. The block 13 in the present FIG. 5 corresponds to the block 1 in FIG. 7 of said patent, the block 14 in the present FIG.
5 to block 2 in said FIG. 7 and block 15 in the present FIG. 5 to block 6 in said FIG. 7. The only important thing in the present context is that the transistors in blocks 13 and 14 pnp lateral transistors and the transistors in block 15 are npn vertical transistors, and that therefore the above-mentioned measure of gold doping for suppressing the substrate transistors cannot be used. If, in the circuit diagram shown in FIG. 5, all three emitters of the multi-emitter transistor 16 are at a potential of z. B. +1 V compared to the potential of the ground line 17, then the potential of the base of the multi-emitter transistor 16 is approximately +0.7 V to +0.8 V to ground and the potential of the collector of the multi-emitter transistor 16 is approximately +0.35 V to +0.4 V to ground.
The base-emitter voltage of the multi-emitter transistor 16 is therefore in this case with -0.3V to -0.2 V by approximately 0.35 V to 0.4 V greater than that between -0.65 V and -0.6 V. lying Koliektor emitter voltage, and the base Kollelitor path of the multi-emitter transistor 16 is thus biased in the forward direction in this case. If the multi-emitter transistor 16 is now in principle as shown in Fig.
3 (but instead of a single emitter diffusion zone 7 and an associated emitter contact 9, three such emitter diffusion zones 7, each with a contact 9, are provided in the base diffusion zone 5), then the zone 5 forms the emitter, the epitaxial layer 3 the base and the zones 4 together with the substrate 1, the collector of the substrate transistor indicated by S and indicated by dashed lines in FIG.
At the same time, zone 5 forms the emitter, epitaxial layer 3 forms the base and zone 6 forms the collector of the pnp lateral transistor denoted by Z and shown in dashed lines in FIG. If the base-collector path of the multi-emitter transistor is now biased in the forward direction, then both the pnp lateral transistor Z and the substrate transistor S become effective.
However, due to the above-mentioned concentration of the diffusing charge carriers in the area immediately below the surface of the epitaxial layer 3, the pnp lateral transistor Z has a significantly greater current gain compared to the substrate transistor, while the current gain of the substrate transistor S is only very small compared to the value 1. Therefore, almost all of the current supplied to zone 5 flows via the emitter-collector path of the lateral transistor Z and is fed back to the collector line of the multi-emitter transistor 16 via the contact 11 from the collector of the lateral transistor Z formed by the zone 6.
In contrast, flows through the emitter-collector path of the sub strattransistor S because of its extraordinarily low current amplification only a very small percentage of z. B. 1 Olo of the current supplied to zone 5 in the Isola tion diffusion zones forming the collector of the substrate transistor 4 and in the substrate 1 and there with the ground line 17 from. The arrangement of zone 6 therefore ensures that the current supplied to zone 5 or the base of multi-emitter transistor 16 flows practically completely to collector terminal 11 of multi-emitter transistor 16.
But would be the zone
6 does not exist, then the lateral transistor Z would not be present in FIG. 5, and the substrate transistor S would have a relatively large current gain, because a connection would then exist between the zone 5 and the zones 4 along the surface of the epitaxial layer 3. Therefore, in the absence of the
Zone 6 a large part of the current fed to zone 5 flows through the emitter-collector path of the substrate transistor 5 to the ground line 17, d. H.
that of the base of the multiemitter transistor
In the absence of zone 6, the current supplied to 16 would for the most part flow off via substrate transistor S to ground 17, and only a very small amount
Part of this current (namely the base current of the sub strattransistor S) would be removed at the collector terminal 11 of the multi-emitter transistor 16. However, this would reduce the control current of transistor 18 to such an extent that sufficient control of transistor 18 would no longer be possible and the NAND gate would thus become inoperative.
Finally, it should also be noted that if the multi-emitter transistor 16 were designed in accordance with FIG. 2 or 4, the substrate transistor S illustrated in FIG. 5 would be omitted entirely.
PATENT CLAIM 1
Integrated circuit with at least one transistor, the collector of which is embedded in a well used for insulation purposes made of a semiconductor material of the opposite conductivity type to that of this collector, the base of which is diffused into this collector and the emitter of which is diffused into this base, characterized in that the collector (3 ) this transistor is diffused into a zone (6) surrounding the base (5) of the transistor and of the opposite conductivity type to that of the collector, which is provided with a connection (11) which is connected to the collector connection (11) of the transistor.
SUBCLAIMS
1. Circuit according to claim 1, characterized in that the transistor is a multiemitter transistor with a plurality of emitters (7) diffused into the base (5) of the transistor.
2. Circuit according to dependent claim 1, characterized in that the transistor is an element for logic operation in a digital logic circuit integrated in the circuit, and that the emitter of the transistor forms the control inputs and the collector of the transistor forms the signal output of this element and the circuit is further provided with means to feed the base of the transistor with an at least approximately constant base current.
3. Circuit according to dependent claim 2, characterized in that it further comprises a switching transistor of the same conductivity type as that of the multi-emitter transistor, and that the collector of the multi-emitter transistor is connected to the base of the switching transistor and a load is across the collector-emitter path of the switching transistor and the circuit is further provided with means for feeding the parallel connection of this load and the collector-emitter path of the switching transistor with an at least approximately constant current.
4. Circuit according to claim I or one of the dependent claims 1 to 3, characterized in that the base (5) of the transistor facing side of the diffused into the collector (3) of the transistor, the base surrounding zone (6) a along the circumference the base (5) has a substantially constant distance from this base (5).
5. Circuit according to dependent claim 4, characterized in that the distance between the base (5) and the side of the zone (6) facing this is dimensioned such that that of the zone (6), the base (5) and the between A further transistor formed by these two lying collector parts with zone (6) as collector has a current gain in the emitter circuit which is greater than a factor of 5, preferably greater than a factor of 20.
6. Circuit according to claim I or one of the dependent claims 1 to 3, characterized in that on the floor (1) of said tub (1, 4) between
** WARNING ** End of DESC field could overlap beginning of CLMS **.