Anordnung zum Speichern von digitalen Informationen und deren Verwendung zum Aufzeichnen und Lesen des Verbrauches an elektrischer Energie
Die Erfindung betrifft eine Anordnung zum Speichern von digitalen Informationen in einer auf einem Träger angeordneten magnetisierbaren Schicht und deren Verwendung zum Aufzeichnen und Lesen des Verbrauches an elektrischer Energie.
Es ist bekannt, digitale Informationen mit Hilfe einer auf einem vorzugsweise band-, trommel- oder plattenförmigen Träger aufgebrachten magnetisierbaren Schicht zu speichern. Die digitalen Informationen werden dabei durch Binärsignale, sog. Bits, dargestellt.
Hierbei ist jedem Bit ein bestimmter, nur für ein Bit vorgesehener Platz in dem Speichermedium zugeordnet.
Bei grossen Mengen von aufzuzeichnenden Informationen, beispielsweise bei einer laufenden Registrierung von Zählwerten oder von Meldungen einer grösseren Anzahl von Meldestellen über einen längeren Zeitraum ergibt sich ein beträchtlicher Bedarf an Speicherplätzen.
Es ist die Aufgabe der vorliegenden Erfindung, die Anzahl der bei den bekannten Aufzeichnungsverfahren für eine bestimmte Informationsmenge benötigten Speicherplätze herabzusetzen. Diese Aufgabe wird dadurch gelöst, dass Einrichtungen zum Aufzeichnen und Lesen mehrerer die digitalen Informationen bildenden Binärsignale an der gleichen Stelle der magnetisierbaren Schicht vorgesehen sind und dass die an der gleichen Stelle aufzuzeichnenden Binärsignale durch voneinander verschiedene Frequenzen dargestellt sind.
Die Erfindung betrifft ferner die Verwendung dieser Einrichtungen zum Aufzeichnen und Lesen des Verbrauches an elektrischer Energie.
Die gespeicherten Binärsignale können demnach nicht nur durch ihren Speicherplatz, sondern bei zusammengehörenden Signalgruppen auch durch die verschiedenen Signalfrequenzen unterschieden werden. Hierdurch ist es möglich, mehrere Binärsignale in einem Speicherplatz unterzubringen.
Die Aufzeichnung der für einen Speicherplatz bestimmten Bits wird vorzugsweise mit einem Magnetkopf vorgenommen. Die Aufzeichnung dieser Bits erfolgt vorteilhaft gleichzeitig, hierdurch kann man eine Verkürzung der Aufzeichnungszeit gegenüber bekannten Verfahren erreichen.
Die Erfindung wird im folgenden anhand eines in den Figuren dargestellten Ausführungsbeispiels näher erläutert.
Es zeigen:
Fig. 1 eine Aufzeichnungsvorrichtung und
Fig. 2 eine Lesevorrichtung.
Die mit der Anordnung nach der Fig. 1 aufzuzeichnenden Informationen sollen in dem gewählten Beispiel aus je vier Dezimalziffern bestehende Zählwerte darstellen. Über eine Eingangsleitung 1, eine Umsetzungsschaltung 2, ein Verzögerungsglied 3 und eine Synchronisierschaltung 4 gelangen zu zählende Impulse auf eine Zählschaltung 5. Die zu zählenden Impulse können beispielsweise von einem Impulsgeber stammen, der von einem Elektrizitätszähler gesteuert wird. Die Anzahl der Impulse entspricht dabei dem vom Zähler gemessenen Verbrauch elektrischer Arbeit. Durch die Anordnung nach der Fig. 1 soll in bestimmten Zeitabständen der Verbrauch als Zählwert aufgezeichnet werden.
In der Umsetzungsschaltung 2 findet eine Transformierung der Impulsspannungen auf der Eingangsleitung 1 auf die in der Aufzeichnungsvorrichtung verwendeten Impulsspannungen statt. Mit dem Ausgang der Synchronisierschaltung 4 ist ein Mono-Flop 6 verbunden, das von der Anfangsflanke jedes Zählimpulses umgeschaltet wird und noch während des Auftretens des Zählimpulses wieder zurückkippt. Hierdurch erhält die mit dem Mono-Flop verbundene Zählschaltung 5 einen Taktimpuls, wodurch sie den Zählimpuls übernehmen kann.
Durch die Zählschaltung 5 werden die Impulse gezählt, wobei der Zählerstand binär-dezimal kodiert dargestellt wird. Jeder Dezimalziffer ist ein Paritätsbit beigeordnet. Die Zählschaltung ist für die Aufnahme eines Zählwertes vorgesehen und besitzt somit zwanzig Stufen. Sie ist in vier Abschnitte unterteilt, von denen jeder zur Speicherung einer binär-dezimal kodierten Ziffer einschliesslich Paritätsbit, im folgenden Zeichen genannt, dient.
Die Vorrichtung nach der Fig. 1 besitzt einen fest verdrahteten Speicher 7, der aus fünf Stufen besteht und in dem ein fester Wert gespeichert ist. Dieser besteht aus vier Bits und einem zugeordneten Paritätsbit. Die vier Bits wurden so gewählt, dass der gespeicherte Wert keiner der binär-dezimal kodierten Ziffern entspricht.
Der im Speicher 7 enthaltene Wert wird im folgenden Pausenzeichen genannt.
Die Entnahme der Zeichen aus der Zählschaltung 5 und dem Speicher 7 erfolgt über Unid-Gatter 8 bis 32.
Die zweiten Eingänge dieser Und-Gatter liegen an den Ausgängen der Stuffen eines Schieberegisters 33, bei dem sich immer nur eine Stufe im Ein-Zustand befindet und nur diese Stufe die mit ihr verbundenen Und-Gatter öffnet. Durch die letzte Stufe des Schieberegisters 33 werden die Und-Gatter 28 bis 32, durch die erste Stufe die Und-Gatter 8 bis 12, durch die zweite Stufe die Und Gatter 13 bis 17, durch die dritte Stufe die Und-Gatter 18 bis 22 und durch die vierte Stufe die Und-Gatter 23 bis 27 geöffnet. In dieser Reihenfolge werden die Und Gatter 8 bis 32 bei der Aufzeichnung eines Zählwertes gruppenweise durchlässig und übermitteln somit zuerst das Pausenzeichen und dann nacheinander die in der Zählschaltung gespeicherten Zeichen, wobei mit dem links gespeicherten Zeichen begonnen wird.
Die Ausgänge der Stufen zwei bis fünf des Schieberegisters 33 sind weiterhin mit Rückstelleingängen der Zählschaltung 5 verbunden. Jede dieser Schieberegisterstufen ist dabei mit jeweils fünf Stufen der Zählschaltung, die ein Zeichen enthalten, verbunden. Durch die zweite Schieberegisterstufe wird das links in der Zählschaltung gespeicherte Zeichen gelöscht, durch die dritte und vierte Stufe die beiden rechts danebenliegenden Zeichen und durch die fünfte Stufe das rechts stehende Zeichen.
Mit den Ausgängen der Und-Gatter 8 bis 32 sind die Eingänge von Oder-Gattern 34 bis 38 verbunden; und zwar derart, dass alle Und-Gatter, die das jeweils erste Bit eines Zeichens durchlassen, d. h. die Und-Gatter 8, 13, 18. 23 und 28, mit einem Oder-Gatter, hier dem Oder-Gatter 34 in Verbindung stehen. Weiterhin ist an alle Und-Gatter, die das zweite Bit eines Zeichens übertragen, das Oder-Gatter 35 angeschlossen. In gleicher Weise sind auch die Oder-Gatter 36, 37 und 38 mit jeweils fünf der Und-Gatter verbunden.
Befindet sich also die letzte Stufe des Schieberegisters 33 im Ein-Zustand. dann tritt das aus fünf Bits bestehende. im Speicher 7 enthaltene Pausenzeichen an den Ausgängen der fünf Oder-Gatter 34 bis 38 auf.
Ebenso wird jeweils eins der in der Zählschaltung 5 gespeicherten Zeichen auf die Ausgänge der Oder Gatter 34 bis 38 übertragen, wenn die entsprechende Stufe im Schieberegister 33 in den Ein-Zustand gebracht wurde. Die Ausgänge der Oder-Gatter 34 bis 38 besitzen hohes oder niedriges Potential, je nachdem, ob sich das zugehörige Bit im gespeicherten Zeichen im Loder im O-Zustand befindet.
An die Ausgänge der Oder-Gatter 34 bis 38 sind die Steuereingänge von Torschaltungen 39 bis 43 angeschlossen. Die Torschaltungen sind mit je einem von Oszillatoren 44 bis 48 verbunden. Jeder Oszillator erzeugt eine Sinusspannung, deren Frequenz sich von den Frequenzen der Spannungen der anderen Oszillatoren deutlich unterscheidet. Die Sinusspannungen werden von der jeweils entsprechenden der Torschaltungen 39 bis 43 nur dann durchgelassen, wenn sich der Ausgang des zugehörigen Oder-Gatters auf hohem Potential befindet. Dieser Fall tritt jedoch nur dann ein, wenn das zugeordnete Bit des gerade übertragenen Zeichens den Zustand L besitzt.
Die Ausgänge der Torschaltungen 39 bis 43 sind zusammengefasst und mit einem Aufzeichnungskopf 49 verbunden. Die über diesen Kopf fliessenden Ströme magnetisieren ein dicht an diesem vorbeigeführtes Magnetband 50. Hierbei werden auf das Magnetband gleichzeitig diejenigen Sinusspannungen aufgezeichnet, die die Torschaltungen 39 bis 43 passieren können. Es werden somit nur diejenigen Frequenzen aufgezeichnet, deren entsprechende Bits eines Zeichens sich z. B. im L Zustand befinden.
Die Aufzeichnungsfolge der einzelnen Zeichen eines Zählwerks wird durch das Schieberegister 33 bestimmt.
Die Steuerung dieses Schieberegisters und die von ihm bewirkten Vorgänge werden im folgenden erläutert:
Die Schaltung zur Steuerung des Schieberegisters 33 besteht aus zwei Flip-Flops 51 und 52, einem Taktgeber 53 sowie zwei Und-Gattern 54 und 55. Die Aufzeichnung der den Verbrauch anzeigenden Zählwerte soll in bestimmten Zeitabständen, z. B. nach jeweils fünfzehn Minuten, erfolgen. Die Auslösung dieses Vorgangs wird durch einen Uhrimpuls bewirkt, der auf den Setzeingang des Flip-Flops 51 gegeben wird. Hierdurch wird auf den einen Eingang des Und-Gatters 54 eine Spannung gegeben, derart, dass der nächste Impuls des ständig laufenden Taktgebers 53 das Und-Gatter 54 passieren und das Flip-Flop 52 umschalten kann. Damit wird das Und-Gatter 55 für die nun als Schiebeimpulse für das Schieberegister 33 wirkenden Impulse des Taktgebers 53 durchlässig.
Jeder Taktimpuls bedingt eine Verschiebung des im Schieberegister gespeicherten Zustandes um eine Stufe nach rechts. Der Zustand der letzten Stufe wird dabei in die erste Stufe übertragen.
Im Schieberegister 33 befindet sich jeweils nur eine Stufe im Ein-Zustand. Im Ruhezustand befindet sich dieser in der sechsten Stufe des Schieberegisters. Durch einen Takt- bzw. Schiebeiinpuls wird er in die siebente Stufe geschoben. Damit wird die Aufzeichnung des im Speicher 7 enthaltenen Pausenzeichens auf dem Magnetband 50 bewirkt. Ein weiterer Taktimpuls hat den Übergang des Ein-Zustandes in die erste Stufe des Schieberegisters 33 und damit die Aufzeichnung des links in der Zählschaltung 5 stehenden Zeichens zur Folge. Mit dem nächsten Taktimpuls wird die Aufzeichnung des zweiten Zeichens des gespeicherten Zählwertes sowie gleichzeitig die Rückstellung der Stufen der Zählschaltung 5, die das bereits übertragene Zeichen enth alten, bewirkt.
Nach dem fünften Taktimpuls sind somit das Pausenzeichen und der Zählwert auf dem Magnetband 50 aufgezeichnet und nach dem sechsten Taktimpuls, wenn sich der Ein-Zustand in der fünften Stufe des Schieberegisters 33 befindet, sind sämtliche Stufen der Zählschaltung 5 zurückgestellt. Mit dem folgenden Taktimpuls geht der Ein-Zustand in die sechste Stufe über; hierdurch werden die Flip-Flops 51 und 52 zurückgeschaltet und die Schaltungsanordnung zur Steuerung des Schieberegisters 33 bleibt bis zum nächsten Uhrimpuis im Ruhezustand.
Die Frequenz der auf der Eingangsleitung 1 eintreffenden Zählimpulse ist so gering, dass die Aufzeichnung eines Zählwertes und des Pausenzeichens ohne weiteres zwischen dem Eintreffen von zwei Zählimpulsen erfolgen kann. Es ist jedoch möglich, dass gerade während der Aufzeichnung ein Zählimpuls eintrifft und dadurch den Zählwert verfälschen kann. Dies wird durch die Synchronisiervorrichtung 4 verhindert. Sie besteht aus Flip-Flops 56 und 57, Und-Gattern 58 und 59, einer Verzögerungsschaltung 60, Oder-Gattern 61 und 105 sowie einem Nicht-Glied 106. Weiterhin sind ein Mono Flop 107 und ein Und-Gatter 108 vorgesehen, die die Arbeitsweise des Schieberegisters 33 beeiflussen können.
Die Zählimpulse gelangen gleichzeitig auf die Eingänge des Verzögerungsgliedes 3 und des Mono-Flops 107. Nach einer sehr kurzen Verzögerungszeit werden sie vom Ausgang des Verzögerungsgliedes 3 über das normalerweise geöffnete Und-Gatter 59 auf das Flip Flop 57 gegeben. Dieses wird umgeschaltet, so dass über das Oder-Gatter 61 ein Impuls auf die Eingänge der Zählschaltung 5 und des Mono-Flops 6 gelangt. Nach Beendigung des Zählimpulses wird das Flip-Flop 57 über das Nicht-Glied 106 wieder zurückgestellt. Dieser Weg für die Zählimpulse wird jedoch unterbrochen, wenn eine Aufzeichnung stattfindet und die ersten fünf Stufen der Zählschaltung 5 noch nicht zurückgestellt wurden, d. h. wenn sich der Ein-Zustand des Schieberegisters 33 in der letzten, in der ersten und sicherheitshalber auch in der zweiten Stufe befindet.
Die Unterbrechung erfolgt über das Oder-Gatter 105, das gleichzeitig das Und-Gatter 58 für einen Zählimpuls öffnet.
Der Impuls gelangt dann über das Flip-Flop 56, das ebenfalls nach einer Zählimpulsdauer zurückgestellt wird, auf die Verzögerungsschaltung 60. Nach einer Verzögerungszeit wird er auf die Eingänge der Zählschaltung 5 und des Mono-Flops 6 gegeben. Diese Verzögerungszeit ist so bemessen, dass sich der Ein-Zustand des Schieberegisters 33 zu diesem Zeitpunkt in jedem Fall bereits in der dritten Stufe befindet. Sie ist jedoch auch so kurz, dass sich der Zählimpuls mit dem nachfolgenden Zählimpuls nicht überschneidet.
Durch einen Zählimpuls wird das Mono-Flop 107 kurzzeitig in seine instabile Lage gebracht. in der es das Und-Gatter 108 für die Taktimpulse des Taktgebers 53 sperrt. Diese Zeit ist etwas länger als die Verzögerungszeit des Verzögerungsgliedes 3, aber kürzer als die Dauer eines Taktimpulses. Es geht also kein Taktimpuls verloren. Durch diese Massnahme wird vermieden, dass, wenn ein Zählimpuls zu dem Und-Gatter 58 und 59 gelangt, gleichzeitig das Schieberegister 33 fortgeschaltet wird, wobei beide Flip-Flops 56 und 57 gesetzt werden könnten. Ist eines der Flip-Flops gesetzt, dann sperrt es das dem anderen Flip-Flop zugeordnete Und-Gatter.
Die Lesevorrichtung in der Fig. 2 zeigt das Magnetband 50, von dem die z. B. mit einer Anordnung nach der Fig. 1 aufgezeichneten Informationen mit einem Wiedergab ekopf 62 abgefühlt werden. Dem Wiedergabekopf ist ein Verstärker 63 nachgeschaltet; an diesen sind fünf parallele Schaltungen zur Frequenzselektion angeschlossen. Jede dieser Schaltungen besteht aus der Reihenschaltung von je einer von fünf Kapazitäten 64 bis 68, je einer von fünf Induktivitäten 69 bis 73 und je einem von fünf Widerständen 74 bis 78. Jedem der Widerstände ist über je eine der Dioden 79 bis 83 eine von fünf Schwellwertschaltungen 84 bis 88 parallel geschaltet. Jede der Reihenschaltungen aus Kapazität und Induktivität ist für eine Resonanzfrequenz ausgebildet, die einer der Frequenzen der Oszillatoren 44 bis 48 zugeordnet ist.
Jede Reihenschaltung besitzt eine von der anderen verschiedene Resonanzfrequenz.
Die Signalfrequenzen, die in der vom Magnetband abgenommenen Information enthalten sind, bewirken, dass durch die ihnen zugeordneten Reihenschaltungen ein Strom fliesst, der die entsprechenden Schwellwertschaltungen ansprechen lässt. An den Ausgängen der Schwellwertschaltungen kann daher das gelesene Zeichen parallel abgenommen werden. Die Ausgänge der Schwellwertschaltungen sind mit je einem der fünf Eingänge von Und-Gattern 89 und 90 und mit je einem der beiden Eingänge von Und-Gattern 91 bis 95 verbunden. Das Und-Gatter 89 ist derart ausgebildet, dass es ein Ausgangssignal erzeugt, wenn an seinen Eingängen das Pausenzeichen anliegt. Das Und-Gatter 90 ist durchlässig, wenn an seinen Eingängen ein anderes, ebenfalls vorherbesfimmtes Sonderzeichen auftritt.
Die Verwendung der beiden Und-Gatter ermöglicht die Abtastung von zwei verschiedenen, in beliebiger Reihenfolge aufgezeichneten Informationsarten.
Im dargestellten Beispiel sind dieses zwei Zählwerte, die sich durch die Anzahl ihrer Dezimalziffern unterscheiden. Die Zählwerte, denen das Pausenzeichen vorangeht, sind vierdekadig. Die Zählwerte, denen das andere Sonderzeichen vorausgeht, sollen aus sechs Dezimalziffern bestehen. Die Ausgangssignale der beiden Und-Gatter 89 und 90 werden durch ein Oder-Gatter 96 zusamrnengefasst und bilden das Startsignal für eine Taktschaltung, mit der die zweiten Eingänge der Und Gatter 91 bis 95 verbunden sind. Die von der Taktschaltung zur gewünschten Zeit abgegebenen Signale bewirken die Durchschaltung der Und-Gatter 91 bis 95 und damit eine Übertragung des an den Ausgängen der Schwellwertschaltungen 84 bis 88 anstehenden Zeichens in ein Register 97.
Von diesem Register aus wird das Zeichen in eine Rechenmaschine, eine andere spezielle Auswerteinrichtung oder in einen anderen Speicher übernommen, bevor das folgende Zeichen eintrifft.
Jedem gelesenen Zählwert geht das Pausenzeichen oder das andere Sonderzeichen voran. Jedes dieser beiden Zeichen bewirkt über das Oder-Gatter 96 das Einschalten der Taktschaltung. Diese besteht aus einem Schieberegister 98, einem Taktgeber 99, zwei Flip-Flops 100 und 101, einem Oder-Gatter 102 sowie zwei Und Gattern 103 und 104.
Durch das Ausgangssignal des Oder-Gatters 96 werden das Schieberegister 98 in den Anfangszustand zurückgestellt und das Flip-Flop 100 umgeschaltet. Beim Schieberegister 98 befindet sich eine Stufe im Ein Zustand; dieser Zustand wird durch Impulse des Takt gebers 99 fortlaufend weitergeschaltet. Bei der Zurückstellung des Schieberegisters springt der Ein-Zustand in die erste, rechts liegende Stufe zurück.
Nach dem Umschalten des Flip-Flops 100 wird der Taktgeber freigegeben und erzeugt nun Taktimpulse, die das Schieberegister 98 weiterschalten und die ausserdem an den zweiten Eingängen der Und-Gatter 91 bis 95 auftreten. Hierdurch werden diese Und-Gatter durchlässig für ein an den Ausgängen der Schwellwert- schaltungen 84 bis 88 liegendes Zeichen. Der Taktge- ber 99 und die Geschwindigkeit des Magnetban- des 50 sind in der Weise aufeinander abgestimmt, dass bei jedem gelesenen Zeichen jeweils ein Taktimpuls erzeugt wird. Das Verhältnis der Taktimpulse zu den dazwischen liegenden Impulspausen ist so gewählt, dass ein Zeichen erst nach Beendigung der Einschwingzeiten des Verstärkers 63 und der Reihen-Resonanzschaltungen in das Register 97 übertragen wird.
Das bei einem aus sechs Dezimalziffern bestehenden Zählwert auftretende Sonderzeichen bewirkt auch eine Umschaltung des Flip-Flops 101, so dass nun dessen rechter Ausgang und damit der mit diesem verbundene Eingang des Und-Gatters 104 auf hohem Potential liegen. Bei einem vierdekadigen Zählwerk erfolgt keine Umschaltung des Flip-Flops 101, wodurch in diesem Fall der mit dem Flip-Flop verbundene Eingang des Und-Gatters 103 auf hohem Potential liegt.
Nach dem Zurückstellen des Schieberegisters 98 und dem Umschalten des Flip-Flops 100 werden durch den ersten Taktimpuls das Schieberegister um eine Stufe weitergeschaltet und das Pausen- bzw. Sonderzeichen übertragen. Nach dem fünften Taktimpuls sind vier Zeichen des Zählwertes in das Register 97 übermittelt und das Schieberegister soweit fortgeschaltet worden, dass der mit dem Schieberegister verbundene Eingang des Und-Gatters 103 sich auf hohem Potential befindet.
Wird ein vierdekadiger Zählwert übertragen, dann ist infolge der Stellung des Flip-Flops 101 das Und-Gatter
103 leitend und es erfolgt über das Oder-Gatter 102 eine Rückstellung des Flip-Flops 100. Das Flip-Flop 101 kann nicht zurückgestellt werden, da es vorher nicht umgeschaltet wurde. Das Flip-Flop 100 setzt den Taktgeber 99 still. In dieser Stellung verharrt die Taktschaltung bis zum Eintreffen des nächsten Impulses über das Oder-Gatter 96.
Wird jedoch ein Zählwert mit sechs Dezimalziffern übertragen, dann wird durch die Umschaltung des Flip Flops 101 nicht das Und-Gatter 103, sondern das Und Gatter 104 erst nach sieben Taktimpulsen leitend. Über das Oder-Gatter 102 erfolgt dann die Zurückstellung der Flip-Flops 100 und 101.
Anstelle der Zählschaltung 5 in Fig. 1 kann z. B.
auch ein Schieberegister verwendet werden, in das über eine Eingangsleitung bereits kodierte Zeichen, die z. B.
von mehreren Zählschaltungen stammen, fortlaufend eingeschoben werden. Das Schieberegister ist für die Aufnahme eines Zeichens ausgebildet. Zwischen zwei Schiebeimpulsen, von denen der erste das letzte Bit eines Zeichens und der nachfolgende das erste Bit des nächsten Zeichens in das Schieberegister bringen, wird über Und-Gatter durch einen Taktimpuls das im Schieberegister enthaltende Zeichen parallel ausgelesen.
Die Ausgänge der Und-Gatter können direkt mit den Steuereingängen der Torschaltungen verbunden werden, so dass die zwischengeschalteten Oder-Gatter entfallen.
PATENTANSPRÜCHE
I. Anordnung zum Speichern von digitalen Informationen in einer auf einem Träger angeordneten magnetisierbaren Schicht, dadurch gekennzeichnet, dass Einrichtungen zum Aufzeichnen und Lesen mehrerer die digitalen Informationen bildenden Binärsignale an der gleichen Stelle der magnetisierbaren Schicht vorgesehen sind und dass die an der gleichen Stelle aufzuzeichnenden Binärsignale durch voneinander verschiedene Frequenzen dargestellt sind.
II. Verwendung der Anordnung nach Patentanspruch II, zum Aufzeichnen und Lesen des Verbrauches an elektrischer Energie.
UNTERANSPRÜCHE
1. Anordnung nach Patentanspruch I, dadurch gekennzeichnet, dass für die an der gleichen Stelle der magnetisierbaren Schicht aufzuzeichnenden Binärsignale ein Magnetkopf vorgesehen ist.
2. Anordnung nach Unteranspruch 1, dadurch gekennzeichnet, dass Vorrichtungen, die dem Magnetkopf gleichzeitig die durch unterschiedliche Frequenzen dargestellten Binärsignale zuführen, vorgesehen sind.
3. Anordnung nach Patentanspruch I, zum Aufzeichnen von Zählwerten, dadurch gekennzeichnet, dass Mittel vorgesehen sind, um jeden aus mehreren Zeichen bestehenden Zählwert mit einem Sonderzeichen zu versehen.
4. Anordnung nach Unteranspruch 3, dadurch gekennzeichnet, dass das Sonderzeichen für die Synchronisierung der Leseeinrichtung vorgesehen ist.
5. Anordnung nach Unteranspruch 3 zum Aufzeichnen mehrerer Arten von Zählwerten, dadurch gekennzeichnet, dass Mittel vorgesehen sind, um jeder Art von Zählwerten ein eigenes Sonderzeichen zuzuordnen.
6. Anordnung nach Patentanspruch I, dadurch gekennzeichnet, dass ein Binärsignal durch das Vorhandensein oder das Fehlen einer Frequenz dargestellt wird.
**WARNUNG** Ende DESC Feld konnte Anfang CLMS uberlappen**.
Arrangement for storing digital information and its use for recording and reading the consumption of electrical energy
The invention relates to an arrangement for storing digital information in a magnetizable layer arranged on a carrier and its use for recording and reading the consumption of electrical energy.
It is known to store digital information with the aid of a magnetizable layer applied to a preferably tape, drum or plate-shaped carrier. The digital information is represented by binary signals, so-called bits.
Here, each bit is assigned a specific space in the storage medium, which is only provided for one bit.
In the case of large amounts of information to be recorded, for example in the case of ongoing registration of counter values or messages from a large number of reporting points over a long period, there is a considerable need for storage space.
It is the object of the present invention to reduce the number of storage locations required for a specific amount of information in the known recording methods. This object is achieved in that devices for recording and reading a plurality of binary signals forming the digital information are provided at the same location on the magnetizable layer and that the binary signals to be recorded at the same location are represented by mutually different frequencies.
The invention also relates to the use of these devices for recording and reading the consumption of electrical energy.
The stored binary signals can therefore not only be distinguished by their storage space, but also by the different signal frequencies in the case of signal groups that belong together. This makes it possible to accommodate several binary signals in one memory location.
The bits intended for a storage location are preferably recorded using a magnetic head. These bits are advantageously recorded at the same time, which means that the recording time can be shortened compared to known methods.
The invention is explained in more detail below with reference to an embodiment shown in the figures.
Show it:
Fig. 1 shows a recording device and
Fig. 2 shows a reading device.
The information to be recorded with the arrangement according to FIG. 1 is intended to represent count values consisting of four decimal digits each in the selected example. Via an input line 1, a conversion circuit 2, a delay element 3 and a synchronization circuit 4, pulses to be counted arrive at a counting circuit 5. The pulses to be counted can originate, for example, from a pulse generator controlled by an electricity meter. The number of pulses corresponds to the consumption of electrical work measured by the meter. The arrangement according to FIG. 1 is intended to record the consumption as a count value at certain time intervals.
In the conversion circuit 2, the pulse voltages on the input line 1 are transformed to the pulse voltages used in the recording device. A mono-flop 6 is connected to the output of the synchronization circuit 4, which is switched over by the starting edge of each counting pulse and flips back again while the counting pulse occurs. As a result, the counting circuit 5 connected to the mono-flop receives a clock pulse so that it can take over the counting pulse.
The pulses are counted by the counting circuit 5, the counter reading being represented in binary-decimal code. A parity bit is assigned to each decimal digit. The counting circuit is provided for receiving a count value and thus has twenty levels. It is divided into four sections, each of which is used to store a binary-decimally coded digit including the parity bit, hereinafter referred to as the symbol.
The device according to FIG. 1 has a hard-wired memory 7 which consists of five stages and in which a fixed value is stored. This consists of four bits and an assigned parity bit. The four bits were chosen so that the stored value does not correspond to any of the binary-decimal coded digits.
The value contained in the memory 7 is called the pause symbol in the following.
The characters are extracted from the counting circuit 5 and the memory 7 via Unid gates 8 to 32.
The second inputs of these AND gates are at the outputs of the stages of a shift register 33, in which only one stage is always in the on state and only this stage opens the AND gates connected to it. The last stage of the shift register 33 turns the AND gates 28 to 32, the first stage the AND gates 8 to 12, the second stage the AND gates 13 to 17, and the third stage the AND gates 18 to 22 and through the fourth stage the AND gates 23 to 27 are opened. In this order, the AND gates 8 to 32 become transparent in groups when a count is recorded and thus first transmit the pause character and then successively the characters stored in the counting circuit, starting with the character stored on the left.
The outputs of stages two to five of shift register 33 are also connected to reset inputs of counting circuit 5. Each of these shift register stages is connected to five stages of the counting circuit that contain a character. The second shift register stage clears the character stored on the left in the counting circuit, the third and fourth stage the two characters on the right and the fifth stage the character on the right.
The inputs of OR gates 34 to 38 are connected to the outputs of AND gates 8 to 32; in such a way that all AND gates that let the first bit of a character through, i.e. H. the AND gates 8, 13, 18, 23 and 28, with an OR gate, here the OR gate 34 are connected. Furthermore, the OR gate 35 is connected to all AND gates which transmit the second bit of a character. In the same way, the OR gates 36, 37 and 38 are each connected to five of the AND gates.
The last stage of the shift register 33 is therefore in the on state. then there is the one consisting of five bits. pause characters contained in memory 7 at the outputs of the five OR gates 34 to 38.
Likewise, one of the characters stored in the counting circuit 5 is transferred to the outputs of the OR gates 34 to 38 when the corresponding stage in the shift register 33 has been brought into the on state. The outputs of the OR gates 34 to 38 have high or low potential, depending on whether the associated bit in the stored character is L or O.
The control inputs of gate circuits 39 to 43 are connected to the outputs of the OR gates 34 to 38. The gate circuits are each connected to one of oscillators 44 to 48. Each oscillator generates a sinusoidal voltage, the frequency of which differs significantly from the frequencies of the voltages of the other oscillators. The sinusoidal voltages are only allowed through by the corresponding gate circuits 39 to 43 when the output of the associated OR gate is at high potential. However, this only occurs when the assigned bit of the character being transmitted has the state L.
The outputs of the gate circuits 39 to 43 are combined and connected to a recording head 49. The currents flowing over this head magnetize a magnetic tape 50 which is led past it closely. In this case, those sinusoidal voltages that can pass the gate circuits 39 to 43 are simultaneously recorded on the magnetic tape. Thus, only those frequencies are recorded whose corresponding bits of a character are e.g. B. are in the L state.
The recording sequence of the individual characters of a counter is determined by the shift register 33.
The control of this shift register and the processes it causes are explained below:
The circuit for controlling the shift register 33 consists of two flip-flops 51 and 52, a clock 53 and two AND gates 54 and 55. The counting values indicating the consumption should be recorded at certain time intervals, e.g. B. after every fifteen minutes. This process is triggered by a clock pulse which is applied to the set input of the flip-flop 51. As a result, a voltage is applied to one input of the AND gate 54 such that the next pulse of the continuously running clock generator 53 can pass the AND gate 54 and switch the flip-flop 52. The AND gate 55 thus becomes permeable to the pulses of the clock generator 53 which now act as shift pulses for the shift register 33.
Each clock pulse causes the state stored in the shift register to be shifted one step to the right. The status of the last stage is transferred to the first stage.
In the shift register 33 there is only one stage in the on state. In the idle state, it is in the sixth stage of the shift register. It is pushed into the seventh stage by a clock pulse or a shift pulse. The recording of the pause mark contained in the memory 7 on the magnetic tape 50 is thus effected. Another clock pulse results in the transition of the on state into the first stage of the shift register 33 and thus the recording of the character on the left in the counting circuit 5. With the next clock pulse, the recording of the second character of the stored count value and, at the same time, the resetting of the stages of the counting circuit 5, which contain the character already transmitted, is effected.
After the fifth clock pulse, the pause symbol and the count value are recorded on the magnetic tape 50 and after the sixth clock pulse, when the on state is in the fifth stage of the shift register 33, all stages of the counting circuit 5 are reset. With the following clock pulse, the on state changes to the sixth stage; as a result, the flip-flops 51 and 52 are switched back and the circuit arrangement for controlling the shift register 33 remains in the idle state until the next clock pulse.
The frequency of the counting pulses arriving on input line 1 is so low that the recording of a count value and the pause symbol can easily take place between the arrival of two counting pulses. However, it is possible that a counting pulse arrives during the recording and can thus falsify the count value. This is prevented by the synchronizing device 4. It consists of flip-flops 56 and 57, AND gates 58 and 59, a delay circuit 60, OR gates 61 and 105 and a non-element 106. Furthermore, a mono flop 107 and an AND gate 108 are provided, which Operation of the shift register 33 can influence.
The counting pulses arrive at the inputs of the delay element 3 and the mono-flop 107 at the same time. After a very short delay time, they are passed from the output of the delay element 3 to the flip-flop 57 via the normally open AND gate 59. This is switched over so that a pulse reaches the inputs of the counting circuit 5 and the mono-flop 6 via the OR gate 61. After the counting pulse has ended, the flip-flop 57 is reset again via the non-element 106. However, this path for the counting pulses is interrupted if a recording takes place and the first five stages of the counting circuit 5 have not yet been reset, i.e. H. when the on state of the shift register 33 is in the last, in the first and, for safety's sake, also in the second stage.
The interruption takes place via the OR gate 105, which at the same time opens the AND gate 58 for a counting pulse.
The pulse then reaches the delay circuit 60 via the flip-flop 56, which is also reset after a counting pulse duration. After a delay time, it is applied to the inputs of the counting circuit 5 and the mono-flop 6. This delay time is dimensioned such that the on state of the shift register 33 is already in the third stage at this point in time. However, it is so short that the counting pulse does not overlap with the subsequent counting pulse.
The mono-flop 107 is briefly brought into its unstable position by a counting pulse. in which it blocks the AND gate 108 for the clock pulses of the clock generator 53. This time is slightly longer than the delay time of the delay element 3, but shorter than the duration of a clock pulse. So no clock pulse is lost. This measure prevents the shift register 33 from being advanced at the same time when a counting pulse reaches the AND gates 58 and 59, and both flip-flops 56 and 57 could be set. If one of the flip-flops is set, it blocks the AND gate assigned to the other flip-flop.
The reading device in Fig. 2 shows the magnetic tape 50, of which the z. B. with an arrangement according to FIG. 1 recorded information can be sensed with a playback head 62. An amplifier 63 is connected downstream of the playback head; five parallel circuits for frequency selection are connected to this. Each of these circuits consists of a series connection of one of five capacitances 64 to 68, one of five inductances 69 to 73 and one of five resistors 74 to 78. Each of the resistors is one of five via one of the diodes 79 to 83 Threshold circuits 84 to 88 connected in parallel. Each of the series connections of capacitance and inductance is designed for a resonance frequency which is assigned to one of the frequencies of the oscillators 44 to 48.
Each series circuit has a different resonance frequency from the other.
The signal frequencies contained in the information taken from the magnetic tape cause a current to flow through the series connections assigned to them, which makes the corresponding threshold value circuits respond. The character read can therefore be picked up in parallel at the outputs of the threshold value circuits. The outputs of the threshold value circuits are each connected to one of the five inputs of AND gates 89 and 90 and to one of the two inputs of AND gates 91 to 95. The AND gate 89 is designed in such a way that it generates an output signal when the pause symbol is present at its inputs. The AND gate 90 is permeable if another, likewise predetermined, special character occurs at its inputs.
The use of the two AND gates enables two different types of information recorded in any order to be sampled.
In the example shown, these are two count values that differ in the number of their decimal digits. The count values preceded by the pause symbol have four decades. The count values preceded by the other special character should consist of six decimal digits. The output signals of the two AND gates 89 and 90 are combined by an OR gate 96 and form the start signal for a clock circuit to which the second inputs of the AND gates 91 to 95 are connected. The signals emitted by the clock circuit at the desired time cause the AND gates 91 to 95 to be switched through and thus a transfer of the character present at the outputs of the threshold value circuits 84 to 88 to a register 97.
From this register, the character is transferred to a computing machine, another special evaluation device or another memory before the next character arrives.
Each read count is preceded by the pause character or the other special character. Each of these two characters causes the clock circuit to be switched on via the OR gate 96. This consists of a shift register 98, a clock generator 99, two flip-flops 100 and 101, an OR gate 102 and two AND gates 103 and 104.
The output signal of the OR gate 96 resets the shift register 98 to its initial state and the flip-flop 100 is switched. The shift register 98 has one stage in the on state; this state is continuously switched on by pulses from the clock generator 99. When the shift register is reset, the on state jumps back to the first stage on the right.
After switching over the flip-flop 100, the clock generator is enabled and now generates clock pulses which switch the shift register 98 on and which also occur at the second inputs of the AND gates 91 to 95. As a result, these AND gates become permeable to a character lying at the outputs of the threshold value circuits 84 to 88. The clock generator 99 and the speed of the magnetic tape 50 are coordinated with one another in such a way that a clock pulse is generated for each character read. The ratio of the clock pulses to the interpulse periods is selected so that a character is only transferred to the register 97 after the settling times of the amplifier 63 and the series resonance circuits have ended.
The special character occurring in a count consisting of six decimal digits also causes the flip-flop 101 to switch, so that its right output and thus the input of the AND gate 104 connected to it are at high potential. In the case of a four-decade counter, the flip-flop 101 is not switched over, as a result of which in this case the input of the AND gate 103 connected to the flip-flop is at high potential.
After the shift register 98 has been reset and the flip-flop 100 has been switched over, the shift register is switched one step further by the first clock pulse and the pause or special character is transmitted. After the fifth clock pulse, four characters of the count value have been transmitted to register 97 and the shift register has been advanced so far that the input of AND gate 103 connected to the shift register is at high potential.
If a four-decade count is transmitted, the AND gate is due to the position of the flip-flop 101
103 conductive and the OR gate 102 resets the flip-flop 100. The flip-flop 101 cannot be reset because it was not switched over beforehand. The flip-flop 100 stops the clock 99. The clock circuit remains in this position until the arrival of the next pulse via the OR gate 96.
If, however, a count with six decimal digits is transmitted, then by switching over the flip-flop 101, it is not the AND gate 103 but rather the AND gate 104 that only becomes conductive after seven clock pulses. The resetting of the flip-flops 100 and 101 then takes place via the OR gate 102.
Instead of the counting circuit 5 in FIG. B.
a shift register can also be used, into which characters that have already been coded via an input line, e.g. B.
come from several counting circuits, are inserted consecutively. The shift register is designed to receive a character. Between two shift pulses, the first of which brings the last bit of a character and the following the first bit of the next character into the shift register, the character contained in the shift register is read out in parallel via an AND gate by a clock pulse.
The outputs of the AND gates can be connected directly to the control inputs of the gate circuits, so that the interposed OR gates are not required.
PATENT CLAIMS
I. Arrangement for storing digital information in a magnetizable layer arranged on a carrier, characterized in that devices for recording and reading a plurality of binary signals forming the digital information are provided at the same point of the magnetizable layer and that the binary signals to be recorded at the same point are represented by mutually different frequencies.
II. Use of the arrangement according to claim II for recording and reading the consumption of electrical energy.
SUBCLAIMS
1. Arrangement according to claim I, characterized in that a magnetic head is provided for the binary signals to be recorded at the same point on the magnetizable layer.
2. Arrangement according to dependent claim 1, characterized in that devices which simultaneously supply the binary signals represented by different frequencies to the magnetic head are provided.
3. Arrangement according to claim 1, for recording count values, characterized in that means are provided for providing each count value consisting of several characters with a special character.
4. Arrangement according to dependent claim 3, characterized in that the special character is provided for the synchronization of the reading device.
5. Arrangement according to dependent claim 3 for recording several types of count values, characterized in that means are provided in order to assign a special character to each type of count value.
6. Arrangement according to patent claim I, characterized in that a binary signal is represented by the presence or absence of a frequency.
** WARNING ** End of DESC field could overlap beginning of CLMS **.