Procédé de codage en multiplex dans le temps
Dans le brevet suisse 541242, on a décrit un codeur analogiquessdigtal à durée de codage fixe dans lequel on utilise, comme tension de comparaison, une tension en dents de scie ou en escalier et qui comporte deux mémoires à (m-l) x n chiffres chacune, m étant le nombre de voies à la transmission et n le nombre des signaux (m-l) voies auxquelles on rajoute, à la transmission, une voie de synchronisation. Il fonctionne de la manière suivante: dès que l'amplitude du signal à coder sur l'une des voies est égale à celle de la dent de scie, le nombre affiché dans un compteur de codage qui avance en synchroriisme avec l'amplitude de la dent de scie est inscrit sur la ligne réservée à cette voie dans la première mémoire de sorte que le codage s'effectue de manière acyclique.
Le temps de montée de la dent de scie est au plus égal à (m-l) temps de voie et, au mième temps, tous les codes sont transférés de la première à la deuxième mémoire d'où ils sont ensuite extraits de manière cyclique.
Un tel codeur ne comporte donc pas de circuit d'échantillonnage et de mise en mémoire du signal à coder. On peut néanmoins définir une fréquence d'échantillonnage fs égale à l'inverse de la durée Tz de la période du signal en dents de scie.
La présente invention a donc pour but de permettre de réaliser un codeur en multiplex dans le temps du type à comparaison avec une dent de scie qui ait un fonctionnement rapide et qui soit de réalisation simple.
L'invention est caractérisée par le fait que, pour coder m voies en multiplex dans le temps et pour transmettre les codes ainsi obtenus, la durée du cycle de codage (Tc) est divisée en m temps de voie Vo à V (m-l) de durée unitaire tb par les signaux fournis par un compteur de transmission, que la durée de la période de répétition du signal en dents de scie (Tz) est égale à la moitié de celle du cycle de codage (Tc), que ledit signal en dents de scie croît en synclrronisme avec l'avance d'un compteur de codage de capacité n chiffres, son temps de montée (Tm) correspondant au temps d'affichage (2n-l) x ta des codes 0 à 2n-2 où ta correspond à la durée d'affichage d'un code dans le compteur de codage;
que l'affichage du code suivant 2"-1 provoque l'apparition d'un signal (F) de durée y x ta qui bloque le compteur de codage et commande la remise à zéro du signal en dents de scie, y étant un nombre entier; que ce signal (F) est supprimé au début du cycle du signal en dents de scie suivant défini par l'un des signaux
m
Vo ou V -i)
2 que les durées des périodes de répétition ta et tb des signaux d'avance appliqués aux deux compteurs sont liées par la relation
tb 2 (2n1 + y)
ta m et qu'une bascule (Cl), mise en l'un de ses états par le signal Vo et en l'état opposé par le signal
m V ( - 1)
2 fournit des signaux définissant la première et la deuxième moitié de chaque cycle de codage.
Une mise en oeuvre préférée de la présente invention réside dans le fait que, pendant la première moitié d'un cycle de codage, chacun des signaux reçus sur l'une des
m
2 voies constituant un premier groupe de voies est com paré, dans un comparateur qui lui est affecté, à la dent de scie; que le signal d'égalité commande l'inscription, dans une ligne de mémoire réservée à cette voie, du code affiché à cet instant dans le compteur de codage; que, pendant ces opérations, le contenu des lignes de mémoire affectées aux voies du deuxième groupe est lu sous la commande des signaux fournis par le compteur de transmission; et que, pendant la deuxième moitié du cycle de codage, on code les voies du deuxième groupe et on transmet les codes relatifs aux voies du premier groupe.
Une mise en oeuvre du procédé selon la présente invention sera exposée, à titre d'exemple, dans la description suivante faite en relation avec les dessins joints dans lesquels: les fig. la à id représentent des diagrammes de signaux apparaissant dans le codeur;
les fig. 2a à 2d représentent des diagrammes de signaux apparaissant dans un exemple particulier de réalisation du codeur;
la fig. 3 représente le schéma détaillé de cet exemple particulier de réalisation.
Avant de décrire un exemple particulier de réalisation du codeur, on va exposer son principe de fonctionnement dans le cas général où le nombre de voies m et le nombre de chiffres n des codes transmis sont quelconques avec la seule restriction que m doit être un nombre pair.
La fig. la représente deux cycles successifs Tzl,
Tz2 du signal de référence en dents de scie dont les temps de montée et de retour ont été référencés TM et Ta. La fig. lb représente les signaux de temps de voie Vo, V1...,
m m
1), V( )...etc
2 2 utilisés pour commander la transmission, après codage, des codes relatifs aux voies 0, 1, . . .
m m
- 1, ... . etc
2 2 le premier groupe de
m
2 voies étant transmis pendant le cycle Tzl et le deuxième groupe pendant le cycle Tz2. Ces signaux de temps de voie sont fournis par un compteur de transmission.
L'amplitude maximale Ec du signal en dents de scie définit la gamme des tensions à coder comprise entre zéro et Ec volts et les codes correspondants sont fournis par un compteur de codage de capacité n chiffres. Les valeurs décimales de ces codes sont représentées sur la fig. lv et on voit que les 2n-l premiers codes correspondent au temps de montée TM de la dent de scie. L'affichage du dernier code (code 2el) provoque l'élaboration d'un signal F représenté sur la fig. id qui commande le blocage de l'avance du compteur de codage et le retour à zéro de la dent de scie.
Lorsque le compteur de transmission passe à la position
m
2 ce signal F est supprimé et un nouveau cycle du signal en dents de scie commence. Les codes du premier groupe de voies étant transmis pendant le cycle Tzl, les tensions à coder reçues sur le deuxième groupe de voies sont codées pendant ce temps, de la manière décrite dans le brevet suisse 451 242. Au cycle suivant
Tz2, les codes de ce groupe sont transmis et les tensions analogiques reçues sur le premier groupe sont codées et ainsi de suite.
Si l'on désigne par ta et tb (voir fig. lc et lb) la durée d'affichage d'un code dans le compteur de codage et la durée d'un temps de voie, on a les relations suivantes:
m
Tz = - x tb (1)
2
Tex = (2 -1)X ta
Ta = y X ta, y étant un nombre entier
Tz = T, $ T, = (2n - 1 +y) X ta
En égalant (1) et (2), il vient:
tb 2 (2n - 1 + y)
(2)
ta m
Connaissant m, n et Tz, il suffit de choisir une valeur de y telle que le rapport
tb
ta soit un nombre entier ou un nombre fractionnaire ayant un numérateur et un dénominateur de faibles valeurs.
Dans ces conditions, les signaux d'avance pour les deux compteurs sont fournis, à travers un ou deux circuits diviseurs, par un même générateur d'impulsion.
On va maintenant décrire un exemple particulier de réalisation du codeur selon l'invention dans lequel on a choisi:
nombre de voies m = 32 =
nombre de chiffres des codes transmis: n + 1 = 8
nombre de chiffres des codes représentant la valeur des tension à coder: n = 7
valeur du coefficient y: 1.
On a donc
tb = = 23 = n + 1
ta
On voit que ce choix particulier des paramètres permet d'obtenir un rapport
tb
ta correspondant exactement au nombre de chiffres des codes transmis et que le nombre de voies est une puissance entière de 2. Comme on l'a vu précédemment, la gamme des tensions à coder est quantifiée en 2n-1= 127 échelons édaux. Enfin les codes transmis comportent un chiffre supplémentaire qui est utilisé soit pour assurer la synchronisation des voies à la réception, soit pour accroître la quantité d'information transmise selon, par exemple, le procédé décrit dans le brevet suisse 411 992.
Les fig. 2a, 2b, 2c, 2d représentent respectivement deux cycles successifs Tzl et Tz2 du signal en dents de scie, les signaux de temps de voie Vo à V31, les valeurs décimales 0 à 127 des codes fournis par le compteur de codage et le signal F précédemment défini. Par suite du choix de la valeur de y (y = 1), ce signal correspond au temps d'affichage du code 127.
On rappellera que le codage s'effectue sans aucun échantillonnage des tensions à coder, au fur et à mesure que l'amplitude du signal en dents de scie devient égale à chacune de ces tensions. Les opérations qui s'effectuent pendant ces cycles Tzl et Tz2 sont:
a) Pendant le cycle Tzl: codage des signaux reçus sur les voies 16 à 31 et transmission, sous la commande des signaux VO à V15, des codes relatifs aux voies 0 à 15;
b) Pendant le cycle Tz2: codage des signaux reçus sur les voies 0 à 15 et transmission, sous la commande des signaux V16 à V31, des codes relatifs aux voies 16 à31.
La fig. 3 représente le schéma du codeur qui comprend le compteur CN, le générateur de signaux AG, le groupe CM des comparateurs, la mémoire MR et le circuit de transmission TA.
Dans le compteur CN on n'a représenté, afin de simplifier la fig, que les bascules C1 à C8 en omettant les liaisons entre ces éléments. La bascule C8 à laquelle sont appliqués les signaux d'avance Aa est celle qui affiche le chiffre le moins significatif, la bascule C7 est celle qui affiche le chiffre immédiatement plus significatif etc. Par suite du choix particulier des paramètres, ce compteur joue à la fois le rôle de compteur de codage, de compteur de transmission et de compteur de moments, le terme moment caractérisant le temps réservé à la transmission de chacun des n + 1 chiffres des codes lorsque cette opération s'effectue sous forme série.
Ainsi, les sept bascules C2 à C8 fournissent les codes à n = 7 chiffres utilisés au codage, les bascules C1 à C5 fournissent les m = 32 codes correspondants aux temps de voie et les bascules C6 à C8 fournissent les n + 1 = 8 codes correspondants aux moments.
Enfin chaque fois qu'un cycle du signal en dents de scie est terminé par l'affichage successif de 2n codes dans les bascules C2 à C8, la bascule Cl change d'état de sorte que les signaux Cîl et C10 apparaissant sur ses sorties 1 et 0 définissent respectivement les temps réservés au codage du premier groupe de voies (voies 0 à 15) et du deuxième groupe de voies (voies 16 à 31).
Le générateur de signaux AG comporte le générateur d'impulsion A fournissant, sur sa sortie Aa, les signaux d'avance au compteur CN; le générateur à dents de scie SG; le décodeur Dl fournissant les signaux VO, V1-V31 et le décodeur D2 fournissant les signaux de moment to, tl-t7. Il comporte également le circuit ET P2 et le circuit OU P1 qui délivre un signal
F lorsqu'un signal t7 est présent en même temps qu'un signal V15 ou V31 caractérisant le fait que les bascules C2 à C8 sont toutes en l'état 1, c'est-à-dire que le code affiché par ces bascules présente la valeur 2"-1 = 127.
Le générateur SG fournit un signal Z dont l'amplitude croît linéairement avec le temps tant que la porte
P2 est bloquée. Lorsque celle-ci fournit un signal F, l'amplitude du signal Z s'annule, puis il recommence à croître dès que le signal F est supprimé. On voit donc, que, comme il a été représenté sur les fig. 2a et 2c, l'amplitude du signal Z croît en synchronisme avec l'avance des codes fournis par les bascules C2 à C8.
Le groupe CM des comparateurs comporte m comparateurs Mo, M1-M3 1 auquels sont appliqués:
les signaux analogiques à coder No, N1-N31
le signal en dents de scie Z fournie par le générateur SG
un signal de déblocage qui est soit le signal Cîl pour les comparateurs Mo à M15, soit le signal C10 pour les comparateurs M16 à M31.
Chacun des comparatellts fournit, sur sa sortie So,
S1-S31, un signal lorsque les tensions comparées sont égales et que le signal de déblocage lui est appliqué.
La mémoire MR, qui comporte au total m lignes et n colonnes, est divisée en deux sous-mémoires MR1,
MR2 comportant chacune
m
2 lignes et n colonnes, la première de celles-ci étant réservée aux codes de voies 1 à 15 et la seconde aux codes des voies 16 à 31. Les portes P3 à P6 commandent le choix des sous-mémoires sous la commande des signaux C10 et C11. La sélection à l'enregistrement dans la mémoire MR1 s'effectue par cöïncidence de deux signaux, les signaux de sélection de ligne appliqués à l'entrée WL étant les signaux So à S15 et les signaux de sélection de colonne appliqués à l'entrée
WC étant les signaux fournis par les bascules C2 à C8 du compteur CN lorsque la porte P3 est ouverte par un signal C10.
Dans la mémoire MR2, l'entrée VVL reçoit les signaux S16 à 531 et l'entrée WC reçoit les signaux fournis par les bascules C2 à C8 lorsque la porte P4 est ouverte par un signal Cll.
La sélection à la lecture s'effectue également, pour une lecture série, par coïncidence de deux signaux, les signaux de sélection de ligne appliqués à l'entrée RL de la mémoire MRl étant les signaux de temps de voie
V16 à V31 fournis par le décodeur D1 et les signaux de sélection de colonne appliqués à l'entrée RC étant les signaux de moment tl à t7 fournis par le décodeur
D2 lorsque la porte P5 reçoit un signal Cîl.
Dans la mémoire MR2, l'entrée RL reçoit les signaux VO à V15 et l'entrée RC reçoit les signaux tl à t7 quand la porte P6 reçoit un signal C10. Les conducteurs de sortie des deux sous-mémoires sont connectés au circuit OU P7.
On voit donc que les deux sous-mémoires MR1,
MR2 fonctionnent alternativement en enregistrement et en lecture et que le signal C10, par exemple, com mande l'enregistrement dans MR1 et la lecture dans
MR2.
Enfin le circuit de transmission TA, auquel sont appliquées les informations lues sous forme série dans les mémoires MR1, MR2 (informations fournies par le circuit OU P7) et le signal de moment to définissant le temps de transmission du noème chiffre, commande le choix de la valeur 0 ou 1 de ce chiffre et les codes complets sont disponibles sur la sortie B.
En examinant la fig. 3 on voit que, si toutes les bascules du compteur CN sont initialement en l'état 0, les impulsions fournies par le générateur A provoquent l'affichage successif des codes dont la valeur décimale est 1, 2... 127. Pendant ce temps, la bascule C1 reste en l'état 0 fournissant un signal C10 pour le déblocage des comparateurs M16 à M31. L'impulsion suivante fait passer cette bascule en l'état 1 et toutes les autres bascules en l'état 0 de sorte que le code affiché par les bascules C2 à C8 revient à la valeur 0, puis 1, 2, 127.
Pendant ce temps le signal Cîl assure le déblocage des comparateurs l, à M15.
Le codeur que l'on vient de décrire fonctionne de la manière suivante: lorsque la bascule C1 fournit un signal Calo, les signaux analogiques N16 à N31 du deuxième groupe de voies peuvent être codés par comparaison avec le signal Z (cycle Tzl, fig. 2a). Dès qu'un signal d'égalité apparaît, il commande l'inscription, sur la ligne réservée à cette voie dans la mémoire
MR, du code fourni par les bascules C2 à C8 cu compteur CN. En même temps les signaux de temps de voies VO à V15 fournis par le décodeur D1 commandent la lecture des codes concernant le premier groupe de voies, cette lecture s'effectuant sous forme série sous la commande des signaux de moment tl à t7.
Lorsque les bascules C2 à C8 affichent le code 127, la prote P2 délivre un signal F pendant la durée d'affichage de ce code commandant la remise à zéro de la dent de scie. Immédiatement après, la bascule C1 change d'état et fournit un signal C11, les bascules C2 à C8 affichent le code zéro puis les codes suivants, le signal Z recommence à croître pour le codage pendant le cycle Tz2, fig. la, des signaux analogiques NO à
N15, et les informations codées au cycle précédent sont lues sous la commande des signaux V16 à V31.
On notera qu'avec le principe de codage utilisé, deux ou plusieurs comparateurs peuvent fournir simultanément un signal de sélection de lignes dans la mémoire MR. On conçoit que le même code s'inscrira simultanément dans les lignes de mémoire correspondantes à condition que la puissance fournie par le générateur de signaux de colonne soit suffisante.
On a vu, lors de la description du générateur SG, que le code zéro correspondait à une valeur nulle du signal Z. Par contre, la valeur du signal Z correspondant au code 127 dépend de la stabilité du générateur
SG et peut être différente de Ec. Pour éviter les erreurs de quantification qui peuvent en résulter, on peut utiliser l'une des voies - la voie 31 par exemple comme voie d'étalonnage à laquelle on applique un signal de référence de valeur
Ec
2
Le code inscrit sur la ligne 31 de la mémoire doit être l'un des codes 63 ou 64 correspondant à cette valeur
Ec
2
On peut alors commander une modification de la pente du signal Z en fonction du code obtenu, cette opération s'effectuant pendant l'apparition du signal F suivant. Le temps de voie V31 est alors utilisé pour transmettre un code de synchronisation.
Par ailleurs, on peut remplacer le signal en dents de scie Z par un signal en escalier obtenu à l'aide d'un décodeur digitalanalogique auquel sont connectées les bascules C2 à
C8. Le codage peut alors se faire en 2n = 128 échelons de quantification puisqu'il n'est pas nécessaire de prévoir un temps de retour pour un signal de référence obtenu de cette manière.
Time multiplex coding method
In Swiss patent 541242, an analogue digital encoder with fixed coding time has been described in which a sawtooth or stepped voltage is used as comparison voltage and which comprises two memories with (ml) xn digits each, m being the number of channels for transmission and n the number of signals (ml) channels to which a synchronization channel is added at transmission. It works as follows: as soon as the amplitude of the signal to be encoded on one of the channels is equal to that of the sawtooth, the number displayed in a coding counter which advances in synchrorism with the amplitude of the sawtooth is written on the line reserved for this channel in the first memory so that the coding is carried out acyclically.
The rise time of the sawtooth is at most equal to (m-1) track time and, at the same time, all the codes are transferred from the first to the second memory from where they are then extracted cyclically.
Such an encoder therefore does not include a circuit for sampling and storing the signal to be encoded. It is nevertheless possible to define a sampling frequency fs equal to the inverse of the duration Tz of the period of the sawtooth signal.
The object of the present invention is therefore to make it possible to produce a time multiplex encoder of the type comparing with a sawtooth which has rapid operation and which is simple to produce.
The invention is characterized by the fact that, in order to code m time-multiplexed channels and to transmit the codes thus obtained, the duration of the coding cycle (Tc) is divided into m channel time Vo to V (ml) of unit duration tb by the signals supplied by a transmission counter, that the duration of the repetition period of the sawtooth signal (Tz) is equal to half that of the coding cycle (Tc), that said toothed signal saw speed increases synchronously with the advance of a n-digit capacitance coding counter, its rise time (Tm) corresponding to the display time (2n-l) x ta of codes 0 to 2n-2 where ta corresponds the duration of display of a code in the coding counter;
that the display of the following code 2 "-1 causes the appearance of a signal (F) of duration yx ta which blocks the coding counter and commands the resetting of the sawtooth signal, y being an integer ; that this signal (F) is deleted at the start of the cycle of the next sawtooth signal defined by one of the signals
m
Vo or V -i)
2 that the durations of the repetition periods ta and tb of the advance signals applied to the two counters are linked by the relation
tb 2 (2n1 + y)
ta m and that a flip-flop (Cl), put in one of its states by the signal Vo and in the opposite state by the signal
m V (- 1)
2 provides signals defining the first and second half of each coding cycle.
A preferred implementation of the present invention resides in the fact that, during the first half of an encoding cycle, each of the signals received on one of the
m
2 channels constituting a first group of channels are compared, in a comparator which is assigned to it, with the sawtooth; that the equality signal controls the writing, in a line of memory reserved for this channel, of the code displayed at this instant in the coding counter; that, during these operations, the content of the memory lines assigned to the channels of the second group is read under the control of the signals supplied by the transmission counter; and that, during the second half of the coding cycle, the channels of the second group are coded and the codes relating to the channels of the first group are transmitted.
An implementation of the method according to the present invention will be explained, by way of example, in the following description given in relation to the accompanying drawings in which: FIGS. la to id represent diagrams of signals appearing in the encoder;
figs. 2a to 2d represent signal diagrams appearing in a particular embodiment of the encoder;
fig. 3 shows the detailed diagram of this particular embodiment.
Before describing a particular embodiment of the encoder, its operating principle will be explained in the general case where the number of channels m and the number of digits n of the codes transmitted are any with the only restriction that m must be an even number. .
Fig. la represents two successive cycles Tzl,
Tz2 of the sawtooth reference signal whose rise and return times have been referenced TM and Ta. Fig. lb represents the track time signals Vo, V1 ...,
m m
1), V () ... etc
2 2 used to control the transmission, after coding, of the codes relating to channels 0, 1,. . .
m m
- 1, .... etc
2 2 the first group of
m
2 channels being transmitted during the Tzl cycle and the second group during the Tz2 cycle. These channel time signals are provided by a transmit counter.
The maximum amplitude Ec of the sawtooth signal defines the range of voltages to be encoded between zero and Ec volts and the corresponding codes are provided by an n-digit capacitance coding counter. The decimal values of these codes are shown in fig. lv and we see that the first 2n-l codes correspond to the rise time TM of the sawtooth. The display of the last code (code 2el) causes the production of a signal F shown in fig. id which controls the blocking of the advance of the coding counter and the return to zero of the sawtooth.
When the transmission counter changes to the position
m
2 this signal F is removed and a new cycle of the sawtooth signal begins. The codes of the first group of channels being transmitted during the Tzl cycle, the voltages to be encoded received on the second group of channels are coded during this time, as described in Swiss patent 451 242. In the following cycle
Tz2, the codes of this group are transmitted and the analog voltages received on the first group are coded and so on.
If we denote by ta and tb (see fig. Lc and lb) the duration of display of a code in the coding counter and the duration of a channel time, we have the following relations:
m
Tz = - x tb (1)
2
Tex = (2 -1) X ta
Ta = y X ta, y being an integer
Tz = T, $ T, = (2n - 1 + y) X ta
By equaling (1) and (2), it comes:
tb 2 (2n - 1 + y)
(2)
your m
Knowing m, n and Tz, it suffices to choose a value of y such that the ratio
tb
ta either an integer or a mixed number having a numerator and a denominator of low values.
Under these conditions, the advance signals for the two counters are supplied, through one or two dividing circuits, by the same pulse generator.
We will now describe a particular embodiment of the encoder according to the invention in which we have chosen:
number of channels m = 32 =
number of digits of transmitted codes: n + 1 = 8
number of digits of codes representing the voltage value to be coded: n = 7
value of coefficient y: 1.
So we have
tb = = 23 = n + 1
your
We see that this particular choice of parameters makes it possible to obtain a ratio
tb
ta corresponding exactly to the number of digits of the codes transmitted and that the number of channels is an integer power of 2. As we have seen previously, the range of voltages to be coded is quantized in 2n-1 = 127 edal steps. Finally, the codes transmitted include an additional digit which is used either to ensure the synchronization of the channels on reception, or to increase the quantity of information transmitted according to, for example, the method described in Swiss patent 411 992.
Figs. 2a, 2b, 2c, 2d respectively represent two successive cycles Tzl and Tz2 of the sawtooth signal, the track time signals Vo to V31, the decimal values 0 to 127 of the codes supplied by the coding counter and the signal F previously defined. As a result of the choice of the value of y (y = 1), this signal corresponds to the display time of code 127.
It will be recalled that the coding is carried out without any sampling of the voltages to be encoded, as the amplitude of the sawtooth signal becomes equal to each of these voltages. The operations which take place during these cycles Tzl and Tz2 are:
a) During cycle Tzl: coding of the signals received on channels 16 to 31 and transmission, under the control of signals VO to V15, of the codes relating to channels 0 to 15;
b) During cycle Tz2: coding of the signals received on channels 0 to 15 and transmission, under the control of signals V16 to V31, of the codes relating to channels 16 to 31.
Fig. 3 shows the diagram of the encoder which includes the counter CN, the signal generator AG, the CM group of comparators, the memory MR and the transmission circuit TA.
In the counter CN, in order to simplify the fig, only the flip-flops C1 to C8 have been shown, omitting the links between these elements. Flip-flop C8 to which the feed signals Aa are applied is the one which displays the least significant digit, flip-flop C7 is the one which displays the immediately more significant digit, etc. As a result of the particular choice of parameters, this counter plays the role of coding counter, transmission counter and moment counter at the same time, the term moment characterizing the time reserved for the transmission of each of the n + 1 digits of the codes. when this operation is carried out in serial form.
Thus, the seven flip-flops C2 to C8 provide the codes with n = 7 digits used for coding, the flip-flops C1 to C5 provide the m = 32 codes corresponding to the track times and the flip-flops C6 to C8 provide the n + 1 = 8 codes corresponding to the moments.
Finally, each time a cycle of the sawtooth signal is terminated by the successive display of 2n codes in the flip-flops C2 to C8, the flip-flop C1 changes state so that the signals Cîl and C10 appearing on its outputs 1 and 0 respectively define the times reserved for coding the first group of channels (channels 0 to 15) and the second group of channels (channels 16 to 31).
The signal generator AG comprises the pulse generator A supplying, on its output Aa, the advance signals to the counter CN; the SG sawtooth generator; the decoder D1 supplying the signals VO, V1-V31 and the decoder D2 supplying the moment signals to, t1-t7. It also includes the AND circuit P2 and the OR circuit P1 which delivers a signal
F when a signal t7 is present at the same time as a signal V15 or V31 characterizing the fact that the flip-flops C2 to C8 are all in state 1, that is to say that the code displayed by these flip-flops presents the value 2 "-1 = 127.
The SG generator supplies a Z signal whose amplitude increases linearly with time as the gate
P2 is blocked. When the latter supplies a signal F, the amplitude of the signal Z is canceled out, then it begins to increase again as soon as the signal F is removed. It can therefore be seen that, as has been shown in FIGS. 2a and 2c, the amplitude of the signal Z increases in synchronism with the advance of the codes supplied by the flip-flops C2 to C8.
The CM group of comparators comprises m comparators Mo, M1-M3 1 to which are applied:
analog signals to be coded No, N1-N31
the sawtooth signal Z supplied by the generator SG
an unlock signal which is either the signal CII for the comparators Mo to M15, or the signal C10 for the comparators M16 to M31.
Each of the comparatellts provides, on its So output,
S1-S31, a signal when the compared voltages are equal and the unlock signal is applied to it.
The memory MR, which comprises a total of m rows and n columns, is divided into two sub-memories MR1,
MR2 each comprising
m
2 rows and n columns, the first of these being reserved for channel codes 1 to 15 and the second for channel codes 16 to 31. Gates P3 to P6 control the choice of sub-memories under the control of signals C10 and C11. The selection for recording in the memory MR1 is effected by coincidence of two signals, the row selection signals applied to the input WL being the signals So to S15 and the column selection signals applied to the input.
WC being the signals supplied by the flip-flops C2 to C8 of the counter CN when the gate P3 is opened by a signal C10.
In the memory MR2, the VVL input receives the signals S16 to 531 and the WC input receives the signals supplied by the flip-flops C2 to C8 when the door P4 is opened by a signal C1.
The reading selection is also carried out, for a series reading, by coincidence of two signals, the line selection signals applied to the input RL of the memory MR1 being the track time signals.
V16 to V31 supplied by the decoder D1 and the column selection signals applied to the RC input being the moment signals t1 to t7 supplied by the decoder
D2 when the gate P5 receives a signal CII.
In the memory MR2, the RL input receives the signals VO to V15 and the RC input receives the signals t1 to t7 when the gate P6 receives a signal C10. The output conductors of the two sub-memories are connected to the OR circuit P7.
It can therefore be seen that the two sub-memories MR1,
MR2 work alternately in recording and playback and signal C10, for example, controls recording in MR1 and playback in
MR2.
Finally, the transmission circuit TA, to which the information read in serial form in the memories MR1, MR2 (information supplied by the OR circuit P7) and the moment signal to defining the transmission time of the noth digit are applied, controls the choice of the value 0 or 1 of this digit and the complete codes are available on output B.
By examining fig. 3 it can be seen that, if all the flip-flops of the counter CN are initially in state 0, the pulses supplied by generator A cause the successive display of codes whose decimal value is 1, 2 ... 127. During this time , the flip-flop C1 remains in state 0 providing a signal C10 for unblocking the comparators M16 to M31. The following pulse makes this flip-flop switch to state 1 and all the other flip-flops to state 0 so that the code displayed by flip-flops C2 to C8 returns to the value 0, then 1, 2, 127.
During this time, the signal CII unblocks the comparators I to M15.
The encoder which has just been described operates as follows: when the flip-flop C1 supplies a Calo signal, the analog signals N16 to N31 of the second group of channels can be coded by comparison with the signal Z (cycle Tzl, fig. 2a). As soon as an equality signal appears, it orders the entry, on the line reserved for this channel in the memory.
MR, code supplied by flip-flops C2 to C8 cu counter CN. At the same time, the channel time signals V0 to V15 supplied by the decoder D1 control the reading of the codes relating to the first group of channels, this reading being carried out in serial form under the control of the time signals t1 to t7.
When the flip-flops C2 to C8 display the code 127, the prote P2 delivers a signal F for the duration of the display of this code controlling the resetting of the sawtooth. Immediately afterwards, the flip-flop C1 changes state and supplies a signal C11, the flip-flops C2 to C8 display the zero code then the following codes, the signal Z begins to grow again for the coding during the cycle Tz2, fig. la, analog signals NO to
N15, and the information encoded in the previous cycle is read under the control of signals V16 to V31.
It will be noted that with the coding principle used, two or more comparators can simultaneously supply a line selection signal in the memory MR. It is conceivable that the same code will register simultaneously in the corresponding memory lines provided that the power supplied by the column signal generator is sufficient.
We have seen, during the description of the generator SG, that the code zero corresponded to a zero value of the signal Z. On the other hand, the value of the signal Z corresponding to the code 127 depends on the stability of the generator.
SG and may be different from Ec. To avoid the quantization errors that may result, one can use one of the channels - channel 31 for example as a calibration channel to which a reference signal of value is applied.
Ec
2
The code entered on line 31 of the memory must be one of codes 63 or 64 corresponding to this value
Ec
2
It is then possible to order a modification of the slope of the signal Z as a function of the code obtained, this operation being carried out during the appearance of the following signal F. The track time V31 is then used to transmit a synchronization code.
Furthermore, the sawtooth signal Z can be replaced by a stepped signal obtained using a digital-analog decoder to which the flip-flops C2 to
C8. The coding can then be done in 2n = 128 quantization steps since it is not necessary to provide a return time for a reference signal obtained in this way.