Chiffriereinheit für eine kryptographische Fernschreibanlage Die vorliegende Erfindung bezieht sich auf eine Chiffriereinheit für eine kryptographische Fernschreib anlage.
In. kryptographischen Ausrüstungen dieser Art wird ein Klartext sendeseitig mit einem Schlüsseltext verarbei tet, während empfangsseitig der Klartext durch Verar beitung des verschlüsselten Textes mit einem Doppel des sendeseitig verwendeten Schlüsseltextes verarbeitet, wie dergegeben wird.
Der Schlüsseltext kann die Gestalt eines einmal vorgegebenen Schlüsselstreifens haben oder die Form einer Pseudo-Zufallsreihe von Schlüsselzeichen oder bits, die durch mechanische oder elektrische Mittel erzeugt werden.
In den meisten herkömmlichen Chiffriersystemen basiert der Verschlüsselungs- bzw. Entschlüsselungspro- zess indessen auf einer einfachen (modulo-2) Addition in der Weise, dass jedes Klartextzeichen zu einem Schlüs selzeichen modulo 2 addiert wird.
Gegenstand der Erfindung ist eine Chiffriereinheit für eine kryptographische Fernschreibeanlage, in wel cher ein Klartext bzw. verschlüsselter Text mit einem Schlüsseltext verarbeitet werden kann.
Die erfindungsgemässe Chiffriereinheit zeichnet sich aus durch eine Rangiereinheit, durch ein mehrstufiges Register, welches für jede Stufe eine Flip-Flop-Schaltung aufweist, und ein mehrstufiger Modulo-2-Addierer des sen Stufen je den Stufen des Registers vorgeschlatet sind, das Ganze derart, dass über die Rangiereinheit und den Modulo-2-Addierer jeder Ausgang des Registers mit jedem Eingang desselben verbunden werden kann, so- dass das Register entsprechend den miteinander verbun denen Stufen einen bestimmten Zyklus durchläuft, wenn ihm Schiebeimpulse zugeführt werden.
Die Erfindung wird nachfolgend anhand der Zeich nung erklärt. In dieser zeigt die Fig. la ein Funktions-Blockschema eines Ausfüh rungsbeispiels der Erfindung, Fig. 1b ein Blockschema mit Darstellung der Haupt verbindung zwischen den Blöcken, Fig. 1c-i und 2a-h Detail-Schaltbilder der mei sten in den Fig. la und 1b dargestellten Blöcke, Fig. 3 ein Detail-Schaltbild des in Block 6 von Fig. 2a dargestellten monostabilen Impulsgenerators (08).
Fig. 4 ein Detail-Schaltbild des Blocks 5 in Fig. 2a, nämlich eine Rückstellschaltung (RES) und einen Takt impuls-Generator (25 kHz OSC), Fig. 5 ein Detailschaltbild des Blocks 14 in Fig. 2a, nämlich einen Fernschreiber-Treiberverstärker (DA) und eine Leseschaltung (RC), Fig. 6 die verschiedenen in den Fig. lc-i und 2a-h verwendeten Logik-Symbole und Fig. 7 gibt an,
wie die Fig. 10-i und 2a--h anzuordnen sind, um ein vollständiges Schaltungsdia gramm zu bilden.
Funktions-Blockschema Fig. 1a zeigt ein Funktions-Blockschema, das mit den Detail-Schaltbildern in enger Beziehung steht. Die folgenden Grundelemente der Block-Schaltung werden nachstehend genau erläutert werden: Generator für Pseudo-Zufalls-Schlüsselbits. -Genera- tors für 5-Bit-Zahl P . - Zähler C(P) . - Eingangs register Reg X . - Stecktafel. - Rangierfeld.
Danach werden der Startvorgang sowie die Verschlüsselungs- und Entschlüsselungsvorgänge und die Telex-Operatio- nen in Verbindung mit dem Funktions-Blockschema ebenfalls erläutert. <I>Generator für</I> Pseudo-Zufalls-Schlüsselbits Der Schlüsselgenerator umfasst zwei nichtlineare Rückkopplungs-Schieberegister, nämlich REG I und REG II. Beide Register haben 15 Stufen, REG I hat zwölf davon in Block 10 und drei in Block 12,
und REG II hat zwölf Stufen in Block 11 und drei Stufen in Block 12. Die nichtlineare Rückkopplungs-Logik für beide Register wird durch Block 12 verkörpert. Wie aus dem Blockschema ersichtlich, werden die beiden Ausgänge der Register modulo 2 addiert, und die resultierende Bitfolge wird in REG Z in Block 9 gespeichert. Während der Verschlüsselung oder der Entschlüsselung werden die beiden Register verschoben, um in REG Z stets ein neues Schlüsselzeichen zu liefern. Sämtliche Ausgänge der beiden Register werden getrennten Spalten auf einer Stecktafel zugeführt. Die Wahl der Ausgänge für die nichtlineare Rückkopplungsfunktionen wird mittels der auf der Stecktafel angeordneten Stecker getroffen.
Für die Register I bestimmen die Zeilen, F, G, H und K die nichtlineare Rückkopplungs-Funktion, während dies für das Register II mittels der Zeilen, S, T, V, W erzielt wird.
<I>Generator für die</I> 5-Bit-Zahl <I> P </I> P ist eine 5-Bit- Pseudo-Zufalls -Zahl; sie wird von den beiden Hauptregistern mittels 5 Ausgängen von jedem Register erzeugt, die durch entsprechende Stecker auf der Stecktafel ausgewählt werden.
Wie man sieht, werden die Stecktafel-Zeilen, A, B, C, D, E, M, N, P, Q und R dem Block 8 und den in diesem Block befindli chen Setz-Schaltkreisen für den Binärzähler C(P) zugeführt. Jedes von den fünf Setz-Eingangssignalen ist das Resultat einer (mod 2)-Addition eines Ausgangssi- gnales vom REG I und eines Ausgangssignals von REG II. Deshalb sind diese kombinierten Signale naturgemäss gleichfalls Pseudo-Zufalls -Signale.
<I>Der Zähler</I> C(P) Der Binärzähler in Block 7 zählt stets zurück. Die Funktion dieses Zählers besteht darin, die Anzahl der dem Eingangsregister REG X zugeführten Schiebeim pulse zu steuern. Während der Verschlüsselung wird anfänglich die Zahl P in den Binärzähler gesetzt, und dies bedeutet, dass REG X mit P Schiebeimpul sen beliefert wird; dagegen wird während der Entschlüs selung der Zähler anfänglich auf die Zahl 31- P eingestellt. überdies stoppt der Zähler bei der Entschlüs selung bei 1 - und nicht bei O - dies bedeutet, dass er jetzt 31- P -1, d. h. also (30- P ) Zähltakte abzählt.
Die Bedeutung dieser Massnahme wird bei der Beschreibung der Entschlüsselungsvorgänge erläutert werden.
<I>Eingangsregister REG X</I> Das Eingangsregister REG X in Block 2 besteht aus 5 gleichen Stufen, für welche die eine in Fig. la dargestellte Stufe typisch ist. überdies besitzt es eine 6. Stufe, die eine Art Pufferspeicher ist. REG X hat zwei Betriebsarten: a) Es arbeitet als normales 5-Bit-Schieberegister, das vom Eingangszähler in Block 4 Schiebeimpulse emp fängt. Die Eingangssignale für die erste Stufe kommen vom Fernschreiber über die Leseschaltung in Block 14 (diese Verbindung ist im Funktions-Blockschema nicht dargestellt).
b) Es arbeitet als Rückkopplungs-Schieberegister, wobei jede Stufe einen (mod 2)-Addierer und ein Flip- Flop umfasst; es kann hierbei jeder Ausgangs mittels Lötverbindungen in dem links in der Figur dargestellten Code-Rangierfeld mit jedem Eingang verbunden werden, und diese beiden Verbindungen sind so ausgeführt, dass sich eine Maximallängen-Bitfolge 25-1 = 31 ergibt.
Die ses Verhalten ist in Fig. 1 dadurch versinnbildlicht, dass das Signal X über das links dargestellte Rangierfeld A, über den (mod- 2)-Addierer in Block 1 und über eine Eingangs-Logik in Block 2 bis zum Flip-Flop geleitet wird.
Es ist auch möglich, jedes Bit des 5-Bit-Registers REG X gemäss dem Ergebnis der (mod 2)-Addition eines Bits im REG X selbst und eines entsprechenden Bits in REG Z zu setzen . Dies ist in Fig. la durch den unteren (mod 2)-Addierer in Block 1 mit den Eingängen X und Z versinnbildlicht.
<I>Die Stecktafel</I> Die Stecktafel ist eine Tabel mit 10 horizontalen Klemmleisten und 30 vertikalen Klemmleisten, die in einer Matrix mit 300 Arbeitsstellungen (Kreizpunkten) angeordnet sind. Die vertikalen Klemmleisten sind mit den 30 Ausgängen von zwei Hauptregistern verbunden. Beliebige Ausgänge dieser beiden Register können mit den horizontalen Schienen mittels in den Kreuzpunkten angeordneter Stecker auf dieser Stecktafel verbunden werden.
Dann werden diese beliebigen Ausgänge den nichtlinearen Rückkopplungsfunktionen sowie den Setz- Schaltkreisen für die Zahl P zugeführt. Auch kann man die beiden Register anfänglich mittels der Zeile L so setzen, dass sie eine gewünschte Startinformation enthal ten.
Rangiereinheit <I>A</I> Arbeitet REG X als Rückkopplungs-Schieberegi- ster, so werden die fünf Rückkopplungssignale über die in der linken oberen Ecke des Funktions-Blockschemas dargestellte Rangiereinheit A auf die fünf Eingänge zurückgekoppelt. Wenn die kurzen Drahtverbindungen (Bügel) auf dieser Rangiereinheit geeignet ausgeführt sind, wird REG X über eine Maximallängen-Bitfolge fortgeschaltet, d. h. über einen Zyklus von 31 Zähltak ten.
<I>Andere in dem</I> Funktions-Blockschema <I>dargestellte Ein-</I> <I>heiten</I> Wie aus dem Blockschema ersichtlich, kann man REG Z von einem Lochstreifen-Leser aus über die Eingangs-Logik in Block 9 setzen . Diese Betriebswei se kann von denjenigen Gebrauchern angewendet wer den, die für ihre Nachrichten vollständige Sicherheit der Geheimhaltung benötigen. Die Hauptregister REG I und REG II sind während dieser Betriebsweise nicht in Funktion, und somit ist der linksseitige Eingang von REG Z Null.
In diesem Fall kommt die Schlüssel- Bitfolge von einem Zufallssignal-Lochstreifen, der in den Streifenleser eingegeben wird. Das ebenfalls im Block 9 befindliche REG Y wird lediglich während der Startphase als ein Puffer-Register für die Verschlüsselungseinheit benutzt. Block 3 umfasst drei bisher noch nicht besprochene Schaltkreise.
1) Das Merk-Flip-Flop ist ein Flip-Flop, das sich merkt , ob ein Wagenrücklaufzeichen erkannt wird oder nicht.
2) Der Setz/Rückstell-Schaltkreis wird während der Startphase benützt, um das Eingangsregister und die beiden Hauptregister zurückzustellen.
3. Der mit Kl-K3 bezeichnete Block ist ein normales, zu einem Rinzähler verbundenes Schieberegi ster, das dazu dient, den Verschlüsselungs- und den Entschlüsselungs-Vorgang zu steuern. Bei der Verschlüs selung funktioniert der Programmzähler folgendermas- sen: In K1 wird das Fernschreibzeichen in das Register REG X eingelesen.
In K2 wird der Inhalt dieses Registers geprüft, um herauszufinden, ob es ein Zi f f <I>er-</I> <I>umschaltungs-Zeichen</I> oder ein Wagenrücklauf-Zeichen enthält. Wird ein Zif ferumschaltungs-Zeichen erkannt, so wird dieses Zeichen in ein Wagenrücklauf-Zeichen umgewandelt. Wird indessen ein Wagenrücklauf-Zeichen erkannt, so wird dieses Zeichen in ein Zellenvorschub- Zeichen umgewandelt. Der Grund dafür wird bei der Beschreibung der Telex-Operation erkennbar.
In K3 wird die Pseudo-Zufalls -5-Bit-Zahl P in den Bi närzähler C(P) eingespeist. In K4 wird das Eingangs register REG X als Rückkopplungs-Schieberegister ver bunden. Der Zähler C(P) zählt auf Null herunter, und seine Ausgangsimpulse werden über FFS; in Block4 dem Eingangsregister in Block 2 zugeführt. In K5 werden die in REG X und REG X enthaltenen Informationen mod 2 addiert, und der Inhalt wird wieder in das REG X eingeschrieben.
Danach wird der Inhalt geprüft, um herauszufinden, ob das resultierende Zeichen ein für Telex-Operationen zugelassenes Zeichen ist oder nicht. Ist dies nicht der Fall, so wird die (mod 2)-Addition noch einmal durchgeführt. Danach ist das resultierende Zeichen stets ein zugelassenes Zeichen.
Block 7 enthält zwei Ringzähler, die mit il-i4 bzw. jl j3 bezeichnet sind. Die Aufgabe dieser beiden Register besteht in der Steuerung der Startphase. Die beiden Hauptregister sollen stets für jede zu übermitteln de neue Nachricht von einem beliebigen Ausgangspunkt gestartet werden. Dies bedeutet, dass ihnen 6 Zeichen angeboten werden müssen. Mit Hilfe der erwähnten zwei Ringzähler werden die ersten drei zum REG I und die nächsten drei zum REG II geleitet.
In Block 5 befindet sich ein Oszillator von ungefähr 25 kHz, und dieser löst einen monostabilen Multivibra- tor in Block 6 aus, der seinerseits den Eingangszähler in Block 5 triggert. Der monostabile Multivibrator kann mittels eines Selektors auf verschiedene Zeitverzögerun gen eingestellt werden, und die verschiedenen möglichen Fernschreibgeschwindigkeiten können somit verwirklicht werden.
Der Rückstell-Schaltkreis CCT in Block 5 dient in der Lösch-Betriebsweise oder der Streifenleser-Betriebs- weise zur Rückstellung der beiden Hauptregister im Schlüssel-Generator.
Die in Block 4 dargestellte TP (Teleprinter)-Logik ist eine Schaltlogik, die das der Fernschreiber-Empfangs- spule zugeführte Signal bestimmt.
Dieses Signal besteht aus einem durch den Eingangs zähler gelieferten Start- und Stoppimpuls und fünf In formationsbits, die vom REG X geliefert werden. In der Lösch-Betriebsweise kommt diese Information von der Registerstufe Nr. 1 und in der<I>Sende-</I> oder<I>Empfangs-</I> Betriebsweise von der Pufferstufe des REG X. Diese zwei Eingänge werden im Funktions-Blockschema durch die Buchstaben X1 und X6 versinnbildlicht.
<I>Verschlüsselungsvorgang</I> Der Verschlüsselungsvorgang beginnt, wenn der Le- se-Schaltkreis infolge einer Operation der Steckfeld oder des automatischen Senders des Fernschreibers den Stopp-Impuls von irgendeinem Klartextzeichen X emp fängt. Der Lese-Schaltkreis startet den Eingangszähler, der seinerseits Schiebeimpulse an REG X, REG I und REG 1I und REG Z über das Flip-Flop FFS2 liefert.
In dieser ersten Phase des Verschlüsselungsprozesses ist REG X als normales Scheiberegister mit Informations eingang auf der ersten Stufe geschaltet; dies bedeutet, dass das Klartextzeichen dem REG X zugeführt wird, während das vorhergehende verschlüsselte Zeichen von der Stufe Nr. XG über den Fernschreiber-Treiber- Verstärker zum Fernschreiber übermittelt wird. Wenn jetzt REG X die fünf Informations-Bits enthält, dass enthält REG Z fünf neue Bits, und C(P) wird entsprechend einer neuen P -Nummer gesetzt.
Danach wird REG X als Maximalperioden-Rückkopplungs- Schieberegister mit der Periode 31 geschaltet, und Impulse von der 25 kHz-Quelle werden an C(P) und REG X zugeführt. Die Zuführung dieser 25 kHz Schiebeimpulse wird unterbrochen, wenn C(P) = O ist, d. h. nach P Impulsen. REG X wurde dann durch P Zustände fortgeschaltet, und der jetzt eingetretene Zustand ist somit eine Funktion von P , die durch den Ausdruck X(P) versinnbildlicht werden kann.
Zuletzt wird REG X entsprechend dem Resultat der Addition X(P) O Z gesetzt, wo Z der gespeicherte Ausgang vom Schlüsselgenerator ist. Ergibt die Addition als Resultat eines der beiden nicht zugelassenen Zeichen, so wird die Addition noch einmal durchgeführt, wobei sich wieder der Ausdruck X(P) ergibt, weil ja X(P) 0 Z O Z = X(P) ist. In diesem Fall wird X(P) als Verschlüsse lungszeichen benutzt.
Entschlüsselungs-Vorgang Der Entschlüsselungsvorgang beginnt, wenn der Le- se-Schaltkreis den Startimpuls des verschlüsselten Zei chens X(P) 0 Z erhält, das dann in das REG X geschoben wird, während das vorhergehende entschlüs selte Zeichen vom Fernschreiber über den Fernschrei ber-Treiberverstärker gelesen wird. Dann wird die in REG X und REG Z enthaltene Information mod 2 addiert, und das Ergebnis - X(P) 0 Z 0 Z = X(P) - wird in REG X zurückgeschrieben.
Jetzt kann als Klartextzeichen X theoretisch dadurch zurückgewonnen werden, dass die Information in REG X um P Schrit te im Zyklus rückwärts verschoben wird, oder dadurch, dass die Information in REG X um (30- P ) Schritte vorwärts verschoben wird. Die letztere Methode wird dadurch verwirklicht, dass C(P) auf (31- P ) gesetzt wird und dann bis 1 heruntergezählt wird. In der Empfangsstation wird die Addition REG X 0 REG Z naturgemäss ebenfalls zweimal ausgeführt, wenn ein nicht zugelassenes Zeichen erkannt wird. <I>Startvorgang</I> Wie bereits erläutert, werden 6 Zeichen benötigt, um die Haupt-Rückkopplungs-Schieberegister mit Startin formation zu versorgen.
Diese 6 Zeichen werden vor jeder zu verschlüsselnden Nachricht eingefügt, und ihre Auswahl erfolgt entweder aufs Geratewohl oder gemäss irgendeiner Liste, die lange Zyklen im Schlüsselgenerator ergibt. Diese Zeichen werden vor der Aussendung in der Weise verschlüsselt, dass die Hauptregister, wie vorher erwähnt, anfänglich von der Stecktafel aus gesetzt werden.
<I>Telex-Operation</I> Der Schlüsseltext soll keine Zeichen enthalten, die nicht durch einen normalen Fernschreiber in einer Telex-Anlage gestanzt werden können, oder aber Zei chen, die die Übertragung über einen<I>Telex-Kanal</I> stören, wie z. B. der Buchstabe D in der Ziffernstellung (entsprechend dem Zeichen<I>wer da?).</I> Solche Zeichen werden dadurch vermieden, dass die Zeichen<I>sämtliche</I> Zeichenschritte <I>und</I> Zi <I>f f</I> ernuynschaltung als<I>Schlüssel-</I> text nicht benützt werden.
Der Schlüsseltext besteht dann aus 30 Zeichen, während 31 Klartextzeichen zugelassen sind. Deshalb ist eine Eins-zu-Eins-Transfor- mation dieser 31 Zeichen nicht möglich. Dieses Problem wird durch Auferlegung einer Beschränkung bei der Verwendung der Sonderzeichen<I>Wagenrücklauf</I> und <I>Zellenvorschub</I> gelöst. Es sei bemerkt, dass bei einem Fernschreiber, der Operation<I>Zeilenvorschub</I> fast immer ein Wagenrücklauf-Zeichen vorausgeht. Es ist daher notwendig, einem Sonderzeichen<I>Zeilenvorschub</I> ein Wa- genrücklauf-Zeichen vorausgehen zu lassen.
Das Klar textalphabet hat dann tatsächlich nur 30 Zeichen, sodass eine Eins-zu-Eins Transformation möglich ist.
Nicht zugelassene Zeichen werden sehr einfach vermieden, und zwar lediglich durch Vermeidung der zwei kritischen Zeichen im Eingangsregister REG X, wenn dieses als normales lineares Rückkopplungs-Schie- beregister arbeitet. Somit wird REG X längs eines 30- iger-Zyklus fortgeschaltet, der sämtlichen möglichen 5- Bit-Kombinationen mit Ausnahme der zwei Kombinatio nen enthält, die den Fernschreibzeichen<I>Sämtlich Zei-</I> <I>chenschritte</I> und<I>Ziffernumschaltung</I> entsprechen.
<I>Blockschema</I> Fig. 1b zeigt ein Blockschema mit Einschluss der Haupt-Steuerleitungen, um ein bessers Verständnis der Detail-Schaltbilder zu ermöglichen.
<I>Allgemeine Beschreibung</I> Die Fig. lc-i und 2a-h stellen ein Detail-Block- schaltbild einer Ausführungsform der Erfindung dar. Die gezeigte Schaltung verkörpert eine lokale lochstreifenlose kryptographische Anlage, die imstande ist, normale Fernschreibnachrichten in einer mit standardmässigen Fernschreibnachrichten vereinbaren Form zu verschlüs seln und zu entschlüsseln.
Die Hauptblöcke sind durch unterbrochene Linien bezeichnet, und die Anschluss- klemmen jedes Hauptblocks sind mit Zahlen numerierf, die für jeden Hauptblock individuell sind. Die An- schlussklemmen sind überdies mit Bezeichnungen verse- hen, so dass ihre wechselseitigen Verbindungen leicht zu versehen sind.
Bei fast allen Hauptblöcken sind geeignete Prüf punkte angegeben. Diese Prüfpunkte sind mit TPl, TP2, <B>...</B> TP5 bezeichnet und werden nicht weiter beschrieben.
In den Hauptblöcken werden logische Symbole verwendet, die im einzelnen in Verbindung mit dem Symbolschema in Fig. 6 beschrieben werden. Sämtliche Logik-Blöcke sind mit Codes versehen, die für jeden Hauptblock individuell sind. Die Flip-Flops sind über dies etwa in der Mitte des logischen Symbols mit Funktionsbezeichnungen versehen.
Block 1, Fig. 1, 1c, d umfasst fünf Paare von (mod 2)-Addierern. Sämtliche Addierer ausser dem untersten umfassen eine Nand-Torschaltung und eine Exklusiv- oder-Torschaltung. Der unterste Addierer umfasst drei Nand-Schaltungen Al, A2, A3. Die Ausgänge jedes Paares sind mit den Eingängen einer individuellen Exklusiv-oder-Schaltung verbunden.
Mittels zweier Steu ersignale K'5 und K4 kann entweder der untere oder der obere Addierer jedes Paares mit seinem Ausgang zu den Ausgängen der fünf Exklusiv-oder-Schaltungen El, E2, K1, K2, B2 durchverbunden werden.
Block 2 in Fig. 1c, d umfasst sechs Flip-Flops, X= X6, und zugehörige Schaltkreise. Die Flip-Flops X,--X5 bilden ein Rückkopplungs-Schieberegister (Re gister X) dieses dient zur Speicherung und Verarbeitung der Informationselemente eines Fernschreibzeichens. Das Flip-Flop X6 dient für Verzögerungszwecke.
Zu sätzlich zu den Eingabe-Schaltkreisen der Flip-Flops X1-X6 enthält Block 2 auch die Eingangslogik mit vier Nand-Schaltungen A2, D2, Al, D1, um zu erkennen, wenn der Inhalt der Flip-Flops X,-X5 jeweils den Fernschreibzeichen<I>Ziffernumschaltung (1</I><B>...</B><I>), Wagen-</I> <I>rücklauf</I> (G), Zeilenvorschub (_) und<I>sämtliche Zei-</I> <I>chenschritte (BL),</I> entspricht.
Block 3 in Fig. 2d, f umfasst verschiedene Tor- und Flip-Flop-Schaltkreise; deren wichtigste sind das merk- Flip-Flop für die Speicherung des Zeichens<I>Zeilenvor-</I> <I>schub</I> während der Entschlüsselung, das Setz-Flip-Flop für die Erzeugung der erforderlichen Signale für das anfängliche Setzen der Schlüssel-Generator-Register und der Haupt-Programmzähler (Zähler K) mit fünf Zählstu fen Kl-K5.
Block 4 in Fig. 2e, b umfasst den Eingangszähler FFo, FFe, FFa, FFb, FFd, FF"#2 und zugehörige Schalt kreise. Dies ist ein Binärzähler für die Steuerung des Weiterschaltens von Fernschreibzeichen in die krytogra- phische Anlage und aus dieser heraus.
Block 5, Fig. 2a, der die Blöcke 25 kHz OSC (Taktimpulsgenerator) und RES (Rückstellkreis) um- fasst, ist im einzelnen in Fig. 4 dargestellt. Der Rück stellkreis dient zur Lieferung von Gleichstromsignalen zu den Hauptregistern im Schlüsseltext-Generator.
Block 6 in Fig. 2a, der den Block OS (Ein-Impuls- Schaltkreis oder monostabiler Schaltkreis mit kurzer Erholungszeit) enthält, ist im einzelnen in Fig. 3 darge stellt. Dieser Schaltkreis dient für die Zeitsteuerung des Eingabezählers.
Block 7 in Fig. 2d, f, g, h enthält einen Ringzähler (Zähler I) mit drei Stufen i=-il und einen anderen Ringzähler (Zähler J) ebenfalls mit drei Stufen jl-j3. Diese zwei Zähler dienen zur Steuerung des Startvorgan ges der Anlage. Block 7 umfasst ebenfalls einen Binär zähler (Zähler P) mit fünf Stufen Ci-C5. Der Letztere ist ein Binärzähler, der für das Zurückzählen von einem Setz-Zählstand dient, der in Form von Gleichstromsigna len von Block 8 empfangen wird.
Block 8 in Fig. 2e, g, h enthält verschiedenartige Tor-Schaltkreise. Die Tor-Schaltkreise dienen zur Belie ferung des Zählers Ci-C5 in Block 7 mit geeigneter Information von Schlüsseltext-Generator bei der Ver- schlüsselungs- bzw. Entschlüsselungs-Betriebsweise.
Block 9 in Fig. 1e, f enthält ein Schlüsselzeichen- Register (Register Z) mit fünf Stufen Z,-Z5. Dieses Register empfängt normalerweise an den Klemmen, J, K von Stufe Z1 seine Information in Serienform vom Schlüsselgenerator. Jedoch kann die Information auch von einem externen, mit TR bezeichneten Lochstreifen leser in Paralelform zugeführt werden. Block 9 enthält auch den Haupt-Schiebeimpuls-Verstärker, der aus den Torschaltungen C2, C3, C4 und F, G, H1 und H2 besteht.
Er enthält überdies ein Schieberegister (Register Y) Yl-Y5 das während des Startvorganges als Zwi- schen-Speicherregister dient.
Die Blöcke 10, 11 und 12, in Fig. 1e, f, g, h, i bilden den Schlüsselgenerator, der zwei nichtlineare 15-Bit- Rückkopplungs-Schieberegister umfasst, nämlich REG 11-REG 115, REG Ih - REG 11,5 mit Trigger-Flip- Flops und zugehörigen Ausgabe- und Eingabe-Tor- Schaltkreisen.
Block 14 in Fig. 2a umfasst die Blöcke RC (Lese- Schaltkreis) und DA (Treiber-Verstärker), der im einzel nen in Fig. 5 dargestellt ist.
Das Rangierfeld A in Fig. 1c, d enthält kurze Drahtverbindungen (Bügel) zwischen seinen Klemmen, wodurch die Rückkopplungs-Konfiguration im Rück- kopplungs-Schieberegister Xi-X5 (Block 2) bestimmt wird, das beim Verschlüsselungs- und Entschlüsselungs- vorgang verwendet wird.
Block TR in Fig. 1f ist ein Lochstreifenleser. Diese Vorrichtung ist normalerweise nicht im Betrieb, kann je doch angeschlossen werden, um die Verwendung eins Einzel-Schlüsselstreifens als Schlüsseltext zu ermögli chen.
Die mit PB (Fig. 1g, h, i) bezeichneten Gitter zeigen das Schema einer Streicktafel, die zur Eingabe von Schlüsseltext-Information in die Anlage dient. Die um die Schnittstellen zwischen horizontalen und vertikalen Linien gezeichneten Kreise bedeuten, dass dort eine galvanische Verbindung mittels eines Kurzschluss-Stek- kers besteht.
In Fig. 1e, h, 2b sind mehrere, entweder mit S oder mit S bezeichnete Wechselkontakte dargestellt. Dies sind Kontakte an einem Drei-Stellungs-Hebelschalter. Die Mittelstelung dieses Schalters entspricht der Ruhe- bzw. Rückstellungs-Betriebsweise der Vorrichtung. Die bei den anderen Stellungen entsprechen jeweils der Sende- und Empfangs- bzw. der Verschlüsselungs- und Ent- schlüsselungs-Betriebsweise.
Block TR in Fig. 1f bezeichnet einen Fernschreiber mit seinem Sendekontakt und seiner Empfangsspule. Derselbe Fernschreiber ist auch in Fig. 5 gezeigt.
Block TB1, Fig. 2a ist eine Klemmleiste. S4 in Fig. 2a ist ein Kippschalter, dessen zwei Stellungen der Einfach strom- bzw. Doppelstrom-Betriebsweise des Fernschrei bers entsprechen, S3 in Fig. 2a ist ein Kippschalter, dessen zwei Stellungen den Werten von 20 und 30 mA Doppelstrom oder 40 und 60 mA Einfachstrom für den Fernschreiber-Empfangsmagnet entsprechen.
Der Viel- stellungs-Schalter JB in Fig. 2a wird für die Auswahl der geeigneten Zeitkonstante des monostabilen Impulsgene- rators in Block 6, Fig. 2a verwendet. Funtkionsbeschreibung <I>Einführung</I> Wie erwähnt, darf der Schlüsseltext keine Zeichen enthalten, die nicht mittels eines normalen Fernschrei bers in einer Telex-Anlage gestanzt werden können, oder Zeichen, die die Übertragung über einen Telex-Kanal stören, wie z. B. Buchstabe D in der Ziffernstellung.
Der Verschlüsselungs-Vorgang beginnt, wenn der Lese-Schaltkreis bei Betätigung der Tastatur oder des automatischen Senders eines Fernschreibers den Start impuls eines Klartext-Zeichens X empfängt. Die Lese- Schaltung startet einen Oszillator, der seinerseits Schie beimpulse an Register X, Fig. 2c, d, I, Fig. 1g, i, 1I, Fig. 1h, i und Z, Fig. 1e, abgibt.
Somit wird das vorausgehende verschlüsselte Zeichen vom Register X über den Fernschreiber-Treiberverstärker zum Fernschreiber übermittelt. Wenn Register X die 5 Information-Bits speichert, enthält Register Z 5 neue Schlüsselbits, und Zähler P, Fig. 2g, h wird auf eine neue P-Zahl eingestellt. Jetzt wird Register X als Maximal längen-Rückkopplungs-Schieberegister geschaltet, und Schiebeimpulse werden dem Zähler P und dem Register X zugeführt. Die Zuführ von 25 kHz -Schiebeimpulsen wird unterbrochen, wenn der Zähler P = O ist, d. h., nach P Impulsen.
Darauf wird Register X als normales Schieberegister geschaltet und in die Stellung Informa- tions-Register X U Register Z gesetzt. Dies ist die verschlüsselte Form des Klartextes, die ausgesendet wird, wenn das nächste Klartextzeichen in das Register X geschoben wird.
Dies ist der normale Verschlüsselungsprozess. Zur Vermeidung gewisser Komplikationen in Verbindung mit Telex-Kanälen werden die Schlüsseltext-Zeichen <I>sämtlich</I> Zeichenschritte und Zifferumschaltung nicht verwendet, und zwar das erste Zeichen deshalb nicht, weil einige Fernschreiber das Zeichen<I>sämtlich Zeichen-</I> <I>schritte</I> nicht stanzen können. Das Zeichen<I>Ziffernum-</I> <I>schaltung</I> wird vermieden, weil für gewisse Zeichen in der Ziffernstellung übertragungsstörungen auftreten können.
Nun wird, wenn eine dieser beiden Komibnationen als Schlüsseltext erkannt wird, das Register X nicht in die Stellung Register X O Register Z gesetzt, sondern bleibt unverändert. Somit wird die verschobene Version der Klartextes im Register X als Schlüsseltext ausgesen det.
Wie später erläutert wird, ist dieser Vorgang um kehrbar, sodass eine Entschlüsselung ermöglicht wird. Betriebsweise <I>bei Verschlüsselung </I> Zunächst sei angenommen, dass ein später noch zu beschreibender Startvorgang gerade beendet wurde und eine normale Verschlüsselung stattfinden soll. Das zu verschlüsselnde Zeichen wird vom Fernschreiber-Sende- kontakt TP, Fig. 2a, der vom Lese-Schaltkreis RC in Block 14, Fig. 2a, aus erregt wird, seriell in die Vorrichtung eingegeben.
Im Lese-Schaltkreis RC wird der Strom, der zum Sendekontakt fliesst (bzw. nicht fliesst), für den verbleibenden Teil der Anordnung in geeignete logische Niveaus umgesetzt. Das Ausgangssi gnal vom Lese-Schaltkreis wird dem Block 4 (Torschal tung Al), Fig. 2c, und zugeführt, der den Eingabezähler FFo, FFe, FFa, FFb, FFc, FFd, Fig. 2c, und zugehörige Schaltkreise umfasst.
Nach Empfang des Startimpulses des zu verschlüsselnden Zeichens übermittelt dieser Eingabezähler einen vollständigen Zyklus mit einer Geschwindigkeit, die durch den monostabilen Impulsge nerator OS im Block 6, Fig. 2a, bestimmt wird. Vom Eingabezähler abgeleitete Signal dienen zur Steuerung des schrittweisen Einschreibens des Zeichens in das Eingaberegister X,--X5 in Block 2, Fig. 1c, d, und zugleich zum Fortschalten der Schlüsselgenerator-Regi- ster in den Blöcken 10, 11 und 12.
Sobald der Eingabezähler einen Zyklus vollendet hat, werden die fünf Informationselemente des Fernschreibzeichens im Eingaberegister gespeichert.
Darauf beginnt der Verschlüsselungsvorgang. Dieser Vorgang wird durch einen Ringzähler k1- k5 in Block 3, Fig. 2f, gesteuert, der als Zähler K bezeichnet wird. Der Zähler K verbleibt während des Eingabezähler- Zyklus in seiner Ruhestellung K1. Am Ende des Zähler- Zyklus- d. h. also, wenn das letzte Informationselement des Fernschreibzeichens in das Register X hineinge schoben wird - schaltet der Zähler K auf Stellung K2. In dieser Stellung erfolgt die Auswertung und mögliche Änderung des Klartextes im Register X.
Dies ist notwen dig, weil der Schlüsseltext, der schliesslich aus dem Verschlüsselungsprozess resultiert, keine Zeichen enthal ten darf, die nicht ohne weiters über einen Telex-Kanal übertragen werden können. In dieser Anordnung sollen die Zeichen<I>sämtlich</I> Zeichenschritte und Ziferumschal- tung in dem verschlüsselten Text nicht auftreten. Davon ist das erste im Klartext nicht vorhanden, das letztere tritt jedoch auf.
Um das Zeichen Ziferunzschaltung aus dem verschlüsselten Text auszuschliessen, wird dieses Klartextzeichen in das Zeichen<I>Wagenrücklauf</I> umge wandelt. Um Verwirrung zu vermeiden, muss das Wa- genrilcklauf-Zeichen im Klartext in das Zeilenvorschub- Zeichen umgewandelt werden. Dies ist möglich, weil angenommen wird, dass im Klartext die beiden Zeichen Wagerzrlscklauf und<I>Zeilenvorschub</I> stets paarweise auf treten.
Wenn erforderlich, werden die oben beschriebe nen Abänderungen des Klartextes in der Programmzäh lerstellung K2 durchgeführt, und zwar durch Zuführen eines Schiebeimpulses an die Eingangs-Registerstufen X, - X5. Der Programmzähler K schaltet dann in die Position K3.
In dieser Stellung K3 erfolgt der erste Schritt des Verschlüsselungsvorgangs. Das Eingaberegister X ist nun als Maximallängen-Rückkopplungsregister ge schaltet. Es empfängt eine Anzahl Schiebeimpulse, die durch den Inhalt des in Fig. 2g, h dargestellten und durch die Flip-Flops C, - Q in Block 7, Fig. 2g, h, gebildeten Zählers P bestimmt wird. Dieser Zähler wird durch die Haupt-Taktgebersignale aus seiner anfängli chen Stellung schrittweise auf Null heruntergeschaltet.
Die Anfangsposition wird durch eine Pseudo-Zufalls - Zahl bestimmt, die vom Schlüsselgenerator REG I, REG II, Fig. 1g, h, i, in paralleler Form zum Zähler P, Fig. 2g, h, übertragen wird, wenn der Hauptprogrammzähler K, Fig. 2f, in der Position K2 ist. Beim Erreichen der Nullstellung durch den Zähler P schaltet der Programm zähler K von K3 zu K4, und der zweite Schritt des Verschlüsselungs-Vorganges wird dann verwirklicht.
Dieser zweite Verschlüsselungsschritt umfasst eine im Block 1 ausgeführte (mod 2)-Addition des Inhalts des Eingaberegisters X zu einer Zufalls -Zahl, die in paralleler Form vom Register Zin Block 9, Fig. 1.e, geliefert wird. Wie aus der Schaltung ersichtlich, umfasst das Register Z fünf Stufen Z1 bis Z5, die als normales, lineares Schieberegister geschaltet sind.
Die Informa tion, die in das Register Z eingegeben wird, wird von den Ausgängen der beiden Schlüsselgeneratoren REG I, REG II, über Torschaltung D3 in Block 12, Fig. 1i, zugeführt. Register Z wird während des schrittweisen Einschreibens des Klartext-Zeichens in die Programm zähler-Position K1 zugleich mit den beiden Generatorre- gistern REG I, REG 1I verschoben.
Die oben erwähnte (mod 2)-Addition der Inhalte des Eingaberegisters X und des Schlüsselzeichen-Registers Z wird parallel und obrie irgend eine Übermittlwig von Übertrags-Informa- tion zwischen den Stufen ausgeführt. Bevor der Pro grammzähler K in die Stellung K5 weiterschaltet, wird der Inhalt des Registers X geprüft, um festzustellen, ob er zur Fernschreibleitung übertragen werden kann.
Die Torschaltungen Dl und A2, Block 2, Fig. 1d, prüfen, ob das Register die Zeichen sämtlich <I>Zeichenschritte</I> bzw. Ziffernumschaltung enthält, und die (mod 2)-Addition wird dann w_ecderhoit. Der Inhalt von Register X ist dann derselbe, wie er nach Schritt 1 des Verschlüsselungs prozesses gewesen ist.
Da das Zeichen<I>sämtlich Zeichen-</I> <I>schritte</I> in dem normalen Zyklus eines Maximallängen Rückkopplungsregisters nicht enthalten ist und da die Stellung Zif fernumschaltun- bei dieser Anordnung auto matisch umgangen wird, kann der Inhalt von Register X nach Schritt 1 des Verschlüsselungsvorgangs stets zur Fernschreibleitung übertragen werden. Wie ersichtlich, wird der zweite Schritt des Verschlüsselungsvorgangs nicht gebraucht, wenn er zu einem Zeichen führt, das nicht zur Fernschreibleitung übertragen werden kann.
Das jetzt im Register X enthaltene Zeichen wird während des schrittweisen Einschreibens des nächstens Klartextzeichens ins Register X zum Fernschreiber- Empfangsinagneten TP, Fig. 2a, übermittelt, worauf der oben beschriebene Vorgang wiederholt wird.
Der vorher erwähnte Startvorgang ist notwendig, um von Nachricht zu Nachricht verschiedene Ausgangs punkte der Schlüssel-Generator-Register REG I, REG II zu gewährleisten. Bei der Verschlüsselungs -Betriebs- weise umfasst dieser Startvorgang die schrittweise Einga be von 6 Fernschreibzeichen, d. h. 30 Bits, in die Schlüsselgenerator-Register. Zugleich werden diese 6 Zeichen verschlüsselt und dem Fernschreiber-Empfangs- magnet TP zugeführt (und später zur Fernschreibleitung übertragen).
Auf der Empfangs- oder Entschlüsselungs-Seite wer den die 6 Zeichen entschlüsselt und den Schlüsselgenera tor-Registern der Entschlüsselungs-Anlage zugeführt. Auf diese Weise wird derselbe Ausgangspunkt sowohl bei der Verschlüsselung- als auch der Entschlüsselungs- Anlage gewährleistet. Die einen Start-Punkt bestimmen den 6 Zeichen werden während einer normalen Opera tion einer Startpunkt-Tabelle entnommen, die im voraus für eine besondere Rückkopplungs-Konfiguration bei den Schlüsselgenerator-Registern vorbereitet wird.
Wäh rend der Verschlüsselung werden die Startpunkt-Zeichen nicht direkt von der Leseschaltung zu den Schlüssel- Generator-Registern übertragen, vielmehr gehen sie über ein Zwischen-Speicher-Register, nämlich Register Y in Block 9, Fig. 1e. Register Y empfängt Schiebeimpulse zugleich mit den Schlüsselgenerator-Registern REG I, REG 1I und dem oben erwähnten Register Z.
Die erforderlichen Torsteuerungs-Funktionen wäh rend des Startvorgangs werden mittels zweier dreistufiger Ringzähler I und J in Block 7, Fig. 2f, h wahrgenom men. Der Zähler I mit den Stufen i2-ii, wird für jeden vollständigen Zyklus des Zählers K, Fig. 2f, um einen Schritt weitergeschaltet. Der Zähler J mit den Stufen j1- j3 wird für jeden kompletten Zyklus des Zählers I um einen Schritt weitergeschaltet.
Die Stecktafel PB, Fig. 1g, h, i, speichert Informatio nen darüber, wie die Register REG I und REG II, Fig. 1e, f, g, h, i, anfänglich zu setzen sind. Es gibt 230 .- ; 109 mögliche Stellungen. .Die Anfangsstellungen dienen für die Verschlüsselung der 6 Zeichen, die ausgewählt werden, um für die besagten Register geeigneten Zyklus längen zu liefern.
Die Zähler i2 - i4 und j1- j3, Block 7, überwachenden Startvorgang und bestimmen den Zeitpunkt, wann die Startinformation in die Register einzugeben ist.
Das sämtliche Funktionen der Anlage steuernde Haupt-Taktsignal wird von einem 25 kHz-Rechteckwel- len-Oszillator in Block 5, Fig. 2a, abgeleitet. Block 5 umfasst auch einen Rückstellkreis, der den für die Rückstellung sämtlicher Flip-Flops der Schlüssel-Gene- rator-Register in die Nullstellung benötigten Strom lie fert, wenn die Anlage in der Lösch- bzw. Ruhe- Betriebsart verharrt.
<I>Betriebsweise bei Entschlüsselung </I> Die Entschlüsselung eines Zeichens beginnt mit der Übertragung eines Zeichens von dem Fernschreiber- Sendekontakt TP in die Anlage in derselben Weise wie bei der Verschlüsselungs -Betriebsweise. Der Startim puls des zu entschlüsselnden Zeichens löst auch in diesem Fall einen Zyklus des Eingabezählers in Block 4, Fig. 2c, aus. Zugleich werden die Informationselemente des zu entschlüsselnden Chiffretext-Zeichens schrittweise in das Register X eingegeben. Dies geschieht mittels des Programmzählers K in seiner Ruhestellung K1.
Die zwei Schritte des Verschlüsselungsvorganges müssen jetzt in umgekehrter Reihenfolge ausgeführt werden. Deshalb wird in der Stellung K2 des Programmzählers K die (mod 2)-Addition des Inhalts der Register X und Z durchgeführt. Ist der Inhalt von Register X nach der (mod 2)-Addition gleich den Codekombinationen<I>sämt-</I> <I>lich</I> Zeichenschritte oder Ziffernumschaltung, so folgt daraus, dass die (mod 2)-Addition während der Ver schlüsselung zweimal ausgeführt wurde.
Somit wird diese Operation hier ebenfalls wiederholt. Dies bedeutet, dass nur der Vorgang von Schritt 1 bei der Verschlüsselung ausgeführt wird. Ein Maximallängen -Rückkopplungs- Register hat eine Zykluslänge von 31 Bits. Bei dieser Anordnung wird die dem Zeichen Zifferumschaltung entsprechende Position automatisch umgangen. Somit beträgt die effektive Länge dieses Registers 30 Bitposi tionen.
Um während des Entschlüsselungsvorganges den anfänglichen Klartext zu reproduzieren, muss man jetzt das Register X um (30 - P) Schritte fortschalten. Dies wird durch geeignetes Setzen des bei der Erläuterung des Verschlüsselungsvorganges erwähnten Zählers P er reicht. Die Verschiebung der Information in Register X während der Entschlüsselung wird in der Porgrammzäh- ler-Position K3 ausgeführt. Schliesslich muss in der Zählerposition K4 eine eventuell mögliche entgegenge setzte Änderung gegenüber der auf der Verschlüsse lungsseite vorgenommenen Abänderung ausgeführt wer den.
Wie oben' erläutert, wurde das Zeichen Zi <I>f f</I> eruin- schaltung in das Zeichen<I>Wagenrücklauf</I> und das Zei chen g'agenrücklauf in das Zeichen<I>Zeilenvorschub</I> abgeändert. Somit muss das in Register X enthaltene entschlüsselte Zeichen, wenn es dem Zeichen<I>Wagen-</I> rücklauf entspricht, in<I>Zeilenvorschub</I> abgeändert wer den. Dies geschieht durch Zufuhr eines Schiebeimpulses an die Stufen des Registers X in der Programmzähler stellung K4.
Entspricht der Inhalt von Register X nach der Rückkopplung dem Zeichen<I>Zeilenvorschub,</I> so kann dies entweder durch ein Zeilenvorschub-Zeichen während der Verschlüsselung oder durch ein umgewan deltes Wagenrücklauf-Zeichen während der Verschlüsse lung verursacht sein.
Wie oben bemerkt, wird angenom men, dass die Zeichen Wagenrücklauf und<I>Zeilenvor-</I> <I>schub</I> paarweise in derselben Reihenfolge auftreten, wie soeben erwähnt. Ergibt sich das Zeilenvorschub-Zei- chen primär aus der Rückkopplungs-Schieberegister- Operation, so wird es bedingungslos abgeändert in das Wagenrücklauf-Zeichen in Stellung K4 des Programm- Zählers. Diese Abänderung wird zugleich durch Setzen des Merk-Flip-Flops in Block 3,
Fig. 2d, gespeichert. Sofern das Wagenrücklauf-Zeichen und das Zeilenvor- schub-Zeichen stets paarweise übertragen werden, wird das nächste, aus der Rückkopplungs-Schieberegister- Operation während der Entschlüsselung resultierende Zeichen wiederum das Zeilenvorschub-Zeichen sein. Da das Merk-Flip-Flop jetzt gesetzt ist, wird die Abände rung des Zeilenvorschub-Zeichens in der Programmzäh ler-Stellung K4 nunmehr weggelassen.
Dies bedeutet, dass das während des nächsten schrittweisen Einschreib- vorganges zum Fernschreibermagnet TP, Fig. 2a, zu übermittelnde Zeichen das Zeilenvorschub-Zeichen sein wird.
Wie unmittelbar ersichtlich, wurde das Wagenrück- lauf-Zeichen auf diese Weise redundant gemacht, und die normalerweise für die Übertragung dieses Zeichens benützte Fernschreibcode-Kombination dient statt des sen für die Übertragung des Zi <I>f f</I> erumschaltungs-Zeichen. Das Weglassen der Codekombination Zifferumschaltung im verschlüsselten Text ist vorgesehen, um eine Ziffern kombination im Schlüsseltext-Alphabet zu vermeiden.
Dies ist notwendig, da es im Falle der Übertragung zu einem unbedienten Fernschreibplatz nicht statthaft ist, dass die Namengeber-Einheit ausgelöst ist, wenn der Schlüsseltext ankommt. Bekanntlich wird die Namenge- ber-Einheit durch die Codekombination D in der Zif fernstellung ausgelöst. Durch völliges Weglassen des Ziff erufnschaltungs-Zeichens im Schlüsseltext wird der Fernschreiber beim Empfang einer verschlüsselten Nach richt niemals in die Ziffernstellung umgeschaltet.
<I>Beschreibung der</I> Haupt-Funktions-Schaltkreise <I>Schlüsselgenerator</I> Der Schlüsselgenerator umfasst zwei nichtlineare Rückkopplungs-Schieberegister, REG I und REG II (Blöcke 10, 11, 12, Fig. 1g, h, i), jedes mit 15 Stufen, REG h_1#, bzw.
REG I11_15, und mit einem Rückkop- kopplungs Signal F(Ai,A.;,A,"Ai) O A1;" wo F(Ai,A;,A1" Ni) eine nichtlineare Funktion ist, deren mit den binären Variablen Ai,Aj,Ai; und AI gebildete Kombinationstabel len die Ausgangssignale von vier der Registerstufen sind, i, j, k und 1 sind sämtlich verschieden und werden mittels Stecker einer Stecktafel PB willkürlich ausgewählt.
Dies ist aus Fig. 1g, h, i ersichtlich, wo das Rückkopplungssignal von REG I den Stufen Nr. 4, 14, 10 und 9 entnommen wird, so dass i, j, k und 1 in diesem Fall jeweils gleich 4, 14, 1.0 und 9 ist. Diese vier Ausgangssignale werden den Torschaltungen B4, Cl, B3 und C2 in Block 12, Fig. 1i, zugeführt, und das kombinierte Signal von der Torschaltung C2 wird in den Torschaltungen E4, F1 mod 2 zum Ausgangssignal Ah der letzten Stufe REG<B>115</B> addiert. Das Rückkopplungssi gnal wird über Torschaltung D1, Block 10 (Fig. 1e, g) dem REG I zugeführt.
Das Rückkopplungssignal für das Register REG 1I wird entsprechend den Stufen Nr. 7, 10, 3 und 6 entnommen, die in den Torschaltungen B1, Al, B2, und A2, Block 12, Fig. 1i, kombiniert sind. Dieses kombi nierte Signal wird in den Torschaltungen E3, F2 mod 2 zum Ausgangssignal der letzten Registerstufe REG 1151 addiert und über Torschaltung D2, Block 11, Fig. 1f, h, dem Registereingang zugeführt.
Dies ist ein Registertyp, der in der Literatur mathe matisch noch nicht völlig erklärt werden konnte, doch ist es augenscheinlich, dass ein langer Zyklus von einem derartigen Register stets eine Pseudo-Zufalls -Konfi- guration darstellen wird. Überdies haben die Signalfol gen gewöhnlich verschiedene Längen; dies bedeutet, dass die physikalischen Längen der Schlüssel-Generator-Re- gister gleich sein können. Es bestehen jedoch gewisse Chancen, dass eine Signalfolge sehr kurz sein kann.
Somit sind in diesem System die Start-(Ausgangs-)- Punkte nicht völlig zufallsbedingt, sondern werden so ausgewählt, dass sie passende Zykluslängen ergeben. In der Anlage, die zwei 15-Bit-Register umfasst, müssen für jede auszusendende Nachricht 6 Zeichen ausgewählt werden. Die Ausgangssignale der beiden Register wer den in den Torschaltungen Dl, D2, D3, und D4, Fig. 1i, mod 2 addiert, was die gewünschte Folge von Pseudo- Zufalls -Schlüsselbits ergibt.
Solche Bitfolgen werden in einem 5-Bit-Register Z1 - Z5, Block 9, Fig. 1e, gespeichert. Die Zahl der verschiedenen Verbindungen ist
EMI0008.0034
In den beiden Registern REG I und REG 1I werden Trigger-Flip-Flops verwendet. Bei einem Trigger-Flip- Flop hängt die gespeicherte Information nach einem Taktimpuls sowohl vom Eingangssignal als auch vom Signal ab, das im Flip-Flop selbst eingespeichert ist.
Somit wird das Verhalten eines Registers durch folgen des Gleichungssystem beschrieben: Ai = F (Ai, A9, Ai;, AI) O A15 O Al Ar = Al O A2 A<B>'</B> =A-,oA ----------------- --------------------------- <B>-----------------</B> <B>A,:-'</B> A1.1 O A15 A1 ist das in der Registerstufe Nr. 1 vor einem Taktimpuls vorhandene Signal, und Ai ist das in derselben Stufe nach dem Taktimpuls vorhandene Si gnal.
Entsprechendes gilt für die anderen Stufen die Eigenschaften der beiden Register sind identisch.
<I>Generator für P </I> P ist eine 5-Bit- Pseudo-Zufalls Zahl, die in der in Block 8, Fig. 2e, g, h dargestellten Weise den beiden Registern REG I und REG II, Block 10, 1.1, 12, Fig. 1g. h, i, entnommen wird. Jedes Bit ist das Ergebnis einer (mod 2)-Addition von Ausgangssignalen von zufallsmäs- sig ausgewählten Bits in beiden Registern.
Block 8, Fig. 2e, g, h, umfasst 5 Torschaltungs-Komplexe, deren jedem zwei Signale von der Stecktafel PB zugeführt werden. Dem ersten Torschaltungs-Komplex mit den Torschal tungen Cl, C2, C3, C4, B1, B2, B3 und D2, Block 8, Fig. 2e, werden Signale von den Stecktafel-Vielfachen PB/A und PB/M zugeführt.
Wie aus Fig. 1g, h ersichtlich, gehört PB; A zu REG I, während PB/M zu REG II gehört. Entsprechende Verbindungen sind den anderen vier Torschaltungs-Komplexen zugeordnet. Die Zahl der verschiedenen brauchbaren Verbindungen ist:
EMI0008.0077
Die Ausgangssignale von jedem der Torschaltungs- Komplexe, die zusammen die Zahl P bilden, werden einem Zähler Cl - C5, Block 7, Fig. 2g, h, zuge führt.
Während der Verschlüsselung wird die Zahl P dem Binärzähler Cl - C5 zugeführt, doch während der Entschlüsselung empfängt dieser Zähler die Zahl 31-P. In beiden Fällen zählt der Zähler auf Null herunter, indem er Impulse von der 25 kHz-Quelle zählt.
Eingabe-Register Das aus den Stufen X,-X5 bestehende REG X (Block 2, Fig. 1e, d). arbeitet auf zweierlei Weise.
a) Es wirkt als normales 5-Bit-Schieberegister, wobei es 50 Hz-Schiebeimpulse empfängt (für 50 Baud-Fern- schreibergeschwindigkeit).
b) Es wirkt als Rückkopplungs-Schieberegister, wo bei jede Stufe eine (mod 2)-Addierer - z. B. die Torschaltung Hl - und ein Flip-Flop enthält (z. B. XI). Jeder Ausgang kann mit jedem Eingang mittels festverlöteter Verbindungen in einem Rangierfeld (PLUG A) verbunden werden, und diese Verbindungen sind gemäss irgendeinem Polynom-Ausdruck ausgeführt, wobei sich eine Maximallängen-Bitfolge von 25 - 1 = 31 ergibt.
Die das Zeichen Zif <I>f</I> erumschaltung darstellen de 5-Bit-Kombination fehlt in diesem Zyklus. Somit läuft REG X durch einen 30-iger-Zyklus, der sämtliche möglichen 5-Bit-Kombinationen mit Ausnahme von <I>sämtlich</I> Zeichenschritte und Zif <I>f</I> erumschaltung enthält. Zur Auswahl stehen etwa 15 000 verschiedene Zyklen.
Die Schiebeimpulse kommen in diesem Fall von der 25 kHz-Quelle, und die Zahl der Impulse entspricht der Anzahl der vom Zähler Cl - G.;, Block 7, gezählten Schritte.
<I>Die Stecktafel</I> Die Stecktafel (PB), Fig. ig, h, i, ist eine Tafel mit horizontalen und vertikalen Klemmleisten, die ge- mäss einer Matrix mit ungefähr 300 Kreuzpunkten (Löchern) angeordnet sind. Ein in einem Kruezpunkt eingeführter leitender Stecker verbindet die horizontale und die vertikale Klemmleiste in diesem besonderen Kreuzpunkt.
Die Strecker auf der Strecktafel bestimmen einmal, welche Ausgänge für die Rückkopplungs-Funk- tionen verwendet werden, ferner, welche Ausgänge für die Erzeugung der Zahl P dienen sollen, und schliesslich, welche Flip-Flops anfänglich gesetzt werden. <I>Monostabiler Impulsgenerator</I> Fig. 3 zeigt das Detail-Schaltbild von Block 6 in Fig. 2a. Dieser Schaltkreis, OS, liefert das zeitliche Bezugssi gnal für die Ein- und Ausgangssignale des Fernschrei bers.
Definierte Zeitintervalle werden mittels eines mon- stabilen Multivibrators gewonnen, der die Transistoren Tsl und Ts2 und zugehörige Schaltungselemente um- fasst. In der Ruhestellung leitet Transistor Ts1, während Ts2 gesperrt ist. Ein über eine Diode D3 zugeführter Triggerimpuls sperrt Transistor Ts1. Infolge der regenra- tiven Wirkung der Schaltung wird jetzt Ts2 leitend.
Dieser Zustand dauert solange, bis der Kondensator Cl sich über den Widerstand R3 entladen hat. Transistor Tsl wird dann erneut stromführend, und Ts2 wird gesperrt. Transistor Ts4 wird für eine kurze Zeit leitend, wenn die Schaltung wieder in den Ruhezustand zurück kehrt. Auf diese Weise wird das kapazitive Zeitglied Cl schnell entladen. Dadurch wird eine sehr kurze Erho lungszeit erzielt. Die Impulslänge der Schaltung wird durch eine hohe relative Einschaltdauer nicht beein trächtigt.
Die Transistoren Ts3 - Ts4 und Ts5 - 6 bilden das Eingabe-Netzwerk. Das Triggern der Schal tung erfolgt jedesmal, wenn der Transistor Ts3 in den EIN-Zustand geschaltet wird. Der mit der Basis von Ts3 verbundene Widerstand R8 dient zur Verhinderung möglicher Triggerimpulse, wenn die Schaltung in ihrem metastabilen Zustand ist. Das Ausgangssignal wird vom Kollektor des Transistors Ts7 abgenommen. Im Ruhezu stand ist Transistor Ts2, wie oben bemerkt, nicht stromführend.
Somit ist auch Ts7 gesperrt, und der Ausgangspegel ist hoch. Wird die Schaltung in ihren metastabilen Zustand geschaltet, so wird Ts2 und auch Ts7 stromführend. Das Ausgangssignal ist dann niedrig, d. h. ungefähr auf Erdpotential. Das kapazitive Zeitglied C1 umfasst 4 Einzelkondensatoren (Cia - Cid). Der Zweck dieser Anordnung besteht darin, mittels externer kurzer Drahtverbindungen (Bügel) verschiedene Impuls längen zu erzielen, um die Schaltung an verschiedene Fernschreibgeschwindigkeiten anzupassen.
Die Verbin dung der Klemmen 3-4 ergibt eine Geschwindigkeit von 75 Baud, 6-4 entspricht 50 Baud, und 5-4 entspricht 45 Baud.
<I>Der</I> Taktimpulsgenerator Fig. 4 zeigt ein Detail-Schaltbild von zwei verschie denen Schaltungen in Block 5, Fig. 2a. Die obere Schaltung ist der Taktimpulsgenerator, 25 kHz OSC! Dies ist ein astabiler Multivibrator mit den Transistoren Tsl und Ts2 sowie zugehörigen Schaltungselementen. Die Transistoren Ts3 und Ts4 sind die Ausgangsverstär ker der Schaltung.
Der Zweck der Dioden D1, D2 und des Glättungskondensators C4 ist die Vermeidung eines stabilen Zustandes mit gleichzeitigem Leiten beider Transistoren, was bei einem herkömmlichen astabilen Multivibrator vorkommen kann.
Rückstell-Schaltung Unten in Fig. 4 ist eine Rückstell-Schaltung RES dargestellt, deren Zweck es ist, an die Schlüsselgenera tor-Rückkopplungs-Register ein Gleichstromsignal zuzu führen. Ist einer der Eingangstransistoren Ts6 oder Ts7 stromführend, so leitet auch der Ausgangstransistor Ts5 und liefert Strom an die Belastung. Sind beide Eingangs transistoren im gesperrten Zustand, so ist auch der Ausgangstransistor Ts5 gesperrt.
<I>Leseschaltung</I> Fig. 5 zeigt das Detail-Schaltbild der in Block 14, Fig. 2a, enthaltenen Schaltkreise. Oben in Fig. 5 ist die Leseschaltung RC dargestellt.
Ein Strom von etwa 40 mA fliesst von der + 50 V - Quelle durch die Widerstände R17 über die Klemmen 6 und 3, durch den Fernschreiberkontakt TP und zurück zur Leseschaltung RC. Ist der Fernschreiber-Kontakt geschlossen, so leitet der Transistor Ts9. Bei offenem Fernschreiber-Kontakt leitet Ts9 dagegen nicht.
Das vom Kollektor von Ts9 abgenommene Ausgangssignal ist niedrig, wenn der Fernschreiber-Kontakt geschlossen ist, was einem Trennschritt entspricht, und ist hoch, wenn der Fern schreiber-Kontakt offen ist, was einem Zeichenschritt entspricht. Um die Gegenphase von Ausgangssignalen zur Verfügung zu haben, sind der Leseschaltung noch eine Umkehrstufe mit Transistor Ts8 und zugehörige Schaltungselemente zugefügt.
<I>Treiberverstärker</I> Unten in Fig. 5 sieht man das Detail-Schaltbild des Fernschreiber-Treiberverstärkers DA. Diese Schaltung umfasst Eingangs-Transistoren Ts1, Ts2 und Ts3 mit zu gehörigen Schaltungslementen, zwei Konstantstromgene- ratoren, Ts6 und Ts7, mit zugehörigen Schaltungsele menten und zwei Fernschreiber-Stromübernahme-Tran- sistoren Ts4,
Ts5 mit zugehörigen Schaltungselementen. Mittels externer Verbindungen (S3) kann die Schaltung ein Einfach- und Doppelstrombetrieb und an verschiede ne Strompegel angepasst werden. Beim Einfach-Strom- betrieb sind die zwei Konstantstromgeneratoren parallel geschaltet. Im Trennstrom-Zustand leitet dann Transi stor Ts5, und Ts4 ist gesperrt.
Der Strom aus den Konstantstrorn-Generatoren fliesst dann durch den Fernschreiber-Empfangsmagnet M. Im Zeichenstrom-Zustand leitet dagegen Transistor Ts4, und Ts5 sperrt. Dann fliesst kein Strom durch den Fernschreiber-Empfangsmagneten M. Eingangsseitig entspricht ein Trennschritt einem hohen Eingangssignal und ein Zeichenschritt einem niedrigen Eingangssi gnal.
<I>Logik-Symbole</I> Fig. 6 zeigt die verschiedenen, der Darstellung diverser logischer Funktionen im logischen Hauptdia gramm dienenden Symbole. Es sind dies: eine Umkehr stufe, Nand-Schaltungen mit zwei, drei und fünf Eingängen, ein JK-Flip-Flop mit Voreinstellung und eine Exklusiv-oder-Schaltung.
Eine Detailbeschreibung dieser logischen Symbole und ihrer Funktion findet man z. B. in der von Texas Instruments im Juli 1965 veröffentlichten Broschüre Series 73 Solid Circuit Semi-conductor Networks , Bulletin No. DL-S 567650, Juli 1965.
Encryption unit for a cryptographic teleprinter system The present invention relates to an encryption unit for a cryptographic teleprinter system.
In. In cryptographic equipment of this type, a plain text is processed on the sending side with a ciphertext, while on the receiving side the plain text is processed by processing the encrypted text with a duplicate of the cipher text used on the sending side, as is reproduced.
The cipher text can take the form of a given key strip or the form of a pseudo-random series of key characters or bits generated by mechanical or electrical means.
In most conventional encryption systems, however, the encryption and decryption process is based on a simple (modulo-2) addition in such a way that each plaintext character is added modulo 2 to a key character.
The invention relates to an encryption unit for a cryptographic teleprinter system in which a plain text or encrypted text can be processed with a cipher text.
The inventive encryption unit is characterized by a routing unit, by a multi-stage register, which has a flip-flop circuit for each stage, and a multi-stage modulo-2 adder, the sen stages of which are upstream of the stages of the register, the whole in such a way, that each output of the register can be connected to each input of the same via the jumper unit and the modulo-2 adder, so that the register runs through a certain cycle according to the stages connected to one another when shift pulses are supplied to it.
The invention is explained below with reference to the drawing voltage. In this, Fig. La shows a functional block diagram of a Ausfüh approximately example of the invention, Fig. 1b is a block diagram showing the main connection between the blocks, Fig. 1c-i and 2a-h detailed circuit diagrams of most in Figs. 1a and 1b shown blocks, FIG. 3 shows a detailed circuit diagram of the monostable pulse generator (08) shown in block 6 of FIG. 2a.
4 shows a detailed circuit diagram of block 5 in FIG. 2a, namely a reset circuit (RES) and a clock pulse generator (25 kHz OSC), FIG. 5 shows a detailed circuit diagram of block 14 in FIG. 2a, namely a teleprinter Driver amplifier (DA) and a read circuit (RC), Fig. 6 shows the various logic symbols used in Figs. Lc-i and 2a-h and Fig. 7 indicates
as FIGS. 10-i and 2a-h are to be arranged in order to form a complete circuit diagram.
Function block diagram Fig. 1a shows a function block diagram which is closely related to the detailed circuit diagrams. The following basic elements of the block circuit are explained in detail below: Generator for pseudo-random key bits. -Generator for 5-bit number P. - Counter C (P). - Input register Reg X. - Pegboard. - patch panel.
Then the start process as well as the encryption and decryption processes and the telex operations in connection with the function block diagram are also explained. <I> Generator for </I> pseudo-random key bits The key generator comprises two non-linear feedback shift registers, namely REG I and REG II. Both registers have 15 stages, REG I has twelve of them in block 10 and three in block 12,
and REG II has twelve stages in block 11 and three stages in block 12. The non-linear feedback logic for both registers is embodied in block 12. As can be seen from the block diagram, the two outputs of the registers are added modulo 2, and the resulting bit sequence is stored in REG Z in block 9. During the encryption or the decryption, the two registers are shifted in order to always provide a new key character in REG Z. All outputs of the two registers are fed to separate columns on a pin board. The selection of the outputs for the non-linear feedback functions is made by means of the plugs arranged on the pin board.
For register I, lines, F, G, H and K determine the non-linear feedback function, while this is achieved for register II by means of lines, S, T, V, W.
<I> Generator for the </I> 5-bit number <I> P </I> P is a 5-bit pseudo-random number; it is generated by the two main registers by means of 5 outputs from each register, which are selected by appropriate connectors on the pin board.
As you can see, the pinboard rows, A, B, C, D, E, M, N, P, Q and R are fed to block 8 and the setting circuits for binary counter C (P) located in this block . Each of the five set input signals is the result of a (mod 2) addition of an output signal from REG I and an output signal from REG II. Therefore, these combined signals are naturally also pseudo-random signals.
<I> The counter </I> C (P) The binary counter in block 7 always counts down. The function of this counter is to control the number of Schiebeim pulses fed to the input register REG X. During the encryption, the number P is initially set in the binary counter, and this means that REG X is supplied with P shift pulses; on the other hand, the counter is initially set to the number 31-P during decryption. Furthermore, the counter stops when decrypting at 1 - and not at O - this means that it is now 31-P -1, i.e. H. so (30- P) counts counting bars.
The significance of this measure will be explained in the description of the decryption processes.
<I> Input register REG X </I> The input register REG X in block 2 consists of 5 identical stages, for which the one stage shown in FIG. La is typical. It also has a 6th stage, which is a kind of buffer storage. REG X has two modes of operation: a) It works as a normal 5-bit shift register that receives 4 shift pulses from the input counter in block. The input signals for the first stage come from the teleprinter via the reading circuit in block 14 (this connection is not shown in the functional block diagram).
b) It works as a feedback shift register, each stage comprising a (mod 2) adder and a flip-flop; each output can be connected to each input by means of soldered connections in the code jumper field shown on the left in the figure, and these two connections are designed so that a maximum length bit sequence 25-1 = 31 results.
This behavior is symbolized in FIG. 1 by the fact that the signal X is routed via the jumper field A shown on the left, via the (mod-2) adder in block 1 and via an input logic in block 2 to the flip-flop .
It is also possible to set each bit of the 5-bit register REG X according to the result of the (mod 2) addition of a bit in REG X itself and a corresponding bit in REG Z. This is symbolized in Fig. 1a by the lower (mod 2) adder in block 1 with the inputs X and Z.
<I> The pegboard </I> The pegboard is a table with 10 horizontal terminal strips and 30 vertical terminal strips, which are arranged in a matrix with 300 working positions (crossed points). The vertical terminal blocks are connected to the 30 outputs of two main registers. Any outputs of these two registers can be connected to the horizontal rails by means of plugs arranged at the cross points on this pin board.
Then these arbitrary outputs are fed to the non-linear feedback functions and to the P number setting circuitry. You can also set the two registers initially using line L so that they contain the desired start information.
Routing unit <I> A </I> If REG X works as a feedback shift register, the five feedback signals are fed back to the five inputs via the routing unit A shown in the top left corner of the function block diagram. If the short wire connections (brackets) on this jumper unit are suitably designed, REG X is incremented via a maximum length bit sequence, i.e. H. over a cycle of 31 counting cycles.
<I> Other units </I> <I> units </I> shown in the </I> function block diagram <I> As can be seen from the block diagram, REG Z can be accessed from a punched tape reader via the input - Set logic in block 9. This operating mode can be used by those users who need complete security of secrecy for their messages. The main registers REG I and REG II are not in function during this mode of operation, and thus the left-hand input of REG Z is zero.
In this case the key bit sequence comes from a random signal punched tape which is entered into the tape reader. REG Y, which is also located in block 9, is only used as a buffer register for the encryption unit during the start phase. Block 3 comprises three circuits not yet discussed.
1) The memory flip-flop is a flip-flop that remembers whether a carriage return character is recognized or not.
2) The set / reset circuit is used during the startup phase to reset the input register and the two main registers.
3. The block labeled Kl-K3 is a normal sliding register that is connected to a Rinzähler and is used to control the encryption and decryption process. With encryption, the program counter works as follows: In K1, the telex character is read into the REG X register.
The content of this register is checked in K2 to find out whether it contains a Zi f <I> er </I> <I> shift character </I> or a carriage return character. If a digit switching character is recognized, this character is converted into a carriage return character. If, however, a carriage return character is recognized, this character is converted into a cell feed character. The reason for this can be seen in the description of the telex operation.
In K3, the pseudo-random -5-bit number P is fed into the binary counter C (P). In K4, the input register REG X is connected as a feedback shift register. The counter C (P) counts down to zero, and its output pulses are via FFS; fed to the input register in block 2 in block 4. In K5, the information mod 2 contained in REG X and REG X is added, and the content is written into REG X again.
Thereafter, the content is checked to find out whether the resulting character is a telex-approved character or not. If this is not the case, the (mod 2) addition is carried out again. After that, the resulting character is always a legal character.
Block 7 contains two ring counters, which are designated with il-i4 and jl j3. The task of these two registers is to control the start phase. The two main registers should always be started from any starting point for each new message to be transmitted. This means that they must be offered 6 characters. With the help of the two ring counters mentioned, the first three are routed to REG I and the next three to REG II.
There is an oscillator of approximately 25 kHz in block 5, and this triggers a monostable multivibrator in block 6, which in turn triggers the input counter in block 5. The monostable multivibrator can be set to different time delays by means of a selector, and the different possible telex speeds can thus be achieved.
The reset circuit CCT in block 5 is used in the erase mode or the strip reader mode to reset the two main registers in the key generator.
The TP (teleprinter) logic shown in block 4 is a switching logic which determines the signal fed to the teleprinter receiver coil.
This signal consists of a start and stop pulse supplied by the input counter and five information bits supplied by the REG X. In the delete mode, this information comes from register level no. 1 and in the <I> send </I> or <I> receive </I> mode from the buffer level of the REG X. These two inputs are used in the function -Block scheme symbolized by the letters X1 and X6.
<I> Encryption process </I> The encryption process begins when the reading circuit receives the stop pulse of any plain text character X as a result of an operation of the patch panel or the automatic transmitter of the teletype. The reading circuit starts the input counter, which in turn supplies shift pulses to REG X, REG I and REG 1I and REG Z via the flip-flop FFS2.
In this first phase of the encryption process, REG X is connected as a normal slice register with information input on the first stage; this means that the plain text character is fed to the REG X, while the previous encrypted character is transmitted from stage no. XG to the teletype via the teletype driver amplifier. If REG X now contains the five information bits, REG Z contains five new bits, and C (P) is set according to a new P number.
Thereafter, REG X is switched as a maximum period feedback shift register with period 31, and pulses from the 25 kHz source are applied to C (P) and REG X. The supply of these 25 kHz shift pulses is interrupted when C (P) = O, i.e. H. after P pulses. REG X was then incremented by P states, and the state that has now occurred is thus a function of P, which can be symbolized by the expression X (P).
Finally, REG X is set according to the result of the addition X (P) O Z, where Z is the stored output from the key generator. If the addition results in one of the two forbidden characters, the addition is carried out again, whereby the expression X (P) results again, because X (P) 0 Z O Z = X (P). In this case, X (P) is used as an encryption symbol.
Decryption process The decryption process begins when the reading circuit receives the start impulse of the encrypted character X (P) 0 Z, which is then pushed into the REG X while the previous decrypted character is transferred from the telex via the teleprinter. Driver amplifier is read. Then the information mod 2 contained in REG X and REG Z is added, and the result - X (P) 0 Z 0 Z = X (P) - is written back to REG X.
Now the clear text character X can theoretically be recovered by shifting the information in REG X backwards by P steps in the cycle, or by shifting the information in REG X forward by (30-P) steps. The latter method is accomplished by setting C (P) to (31-P) and then counting down to 1. In the receiving station, the addition REG X 0 REG Z is, of course, also carried out twice if a non-permitted character is recognized. <I> Start process </I> As already explained, 6 characters are required to supply the main feedback shift register with start information.
These 6 characters are inserted in front of each message to be encrypted and their selection is made either at random or according to some list that results in long cycles in the key generator. These characters are encrypted before they are sent out in such a way that the main registers, as previously mentioned, are initially set from the pegboard.
<I> Telex operation </I> The ciphertext should not contain any characters that cannot be punched by a normal teletype in a telex system, or characters that can be transmitted over a <I> Telex channel </ I> disturb, such as B. the letter D in the digit position (corresponding to the character <I> who there?). </I> Such characters are avoided by using the characters <I> all </I> character steps <I> and </I> Zi <I> ff </I> renewed switching as <I> key </I> text cannot be used.
The key text then consists of 30 characters, while 31 plain text characters are permitted. A one-to-one transformation of these 31 characters is therefore not possible. This problem is solved by imposing a restriction on the use of the special characters <I> Carriage Return </I> and <I> Cell Feed </I>. It should be noted that in a teletype, the <I> Linefeed </I> operation is almost always preceded by a carriage return character. It is therefore necessary to precede a special character <I> line feed </I> with a carriage return character.
The plain text alphabet then actually only has 30 characters, so that a one-to-one transformation is possible.
Characters that are not permitted are very simply avoided, namely only by avoiding the two critical characters in the input register REG X if this works as a normal linear feedback shift register. REG X is thus incremented along a 30s cycle which contains all possible 5-bit combinations with the exception of the two combinations which contain the teletype characters <I> all character </I> <I> ch steps </I> and <I> digit shift </I>.
<I> Block diagram </I> FIG. 1b shows a block diagram including the main control lines in order to enable a better understanding of the detailed circuit diagrams.
<I> General Description </I> FIGS. 1c-i and 2a-h show a detailed block diagram of an embodiment of the invention. The circuit shown embodies a local cryptographic system without punched strips which is capable of normal telex messages in a Encrypt and decrypt form compatible with standard telex messages.
The main blocks are indicated by broken lines, and the terminals of each main block are numbered with numbers that are unique to each main block. The connection terminals are also provided with designations so that their mutual connections can be easily identified.
Suitable test points are given for almost all main blocks. These test points are labeled TP1, TP2, <B> ... </B> TP5 and are not described further.
Logical symbols, which are described in detail in connection with the symbol scheme in FIG. 6, are used in the main blocks. All logic blocks are provided with codes that are individual for each main block. The flip-flops are provided with function names in the middle of the logical symbol.
Block 1, Figures 1, 1c, d comprises five pairs of (mod 2) adders. All adders except the lowest include a NAND gate circuit and an exclusive or gate circuit. The lowest adder comprises three NAND circuits A1, A2, A3. The outputs of each pair are connected to the inputs of an individual exclusive-or-circuit.
By means of two control signals K'5 and K4, either the lower or the upper adder of each pair can be connected through with its output to the outputs of the five exclusive-or-circuits E1, E2, K1, K2, B2.
Block 2 in Fig. 1c, d comprises six flip-flops, X = X6, and associated circuits. The flip-flops X, - X5 form a feedback shift register (register X) this is used to store and process the information elements of a telex. The flip-flop X6 is used for delay purposes.
In addition to the input circuits of the flip-flops X1-X6, block 2 also contains the input logic with four NAND circuits A2, D2, Al, D1 to recognize when the content of the flip-flops X, -X5 each Teletype <I> digit changeover (1 </I> <B> ... </B> <I>), carriage </I> <I> return </I> (G), line feed (_) and < I> all character </I> <I> steps (BL), </I> corresponds.
Block 3 in Fig. 2d, f comprises various gate and flip-flop circuits; The most important ones are the memo flip-flop for storing the character <I> line feed </I> <I> thrust </I> during decryption, the setting flip-flop for generating the necessary signals for the initial Set the key generator register and the main program counter (counter K) with five counting stages Kl-K5.
Block 4 in FIGS. 2e, b comprises the input counter FFo, FFe, FFa, FFb, FFd, FF "# 2 and associated circuits. This is a binary counter for controlling the switching of teletypes into and out of the cryptographic system out.
Block 5, FIG. 2a, which comprises the blocks 25 kHz OSC (clock pulse generator) and RES (reset circuit), is shown in detail in FIG. The reset circuit is used to supply DC signals to the main registers in the ciphertext generator.
Block 6 in Fig. 2a, which contains the block OS (one-pulse circuit or monostable circuit with a short recovery time) is shown in detail in Fig. 3 Darge provides. This circuit is used for timing the input counter.
Block 7 in Fig. 2d, f, g, h contains a ring counter (counter I) with three stages i = -il and another ring counter (counter J) also with three stages jl-j3. These two counters are used to control the start process of the system. Block 7 also includes a binary counter (counter P) with five stages Ci-C5. The latter is a binary counter which is used to count down from a set count which is received by block 8 in the form of DC signals.
Block 8 in FIGS. 2e, g, h contains various types of gate circuits. The gate circuits are used to supply the counter Ci-C5 in block 7 with suitable information from the ciphertext generator in the encryption or decryption mode.
Block 9 in Fig. 1e, f contains a key character register (register Z) with five levels Z, -Z5. This register normally receives its information in serial form from the key generator at terminals, J, K of stage Z1. However, the information can also be supplied in parallel from an external punched tape reader labeled TR. Block 9 also contains the main shift pulse amplifier, which consists of gates C2, C3, C4 and F, G, H1 and H2.
It also contains a shift register (register Y) Y1-Y5 which serves as an intermediate storage register during the start process.
The blocks 10, 11 and 12, in Fig. 1e, f, g, h, i form the key generator, which comprises two non-linear 15-bit feedback shift registers, namely REG 11-REG 115, REG Ih-REG 11.5 with trigger flip-flops and associated output and input gate circuits.
Block 14 in Fig. 2a comprises the blocks RC (read circuit) and DA (driver amplifier), which is shown in detail in FIG.
The patch panel A in Fig. 1c, d contains short wire connections (brackets) between its terminals, whereby the feedback configuration is determined in the feedback shift register Xi-X5 (block 2), which is used in the encryption and decryption process .
Block TR in Fig. 1f is a paper tape reader. This device is normally not in operation, but it can be connected to allow a single keystrip to be used as cipher text.
The grid labeled PB (Fig. 1g, h, i) show the scheme of a drawing board which is used to input ciphertext information into the system. The circles drawn around the intersections between horizontal and vertical lines mean that there is a galvanic connection there by means of a short-circuit plug.
In Fig. 1e, h, 2b, several, either with S or S designated changeover contacts are shown. These are contacts on a three-position lever switch. The middle position of this switch corresponds to the idle or reset mode of operation of the device. The other positions correspond to the send and receive or the encryption and decryption mode of operation.
Block TR in Fig. 1f denotes a teleprinter with its transmitting contact and its receiving coil. The same teleprinter is also shown in FIG.
Block TB1, Fig. 2a is a terminal block. S4 in Fig. 2a is a toggle switch, the two positions of which correspond to the single-current or double-current mode of operation of the teleprinter, S3 in Fig. 2a is a toggle switch whose two positions correspond to the values of 20 and 30 mA double current or 40 and 60 mA single current for the teletype receiving magnet.
The multi-position switch JB in FIG. 2a is used for the selection of the suitable time constant of the monostable pulse generator in block 6, FIG. 2a. Function description <I> Introduction </I> As mentioned, the cipher text must not contain any characters that cannot be punched in a telex system using a normal teletype machine, or characters that interfere with transmission via a telex channel, such as . B. Letter D in the numerical position.
The encryption process begins when the reading circuit receives the start pulse of a plaintext character X when the keyboard or the automatic transmitter of a teleprinter is operated. The read circuit starts an oscillator which, in turn, sends shift pulses to register X, FIGS. 2c, d, I, FIG. 1g, i, 1I, FIG. 1h, i and Z, FIG. 1e.
Thus, the preceding encrypted character is transmitted from register X to the teletype via the teletype driver amplifier. When register X stores the 5 bits of information, register Z contains 5 new key bits and counter P, Figures 2g, h, is set to a new P number. Register X is now switched as a maximum length feedback shift register, and shift pulses are supplied to counter P and register X. The supply of 25 kHz shift pulses is interrupted when the counter is P = 0, i.e. i.e. after P pulses.
Register X is then switched as a normal shift register and set to the position information register X U register Z. This is the encrypted form of plain text that is sent out when the next plain text character is shifted into the X register.
This is the normal encryption process. To avoid certain complications in connection with telex channels, the ciphertext characters <I> all </I> character increments and digit switching are not used, namely the first character is not used because some teleprinters use the character <I> all characters - </ I> <I> steps </I> cannot punch. The character <I> digit shift </I> <I> switching </I> is avoided because certain characters in the digit position can cause transmission disruptions.
Now, if one of these two combinations is recognized as ciphertext, register X is not set to register X O register Z, but remains unchanged. Thus the shifted version of the plain text in register X is sent out as ciphertext.
As will be explained later, this process can be reversed so that decryption is possible. Operating mode <I> with encryption </I> First of all, it is assumed that a start process, which will be described later, has just ended and normal encryption is to take place. The character to be encrypted is entered serially into the device from the teleprinter transmission contact TP, FIG. 2a, which is excited by the reading circuit RC in block 14, FIG. 2a.
In the reading circuit RC, the current that flows (or does not flow) to the transmitting contact is converted into suitable logic levels for the remaining part of the arrangement. The output signal from the reading circuit is fed to block 4 (gate circuit A1), Fig. 2c, and which includes the input counter FFo, FFe, FFa, FFb, FFc, FFd, Fig. 2c, and associated circuits.
After receiving the start pulse of the character to be encrypted, this input counter transmits a complete cycle at a speed which is determined by the monostable Impulsge generator OS in block 6, FIG. 2a. Signals derived from the input counter are used to control the step-by-step writing of the character into the input register X, -X5 in block 2, FIGS. 1c, d, and at the same time to advance the key generator registers in blocks 10, 11 and 12.
As soon as the input counter has completed a cycle, the five information elements of the teletype character are stored in the input register.
The encryption process then begins. This process is controlled by a ring counter k1-k5 in block 3, FIG. 2f, which is referred to as counter K. The counter K remains in its rest position K1 during the input counter cycle. At the end of the counter cycle d. H. so when the last information element of the telex character is pushed into register X - the counter K switches to position K2. In this position, the evaluation and possible changes to the plain text in register X take place.
This is necessary because the ciphertext, which ultimately results from the encryption process, must not contain any characters that cannot easily be transmitted over a telex channel. In this arrangement, the characters <I> all </I> character steps and digit shifts should not occur in the encrypted text. The first of these does not exist in plain text, but the latter does occur.
In order to exclude the digit circuit from the encrypted text, this plain text character is converted into the character <I> carriage return </I>. To avoid confusion, the carriage return character must be converted into the line feed character in plain text. This is possible because it is assumed that the two characters Wagerzrlscklauf and <I> Line feed </I> always appear in pairs in plain text.
If necessary, the above-described changes to the plain text in the program counter K2 are carried out by supplying a shift pulse to the input register stages X, - X5. The program counter K then switches to position K3.
The first step of the encryption process takes place in this position K3. The input register X is now switched as a maximum length feedback register. It receives a number of shift pulses which are determined by the content of the counter P shown in FIGS. 2g, h and formed by the flip-flops C, -Q in block 7, FIGS. 2g, h. This counter is gradually switched down to zero by the main clock signals from its initial position.
The starting position is determined by a pseudo-random number, which is transmitted from the key generator REG I, REG II, Fig. 1g, h, i, in parallel to the counter P, Fig. 2g, h, when the main program counter K, Fig. 2f, is in position K2. When the counter P reaches the zero position, the program counter K switches from K3 to K4, and the second step of the encryption process is then implemented.
This second encryption step comprises a (mod 2) addition, carried out in block 1, of the content of the input register X to a random number which is supplied in parallel form by the register Zin block 9, FIG. 1.e. As can be seen from the circuit, the register Z comprises five stages Z1 to Z5, which are connected as a normal, linear shift register.
The informa tion that is entered into the register Z is supplied from the outputs of the two key generators REG I, REG II, via gate circuit D3 in block 12, FIG. 1i. Register Z is shifted during the step-by-step writing of the plaintext character in the program counter position K1 at the same time as the two generator registers REG I, REG 1I.
The above-mentioned (mod 2) addition of the contents of the input register X and the key character register Z is carried out in parallel and whenever any transfer information is transmitted between the stages. Before the program counter K advances to the position K5, the content of the register X is checked to determine whether it can be transmitted to the telex line.
The gates Dl and A2, block 2, FIG. 1d, check whether the register contains all characters <I> character steps </I> or digit shift, and the (mod 2) addition is then w_ecderhoit. The content of register X is then the same as it was after step 1 of the encryption process.
Since the character <I> all character </I> <I> steps </I> is not contained in the normal cycle of a maximum-length feedback register and since the position digit is automatically bypassed in this arrangement, the content of Register X must always be transferred to the teletype line after step 1 of the encryption process. As can be seen, the second step of the encryption process is not needed if it results in a character that cannot be transmitted to the teletype line.
The character now contained in register X is transmitted during the step-by-step writing of the next plain text character in register X to the teletype receiving magnet TP, FIG. 2a, whereupon the process described above is repeated.
The aforementioned starting process is necessary to ensure different starting points of the key generator registers REG I, REG II from message to message. In the encryption mode, this start-up process comprises the step-by-step entry of 6 telex characters, i. H. 30 bits, in the key generator register. At the same time, these 6 characters are encrypted and sent to the teletype receiving magnet TP (and later transferred to the telex line).
On the receiving or decryption side who decrypts the 6 characters and the key generator registers supplied to the decryption system. In this way, the same starting point is ensured for both the encryption and the decryption system. The one starting point determines the 6 characters are taken during a normal operation from a starting point table which is prepared in advance for a special feedback configuration in the key generator registers.
During the encryption, the starting point characters are not transmitted directly from the reading circuit to the key generator registers, but rather they go via an intermediate storage register, namely register Y in block 9, FIG. 1e. Register Y receives shift pulses at the same time as the key generator registers REG I, REG 1I and the above-mentioned register Z.
The required gate control functions during the starting process are perceived by means of two three-stage ring counters I and J in block 7, Fig. 2f, h. The counter I with stages i2-ii is incremented by one step for each complete cycle of the counter K, FIG. 2f. The counter J with the stages j1-j3 is incremented for each complete cycle of the counter I.
The pin board PB, Fig. 1g, h, i, stores information about how the registers REG I and REG II, Fig. 1e, f, g, h, i, are to be set initially. There are 230 .-; 109 possible positions. The starting positions are used to encrypt the 6 characters that are selected to provide cycle lengths suitable for the said registers.
The counters i2-i4 and j1-j3, block 7, monitor the start process and determine the point in time when the start information is to be entered in the register.
The main clock signal which controls all functions of the system is derived from a 25 kHz square wave oscillator in block 5, FIG. 2a. Block 5 also includes a reset circuit which supplies the current required to reset all flip-flops of the key generator registers to the zero position when the system remains in the delete or idle mode.
<I> Operating mode for decryption </I> The decryption of a character begins with the transmission of a character from the teletype sending contact TP into the system in the same way as for the encryption operating mode. In this case too, the start pulse of the character to be decrypted triggers a cycle of the input counter in block 4, FIG. 2c. At the same time, the information elements of the ciphertext character to be decrypted are entered into the X register step by step. This is done by means of the program counter K in its rest position K1.
The two steps of the encryption process must now be carried out in reverse order. Therefore, in position K2 of the program counter K, the (mod 2) addition of the content of the registers X and Z is carried out. If the content of register X after the (mod 2) addition is equal to the code combinations <I> all- </I> <I> lit </I> character steps or digit shift, it follows that the (mod 2) addition was performed twice during encryption.
Thus this operation is repeated here as well. This means that only the process from step 1 is performed for encryption. A maximum length feedback register has a cycle length of 31 bits. With this arrangement, the position corresponding to the digit shift is automatically bypassed. Thus the effective length of this register is 30 bit positions.
In order to reproduce the initial plain text during the decryption process, the register X must now be advanced by (30 - P) steps. This is achieved by appropriately setting the counter P mentioned in the explanation of the encryption process. The shifting of the information in register X during the decryption is carried out in the program counter position K3. Finally, in counter position K4, a possibly possible opposite change to the change made on the locking side must be carried out.
As explained above, the character Zi <I> ff </I> eruinschaltung has been changed to the character <I> carriage return </I> and the character g'agenrücklauf has been changed to the character <I> line feed </I> . Thus, the decrypted character contained in register X, if it corresponds to the character <I> carriage </I> return, must be changed to <I> line feed </I>. This is done by supplying a shift pulse to the stages of register X in the program counter position K4.
If the content of register X corresponds to the character <I> line feed </I> after the feedback, this can be caused either by a line feed character during the encryption or by a converted carriage return character during the encryption.
As noted above, the carriage return and <I> newline </I> <I> feed </I> characters are assumed to appear in pairs in the same order as just mentioned. If the line feed character results primarily from the feedback shift register operation, it is unconditionally changed to the carriage return character in position K4 of the program counter. This change is made at the same time by setting the memory flip-flop in block 3,
Fig. 2d, saved. If the carriage return character and the line feed character are always transmitted in pairs, the next character resulting from the feedback shift register operation during decryption will again be the line feed character. Since the memory flip-flop is now set, the modification of the line feed character in the program counter position K4 is now omitted.
This means that the character to be transmitted to the teletype magnet TP, FIG. 2a, during the next step-by-step writing process will be the line feed character.
As can be seen immediately, the carriage return character has been made redundant in this way, and the telex code combination normally used for the transmission of this character serves instead for the transmission of the digit changeover character. The omission of the code combination digit switching in the encrypted text is intended to avoid a digit combination in the ciphertext alphabet.
This is necessary because, in the case of transmission to an unattended teletyping station, it is not permissible for the name transmitter unit to be triggered when the cipher text arrives. As is known, the name giver unit is triggered by the code combination D in the Zif remote position. By completely omitting the Ziff erufnschaltung character in the cipher text, the teletype is never switched to the digit position when receiving an encrypted message.
<I> Description of the </I> main functional circuits <I> Key generator </I> The key generator comprises two non-linear feedback shift registers, REG I and REG II (blocks 10, 11, 12, Fig. 1g, h, i), each with 15 steps, REG h_1 #, or
REG I11_15, and with a feedback signal F (Ai, A.;, A, "Ai) O A1;" where F (Ai, A;, A1 "Ni) is a non-linear function whose combination tables formed with the binary variables Ai, Aj, Ai; and AI are the output signals of four of the register stages, i, j, k and 1 are all different and are selected at random by means of a plug of a pin board PB.
This can be seen from Fig. 1g, h, i, where the feedback signal from REG I is taken from stages 4, 14, 10 and 9, so that i, j, k and 1 in this case each equal to 4, 14, 1.0 and 9 is. These four output signals are fed to the gate circuits B4, Cl, B3 and C2 in block 12, FIG. 1i, and the combined signal from the gate circuit C2 becomes the output signal Ah of the last stage REG <B> in the gate circuits E4, F1 mod 2 115 </B> added. The Rückkopplungssi signal is fed to the REG I via gate circuit D1, block 10 (FIGS. 1e, g).
The feedback signal for the register REG 1I is taken in accordance with stages nos. 7, 10, 3 and 6, which are combined in the gate circuits B1, A1, B2, and A2, block 12, FIG. 1i. This combined signal is added in the gate circuits E3, F2 mod 2 to the output signal of the last register stage REG 1151 and fed to the register input via gate circuit D2, block 11, Fig. 1f, h.
This is a type of register that has not yet been fully mathematically explained in the literature, but it is evident that a long cycle of such a register will always represent a pseudo-random configuration. In addition, the signal sequences usually have different lengths; this means that the physical lengths of the key generator registers can be the same. However, there is a certain chance that a light sequence could be very short.
Thus, in this system, the starting (exit) points are not entirely random, but are selected so that they result in suitable cycle lengths. In the system, which comprises two 15-bit registers, 6 characters must be selected for each message to be sent. The output signals of the two registers are added to the gate circuits Dl, D2, D3, and D4, Fig. 1i, mod 2, which results in the desired sequence of pseudo-random key bits.
Bit sequences of this type are stored in a 5-bit register Z1-Z5, block 9, FIG. 1e. The number of different connections is
EMI0008.0034
Trigger flip-flops are used in the two registers REG I and REG 1I. In the case of a trigger flip-flop, the information stored after a clock pulse depends on both the input signal and the signal that is stored in the flip-flop itself.
The behavior of a register is described by the following system of equations: Ai = F (Ai, A9, Ai ;, AI) O A15 O Al Ar = Al O A2 A <B> '</B> = A-, oA - --------------- --------------------------- <B> ----- ------------ </B> <B> A,: - '</B> A1.1 O A15 A1 is the signal present in register stage no. 1 before a clock pulse, and Ai is the signal present in the same stage after the clock pulse.
The same applies to the other levels; the properties of the two registers are identical.
<I> Generator for P </I> P is a 5-bit pseudo-random number that is assigned to the two registers REG I and REG II, block 10, in the manner shown in block 8, FIGS. 2e, g, h 1.1, 12, Fig. 1g. h, i, is taken. Each bit is the result of a (mod 2) addition of output signals from randomly selected bits in both registers.
Block 8, FIGS. 2e, g, h, comprises 5 gate circuit complexes, each of which is supplied with two signals from the plugboard PB. The first gate circuit complex with the gate circuits Cl, C2, C3, C4, B1, B2, B3 and D2, block 8, Fig. 2e, signals from the pin board multiples PB / A and PB / M are fed.
As can be seen from Fig. 1g, h, PB; A belongs to REG I, while PB / M belongs to REG II. Corresponding connections are assigned to the other four gate circuit complexes. The number of different useful compounds is:
EMI0008.0077
The output signals from each of the gate circuit complexes, which together form the number P, are fed to a counter C1-C5, block 7, FIGS. 2g, h.
During encryption, the number P is fed to the binary counter Cl - C5, but during decryption this counter receives the number 31-P. In both cases, the counter counts down to zero by counting pulses from the 25 kHz source.
Input register The REG X consisting of the stages X, -X5 (block 2, Fig. 1e, d). works in two ways.
a) It acts as a normal 5-bit shift register, receiving 50 Hz shift pulses (for 50 baud teletype speed).
b) It acts as a feedback shift register, where a (mod 2) adder - z. B. the gate circuit Hl - and contains a flip-flop (z. B. XI). Each output can be connected to each input by means of soldered connections in a patch panel (PLUG A), and these connections are made according to any polynomial expression, with a maximum length bit sequence of 25 - 1 = 31.
The 5-bit combination representing the character Zif <I> f </I> is missing in this cycle. REG X thus runs through a 30-digit cycle that contains all possible 5-bit combinations with the exception of <I> all </I> character steps and digit <I> f </I> switchover. There are around 15,000 different cycles to choose from.
The shift pulses come in this case from the 25 kHz source, and the number of pulses corresponds to the number of steps counted by the counter Cl - G.;, Block 7.
<I> The pegboard </I> The pegboard (PB), Fig. Ig, h, i, is a board with horizontal and vertical terminal strips, which are arranged according to a matrix with approximately 300 cross points (holes). A conductive plug inserted at a cross point connects the horizontal and vertical terminal strips at this particular cross point.
The stretchers on the stretching board determine which outputs are used for the feedback functions, which outputs are to be used to generate the number P, and finally which flip-flops are initially set. <I> Monostable pulse generator </I> FIG. 3 shows the detailed circuit diagram of block 6 in FIG. 2a. This circuit, OS, provides the temporal reference signal for the input and output signals of the teletype operator.
Defined time intervals are obtained by means of a monstable multivibrator, which includes the transistors Ts1 and Ts2 and associated circuit elements. In the rest position, transistor Ts1 conducts, while Ts2 is blocked. A trigger pulse supplied via a diode D3 blocks transistor Ts1. As a result of the regenerative effect of the circuit, Ts2 now becomes conductive.
This state lasts until the capacitor C1 has discharged through the resistor R3. Transistor Tsl is then energized again and Ts2 is blocked. Transistor Ts4 becomes conductive for a short time when the circuit returns to the idle state. In this way, the capacitive timing element Cl is quickly discharged. This results in a very short recovery time. The pulse length of the circuit is not adversely affected by a high duty cycle.
The transistors Ts3 - Ts4 and Ts5 - 6 form the input network. The circuit is triggered every time the transistor Ts3 is switched to the ON state. The resistor R8 connected to the base of Ts3 serves to prevent possible trigger pulses when the circuit is in its metastable state. The output signal is taken from the collector of the transistor Ts7. In the state of rest, transistor Ts2, as noted above, is not energized.
Thus, Ts7 is also blocked and the output level is high. If the circuit is switched to its metastable state, Ts2 and also Ts7 become live. The output is then low; H. approximately at earth potential. The capacitive timing element C1 comprises 4 individual capacitors (Cia - Cid). The purpose of this arrangement is to achieve different pulse lengths by means of short external wire connections (brackets) in order to adapt the circuit to different teletyping speeds.
The connection of terminals 3-4 results in a speed of 75 baud, 6-4 corresponds to 50 baud, and 5-4 corresponds to 45 baud.
<I> The </I> clock pulse generator FIG. 4 shows a detailed circuit diagram of two different circuits in block 5, FIG. 2a. The upper circuit is the clock pulse generator, 25 kHz OSC! This is an astable multivibrator with the transistors Tsl and Ts2 and associated circuit elements. The transistors Ts3 and Ts4 are the output amplifiers of the circuit.
The purpose of the diodes D1, D2 and the smoothing capacitor C4 is to avoid a stable state with simultaneous conduction of both transistors, which can occur with a conventional astable multivibrator.
Reset circuit At the bottom of FIG. 4, a reset circuit RES is shown, the purpose of which is to feed a direct current signal to the key generator feedback register. If one of the input transistors Ts6 or Ts7 is energized, the output transistor Ts5 also conducts and supplies current to the load. If both input transistors are in the blocked state, the output transistor Ts5 is also blocked.
<I> Read circuit </I> FIG. 5 shows the detailed circuit diagram of the circuits contained in block 14, FIG. 2a. The reading circuit RC is shown at the top in FIG.
A current of about 40 mA flows from the + 50 V source through the resistors R17, via the terminals 6 and 3, through the teleprinter contact TP and back to the reading circuit RC. If the teletype contact is closed, the transistor Ts9 conducts. If the teletype contact is open, however, Ts9 does not conduct.
The output signal taken from the collector of Ts9 is low when the telex contact is closed, which corresponds to a separation step, and is high when the teletype contact is open, which corresponds to a drawing step. In order to have the antiphase of output signals available, an inverting stage with transistor Ts8 and associated circuit elements are added to the read circuit.
<I> Driver amplifier </I> The detailed circuit diagram of the teletype driver amplifier DA can be seen at the bottom in FIG. 5. This circuit includes input transistors Ts1, Ts2 and Ts3 with associated circuit elements, two constant current generators, Ts6 and Ts7, with associated circuit elements and two teleprinter current transfer transistors Ts4,
Ts5 with associated circuit elements. By means of external connections (S3) the circuit can be operated in single or double current mode and adapted to different current levels. With single current operation, the two constant current generators are connected in parallel. In the isolating current state, Transi stor Ts5 conducts, and Ts4 is blocked.
The current from the constant current generators then flows through the teletype receiving magnet M. In the character current state, on the other hand, transistor Ts4 conducts and Ts5 blocks. No current then flows through the teletype receiving magnet M. On the input side, a separation step corresponds to a high input signal and a character step corresponds to a low input signal.
<I> Logic symbols </I> FIG. 6 shows the various symbols used to represent various logical functions in the main logical diagram. These are: an inversion stage, NAND circuits with two, three and five inputs, a JK flip-flop with presetting and an exclusive-or circuit.
A detailed description of these logical symbols and their function can be found e.g. B. in the brochure Series 73 Solid Circuit Semi-conductor Networks, Bulletin No. DL-S 567650, July 1965.