<Desc/Clms Page number 1>
Verfahren und Einrichtung zur Übertragung von Steuerbefehlen mittels tonfrequenter Impulse über Starkstrom-Verteilnetze Die Erfindung bezieht sich auf ein Verfahren und eine Einrichtung zur 17bertragung von Steuerbefehlen mittels tonfrequenter Impulse über Starkstromverteil- netze. Es sind bereits Systeme bekannt, die zur übertragung von Steuerbefehlen tonfrequente Impulse benützen. Die übertragungssicherheit aller bekannten Systeme ist bekanntlich stark von Störspannungen abhängig, die in gewissen Verteilnetzen zeitweise beträchtliche Amplituden erreichen können.
Systeme, die Signalimpulse von nur kurzer Dauer verwenden, beispielsweise von etwa 200 ms Dauer, sind besonders störanfällig, da in den Starkstromnetzen besonders kurze Störimpulse sehr häufig mit grosser Amplitude auftreten und zur Auslösung falscher Befehle führen können.
Die vorliegende Erfindung schliesst die genannten Nachteile weitgehend aus und betrifft ein Verfahren, welches dadurch gekennzeichnet ist, dass zur übertragung eines jeden Schaltbefehles eine diesem Befehl entsprechende, spezifische Signalimpulskombination mehrfach repetiert wird und die vom Signalempfänger als richtig erkannten Signalimpulskombinationen in einer Einrichtung summiert werden, worauf erst bei Erreichen einer vorgegebenen Mindestzahl von richtig empfangenen Impulskombinationen die Ausführung des Befehls eingeleitet wird.
Die Erfindung betrifft auch eine Einrichtung zur Durchführung des erfindungsgemässen Verfahrens, welche Einrichtung sendeseitig eine Automatik zur mehrfachen Wiederholung der jeweils zu sendenden Signalimpulskombination und empfangsseitig eine Vorrichtung zum Erkennen der richtigen Signalimpulskombination, eine Einrichtung zum Summieren der empfangenen, richtigen Signalimpulskombinationen sowie eine Einrichtung zur Auslösung des eigentlichen Schaltbefehls aufweist. Anhand der Beschreibung und der Figuren werden nun das erfindungsgemässe Verfahren sowie eine Einrichtung zur Durchführung desselben näher erläutert.
Dabei zeigt: Fig. 1 als Diagramm und als Beispiel den zeitlichen Verlauf einer sehr einfachen, beispielsweise dreimal wiederholten, Signalimpulskombination für beispielsweise einen Einschaltbefehl.
Fig. 2 als Beispiel das Blockschema eines vereinfachten Empfängers zum Empfang einer Signalimpuls- kombination gemäss Fig. 1 (Einschaltbefehl).
Fig. 3 als Diagramm und als zweites Beispiel den zeitlichen Verlauf einer sehr einfachen, beispielsweise dreimal wiederholten, Signalimpulskombination für beispielsweise einen Ausschaltbefehl.
Fig. 4 als Beispiel das Blockschema eines Empfängers, der sowohl eine Signalimpulskombination wie in Fig. 1 voll ausgezogen gezeichnet (Einschaltbefehl) als auch eine solche wie in Fig. 3 teilweise gestrichelt gezeichnet (Ausschaltbefehl) empfangen kann.
Fig. S als Beispiel das Blockschema eines Empfängers für Ein- und Ausschaltbefehle gemäss Fig. 4, jedoch vereinfacht.
Fig. 6 als Beispiel das Blockschema eines Empfängers für Ein- und Ausschaltbefehle gemäss Fig. S, jedoch weiter vereinfacht.
Fig. 7 als Beispiel das Schema einer Verzögerungseinrichtung.
Fig. 8 als Diagramm und als Beispiel den zeitlichen Verlauf einer Spannung U,1 in Fig. 7.
Fig. 9 als Diagramm und als Beispiel den zeitlichen Verlauf einer Spannung U3 am Ausgang der Verzögerungseinrichtung 60 in Fig. 7.
Fig. 10 als zweites Beispiel das Schema einer Verzögerungseinrichtung.
<Desc/Clms Page number 2>
Fig. 11 als Diagramm und als Beispiel den zeitlichen Verlauf einer Spannung U4 in Fig. 10.
Fig. 12 als Diagramm und als Beispiel den zeitlichen Verlauf einer Spannung U5 am Speicherkondensator 85 in Fig. 10.
Fig. 13 als Diagramm und als Beispiel den zeitlichen Verlauf einer Spannung U6 am Ausgang der Verzögerungseinrichtung 60 in Fig. 10.
Fig. 14 als Beispiel das detaillierte Schema einer Multiplikationsstufe.
Fig. 15 als Beispiel das detaillierte Schema einer UND-Stufe.
Fig. 16 als Beispiel das detaillierte Schema einer Speicherstufe.
Fig. 17 als Diagramm und als Beispiel den zeitlichen Verlauf einer aus drei Impulsen bestehenden Signalimpulskombination.
Fig. 18 als Beispiel das Blockschema eines Empfängers zum Empfang einer Signalimpulskombination gemäss Fig. 17.
Fig. 19 als Beispiel das detaillierte Schema einer Einrichtung zur automatischen Anpassung der Empfängerempfindlichkeit an den vorhandenen Störpegel.
Fig. 20 als Diagramm und als Beispiel den zeitlichen Verlauf einer Spannung U24 in Fig. 19.
Fig. 21 als Diagramm und als Beispiel den zeitlichen Verlauf einer Spannung Uze in Fig. 19.
Im Diagramm der Fig. 1 ist in der Ordinate als Funktion der Zeit die dem Starkstrom überlagerte tonfrequente Steuerspannung U1 für eine sehr einfache, beispielsweise dreimal wiederholte, Signalim- pulskombination aufgetragen.
Jede der drei Signalimpulskombinationen 1', 1", 1"' usw. besteht aus zwei Tonfrequenzimpulsen 2', 3', 2", 3", 2"', 3"' usw., wobei die Impulse 2', 2", 2"' wie dies später eingehend erläutert wird - die Funktion eines Startimpulses übernehmen, während die Impulse 3', 3", 3"' usw. beispielsweise Schaltimpulse für den Befehl Nr. 1 bedeuten. Dabei ist der Schaltbefehl Nr. 1 gekennzeichnet durch den zeitlichen Abstand T, zwischen den Startimpulsen 2', 2", 2"' usw. und den zugehörigen Schaltimpulsen 3', 3", 3\ usw.
Weitere Schaltbefehle 1I, III usw. bis N, können durch andere - ihnen spezifisch zugeordnete - zeitliche Abstände T2, T3 . . . Tx, gekennzeichnet werden.
Die Zeit T, zwischen zwei sich wiederholenden Signalimpulskombinationen wird vorteilhafterweise grösser festgelegt, als die grösste zur Verwendung vorgesehene Zeit Tx.
Die Anzahl der Wiederholungen der Signalkombinationen kann prinzipiell beliebig gewählt werden, wobei die Schaltsicherheit mit steigender Wiederholung wächst.
An Stelle von nur zwei Impulsen pro Signal- impulskombination können auch beliebig viele Impulse pro Signalimpulskombination verwendet werden, wobei ein bestimmter Schaltbefehl immer durch die Anzahl der Impulse und durch die zeitlichen Abstände derselben vom zugehörigen Startimpuls gekennzeichnet ist. Anhand des Blockschemas in Fig.2 wird nun beispielsweise gezeigt, wie die Impulskombinationen und deren Wiederholungen in den Empfangsapparaten aufgenommen und ausgewertet werden.
Einfachheitshalber ist das Blockschema einpolig gezeichnet. Aus demselben Grunde sind die elektrischen Schaltungen innerhalb jedes Blockes in Fig. 2 nur angedeutet; sie werden später anhand von detaillierten Fig. 7, 10, 14, 15, 16 und 19 noch näher erläutert. Der Empfänger wird mit der Klemme 9 ans Starkstromnetz angeschlossen.
Im Bandfilter 10 werden die tonfrequenten Signalimpulskombinationen vom Starkstrom (50 Perusec) des Netzes getrennt, im Gleichrichter 15 werden sie gleichgerichtet.
Die Signalimpulskombinationen werden hierauf gleichzeitig an eine Multiplikationsstufe 40 und an eine Verzögerungseinrichtung 60 geführt.
Ist die Verzögerungszeit T der Verzögerungseinrichtung 60 beispielsweise gleich der Zeit T1 also beispielsweise kennzeichnend für den Schaltbefehl I - so werden die Startimpulse 2', 2" usw. auf ihrem Weg über das Verzögerungsglied 60 zur Multiplikationsstufe 40 so lange verzögert, dass sie zur selben Zeit an die Multiplikationsstufe 40 gelangen, wie die Schaltimpulse 3', 3" usw. Die Amplituden der Startimpulse 2', 2" usw. und der Schaltimpulse 3', 3" usw. werden in diesem Falle - aber nur dann in der Multiplikationsstufe 40 multipliziert und an eine nachfolgende Speichereinrichtung 90 weitergegeben.
Durch das eingangs erwähnte Repetieren der Signalimpulskombinationen l', 1" usw kann beispielsweise ein Speicherkondensator 91 in der Speichereinrichtung 90 beliebig hoch aufgeladen werden. Wird schliesslich im Speicherkondensator 91 ein vorgegebener minimaler Ladewert erreicht, so kann die Betätigung des fern zu betätigenden Schalters 120 - in an und für sich bekannter Weise - ausgelöst werden.
Entspricht die Verzögerungszeit T des Verzögerungsgliedes 60 beispielsweise nicht dem Impulsabstand T1 der gesendeten Signalimpulskombinationen 1', 1" usw., sondern beispielsweise T. (vergleiche Fig. 3), so gibt die Multiplikationsstufe 40 theoretisch überhaupt keine Signale an die Speicherstufe 90 weiter.
Aber auch ein zufälliges zeitliches Zusammentreffen von zwei Störimpulsen oder von einem Signalimpuls und einem Störimpuls in der Multiplikationsstufe 40, kann keine Fehlschaltung auslösen, weil die Summe der Produkte solcher einzelner, zufälliger Störsignale den zur Schalterbetätigung vorgegebenen minimalen Ladewert des Speicherkonden- sators 91 nicht erreichen kann, und zwar weil einzelne zufällige Teilladungen des Speicherkondensators 91 fortlaufend - beispielsweise durch einen Entladewiderstand 92 - wieder abgebaut werden.
Eine Empfangseinrichtung gemäss Fig. 2 kann nur einen Schaltbefehl - z. B. einen Ein -Schaltbefehl -
<Desc/Clms Page number 3>
für den fern zu betätigenden Schalter 120 empfangen und verwerten. Soll auch eine fern zu betätigende Aus -Schaltung des Schalters 120 möglich sein, so kann der Empfänger beispielsweise mit einem zweiten Verzögerungsglied 60', mit einer zweiten Multiplikationsstufe 40' und einer zweiten Speicherstufe 90' ausgerüstet werden. Das Verzögerungsglied 60' hätte dann eine Verzögerungszeit T' entsprechend dem Impulsabstand Ti der Signalimpulskombination für einen Ausschaltbefehl.
Anhand der Fig. 3 und 4 wird nun beispielsweise noch ein vereinfachter Empfänger beschrieben, welcher den fern zu betätigenden Schalter 120 sowohl Ein - als auch Aus -schalten und bei welchem die Speichereinrichtung 90 sowohl für Ein - als auch für Aus -Befehle verwendet werden kann.
Fig. 3 zeigt zunächst den zeitlichen Verlauf der hierzu verwendeten Signalimpulskombinationen.
Für Ein -Schaltbefehle werden die Impulse 2', 3'; 2", 3" usw. mit dem gegenseitigen Abstand T1 benützt, während für Aus -Schaltbefehle die Impulse 2', 4'; 2", 4" usw. mit dem gegenseitigen Abstand T2 vorgesehen sind.
Im Blockschema der Fig. 4 bedeutet 9 die Anschlussklemme ans Netz, 10 ein Bandfilter, welches die tonfrequenten Steuerimpulse vom Starkstrom (50 Perusec) trennt und 15 den Gleichrichter. Die Steuerimpulse gelangen vom Gleichrichter 15 gleichzeitig an die Verzögerungseinrichtungen 30 und 60 sowie an die Multiplikationsstufen 40 und 50. Signalimpulskombinationen für Ein -Schaltbefehle, das heisst mit dem Abstand TI, werden in der Verzögerungseinrichtung 60, der Multiplikationsstufe 40 und der Speichereinrichtung 90 genau gleich verarbeitet, wie weiter oben anhand von Fig. 2 beschrieben.
Sie bringen schliesslich den fern zu betätigenden Hauptschalter 120 von der Aus -Stellung (voll gezeichnet) in die Ein -Stellung (gestrichelt gezeichnet).
Gleichzeitig mit dem Hauptschalter 120 werden die beiden Hilfsschalter 123 und 124 von der voll gezeichneten in die gestrichelt gezeichnete Lage umgelegt.
Hierdurch wird der Empfänger für weitere Ein -Befehle unempfindlich, was aber belanglos ist, weil sich der fern zu betätigende Hauptschalter 1.20 ja bereits in der Ein -Stellung befindet.
Anderseits ist der Empfänger nunmehr für eventuelle eintreffende Aus -Befehle empfindlich, weil die entsprechenden Signalimpulskombinationen durch den Abstand T2 zwischen zwei Steuerimpulsen gekennzeichnet sind, welcher Abstand der Verzögerungszeit T2 der nunmehr wirksamen Verzögerungseinrichtung 30 entspricht. Die letztere arbeit zusammen mit der jetzt wirksamen Multiplikationsstufe 50 für die Aus -Schaltbefehle genau gleich, wie die Stufen 60 und 40 für die Ein -Schaltbefehle.
Beim Eintreffen von Aus -Schaltbefehlen wird also die Speichereinrichung 90 so weit aufgeladen, bis sie den Hauptschalter 120 in die gewünschte Aus -Stellung wirft, worauf der Empfänger wieder für Ein -Befehle empfangsbereit gemacht wird.
Anstelle des Blockschemas gemäss Fig. 4 können für einen Ein - Aus -Empfänger auch folgende Varianten gemäss Fig.5 und 6 verwendet werden. Im Blockschema der Fig. 5 bedeutet 9 die Anschlussklemme ans Netz, 10 ein Bandfilter, - welches die tonfrequenten Steuerimpulse vom Starkstrom (50Per/ sec) trennt und 15 den Gleichrichter. Die Steuerimpulse gelangen vom Gleichrichter 15 wiederum gleichzeitig an die Verzögerungseinrichtungen 30 und 60 sowie an die Multiplikationsstufe 40.
Der Startimpuls 2',2" usw. einer Signalimpulskombination für Ein -Schaltbefehle (siehe Fig. 3), von dem der Schaltimpuls 3', 3" usw. einen zeitlichen Abstand von T1 aufweist, wird in der Verzögerungseinrichtung 60 um die Zeitdauer T1 verzögert und kommt - sofern der Hilfsschalter 123 in der Aus -Stellung steht anschliessend auf die Multiplikationsstufe 40. Zur gleichen Zeit trifft auch der Schaltimpuls 3', 3" usw. auf die Multiplikationsstufe 40. Am Ausgang der Multiplikationsstufe 40 erscheint das Produkt der beiden Impulse, das an die Speicherstufe 90 weitergegeben wird.
Durch das Repetieren der Signalimpuls- kombination lädt sich der Kondensator 91 auf. Wenn die Spannung am Kondensator 91 den vorgegebenen Minimalwert erreicht, schaltet sie sowohl den Hauptschalter 120 als auch den Hilfsschalter 123 und 124 in die Ein -Stellung.
Wenn nun auf den Anschluss ans Starkstromnetz 9 die Impulskombination 2', 2" usw. und 4', 4" usw. (siehe Fig.3) für einen Ausschaltbefehl kommt, wird der Startimpuls 2', 2" usw. durch die Verzögerungseinrichtung 30 um die Zeit T2 verzögert. Vom Ausgang des Verzögerungsgliedes gelangt - sofern der Hilfsschalter 123 in der Ein -Stellung steht der um die Zeit T2 verzögerte Impuls 2', 2" usw. auf die Multiplikationsstufe 40. Zur gleichen Zeit kommt der Impuls 4', 4" usw. auf den zweiten Eingang der Multiplikationsstufe 40 und bildet mit dem verzögerten Impuls 2', 2" usw. am Ausgang der Multiplikationsstufe 40 ein Produkt, das der Speichereinrichtung 90 zugeleitet wird.
Wie oben beschrieben wurde, werden sowohl der Hauptschalter 120 als auch die Hilfsschalter 123 und 124 nach Erreichen der vorgegebenen minimalen Speicherspannung in die Aus -Stellung umgeschaltet.
Eine Vereinfachung gegenüber der Schaltung von Fig. 5 ist in Fig. 6 angegeben. Auch in diesem Blockschema kommen die tonfrequenten Steuerimpulse über die Anschlussklemme 9 auf den Eingang des Bandfilters 10, das die Steuerimpulse vom Starkstrom (50 Perusec) trennt; im Gleichrichter 15 werden sie gleichgerichtet. Die Steuerimpulse gelangen hierauf gleichzeitig an die Verzögerungsstufen 30 und 60 und an den Hilfsschalter 123. Das Verzögerungsglied 30 verzögert einen Impuls um die Zeit T2; diese Zeit entspricht in Fig.3 dem Abstand zwischen den Impulsen 2'; 2" usw. und 4', 4" usw., welche Impulsfolge in unserem Beispiel das Aus -
<Desc/Clms Page number 4>
Signal darstellt.
Die Verzögerungseinrichtung 60 verzögert einen Impuls um den Abstand zweier unmittelbar aufeinanderfolgender Impulse 3', 4', 3", 4" usw., was in Fig. 3 dem Wert T27--TI entspricht.
Wenn nun in Fig. 6 der Hilfsschalter 123, wie gezeichnet, in der Aus -Stellung steht, dann trifft ein vom Eingang kommender Impuls beim oberen Eingang der Multiplikationsstufe 40 um die Zeit T2-TI verzögert und beim unteren Eingang der Multiplikationsstufe 40 um die Zeit T2 verzögert ein.
Die Differenz dieser beiden Verzögerungszeiten ist T2-(T2-T1) = T1. Dieser Wert entspricht aber in Fig.3 dem Impulsstand für das Ein -Signal. Das heisst also, dass beim Eintreffen des Ein -Signals am Eingang des Empfängers am Ausgang der Multiplikationsstufe 40 - sofern der Hilfsschalter 123 in der Aus -Stellung steht - ein Produkt erscheint. Dieses Produkt bewirkt auf die schon mehrfach beschriebene Weise die Umschaltung des Hauptschalters 120 sowie der Hilfsschalter 123 und 124 in die Ein Stellung.
Wenn in Fig.6 der Schalter 123 in der Ein -Stellung steht, dann ist der Ausgang des Gleichrichters 15 direkt mit dem Multiplikator 40 und mit dem Eingang des Verzögerungsgliedes 30 verbunden. Wenn in diesem Schaltzustand vom Bandpass 10 ein Aus -Impulssignal kommt, erscheint am Ausgang des Multiplikators 40 ein Produktsignal, das den Hauptschalter 120 sowie die Hilfssehalter 123 und 124 in die Aus -Stellung umschaltet.
In den Blockschemas Fig. 2, 4, 5 und 6, kommen verschiedene Baugruppen vor, z. B. Bandfilter 10, Gleichrichter 15, Verzögerungsglieder 30 und 60, Multiplikationsstufen 40 und 50, Speicherstufen 90 und Schalter 120, 123 und 124. Der Aufbau und die Funktion von Bandfiltern, Gleichrichtern und Schaltern sind einfach und allgemein bekannt und müssen hier nicht im Detail beschrieben werden. Zum Bandfilter ist lediglich zu sagen, dass seine Bandbreite vorteilhafterweise so dimensioniert ist, dass Impulse mit einer kürzeren Dauer als die Dauer der Steuerimpulse durch das Bandfilter 10 nur gedämpft durchgelassen werden. Für die übrigen Baugruppen werden im folgenden Ausführungsbeispiel beschrieben.
Fig.7 zeigt als Beispiel das detaillierte Schema einer Verzögerungseinrichtung 60. An der Klemme 61 liegt gegenüber der Erdklemme 0 eine negative Speisespannung U61, an der Klemme 62 eine positive Speisespannung U62. Die Transisitoren 66 und 71 sind Teile eines - an und für sich bekannten - Schmitt-Triggers. Im Ruhezustand - das heisst, wenn an der Klemme 76 kein Signal liegt - ist der Transistor 66 gesperrt, der Transistor 71 leitend.
Der durch den Widerstand 67 fliessende Gleichstrom 167 bewirkt, dass die Emitter der beiden Transistoren 66 und 71 eine negative Spannung U67 gegenüber der Anschlussklemme 62 führen. Solange an der Klemme 76 kein Steuersignal vorhanden ist, liegt an der Basis des Transistors 66 gegenüber der Klemme 0 das gleiche Potential U62 wie am Anschluss 62, weil im Widerstand 65 kein Strom fliesst. Das bedeutet, dass die Basis des Transistors 66 eine positive Spannung U66 gegenüber seinem Emitter hat, wodurch dieser Transistor 66 im Ruhezustand gesperrt ist.
Ein negativer Impuls U2, der über die Klemme 76 und den Kondensator 63 auf die Basis des Transistors 66 kommt, macht den Transistor 66 leitend. Im gleichen Augenblick sinkt die Spannung U69 zwischen Kollektor und Basis des Transistors 66 auf einen kleinen negativen Wert. Der Spannungsteiler, der aus den Widerständen 68, 69 und 70 besteht, ist so dimen- sioniert, dass zwischen Basis und Emitter des Transistors 71 eine Spannung Uli entsteht, die in diesem Augenblick den Transistor 71 sperrt.
Dadurch wird der Kollektor des Transistors 71 und der mit ihm verbundene Kondensator 64 plötzlich negativ gegen- über der Erdklemme 0; die Spannung U4 erhöht sich momentan auf den Wert der Spannung U61. Zur gleichen Zeit setzt ein Ausgleichsstrom ein, der den Kondensator 64 über die Widerstände 65 und 72 auflädt, Der Strom 165 durch den Widerstand 65 nimmt je länger je mehr ab.
Die Spannung U65, die am Widerstand 65 steht, wird stets kleiner, bis schliesslich nach der Zeit T4 die Spannung U66 zwischen Basis und Emitter des Transistors 66 so klein wird, dass der Transistor 66 wieder gesperrt und gleichzeitig der Transistor 71 leitend wird. Dadurch sinkt die Spannung U4 zwischen Kollektor des Transistors 71 und der Erdklemme 0 auf nahezu 0 V. Beim Ausschalten des Transistors 71 zur Zeit t = O (siehe Fig. 8) wird über den Kondensator 73 auf den Widerstand 74 und die Ausgangsklemme 75 eine negative Impulsspannung U3 (siehe Fig. 9) übertragen.
Beim Wiedereinschalten des Transistors 71 zur Zeit t = T4 (siehe Fig. 8) wird über den Kondensator 73 auf den Widerstand 74 und die Ausgangsklemme 75 eine positive Impulsspannung U3 (siehe Fig. 9) übertragen. Nach Eintreffen einer negativen Impulsspannung U2 auf die Eingangsklemme 76 des Verzögerungsgliedes 60 entsteht an der Ausgangsklemme 75 nach der Verzögerungszeit T4 eine positive Impulsspannung U3. Die Zeit T4 hängt nicht nur von den elektrischen Werten des Kondensators 64 und der Widerstände 65 und 72,
sondern auch von der Grösse der Speisespannungen U61 und U62 ab, was als Nachteil empfunden wird.
Fig. 10 zeigt als zweites Beispiel das detaillierte Schema einer verbesserten Verzögerungseinrichtung 60, bei welcher die Verzögerungszeit von den Speisespannungen weitgehend unabhängig ist. Die Schaltung zwischen dem Eingang 76 und dem Kollektor des Transistors 71 entspricht genau der Schaltung in Fig. 7. Wenn auf den Eingang 76 der Verzögerungseinrichtung gemäss Fig. 10 ein negativer Impuls U2 gegeben wird, erscheint am Kollektor des Transistors 71 die negative Impulsspannung U4 mit einer Impulsdauer T4, wie in Fig. 11 gezeigt ist und wie im vorhergehenden Abschnitt besprochen wurde.
Die Impulsverzögerung, welche die Verzögerungseinrichtung gemäss Fig. 10 geben soll, sei T6 (vergleiche Fig. 12). Die Impulsdauer T4 muss also etwas länger als die
<Desc/Clms Page number 5>
gewünschte Verzögerungszeit T6 gewählt werden. Die Basis des Transistors 81 ist mit dem Kollektor des Transistors 71 verbunden. Wenn der Transistor 71 leitend ist - dies entspricht dem Ruhezustand der Schaltung - ist auch der Transistor 81 leitend und am Kollektor des Transistors 81 steht eine kleine positive Spannung U7 gegen Erde. Auf diese Spannung lädt sich der Kondensator 85 auf.
Die Spannung am Kondensator 85 nennen wir U5. Im Ruhezustand liegt die Spannung U5 weit unterhalb der Einschaltspannung U5' des Unijunctionstransistors (Flächentransistor) 86. Wenn nun zur Zeit 0 der Transistor 71 durch einen Spannungsimpuls U2 am Eingang 76 gesperrt wird, wird auch der Transistor 81 gesperrt, und die Spannung U7 am Kollektor des Transistors 81 erreicht einen hohen positiven Wert. Von diesem Zeitpunkt an beginnt sich der Kondensator 85 über die Widerstände 82 und 83 aufzuladen. Den Verlauf der Spannung U5 am Kondensator 85 zeigt Fig. 12.
Nach der Zeit T6 erreicht die Spannung U5 den Wert U,', das heisst den Wert der Einschaltspannung des Unijunctionstransistors 86, welcher hierdurch leitend wird. Vom gleichen Moment an entlädt sich der Kondensator 85 über die Primärwicklung des Impulstransformators 87 und am Ausgang 88 und 89 der Verzögerungseinrichtung entsteht eine Impulsspannung U6 (siehe Fig. 13), die - wie gewünscht - gegenüber dem Eingangsimpuls U2 um die Zeit T6 verzögert ist.
Bei dieser Schaltung ist die gewünschte Verzögerungszeit T6 (siehe Fig. 12) weitgehend von der Grösse der Speisespannung U62 (siehe Fig. 10) unabhängig. Die Einschaltspannung U5' des Unijunctionstransistors 86 ist nämlich - wie allgemein bekannt - über einen grossen Spannungsbereich ein konstanter Bruchteil seiner Speisespannung U62.
EMI5.28
Wenn also die Speisespannung Uc2 grösser oder kleiner wird, dann wird im gleichen Verhältnis die Einschaltspannung UJ grösser oder kleiner.
Die kritische Spannung U5' entsteht nun durch Aufladung des Kondensators 85, wobei diese Rufladung durch die Speisespannung U62 über die Widerstände 82 und 83 erfolgt, und zwar beginnend zur Zeit t - O, das heisst beim Eintreffen eines Impulses an der Klemme 76. U5 in Funktion der Zeit t wächst nach der Formel:
EMI5.36
r 1. U5 = U62 (1-e -z) oder aufgelöst nach t 2. t = -T ln (1-U5-) Usz Dabei ist die Zeitkonstante T bekanntlich definiert durch 3.
T = C85 (R82 + R83) wobei C85 = Kapazität des Kondensators 85 R82 = Widerstandswert des Widerstandes R82 R83 = Widerstandswert des Widerstandes R83. Ersetzt man in der Formel 2. U5 durch die Ein- schaltspannung U5' des Unijunctionstransistors, so wird die Zeit t zur Zeit T6 (vergleiche Fig. 12) also
EMI5.52
4. T6 = -T ln(1- M5) oder nach Einsetzen von 3. U62 5. T6 - -C85 (R82 + Rss) In (1- U@5).
Usz Mit anderen Worten, die Zeit T6 ist nur abhängig von der Kapazität des Kondensators C85, den Widerstandswerten der Widerstände R82 und R83 sowie vom Verhältnis
EMI5.56
Das Letzere ist aber, wie weiter oben erläutert, für Unijunctionstransistoren konstant, das heisst auch unabhängig von der Speisespannung U62.
Damit wurden zwei Beispiele für mögliche Verzögerungseinrichtungen detailliert beschrieben. Es gibt jedoch noch weitere Möglichkeiten, einen Impuls um eine definierte Zeitdauer zu verzögern, z. B. durch die - an und für sich bekannte - Delaylinie oder Verzögerungsleitung.
Fig. 14 zeigt als Beispiel das detaillierte Schema einer Multiplikationsstufe 40, mit einem Ringmodu- lator nach Wilcox. Am ersten Eingang 31, 32 steht eine Impulsspannung U8, am zweiten Eingang 41, 42 eine Impulsspannung U6. Wenn die Kennlinien der Dioden 36, 37, 38 und 39 exponentielle Form haben, steht am Ausgang 47, 48 eine Spannung Uio, die dem Produkt der Spannungen U8 und Uo proportional ist.
Wenn an den beiden Eingängen 31, 32 und 41, 42 gleichzeitig die Spannung U8 und U9 stehen, ergibt sich beispielsweise folgender Stromlauf: Aus dem oberen Anschluss der Wicklungshälfte 34 des Transformators 33 fliesst der Strom 134, der mit einem voll ausgezogenen Pfeil dargestellt ist, durch die Gleichrichter 36 und 37 zum unteren Anschluss der Wicklungshälfte 35 zurück. Aus dem Mittelabgriff des Transformators 43 fliesst der Strom 144, der durch gestrichelt gezeichnete Pfeile angedeutet ist, durch den Widerstand 46, die beiden Wicklungshälften 34 und 35 des Transformators 33 und die beiden Gleichrichter 36 und 37 zur Transformatorwicklung 44 des Transformators 43 zurück.
Bei entgegengesetzter Richtung der Spannung U8 kehrt sich der Strom 134 um. In diesem Falle fliesst der Strom 134 nicht durch die Gleichrichter 36 und 37, sondern durch die Gleichrichter 38 und 39, und der Strom 144 fliesst nicht durch die Wicklungshälfte 44, sondern durch die Wicklungshälfte 45. In jedem Fall erscheint am Ausgang 47, 48 der Multiplikationsstufe 40 die Spannung Uio als Produkt der Spannungen U8 und Uo.
Für die vorliegenden Aufgaben ist es notwendig, dass die Kennlinien der Dioden 36, 37, 38 und 39 genau exponentielle Form haben, weil wir nicht auf das genaue Produkt der Spannungen U8 und U9 angewiesen sind.
Mit der soeben beschriebenen Multiplikationsstufe 40 werden zwei Spannungen U8 und U9, die gleichzeitig auf die Eingänge 31, 32 und 41, 42 der Multiplikationsstufe 40 kommen, nämlich auch bei nicht exponentiellen Kennlinien ungefähr multipliziert.
<Desc/Clms Page number 6>
Wenn nämlich nur eine der beiden Spannungen U8 oder U9 am Eingang vorhanden sind, und die andere Spannung zur gleichen Zeit null ist, so ist die Ausgangsspannung UI" - wie gewünscht - null.
Den gleichen Effekt kann man mit einer UND- Stufe 140 nach Fig. 15 erreichen, die in den Blockschaltbildern Fig. 2, 4, 5 und 6 die Multiplikationsstufe 40 ersetzen kann. Wenn am Eingang 141,142 der UND-Stufe 140 die Spannung Ulog steht, fliesst von der Sekundärwicklung des Transformators 143 der Strom 1109, der durch voll ausgezogene Pfeile dargestellt ist, durch den Widerstand 149 und die vier Dioden 136, 137, 138 und 139 zum Transformator 143 zurück.
Die vier eben erwähnten Dioden sind also leitend, so dass der Strom 110e, der durch die Spannung Ulos an den Eingangsklemmen 131, 132 verursacht wird, durch die Dioden 136, 137 und 138 und 139 und den Verbraucherwiderstand, der am Ausgang 147, 148 der UND-Stufe 140 angeschlossen ist, fliessen kann. Wenn die Eingangsspannung Ulos null ist, ist auch die Ausgangsspannung Ullo null. Und wenn die Eingangsspannung Ulog null ist, bleiben die vier Dioden 136, 137, 138 und 139 gesperrt, und die Ausgangsspannung Ullo ist ebenfalls null.
Nur wenn die beiden Spannungen Ulos und Ulog an den beiden Eingängen 131, 132 und 141, 142 der UND-Stufe 140 stehen, kann am Ausgang 147, 148 die Spannung Ullo erzeugt werden. Für das richtige Funktionieren der UND-Stufe 140 nach Fig. 15 ist Voraussetzung, dass der Strom 110g wesentlich grösser gemacht wird als der Strom Ilos. Weiter ist Bedingung, dass der Widerstand 149 hochohmig ausgeführt wird, damit der Signalstrom Ilos stark gedämpft wird, wenn der Strom 1109 - 0 ist.
Als Beispiel ist in Fig. 16 das Schaltbild einer Speicherstufe 90 angegeben. Zwischen den Anschlüssen 0 und 93 steht die positive Speisespannung U93. An den Eingang 95 kommen die positiv gerichteten Signalimpulse Ulo, die der Basis des Transistors 99 zugeführt werden. Der Transistor 99 ist im Ruhezustand gesperrt und wird durch den positiven Signalimpuls kurzzeitig geöffnet. Die positiven Spannungsstösse Ulo2, die dadurch über den Kondensator 101 auf die Dioden 102 kommen, laden den Kondensator 91 über die Diode auf.
Der Spannungssprung über dem Widerstand 100, der durch das Öffnen und Sperren des Transistors 99 verursacht wird, teilt sich über die Kondensatoren 101 und 91. Wenn der Kondensator 101 klein und der Kondensator 91 gross gemacht wird, lädt sich der Kondensator 91 bei jedem Impuls nur um einen kleinen Teil des Spannungssprungs über den Widerstand 100 auf. Bei jeder neuen Impulsspannung Ulo, die auf den Eingang der Speichereinrichtung 90 kommt, lädt sich der Kondensator 91 mehr auf.
Die Spannung Ugl am Kondensator 91 steigt mit jedem auf den Eingang 95 kommenden Signalimpuls weiter an, bis sie schliesslich den Wert der Schaltspannung für den Unijunctions- transistor 104 erreicht. In diesem Augenblick entlädt sich der Kondensator 91 über den Unijunctionstran- sistor 104 und die Primärwicklung des Transformators 105. Der Stromstoss durch die Primärwicklung erzeugt am Ausgang 106, 107 der Speichereinrichtung 90 einen Spannungsimpuls, der zur Umschaltung des Schalters (z. B. 120 in Fig. 2) verwendet wird.
Dies gilt jedoch nur dann, wenn die einzelnen Impulse ununterbrochen kurz hintereinander am Speicherkondensator 99 eintreffen. Dies ist bei erfindungs- gemäss mehrfach wiederholten Steuersignalen ohne weiteres der Fall. Treffen jedoch am Speicherkondensator mit grösseren zeitlichen Abständen zufällige - z. B. durch Störungen erzeugte - Impulse ein, so werden die hierdurch erzeugten Teilaufladungen des Speicherkondensators 91 durch den Widerstand 92 fortwährend wieder abgebaut. Das heisst, vereinzelte Störimpulse können keine Fehlschaltungen verursachen.
Bisher war immer die Rede von Signalimpuls- kombinationen 1', 1" usw. (Fig. 1), die aus zwei Impulsen 2' und 3', 2" und 3" usw. bestehen. Die Steuerbefehle können jedoch auch aus Signalimpulskombinationen mit mehr als zwei Signalimpulsen zusammengesetzt sein.
Fig. 17 zeigt als Beispiel ein Diagramm mit einer Signalimpulskombination 1', 1" und 1', die aus drei Impulsen besteht. Zur Signalimpulskombination 1' z. B. gehören die drei Impulse 5' 6' und 7'. Der zeitliche Abstand zwischen den Impulsen 5' und 6' ist T7, und der zeitliche Abstand zwischen den Impulsen 5' und 7' ist T8. Die Impulskombination 1" mit den Impulsen 5", 6" und 7", und 1"' mit den Impulsen 5"', 6"' und 7"', sind genau gleich aufgebaut wie die Impulskombination 1'. In diesen Impulskombinationen sind die Impulse 5', 5" und 5"' die Startimpulse und die Impulse 6' usw. und 7' usw. die Schaltimpulse. Die zeitlichen Abstände zwischen den Startimpulsen 5', 5" usw sind T".
Als Beispiel ist in Fig. 18 das Blockschema eines vereinfachten Empfängers für die Signalimpulskombi- nation nach Fig. 17 angegeben. Der Empfänger wird mit der Klemme 9 ans Starkstromnetz angeschlossen. Die tonfrequenten Signalimpulskombinationen werden in Bandfilter 10 vom Starkstrom (50 Per/sec) des Netzes getrennt und im Gleichrichter 15 gleichgerichtet.
Die Signalimpulskombinationen werden hierauf gleichzeitig an die Verzögerungseinrichtungen 60 und 30 und an die UND-Stufe 140 geführt. Die Startimpulse 5', 5" usw. werden in der Verzögerungseinrichtung 30 um die Zeit T8 verzögert. Die Schaltimpulse 6', 6" usw. werden in der Verzögerungseinrichtung 60 um die Zeitdauer (Tg-T7) verzögert. Die Verzögerungseinrichtungen 30 und 60 bewirken, dass die drei Impulse 5', 6' und 7' zur gleichen Zeit bei den drei Eingängen der UND-Stufe eintreffen. In diesem Augenblick entsteht am Ausgang der UND- Stufe 140 ein Spannungsimpuls, der an die Speichereinrichtung 90 weitergegeben wird.
Wesentlich ist selbstverständlich, dass die UND-Stufe 140 in bekannter Weise so gebaut ist, dass an ihrem Ausgang nur dann eine Spannung entsteht, wenn sie gleichzeitig
<Desc/Clms Page number 7>
an allen drei Eingängen Spannungen erhält. Durch das Repetieren der Signalimpulskombinationen 1', 1" usw. (vergleiche Fig. 17) lädt sich der Speicherkondensator 91 (siehe Fig. 18) in der Speichereinrichtung 90 sukzessive auf. Wenn die Spannung am Speicherkondensator 91 den vorgegebenen Minimalwert erreicht, schaltet sie den Hauptschalter 120 um.
In Starkstromnetzen ist sowohl der Pegel von tonfrequenten Steuersignalen als auch der Pegel von ton- frequenten Störspannungen ausserordentlich stark davon abhängig, ob die betreffenden Netze oder Netzteile kapazitiv belastet sind oder nicht. Beispielsweise kann in einem Netzteil ohne kapazitive Last die ton- frequente Steuerspannung 6 Volt und die Störspannung 1 Volt betragen.
Nach dem Zuschalten von kapa- zitiver Last können die entsprechenden Spannungen beispielsweise auf 0,6 Volt Steuer- und 0,1 Volt Störspannung absinken. Ein Empfänger mit einer konstanten Ansprechempfindlichkeit von beispielsweise 0,8 Volt wäre also nicht brauchbar, weil er ohne kapazitive Netzlast wegen seiner zu tiefen Ansprech- spannung auf die dann vorhandene Störspannung von beispielsweise 1 Volt reagieren und weil er beim Vorhandensein von kapazitiver Last wegen seiner zu hohen Ansprechspannung auf die Steuerimpulse von beispielsweise 0,6 Volt nicht reagieren würde.
Dabei ist zu beachten, dass in beiden Fällen, das heisst mit und ohne kapazitive Netzlast im Netz das übertragungstechnisch allein entscheidende Verhältnis von Steuerpegel zu Störpegel gut ist.
Aus der Tatsache, dass in ein und demselben Netzteil die Steuerspannung zu bestimmten Zeiten nämlich beispielsweise dann, wenn in diesem Netzteil grosse kapazitive Lasten zugeschaltet sind - nur 0,6 Volt beträgt und dass im selben Netzteil zu anderen Zeiten - wenn wenig oder keine kapazitive Last zugeschaltet ist - die Störspannung beispielsweise 1 Volt betragen kann, sieht man sofort, dass man mit einem Empfänger mit konstanter Empfindlichkeit überhaupt nicht zum Ziel kommt, trotzdem das Verhältnis Steuerpegel zu Störpegel immer ein gutes ist.
Das Problem kann aber mit einem Empfänger gelöst werden, welcher seine Ansprechempfindlich- keit auf richtige Steuerimpulse automatisch dem jeweils vorhandenen Störpegel anpasst. In der deutschen Patentanmeldung, Aktenzeichen Z 8349 VIII b/21c deren Bekanntmachung ist in Kürze zu erwarten - ist der Aufbau und die Wirkungsweise eines solchen Empfängers beispielsweise beschrieben.
Im folgenden soll anhand von Fig. 19 gezeigt werden, wie ein Rundsteuerempfänger gemäss der vorliegenden Erfindung auf einfache Weise so gebaut werden kann, dass er ebenfalls seine Ansprech- empfindlichkeit auf Steuerimpulse dem vorhandenen Störpegel anpasst.
Zu diesem Zwecke wird der Gleichrichter 15 im Detail beispielsweise wie folgt gebaut: Die tonfrequenten Steuerimpulse sowie alle Störspannungen gelangen über die Klemmen 0 und 16 sowie über den Transformator 18 zu den Gleich- richtem 19 und 20, von welchen sie gleichgerichtet werden. Die gleichgerichtete Spannung U2o enthält noch wesentliche tonfrequente Anteile, während die Spannung U24 durch die Drossel 21 von tonfrequenten Anteilen befreit ist.
Der Kondensator 22 wird über den Widerstand 24 auf die Spannung U24 (siehe Fig. 20) aufgeladen. Die Zeitkonstante, gebildet aus dem Widerstand 24 und dem Kondensator 22, wird vorteilhafterweise wenig grösser gewählt als die zeitliche Dauer der Einzelimpulse 2',3' usw. Dies hat zur Folge, dass der Kondensator 22 durch diese Einzelimpulse nur wenig aufgeladen wird. Dafür erscheinen die Einzelimpulse praktisch ungeschwächt am Widerstand 24 bzw. an den Ausgangsimpulsen 0 und 26 des Gleichrichters 15 (Vergleiche U26 i Fig. 21).
Anderseits laden langdauernde Störimpulse und quasistationäre Störspannungen den Kondensator 22 ungefähr auf ihren Mittelwert auf.
Ist nun beispielsweise die mittlere Störspannung sehr gross, so wird der Kondensator 22 entsprechend stark aufgeladen. Seine Ladespannung U22 wirkt als Vorspannung für die Gleichrichter 19 und 20. Das heisst, wenn nun der hohen Störspannung überlagerte, sehr kleine Steuerimpulse an den Klemmen 0 und 16 erscheinen, so können sie wegen der vorgespannten Gleichrichter 19 und 20 nicht verarbeitet werden.
Ist aber anderseits die mittlere Störspannung sehr klein, so wird der Kondensator 22 praktisch nicht aufgeladen. Die Gleichrichter 19 und 20 werden also nicht vorgespannt und sind deshalb in der Lage, auch sehr kleine Steuersignale 2', 3' usw. gleichzurichten und weiterzugeben.
Es muss selbstverständlich dafür gesorgt werden, dass beim Verschwinden einer grossen Störspannung die Ladespannung U22 nicht noch lange stehenbleibt und deshalb während dieser Zeit die Gleichrichter 19 und 20 stark vorspannt. Kleine Steuerimpulse könnten sonst während dieser Zeit nicht verarbeitet werden. Dem Kondensator 22 wird deshalb ein Ent- ladewiderstand 23 parallel geschaltet.
Die Zeitkonstante, gebildet aus Kondensator 22 und Widerstand 23 wird vorteilhafterweise so dimensioniert, dass sich die Ladespannung U22 genügend schnell einer kleiner werdenden Störspannung anzupassen vermag.
Das heisst ein erfindungsgemässer Rundsteuerempfänger, welcher mit einem Gleichrichter 15 gemäss Fig. 19 ausgerüstet ist, passt seine Ansprech- empfindlichkeit der Steuerimpulse wie gewünscht dem jeweils vorhandenen mittleren Störpegel an.
Die anhand von Fig. 19 beschriebene Schaltung hat noch folgenden zusätzlichen Vorteil: Sie gestattet nämlich in ein und demselben Starkstromnetz mit ein und derselben Steuerfrequenz gleichzeitig zwei von- einander unabhängige Rundsteuersysteme zu betreiben, ohne dass die Steuerimpulse des einen Systems die Empfänger des anderen Systems zu Fehlschaltungen veranlassen können.
Zu diesem Zwecke sind dem einen System - wie in dieser Patentschrift beschrieben - Steuerimpulse verhältnismässig kurzer
<Desc/Clms Page number 8>
Dauer zuzuordnen, während dem anderen System Steuerimpulse verhältnismässig langer Dauer zugewiesen werden.
Es ist beispielsweise in der schweiz. Patentschrift Nr. 357 106 beschrieben, wie mit Hilfe eines Speicherverfahrens durch Aufladung eines Speicherkonden- sators verhindert wird, dass ein Rundsteuerempfänger auf kurze Störimpulse selbst sehr hoher Amplitude fälschlicherweise reagiert. Für einen solchen Rundsteuerempfänger bedeuten Steuerimpulse für ein Rundsteuersystem mit kurzen Impulsen - wie in der vorliegenden Patentschrift beschrieben - nichts anderes als Störimpulse, auf die er eben nicht reagiert.
Weiter oben ist bereits beschrieben worden, dass und warum ein Rundsteuerempfänger gemäss der vorliegenden Erfindung nicht auf quasistationäre Störspannungen reagiert.
Steuerimpulse langer Dauer eines fremden Systems wirken sich nun für einen erfindungsgemässen Rundsteuerempfänger - welcher mit einer Gleichrichterschaltung gemäss Fig. 19 ausgerüstet ist - genau gleich aus, wie quasistationäre Störspannungen, das heisst, sie können keine Fehlschaltungen verursachen.
<Desc / Clms Page number 1>
Method and device for the transmission of control commands by means of audio-frequency pulses over power distribution networks The invention relates to a method and a device for the transmission of control commands by means of audio-frequency pulses over power distribution networks. Systems are already known which use tone-frequency pulses for the transmission of control commands. The transmission reliability of all known systems is known to be heavily dependent on interference voltages, which in certain distribution networks can at times reach considerable amplitudes.
Systems that use signal pulses of only a short duration, for example of about 200 ms duration, are particularly susceptible to interference, since particularly short interference pulses very often occur with a large amplitude in power networks and can lead to the triggering of incorrect commands.
The present invention largely eliminates the disadvantages mentioned and relates to a method which is characterized in that, for the transmission of each switching command, a specific signal pulse combination corresponding to this command is repeated several times and the signal pulse combinations recognized by the signal receiver as correct are added up in a device, whereupon execution of the command is only initiated when a specified minimum number of correctly received pulse combinations is reached.
The invention also relates to a device for carrying out the method according to the invention, which device on the transmitting side has an automatic system for multiple repetition of the respective signal pulse combination to be transmitted and on the receiving side a device for recognizing the correct signal pulse combination, a device for adding up the received, correct signal pulse combinations and a device for triggering the having actual switching command. The method according to the invention and a device for carrying out the same will now be explained in more detail with the aid of the description and the figures.
It shows: FIG. 1 as a diagram and as an example the time profile of a very simple, for example repeated three times, signal pulse combination for, for example, a switch-on command.
FIG. 2 shows, as an example, the block diagram of a simplified receiver for receiving a signal pulse combination according to FIG. 1 (switch-on command).
3 as a diagram and as a second example the time course of a very simple, for example three times repeated, signal pulse combination for, for example, a switch-off command.
4 shows, as an example, the block diagram of a receiver which can receive both a signal pulse combination as shown in full line in FIG. 1 (switch-on command) and one as shown in FIG. 3, partially drawn in broken lines (switch-off command).
FIG. 5 shows, as an example, the block diagram of a receiver for switch-on and switch-off commands according to FIG. 4, but simplified.
6 shows, as an example, the block diagram of a receiver for switch-on and switch-off commands according to FIG. 5, but further simplified.
7 shows the diagram of a delay device as an example.
FIG. 8 as a diagram and as an example the time profile of a voltage U, 1 in FIG. 7.
FIG. 9 as a diagram and as an example the time profile of a voltage U3 at the output of the delay device 60 in FIG. 7.
10 shows, as a second example, the diagram of a delay device.
<Desc / Clms Page number 2>
FIG. 11 as a diagram and, as an example, the time profile of a voltage U4 in FIG. 10.
FIG. 12 shows, as a diagram and as an example, the time profile of a voltage U5 on storage capacitor 85 in FIG. 10.
13 shows as a diagram and as an example the time profile of a voltage U6 at the output of the delay device 60 in FIG. 10.
14 shows the detailed scheme of a multiplication stage as an example.
15 shows the detailed scheme of an AND stage as an example.
16 shows the detailed diagram of a storage stage as an example.
17 shows as a diagram and as an example the time profile of a signal pulse combination consisting of three pulses.
FIG. 18 shows, as an example, the block diagram of a receiver for receiving a signal pulse combination according to FIG. 17.
19 shows, as an example, the detailed diagram of a device for automatically adapting the receiver sensitivity to the existing interference level.
FIG. 20 shows as a diagram and as an example the time profile of a voltage U24 in FIG. 19.
FIG. 21 shows as a diagram and as an example the time profile of a voltage Uze in FIG. 19.
In the diagram of FIG. 1, the audio-frequency control voltage U1 superimposed on the high-voltage current is plotted on the ordinate as a function of time for a very simple signal pulse combination, for example repeated three times.
Each of the three signal pulse combinations 1 ', 1 ", 1"' etc. consists of two audio frequency pulses 2 ', 3', 2 ", 3", 2 "', 3"' etc., the pulses 2 ', 2 ", 2 "'as will be explained in detail later - take on the function of a start pulse, while the pulses 3', 3", 3 "'etc. mean, for example, switching pulses for command no. Switching command No. 1 is characterized by the time interval T between the start pulses 2 ', 2 ", 2"' etc. and the associated switching pulses 3 ', 3 ", 3 \ etc.
Further switching commands 1I, III, etc. to N can be given by other time intervals T2, T3. . . Tx.
The time T 1 between two repetitive signal pulse combinations is advantageously determined to be greater than the largest time Tx provided for use.
The number of repetitions of the signal combinations can in principle be chosen as desired, the switching reliability increasing with increasing repetition.
Instead of only two pulses per signal pulse combination, any number of pulses per signal pulse combination can be used, whereby a certain switching command is always characterized by the number of pulses and the time intervals between them and the associated start pulse. The block diagram in FIG. 2 now shows, for example, how the pulse combinations and their repetitions are recorded and evaluated in the receiving apparatus.
For the sake of simplicity, the block diagram is drawn unipolar. For the same reason, the electrical circuits within each block are only indicated in FIG. 2; they are explained in more detail later with reference to detailed FIGS. 7, 10, 14, 15, 16 and 19. The receiver is connected to the power network with terminal 9.
In the band filter 10, the audio-frequency signal pulse combinations are separated from the high-voltage current (50 perusec) of the network, in the rectifier 15 they are rectified.
The signal pulse combinations are then simultaneously fed to a multiplication stage 40 and to a delay device 60.
If the delay time T of the delay device 60 is equal to the time T1, for example, characterizing the switching command I - the start pulses 2 ', 2 "etc. are delayed on their way via the delay element 60 to the multiplication stage 40 so long that they are at the same time get to the multiplication stage 40, such as the switching pulses 3 ', 3 "etc. The amplitudes of the start pulses 2', 2" etc. and the switching pulses 3 ', 3 "etc. are in this case - but only then multiplied in the multiplication stage 40 and passed on to a subsequent storage device 90.
By repeating the signal pulse combinations l ', 1 ", etc., as mentioned at the outset, a storage capacitor 91 in the storage device 90 can be charged to any desired level. If a predetermined minimum charge value is finally reached in the storage capacitor 91, the actuation of the remotely operated switch 120 - in in a manner known per se - be triggered.
If the delay time T of the delay element 60 does not correspond, for example, to the pulse spacing T1 of the transmitted signal pulse combinations 1 ', 1 ", etc., but to T. (see FIG. 3), the multiplication stage 40 theoretically does not pass any signals to the storage stage 90.
But even an accidental coincidence of two interference pulses or of a signal pulse and an interference pulse in the multiplication stage 40 cannot trigger a faulty switching, because the sum of the products of such individual, random interference signals cannot reach the minimum charge value of the storage capacitor 91 specified for actuating the switch , namely because individual accidental partial charges of the storage capacitor 91 are continuously reduced again - for example by a discharge resistor 92 -.
A receiving device according to FIG. 2 can only send one switching command - z. B. a switch-on command -
<Desc / Clms Page number 3>
received for the remotely operated switch 120 and utilize. If the switch 120 can also be switched off remotely, the receiver can be equipped, for example, with a second delay element 60 ', a second multiplication stage 40' and a second storage stage 90 '. The delay element 60 'would then have a delay time T' corresponding to the pulse interval Ti of the signal pulse combination for a switch-off command.
3 and 4, a simplified receiver will now be described, for example, which can switch the remotely actuated switch 120 on and off and in which the memory device 90 can be used for both on and off commands .
Fig. 3 first shows the time course of the signal pulse combinations used for this purpose.
For switch-on commands, the pulses 2 ', 3'; 2 ", 3" etc. are used with the mutual distance T1, while the pulses 2 ', 4'; 2 ", 4" etc. are provided with the mutual distance T2.
In the block diagram of FIG. 4, 9 denotes the connection terminal to the mains, 10 a band filter, which separates the audio-frequency control pulses from the high-voltage current (50 Perusec) and 15 denotes the rectifier. The control pulses are sent from rectifier 15 to delay devices 30 and 60 and to multiplication stages 40 and 50 at the same time. Signal pulse combinations for switch-on commands, i.e. with the interval TI, are processed in exactly the same way in delay device 60, multiplication stage 40 and storage device 90 , as described above with reference to FIG.
Finally, they bring the main switch 120 to be operated remotely from the off position (shown in full) to the on position (shown in dashed lines).
Simultaneously with the main switch 120, the two auxiliary switches 123 and 124 are switched from the position shown in full to the position shown in dashed lines.
This makes the receiver insensitive to further ON commands, but this is irrelevant because the main switch 1.20 to be operated remotely is already in the ON position.
On the other hand, the receiver is now sensitive to any incoming OFF commands because the corresponding signal pulse combinations are characterized by the distance T2 between two control pulses, which distance corresponds to the delay time T2 of the now effective delay device 30. The latter work together with the now effective multiplication stage 50 for the switch-off commands in exactly the same way as the stages 60 and 40 for the switch-on commands.
When off switching commands arrive, the storage device 90 is charged until it throws the main switch 120 into the desired off position, whereupon the receiver is again made ready to receive on commands.
Instead of the block diagram according to FIG. 4, the following variants according to FIGS. 5 and 6 can also be used for an on-off receiver. In the block diagram of FIG. 5, 9 denotes the connection terminal to the mains, 10 a band filter, which separates the audio-frequency control pulses from the high-voltage current (50Per / sec) and 15 denotes the rectifier. The control pulses arrive from rectifier 15 in turn at the same time to delay devices 30 and 60 and to multiplication stage 40.
The start pulse 2 ', 2 "etc. of a signal pulse combination for switch-on commands (see FIG. 3), from which the switch pulse 3', 3" etc. has a time interval of T1, is delayed in the delay device 60 by the time period T1 and then - provided the auxiliary switch 123 is in the off position - the multiplication stage 40. At the same time, the switching pulse 3 ', 3 "etc. also hits the multiplication stage 40. The product of the two pulses appears at the output of the multiplication stage 40, which is passed on to the storage stage 90.
By repeating the signal pulse combination, the capacitor 91 charges up. When the voltage across capacitor 91 reaches the predetermined minimum value, it switches both main switch 120 and auxiliary switches 123 and 124 to the on position.
If the pulse combination 2 ', 2 "etc. and 4', 4" etc. (see FIG. 3) for a switch-off command is now connected to the power network 9, the start pulse is 2 ', 2 "etc. through the delay device 30 delayed by the time T2. If the auxiliary switch 123 is in the on position, the pulse 2 ', 2 "etc. delayed by the time T2 passes from the output of the delay element to the multiplication stage 40. At the same time, the pulse 4', 4 ″ etc. to the second input of the multiplication stage 40 and forms a product with the delayed pulse 2 ′, 2 ″ etc. at the output of the multiplication stage 40, which product is fed to the storage device 90.
As described above, both the main switch 120 and the auxiliary switches 123 and 124 are switched to the off position after the predetermined minimum storage voltage has been reached.
A simplification compared to the circuit of FIG. 5 is given in FIG. In this block diagram, too, the audio-frequency control pulses come via the connection terminal 9 to the input of the band filter 10, which separates the control pulses from the high-voltage current (50 perusec); in the rectifier 15 they are rectified. The control pulses then reach the delay stages 30 and 60 and the auxiliary switch 123 at the same time. The delay element 30 delays a pulse by the time T2; this time corresponds in Figure 3 to the distance between the pulses 2 '; 2 "etc. and 4 ', 4" etc., which pulse sequence in our example the off -
<Desc / Clms Page number 4>
Signal represents.
The delay device 60 delays a pulse by the distance between two immediately successive pulses 3 ', 4', 3 ", 4", etc., which in FIG. 3 corresponds to the value T27-TI.
If now in Fig. 6 the auxiliary switch 123, as shown, is in the off position, then a pulse coming from the input hits the upper input of the multiplication stage 40 delayed by the time T2-TI and the lower input of the multiplication stage 40 by the time T2 delayed on.
The difference between these two delay times is T2- (T2-T1) = T1. However, in Fig. 3 this value corresponds to the pulse level for the on signal. This means that when the on signal arrives at the input of the receiver at the output of the multiplication stage 40 - provided that the auxiliary switch 123 is in the off position - a product appears. This product causes the main switch 120 as well as the auxiliary switches 123 and 124 to be switched to the on position in the manner already described several times.
If the switch 123 is in the on position in FIG. 6, the output of the rectifier 15 is connected directly to the multiplier 40 and to the input of the delay element 30. If an off pulse signal comes from the bandpass 10 in this switching state, a product signal appears at the output of the multiplier 40, which switches the main switch 120 and the auxiliary holders 123 and 124 to the off position.
In the block diagrams of FIGS. 2, 4, 5 and 6, various assemblies occur, e.g. B. band filter 10, rectifier 15, delay elements 30 and 60, multiplication stages 40 and 50, storage stages 90 and switches 120, 123 and 124. The structure and function of band filters, rectifiers and switches are simple and generally known and need not be detailed here to be discribed. All that can be said about the bandpass filter is that its bandwidth is advantageously dimensioned in such a way that pulses with a shorter duration than the duration of the control pulses are only allowed to pass through the bandpass filter 10 in a damped manner. The following exemplary embodiment describes the remaining assemblies.
As an example, FIG. 7 shows the detailed diagram of a delay device 60. A negative supply voltage U61 is applied to terminal 61 compared to earth terminal 0, and a positive supply voltage U62 is applied to terminal 62. The transistors 66 and 71 are parts of a - known per se - Schmitt trigger. In the idle state - that is, when there is no signal at terminal 76 - transistor 66 is blocked and transistor 71 is conductive.
The direct current 167 flowing through the resistor 67 has the effect that the emitters of the two transistors 66 and 71 carry a negative voltage U67 with respect to the connection terminal 62. As long as there is no control signal at terminal 76, the same potential U62 is present at the base of transistor 66 opposite terminal 0 as at terminal 62 because no current flows in resistor 65. This means that the base of the transistor 66 has a positive voltage U66 with respect to its emitter, as a result of which this transistor 66 is blocked in the idle state.
A negative pulse U2, which comes to the base of the transistor 66 via the terminal 76 and the capacitor 63, makes the transistor 66 conductive. At the same instant, the voltage U69 between the collector and base of the transistor 66 drops to a small negative value. The voltage divider, which consists of resistors 68, 69 and 70, is dimensioned in such a way that a voltage Uli arises between the base and emitter of transistor 71, which voltage Uli blocks transistor 71 at this moment.
As a result, the collector of the transistor 71 and the capacitor 64 connected to it suddenly become negative with respect to the earth terminal 0; the voltage U4 increases momentarily to the value of the voltage U61. At the same time, an equalizing current sets in, which charges the capacitor 64 via the resistors 65 and 72. The current 165 through the resistor 65 decreases the longer the longer.
The voltage U65 across the resistor 65 becomes smaller and smaller until finally, after the time T4, the voltage U66 between the base and emitter of the transistor 66 becomes so small that the transistor 66 is blocked again and the transistor 71 becomes conductive at the same time. As a result, the voltage U4 between the collector of the transistor 71 and the ground terminal 0 drops to almost 0 V. When the transistor 71 is switched off at time t = 0 (see FIG. 8), the resistor 74 and the output terminal 75 become negative via the capacitor 73 Transmit pulse voltage U3 (see Fig. 9).
When the transistor 71 is switched on again at time t = T4 (see FIG. 8), a positive pulse voltage U3 (see FIG. 9) is transmitted via the capacitor 73 to the resistor 74 and the output terminal 75. After a negative pulse voltage U2 arrives at the input terminal 76 of the delay element 60, a positive pulse voltage U3 is produced at the output terminal 75 after the delay time T4. The time T4 depends not only on the electrical values of the capacitor 64 and the resistors 65 and 72,
but also on the size of the supply voltages U61 and U62, which is perceived as a disadvantage.
As a second example, FIG. 10 shows the detailed diagram of an improved delay device 60 in which the delay time is largely independent of the supply voltages. The circuit between the input 76 and the collector of the transistor 71 corresponds exactly to the circuit in FIG. 7. If a negative pulse U2 is applied to the input 76 of the delay device according to FIG. 10, the negative pulse voltage U4 also appears at the collector of the transistor 71 a pulse duration T4, as shown in FIG. 11 and as discussed in the previous section.
The pulse delay which the delay device according to FIG. 10 is supposed to give is T6 (compare FIG. 12). The pulse duration T4 must therefore be a little longer than the
<Desc / Clms Page number 5>
desired delay time T6 can be selected. The base of the transistor 81 is connected to the collector of the transistor 71. When the transistor 71 is conductive - this corresponds to the idle state of the circuit - the transistor 81 is also conductive and there is a small positive voltage U7 to earth at the collector of the transistor 81. The capacitor 85 charges up to this voltage.
We call the voltage across capacitor 85 U5. In the idle state, the voltage U5 is far below the switch-on voltage U5 'of the unijunction transistor (flat transistor) 86. If transistor 71 is now blocked by a voltage pulse U2 at input 76, transistor 81 is also blocked, and voltage U7 at the collector of transistor 81 reaches a high positive value. From this point on, the capacitor 85 begins to charge through the resistors 82 and 83. The profile of the voltage U5 at the capacitor 85 is shown in FIG. 12.
After the time T6, the voltage U5 reaches the value U1 ', that is to say the value of the switch-on voltage of the unijunction transistor 86, which becomes conductive as a result. From the same moment on, the capacitor 85 discharges through the primary winding of the pulse transformer 87 and a pulse voltage U6 (see FIG. 13) arises at the output 88 and 89 of the delay device, which - as desired - is delayed by the time T6 compared to the input pulse U2.
In this circuit, the desired delay time T6 (see FIG. 12) is largely independent of the size of the supply voltage U62 (see FIG. 10). The switch-on voltage U5 'of the unijunction transistor 86 is namely - as is generally known - a constant fraction of its supply voltage U62 over a large voltage range.
EMI5.28
So if the supply voltage Uc2 increases or decreases, the switch-on voltage UJ increases or decreases in the same ratio.
The critical voltage U5 'now arises from the charging of the capacitor 85, this call charging being carried out by the supply voltage U62 via the resistors 82 and 83, starting at time t - 0, that is when a pulse arrives at the terminal 76. U5 in Function of time t increases according to the formula:
EMI5.36
r 1. U5 = U62 (1-e -z) or resolved for t 2. t = -T ln (1-U5-) Usz Here, the time constant T is known to be defined by 3.
T = C85 (R82 + R83) where C85 = capacitance of capacitor 85 R82 = resistance value of resistor R82 R83 = resistance value of resistor R83. If U5 is replaced in formula 2. U5 by the switch-on voltage U5 'of the unijunction transistor, then time t becomes time T6 (see FIG. 12)
EMI5.52
4. T6 = -T ln (1- M5) or after inserting 3. U62 5. T6 - -C85 (R82 + Rss) In (1- U @ 5).
Usz In other words, the time T6 depends only on the capacitance of the capacitor C85, the resistance values of the resistors R82 and R83 and the ratio
EMI5.56
However, as explained above, the latter is constant for unijunction transistors, that is to say also independent of the supply voltage U62.
Two examples of possible delay devices have thus been described in detail. There are, however, other ways of delaying a pulse by a defined period of time, e.g. B. by the - per se known - delay line or delay line.
14 shows, as an example, the detailed scheme of a multiplication stage 40 with a Wilcox ring modulator. A pulse voltage U8 is present at the first input 31, 32 and a pulse voltage U6 is applied to the second input 41, 42. If the characteristics of the diodes 36, 37, 38 and 39 have an exponential form, there is a voltage Uio at the output 47, 48 which is proportional to the product of the voltages U8 and Uo.
If the two inputs 31, 32 and 41, 42 are at the same time the voltage U8 and U9, the following current flow results, for example: The current 134, which is shown with a solid arrow, flows from the upper connection of the winding half 34 of the transformer 33, through the rectifiers 36 and 37 to the lower connection of the winding half 35. From the center tap of the transformer 43, the current 144, which is indicated by dashed arrows, flows back through the resistor 46, the two winding halves 34 and 35 of the transformer 33 and the two rectifiers 36 and 37 to the transformer winding 44 of the transformer 43.
If the voltage U8 is in the opposite direction, the current 134 is reversed. In this case, the current 134 does not flow through the rectifiers 36 and 37, but rather through the rectifiers 38 and 39, and the current 144 does not flow through the winding half 44, but through the winding half 45. In any case, the output 47, 48 appears Multiplication stage 40 the voltage Uio as a product of the voltages U8 and Uo.
For the present tasks it is necessary that the characteristics of the diodes 36, 37, 38 and 39 have an exactly exponential form, because we do not depend on the exact product of the voltages U8 and U9.
With the multiplication stage 40 just described, two voltages U8 and U9, which come simultaneously to the inputs 31, 32 and 41, 42 of the multiplication stage 40, namely approximately multiplied even with non-exponential characteristics.
<Desc / Clms Page number 6>
If only one of the two voltages U8 or U9 is present at the input and the other voltage is zero at the same time, the output voltage UI "is zero, as desired.
The same effect can be achieved with an AND stage 140 according to FIG. 15, which can replace the multiplication stage 40 in the block diagrams of FIGS. 2, 4, 5 and 6. When the voltage Ulog is at the input 141, 142 of the AND stage 140, the current 1109, which is shown by solid arrows, flows from the secondary winding of the transformer 143 through the resistor 149 and the four diodes 136, 137, 138 and 139 to the transformer 143 back.
The four diodes just mentioned are conductive, so that the current 110e, which is caused by the voltage Ulos at the input terminals 131, 132, is passed through the diodes 136, 137 and 138 and 139 and the load resistance that is generated at the output 147, 148 of the AND stage 140 is connected, can flow. When the input voltage Ulos is zero, the output voltage Ullo is also zero. And when the input voltage Ulog is zero, the four diodes 136, 137, 138 and 139 remain blocked, and the output voltage Ullo is also zero.
Only when the two voltages Ulos and Ulog are at the two inputs 131, 132 and 141, 142 of the AND stage 140, the voltage Ullo can be generated at the output 147, 148. For the AND stage 140 according to FIG. 15 to function correctly, it is a prerequisite that the current 110g is made significantly greater than the current Ilos. A further condition is that the resistor 149 has a high resistance so that the signal current Ilos is strongly attenuated when the current 1109 is 0.
The circuit diagram of a memory stage 90 is given as an example in FIG. The positive supply voltage U93 is between the connections 0 and 93. The positively directed signal pulses Ulo, which are fed to the base of the transistor 99, come to the input 95. The transistor 99 is blocked in the idle state and is briefly opened by the positive signal pulse. The positive voltage surges Ulo2, which thereby come to the diode 102 via the capacitor 101, charge the capacitor 91 via the diode.
The voltage jump across the resistor 100, which is caused by the opening and blocking of the transistor 99, is shared across the capacitors 101 and 91. If the capacitor 101 is made small and the capacitor 91 is made large, the capacitor 91 only charges with each pulse by a small part of the voltage jump across resistor 100. With each new pulse voltage Ulo that comes to the input of the storage device 90, the capacitor 91 charges more.
The voltage Ugl at the capacitor 91 continues to rise with each signal pulse coming to the input 95 until it finally reaches the value of the switching voltage for the unijunction transistor 104. At this moment the capacitor 91 discharges via the unijunction transistor 104 and the primary winding of the transformer 105. The current surge through the primary winding generates a voltage pulse at the output 106, 107 of the storage device 90, which is used to switch the switch (e.g. 120 in Fig. 2) is used.
However, this only applies if the individual pulses arrive at the storage capacitor 99 in quick succession without interruption. This is readily the case with control signals that are repeated several times according to the invention. However, if the storage capacitor meets with greater time intervals, random ones - z. If, for example, pulses are generated by disturbances, the partial charges of the storage capacitor 91 generated thereby are continuously reduced again by the resistor 92. This means that isolated interference pulses cannot cause incorrect switching.
So far there has always been talk of signal pulse combinations 1 ', 1 ", etc. (FIG. 1), which consist of two pulses 2' and 3 ', 2" and 3 ", etc. The control commands can, however, also consist of signal pulse combinations with more be composed as two signal pulses.
As an example, FIG. 17 shows a diagram with a signal pulse combination 1 ', 1 "and 1' which consists of three pulses. The signal pulse combination 1 ', for example, includes the three pulses 5' 6 'and 7'. The time interval between pulses 5 'and 6' is T7, and the time interval between pulses 5 'and 7' is T8. The pulse combination 1 "with pulses 5", 6 "and 7", and 1 "'with pulses 5" ', 6 "' and 7" ', have exactly the same structure as the pulse combination 1'. In these pulse combinations, the pulses 5 ', 5 "and 5"' are the start pulses and the pulses 6 'etc. and 7' etc. are the The time intervals between the start pulses 5 ', 5 "etc. are T".
As an example, the block diagram of a simplified receiver for the signal pulse combination according to FIG. 17 is given in FIG. The receiver is connected to the power network with terminal 9. The audio-frequency signal pulse combinations are separated from the high-voltage current (50 per / sec) of the network in band filter 10 and rectified in rectifier 15.
The signal pulse combinations are then fed simultaneously to the delay devices 60 and 30 and to the AND stage 140. The start pulses 5 ', 5 "etc. are delayed in the delay device 30 by the time T8. The switching pulses 6', 6" etc. are delayed in the delay device 60 by the time period (Tg-T7). The delay devices 30 and 60 cause the three pulses 5 ', 6' and 7 'to arrive at the three inputs of the AND stage at the same time. At this moment, a voltage pulse is produced at the output of AND stage 140, which is passed on to memory device 90.
It is of course essential that the AND stage 140 is constructed in a known manner in such a way that a voltage only arises at its output when they are simultaneously
<Desc / Clms Page number 7>
receives voltages at all three inputs. By repeating the signal pulse combinations 1 ', 1 "etc. (see FIG. 17), the storage capacitor 91 (see FIG. 18) in the storage device 90 is successively charged. When the voltage on the storage capacitor 91 reaches the predetermined minimum value, it switches the Main switch 120 um.
In power networks, both the level of audio-frequency control signals and the level of audio-frequency interference voltages are extremely dependent on whether or not the networks or network components concerned are capacitively loaded. For example, in a power supply unit without a capacitive load, the tone-frequency control voltage can be 6 volts and the interference voltage 1 volt.
After connecting a capacitive load, the corresponding voltages can drop to 0.6 volts control voltage and 0.1 volts interference voltage, for example. A receiver with a constant response sensitivity of, for example, 0.8 volts would therefore not be usable because, without a capacitive network load, it would react to the interference voltage of, for example, 1 volt which then exist without a capacitive network load because of its too low response voltage high response voltage would not respond to the control pulses of, for example, 0.6 volts.
It should be noted that in both cases, that is, with and without capacitive network load in the network, the ratio of control level to interference level, which is the only decisive factor in terms of transmission technology, is good.
From the fact that the control voltage in one and the same power supply unit is only 0.6 volts at certain times, for example when large capacitive loads are connected in this power supply unit, and that in the same power supply unit at other times - when there is little or no capacitive load is switched on - the interference voltage can be 1 volt, for example, you can see immediately that you will not achieve your goal at all with a receiver with constant sensitivity, although the ratio of control level to interference level is always good.
The problem can, however, be solved with a receiver which automatically adapts its sensitivity to correct control pulses to the interference level present. In the German patent application, file number Z 8349 VIII b / 21c, the announcement of which is to be expected shortly - the structure and mode of operation of such a receiver is described, for example.
In the following it will be shown with reference to FIG. 19 how a ripple control receiver according to the present invention can be built in a simple manner in such a way that it also adapts its response sensitivity to control pulses to the existing interference level.
For this purpose, the rectifier 15 is constructed in detail, for example, as follows: The audio-frequency control pulses and all interference voltages pass via terminals 0 and 16 and via transformer 18 to rectifiers 19 and 20, from which they are rectified. The rectified voltage U2o still contains significant audio-frequency components, while the voltage U24 is freed from audio-frequency components by the choke 21.
The capacitor 22 is charged to the voltage U24 (see FIG. 20) via the resistor 24. The time constant, formed from the resistor 24 and the capacitor 22, is advantageously chosen to be slightly larger than the duration of the individual pulses 2 ', 3', etc. As a result, the capacitor 22 is only slightly charged by these individual pulses. Instead, the individual pulses appear practically unattenuated at the resistor 24 or at the output pulses 0 and 26 of the rectifier 15 (compare U26 in FIG. 21).
On the other hand, long-lasting interference pulses and quasi-stationary interference voltages charge the capacitor 22 approximately to their mean value.
If, for example, the mean interference voltage is very high, then the capacitor 22 is charged to a correspondingly high level. Its charging voltage U22 acts as a bias voltage for rectifiers 19 and 20. This means that if very small control pulses superimposed on the high interference voltage appear at terminals 0 and 16, they cannot be processed because of the biased rectifiers 19 and 20.
If, on the other hand, the mean interference voltage is very small, then the capacitor 22 is practically not charged. The rectifiers 19 and 20 are therefore not biased and are therefore able to rectify and pass on even very small control signals 2 ', 3' etc.
Of course, it must be ensured that when a large interference voltage disappears, the charging voltage U22 does not remain standing for a long time and therefore strongly biases the rectifiers 19 and 20 during this time. Otherwise, small control pulses could not be processed during this time. A discharge resistor 23 is therefore connected in parallel with the capacitor 22.
The time constant, formed from capacitor 22 and resistor 23, is advantageously dimensioned in such a way that the charging voltage U22 is able to adapt sufficiently quickly to a decreasing interference voltage.
That is to say, a ripple control receiver according to the invention, which is equipped with a rectifier 15 according to FIG. 19, adapts its response sensitivity of the control pulses as desired to the mean interference level present in each case.
The circuit described with reference to FIG. 19 has the following additional advantage: it allows two independent ripple control systems to be operated simultaneously in one and the same power network with one and the same control frequency, without the control pulses from one system affecting the receivers of the other system Can cause incorrect switching.
For this purpose, the one system - as described in this patent specification - control pulses are relatively shorter
<Desc / Clms Page number 8>
Assign duration, while the other system control pulses are assigned a relatively long duration.
It is, for example, in Switzerland. Patent specification no. 357 106 describes how a storage method by charging a storage capacitor prevents a ripple control receiver from reacting incorrectly to short interference pulses, even of very high amplitudes. For such a ripple control receiver, control pulses for a ripple control system with short pulses - as described in this patent specification - mean nothing other than interference pulses to which it does not react.
It has already been described above that and why a ripple control receiver according to the present invention does not react to quasi-stationary interference voltages.
Control pulses of a long duration from an external system now have exactly the same effect on a ripple control receiver according to the invention - which is equipped with a rectifier circuit according to FIG. 19 - as quasi-stationary interference voltages, that is, they cannot cause incorrect switching.