Elektrisches bnpulscode-Mod-ulationssystem für das Fernmeldewesen Die vorliegende Erfindung bezieht sich auf ein elektrisches Impulscode-Modulationssystem für das Fernmeldewesen.
Wenn Impulscode-Modulationssysteme über Wel lenleiter für grosse Entfernungen Verwendung finden, ist es erforderlich, äusserst hohe Impulswiederholungs- frequenzen zu verwenden, wenn die zur Verfügung stehende Bandbreite wirtschaftlich ausgenützt werden soll. Solche Wiederholungsfrequenzen können in der Grössenordnung von<B>100</B> NMz sein und die Dauer des einzelnen Impulses kann beispielsweise<B>0.005<I>y</I></B> sec betragen. Unter diesen Umständen ergeben sich bei einigen an den Impulsen vorzunehmenden Opera tionen grosse Schwierigkeiten.
Nachdem die Impulse über den Wellenleiter über tragen worden sind, ist es im allgemeinen erforderlich, sie vor der Decodierung am Empfangsende zu rege nerieren, und das wahrscheinlich auch in einer oder mehreren Zwischenverstärkerstationen. Eine solche Regenerierung (Eutzerrung) weist als einleitenden Vorgang die Verstärkung und die Begrenzung zwi schen zwei Pegeln auf, bei welcher vom empfangenen Impuls eine schmaler Teil, ungefähr auf halbe Ampli- tudenhöhe abgeschnitten (der Amplitudensiebung unterworfen) wird.
Um den gewünschten Begrenzungs pegel zu erhalten, müssen die Impulse durch einen Gleichstromverstärker verstärkt werden oder, wenn ein Wechselstromverstärker dazu verwendet wird, geht der Nullpegel der Impulse verloren und muss wieder hergestellt werden. Erfahrungsgemäss sind Gleich stromverstärker bei den in Frage stehenden Frequen zen nicht stabil, und für irgendeinen gebräuchlichen binären Code ergeben sich grosse Schwierigkeiten, wenn die bei Verwendung eines Wechselstromver- stärkers erforderliche Gleichstrom-Wiederherstellung nötig ist.
In der Praxis ist es notwendig einen einschrittigen Code zu verwenden, welcher die Eigenschaft hat, dass eine Änderung in nur einer binären Ziffernstelle an fällt, wenn der Signalpegel um einen Schritt ändert, dies uni die Wirkungen einer falschen Codierung möglichst gering, zu halten, wenn die Signalamplituden sich in der Nähe der Grenze zweier benachbarter Quantelungspegel bewegen. Ein solcher Code wird nachfolgend eA -Code genannt. Es gibt-eine grosse Anzahl solcher Codes.
Einige von ihnen haben zyklische Eigenschaften und werden zyklische Per- mutationscodes genannt.
Die oben angedeuteten Schwierigkeiten können durch die Anwendung eines Codes überwunden wer den, welcher als A -Code erzeugt wird, während er auf dem übertragungsweg die Eigenschaft erhält, dass jede Codekombination dieselbe Anzahl Ziffernirnpulse aufweist. Diese letzte Eigenschaft deutet auf einen sogenannten Fehlererkenncode hin, wie er aus der Telegraphie bekannt ist.
Ein solcher Code enthält vorzugsweise eine gerade Anzahl 2n-Ziffern, und die in jeder Codekombination vorhandene Anzahl von Ziffernünpulsen ist dann gleich n. Wenn in diesem Falle eine Aufeinanderfolge von Codekombinationen an einen Wechselstromver- stärker mit geeigneten Begrenzungsmitteln zur Ampli- tudensiebung der Impulse angelegt wird, und der Siebpegel konstant bleibt, da jede Codekombination denselben mittleren Spannungs- oder Stromwert auf weist, kann leicht erreicht werden, dass der Siebpegel gleich dem halben Amplitudenpegel ist.
Um das Arbeiten eines solchen übertragungs- systems zu überprüfen, kann vorteilhaft von der Fehlererkenneigenschaft des Codes Gebrauch gemacht werden, welche bedeutend empfindlicher ist als die Verwendung einer Steuerwelle, die sonst das ge- bräuchliche Nfittel zur Steuerung des Arbeitens eines Übertragungssystems ist, z. B. könnte eine Steuerwelle schwerlich das Vorhandensein eines Geräusches fest stellen, welches kräftig genug ist, um die Codemodu lation zu beeinflussen.
Wie später erklärt wird, ist es vorteilhaft, einen Code zu verwenden, der nicht alle ihm zur Verfügung stehenden Codekombinationen braucht, um die codier ten Signalpegel darzustellen. Einige der nicht ge brauchten Kombinationen können dann anderen Zwecken dienen. Es können beispielsweise eine oder mehrere von ihnen als Synchronisiersignal_ verwendet werden.
Im Falle eines Fehlererkenncodes von 2n Ziffern, welcher alle möglichen Anordnungen von n Ziffern impulsen benötigt, ist die Gesamtzahl<B>N</B> der zur Ver- fügung stehenden Kombinationen bekanntlich
EMI0002.0007
Ein solcher Code kann jedoch nicht die Eigenschaft eins A -Codes haben, da immer, wenn einer der Ziffernirnpulse in einer neuen Ziffe-Mstelle erscheint, ein Impuls in irgendeiner anderen Stelle verschwin den muss. Wenn jedoch jeder Impuls, der in einer besonderen der Ziffemstellen erscheinen würde, z. B.
in der 2dten Lage, immer weggelassen wird, bleibt ein Code mit 2n-1 Ziffern übrig, welcher die Eigen schaft hat# dass eine Hälfte der möglichen Codekom binationen n Ziffernünpulse enthält und die andere Hälfte der Codekombinationen n-1 Ziffernimpulse. In diesem Falle können<B>N</B> Codekombinationen so ange ordnet werden, dass sie<B>N</B> Amplitudenpegel derart darstellen, dass eine Änderung des Amplitudenpegels um einen Schritt eine Änderung in nur einer Ziffern lage hervorruft.
Dieser Art Anordnungen gibt es in einer grossen AnzahL Angesichts des Umstandes, dass dieser Code von 2n-1 Ziffern in jeder Kombination n oder n-1 Ziffern impulse aufweist, wird er Fehlererkenncode mit einer Ungleichheit eins der Anzahl der Ziffernstellen, die durch die Ziffernimpulse belegt sind oder B -Code genannt. Im Falle eines gewöhnlichen binären Codes, in welchem alle möglichen Kombinationen jede An zahl von Impulsen von<B>0</B> bis 2n-1 haben, wäre die Ungleichheit dann gleich 2n-1.
Der obenerwähnte Ausdruck Fehlererkenncode wird insofern in beschränkendem Sinne verwendet, als er keine vollständige Fehlererkennung, wie sie nor malerweise verstanden wird, ermöglicht, sondern nur die Feststellung eines Fehlers, wenn die Anzahl der m' einer Codekombination empfangenen binären Ziffern impulse nicht entweder n oder n-1 ist.
Wie aus dem vorhergehenden hervorgeht, ist es möglich, einen Code von 2n-1 Ziffern mit<B>N</B> Codes kombinationen und mit einer Ungleichheit von eins der mit Impulsen belegten Stellen herzustellen, wel cher ebenfalls die Eigenschaft hat, dass eine Änderung eines Amplitudenpegels um einen Schritt eine Ande- rung in nur einer Ziffernstelle hervorruft.
Wenn nun ge wünscht wird, diesen Code in einen Fehlererkenneode mit 2n Ziffern -und keiner Ungleichheit umzuwandeln, kann ein Sonderziffernimpuls in der 2n'ten Ziffern lage zu jeder Codekol-nbination addiert werden, welche nur n-1 Ziffernimpulse hat. Dieser Sonderimpuls kann durch einen Vorgang addiert werden, welcher sich ge trennt vom Codierungsvorgang abspielt und keinen Anteil an der Darstellung irgendeines Amplituden- pegels hat; auch darf er während der Decodierung missachtet werden.
Der Bequemlichkeit halber sei der erfindungsge mässe Code A-B -Fehlererkenncode genannt. Wenn, wie bei einem Ausführungsbeispiel, eine gerade An zahl Ziffern durch einen Sonderimpuls erzeugt wird, wird der Code ausgeglichener A -Code genannt.
Es soll noch erwähnt werden, dass ein < B )-Code mit einer Ungleichheit von eins der mit Impulsen belegten Ziffernstellen unter bestimmten Umständen einen genügend konstanten Siebpegel in den Regene- rationsverstärkern erzeugen kann, wenn n nicht zu klein ist. Es ist zu beachten, dass die Anzahl der Kombinationen mit n Ziffernimpulsen gleich der An zahl der Kombinationen mit n-1 Ziffernimpulsen ist, so dass die über die Dauer einiger Kombinationen integrierte Energie im allgemeinen nahezu konstant ist. In diesem Fall wird es nicht notwendig sein, den Sonderimpuls zu verwenden.
Auch ist es relativ ein fach, Fehlererkennmittel vorzusehen, welche bestim men, ob die Anzahl der Impulse in einer Codekombi nation eine andere ist als n oder n-l.
Wie oben erwähnt, bietet die Anwendung nur einer bestimmten Auswahl aus den<B>N</B> möglichen Codekom bination eines A-B -Felilererkenncodes von 2n-1 Ziffern bestimmte Vorteile. Die bevorzugte Auswahl ist eine, in welcher die Gesamtzahl der Kombina tionen, die gebraucht werden, durch die Gleichung NI <B><I>=</I></B> 2 X 3(n-1) gegeben ist. Diese Auswahl wird später eingehender beschrieben.
Die Erfindung wird anhand der Zeichnung von Ausführungsbeispielen nachstehend erklärt. Die Fig.1 bzw. 2 zeigen die Diagramme zweier beispielsweiser Vercodungen, -welche in den Ausführungsbeispielen verwendet werden.
Die Fig. <B>3</B> zeigt das Schema eines Umsetzers, der ausgebildet ist, um den in der Fig. 2 gezeigten Code hervorzubringen.
Die Fig. 4 zeigt ein Schema, anhand dessen die Arbeitsweise der Einrichtung nach Fig. <B>3</B> erklärt wird. Die Fig. <B>5</B> zeigt Einzelheiten der Umsetzerele- mente, die in der Fig. <B>3</B> verwendet werden.
Die Fig. <B>6</B> stellt ein Blockschema der Anordnung zur Addition von Ausgleichszifferimpulsen zur Code kombination dar. Die Fig. <B>7</B> zeigt Einzelheiten eines Elementes der Fig. <B>6.</B>
Die Fig. <B>8</B> zeigt eine Synchronisationsanordnung, wie sie im Decodiervorgang Anwendung findet.
Die Fig. <B>9</B> und<B>10</B> zeigen Einzelheiten der Ele mente der Fig. <B>8.</B>
Die Fig. <B>11</B> zeigt ein Blockschema eines vollstän digen übertragungssystems. Die Fig. <B>1</B> zeigt das Beispiel eines Vorgehens, das zur Herstellung eines Codes angewandt werden kann, der in Ausführungsbeispielen gebraucht wird. Er ist für sieben oder acht Ziffern entworfen, welche<B>70</B> Ampli- tudenpegel ergeben. Die Figur zeigt ein Ziffernbild mit acht Ziffernstreifen, die nebeneinander angeordnet sind, wobei die Bezeichnung der Amplitudenpegel links angebracht ist. Der Ziffernstreifen<B>1</B> ist in zehn Pegelgruppen unterteilt.
Er enthält<B>7,. 7, 15,</B> 3"-!'3, <B>3,</B> <B>3,15,7</B> bzw. <B>7</B> Pegel, die von unten nach oben numeriert sind. Die Gruppen sind abwechslungsweise schraffiert, um das Vorhandensein eines Ziffernimpulses für jeden der entsprechenden Pegel anzuzeigen. Die Gruppen sind so gewählt, dass ein Ziffernimpuls für<B>je 35</B> von <B>70</B> Pegeln gezeigt ist. Wenn angenommen wird, dass das Diagrammblatt so um einen Zylinder gelegt ist, dass die obere Kante benachbart zu seiner untern zu liegen kommt, wechseln die schraffierten und nicht schraffierten Gruppen rund um den Zylinder einander ab.
Dieser Code ist dementsprechend ein zyklischer Code.
Die Streifen der Ziffern 2 bis<B>6</B> haben dann genau dieselben Gruppen, die in derselben Reihenfolge<B>um</B> den Zylinder angeordnet sind, ausgenommen, dass sie folgendermassen gestuft sind: Als unterster Pegel der Gruppe<B>A</B> ün Streifen der Ziffer<B>1</B> wird der Pegel<B>1</B> angenommen. Die entspre chenden Gruppen<B>A</B> der Ziffernstreifen 2 bis<B>6</B> ent- halten dann als unterste Pegel die Pegel Nr. 21, 41, <B>61, 11, 31</B> und<B>51.</B> Wenn nun auf irgendeinem Pegel eine horizontale Linie durch die sieben Streifen gezogen wird, kann die Codekombination für diesen Pegel dadurch abgelesen werden, dass man festhält, wie die schraffierten und nichtschraffierten Gruppen durch diese Linie geschnitten werden.
Auf diese Weise wird beispielsweise die Siebner-Ziffernkombination für den Pegel<B>38</B> zu<B>1011010</B> und für den Pegel<B>39</B> zu <B>0011010.</B> Dabei bedeutet die<B>1</B> das Vorhandensein, die<B>0</B> das Nichtvorhatidensein eines Ziffernimpulses. Die erste Kombination enthält vier Ziffernimpulse und die zweite deren drei. Es ist zu ersehen, dass eine Änderung um einen Pegel die Änderung nur einer Ziffernstelle herbeiführt.
In irgendeinem Teil des Schemas enthalten alle geraden Pegel vier Ziffern impulse und die ungeraden Pegel drei Ziffernünpulse. Um diesen Code in einen symmetrischen Code zu ver wandeln, wird ein achter Impuls nur zu den ungeraden Pegeln addiert, wie es der Ziffernstreifen Nr. <B>8,</B> Fig. <B>1</B> zeigt.
Diese Anordnung kann auf verschiedene Arten ausgeführt werden, indem jeder Gruppe in einem Streifen verschiedene Anzahlen von Pegeln zuge ordnet werden. Die nachfolgende Tabelle gibt andere Beispiele der Anzahl der Pegel in einer Gruppe, welche dazu verwendet werden können, andere Bilder (Muster) für diesen Code zu ergeben.
EMI0003.0023
<I>Tabelle</I>
<tb> <U>Beispiel</U> <SEP> AnzaM <SEP> der <SEP> Pegel <SEP> in <SEP> einer <SEP> Gruppe
<tb> <B><U>1</U></B><U> <SEP> 2 <SEP> <B>1 <SEP> 3</B> <SEP> 4 <SEP> <B>1 <SEP> <I>5</I> <SEP> 1 <SEP> <I>6</I> <SEP> 7 <SEP> 8 <SEP> <I>9</I> <SEP> 1</B></U><B> <SEP> 10</B>
<tb> <B>1 <SEP> 3 <SEP> 11 <SEP> <I>5</I> <SEP> 13 <SEP> 3 <SEP> 3 <SEP> 13 <SEP> <I>5</I> <SEP> 11 <SEP> 3</B>
<tb> 2 <SEP> <B>17 <SEP> 7 <SEP> <I>5</I> <SEP> 3 <SEP> 3 <SEP> 3 <SEP> 3 <SEP> <I>5</I> <SEP> 7 <SEP> 17</B>
<tb> <B>3 <SEP> 13 <SEP> <I>5</I> <SEP> 3 <SEP> 3 <SEP> 13 <SEP> 19 <SEP> 3 <SEP> 3 <SEP> 3 <SEP> <I>5</I></B>
<tb> 4 <SEP> <B>13 <SEP> <I>5</I> <SEP> 7 <SEP> 7 <SEP> 9 <SEP> <I>15</I> <SEP> 3 <SEP> <I>5</I> <SEP> 3 <SEP> 3</B>
<tb> <B><I>5</I> <SEP> 11 <SEP> 3 <SEP> 3 <SEP> <I>5</I> <SEP> 7 <SEP> 7 <SEP> 9 <SEP> 3 <SEP> <I>5</I> <SEP> 17</B>
<tb> <B>6
<SEP> <I>5</I> <SEP> 7 <SEP> 7 <SEP> <I>5</I> <SEP> 13 <SEP> 11 <SEP> <I>5</I> <SEP> 3 <SEP> <I>5</I> <SEP> 9</B> Dieses Verfahren kann auf Codes mit andern. Pegelanzahlen ausgedehnt werden. Deshalb können für einen Code von 2n oder 2n-1 Ziffern, welcher<B>N</B> Pegel vorsieht, die Streifenin Gruppenunterteiltsein, die abwechslungsweise
EMI0003.0027
schraffiert und nichtschraffiert sind. Jede Gruppe enthält<U>dann</U> drei oder eine andere ungerade grössere Anzahl Pegel. Die Streifen sind durch Pegel oder ein Vielfaches davon gegen einander
EMI0003.0028
versetzt. Es sollte dieselbe Anzahl<B>-</B> schraf fierter und unschraffierter Pegel vorhanden sein.
Es muss jedoch auf den Umstand aufmerksam gemacht werden, dass einige, auf diese Weise erzeugte Code anordnungen die Eigenschaft der A-B -Codes nicht besitzen. Die streng angewendeten Forderungen sind verwickelt, insbesondere, wenn die Anzahl der Ziffern gross ist, und es ist wahrscheinlich einfacher, durch Versuche verschiedene Codeanordnungen zu finden, die den obengenannten Bedingungen entsprechen, und jene Anordnungen wegzulassen, welche nicht genügen.
Das in der Fig. <B>1</B> dargestellte Verfahren ist nicht das einzige zur Herstellung von hier verwendbaren Codes. In der Fig. 2 ist ein Codediagramm dargestellt, das einem anderen Grundsatz folgt, um einen -Code der erwähnten Art zu liefern. Er ergibt<B>N,<I>=</I></B> 2 X<B>3</B> (n-1) Pegel für einen Code mit 2n oder 2n-1 Ziffern. Das Diagramm entspricht einem<B>8-</B> oder 7ziffrigen Code und ergibt anstelle der<B>70</B> Pegel, wie Fig. <B>1,</B> deren 54.
Der Code ist in demselben Sinne zyklisch, wie jener der Fig. <B>1,</B> das heisst, wenn das Diagramm die obere und untere Kante aneinanderstossend rund um einen Zylinder gelegt wird, ist das Bild der Streifen rund um den Zylinder regelmässig fortlaufend. Der Aufbau des Codes basiert auf Gruppen zu drei Pegeln oder ganzen Vielfachen derselben. Die Streifen<B>6</B> und<B>7</B> enthalten<B>je</B> abwechselnd Gruppen von drei schraffier ten und unschraffierten Pegeln. Sie sind um zwei Pegel gegeneinander versetzt. Die Streifen der Ziffern 4 und<B>5</B> enthalten Gruppen von neun Pegeln.
Sie sind um s echs Pegel gegeneinander versetzt, und die Streifen der Ziffern 2 und<B>3</B> enthalten Gruppen von <B>27</B> Pegeln, die um<B>18</B> Pegel versetzt sind. Der Strei fen der Ziffer<B>1</B> teilt sich in zwei Gruppen zu<B>je</B> <B>27</B> Pegeln. Die Streifen sind so gestuft angeordnet, dass die obersten Pegel der untersten schraffierten Gruppen für die Ziffern<B>1</B> bis<B>7</B> die Pegel 54,<B>36, 18,</B> 12,<B>6,</B> 4 und 2 sind.
Es ist zu beachten, dass dieses Bild ebenfalls die Eigenschaft hat, dass nur für jeden Wechsel eines Pegels für die Ziffern<B>1</B> bis<B>7</B> ein Wechsel in einer Ziffernlage anfählt, und dass abwechselnd drei und vier Ziffernimpulse in den Codekombinationen sind, wel che aufeinanderfolgenden Pegeln entsprechen. Zum Ausgleich des Codes kann ein achter Impuls für nur ungerade numerierte Pegel beigefügt werden, wie der Ziffernstreifen<B>8</B> zeigt.
Das Bild eines<B>6-</B> oder 5-Ziffern-Codes <B>(18</B> Pegel vorausgesetzt) wird durch jenen Teil der Fig. 2 gege ben, der durch die gestrichelten Linien<B>A</B> und B ab geschnitten wird. Die Linie<B>A</B> liegt<B>18</B> Pegel unterhalb des oberen Endes des Diagram-rns und die Linie B zwei Streifen vom linken Rand. Die Ziffernnummern von<B>1</B> bis<B>6</B> sind längs des oberen Randes eingetragen und die Pegelnum-rnern <B>1</B> bis<B>18</B> längs des rechten Randes des Diagramms.
Für einen Code mit mehr als<B>18</B> Ziffern wird das Diagramm nach unten und nach links nach demselben Schema vergrösseit. Demzufolge wird für zehn Ziffern, welche<B>162</B> Pegel liefern, das<U>Diagramm</U> dreimal um seine Länge nach unten erweitert und es werden ihm links zwei zusätzliche Ziffemstreifen angefügt, welche Gruppen mit<B>81</B> Pegeln enthalten.
Es soll noch auf eine, andere Eigenschaft der Fig. 2 verwiesen werden. Sie betrifft den Umstand, dass die Codekombinationen für jeden gerade numerier- ten Pegel durch Addition der Codekombination zweier ungerade numerierter Pegel erhalten werden kann, wobei der Sonderziffernimpuls (Ziffer<B>8),</B> der für den Ausgleich des Codes verwendet wird, weggelassen werden kann. Dies ist aus einem Beispiel besser ersichtlich.
Die Codekombinationen der Pegel<B>33</B> und <B>35</B> sind<B>110010</B> bzw. <B>1100100.</B> Wenn beide Impuls kombinationen simultan einem Addierwerk -über geben werden, wird sein Ausgang zu 2200110, wo 2 den doppelten Amplitudenimpuls darstellt, der durch die Superposition zweier Ziffernimpulse erhal ten wird.
Wenn ferner dem Addierwerk ein Begrenzer folgt, so dass alle Ausgangshnpulse dieselbe Amplitude haben wie ein normaler Ziffernünpuls, -wird die Aus- gangskombination zu<B>1100110.</B> Aus der Fig. 2 ist diese Codekombination für den Pegel 34 ablesbar. Es kann auch festgestellt werden, dass dieses Ergebnis für jeden geraden Pegel im Diagramm erhalten wird.
Es ist klar, dass andere Serien von Codes mit den selben Eigenschaften aus dem Diagramm der Fig. <B>1</B> und 2 durch einfache Modifikation<U>entnommen</U> wer den können. Dabei könnten schraffierte und unschraf- fierte Flächen untereinander ausgetauscht werden, und die Streifen könnten untereinander bzw. neben einander verschieden geordnet werden. Es ist eben falls klar, dass die schraffierten Flächen positive Ziffernirnpulse und die unschraffierten Flächen nega tive Ziffernimpulse darstellen können.
Ferner könnten aufgrund der zyklischen Eigenschaft der Muster jeder Pegel als Pegel<B>1</B> gewählt werden, wobei dann die Numerierung bis zum obern Rand und nachfolgend von unten nach oben erfolgen würde. Die in der Fig. <B>1</B> und der Fig. 2 gezeigten Codes können bei spielsweise durch die Vorrichtungen, welche z. B. in dem Patent Nr. <B>364809</B> beschrieben sind, erzeugt werden. In dieser Beschreibung sind Codeumsetz- anordnungen behandelt, in welchen ein magnetischer Kein <B>je</B> Pegel vorhanden ist.
Die Kerne sind mit Vorspannwicklungen versehen sowie mit Signalwick lungen, an welche die Signalwelle, die umzusetzen ist (zu verschlüsseln), angelegt wird. Die Anordnung ist ausserdem derart, dass die Signalwelle den magne tischen Zustand der Keine derart beeinflusst, dass nur ein einzelner Kein, welcher dem Signalpegel ent spricht, in einem Augenblick, da die Abtastprobe fest gestellt wird, durch einen Abtastimpuls ausgelöst wer den kann, der eine Amplitude hat, die einem Pegel entspricht, wobei dieser Impuls an die Wicklungen aller Keine gelegt wird.
Die Keine sind zusätzlich mit Eingangsziffernwicklungen versehen, von denen die Ziffernimpulse erhalten werden. Um einen Code nach der Fig. <B>1</B> oder der Fig. 2 zu erhalten, ist es nur notwendig, die Ziffernwicklungen der Kerne nach dem Muster des Codes zu verteilen.
.Es könnte auch eine gleichwertige Gleichrichter- Matrizenanordnung anstelle der obenerwähnten ver wendet werden.<B>-</B> Die Eigenschaft der Addierbarkeit der Codeanord nung, wie sie Fig. 2 zeigt und im Text vermerkt ist, birgt jedoch einen besonderen Vorteil in sich, dass durch ihre Verwendung die Umsetzeranordnung ver einfacht werden kann.
Die Verwendung eines getrenn ten Umsetzerelementes für jeden Pegel, der durch den Code dargestellt wird, wie in den Anordnungen der obenerwähnten Patentbeschreibung ausgeführt, ist von Vorteil, wenn eine schnelle Codierung erforderlich ist. Sie ist jedoch kompliziert und teuer.
Die Codeanord nung der Fig. 2 erlaubt dieselbe Geschwindigkeit der Umsetzung des Codes zu erreichen, und zwar mit etwas weniger als der Hälfte der Anzahl der Um- setzerelemente. Deshalb ist beispielsweise im Falle eines Codes, der N:, Pegel vorsieht, die Anzahl der notwendigen Umsetzerelemente nur
EMI0004.0077
Eine solche Anordnung mit einer Diodenmatrix wird nach stehend im Detail beschrieben.
Wenn ein ausgeglichener Code verwendet wird, das heisst, wenn eine gerade Anzahl Ziffern vorhanden ist, kann vor dem Entzerrer eine einfache Ampli- tudensiebungseinrichtung konventioneller Art verwen det werden und der Pegel der Siebung stellt sich automatisch angenähert auf den halben Amplituden- pegel der Ziffernünpulse ein, ohne irgendwelche GleichstroinwiederhersteH-Anordnungen. Wenn die 2n'te Ziffer weggelassen wird, unterliegt der<B>Ab-</B> schnittpegel (der Pegel der Amplitudensiebung') einiger Änderung.
Diese ist jedoch nicht schwerwie- a - "end, wenn n nicht zu klein ist, und der Variations bereich kann klein genug gemacht werden, um Im pulsgeräusche auszuschliessen.
Es sei darauf verwiesen, dass bei der 8-Ziffern- Anordnung nach Fig. 2<B>16</B> extra ausgeglichene Kom binationen vorhanden sind, welche nicht verwendet werden. Eine dieser Kombinationen könnte als Syn- chronisiersignal verwendet werden.
Im Falle, wo die Codekombination aufeinanderfolgender Signalabtast- proben mit vollständiger Regelmässigkeit übertragen werden, wäre es am Empfangsende nicht möglich fest zustellen, welche Gruppen von 2n Codeziffern Abr tastproben der Signalwelle darstellen. Wenn jedoch eine,der obengenannten Synchronisierkombinationen in regelmässigen Abständen übertragen wird, kann sie durch geeignete Mittel im Empfänger festgestellt und verwendet werden, um die Beginne der Codekombi nationen anzuzeigen.
Im Falle von Vielfachkanal- systemen, in denen aufeinanderfolgende Kombina tionen Abtastproben von Signalwellen verschiedener Kanäle darstellen, kann ebenfalls dieselbe Synchroni- sationskombination zur Steuerung der Verteilung in die geeigneten Kanäle verwendet werden.
Es ist jedoch auch zu bemerken, dass jede der<B>16</B> nicht verwendeten Kombinationen durch ein beson deres Paar normaler Codekombinationen nachgebildet werden kann, so dass die Synchronisierung gelegentlich aussetzen kann. Zwei der nicht verwendeten Kombi nationen sind<B>11110000</B> und-<B>00001111.</B> Wenn das angewendete Synchronisiersignal diese beiden Kom binationen nacheinanderfolgend übertragen verwen det, kann es nicht durch irgendeine Reihe von nicht verwendeten Codekombinationen nachgemacht wer den.
Es mag von Interesse sein, zu bemerken, dass im Falle eines 10-Ziffern-Codes ähnlich dem Schema der Fig. 2 keine der nicht verwendeten Codekombina tionen<B>1111100000</B> oder<B>00000 11111</B> durch ein Paar normaler Codekombinationen imitiert werden kann, so dass beide einzeln als Synchronisiersignal verwendet werden könnten. Das abwechselnde Verfahren der Synchronisierung, das weiter unten beschrieben wird, gründet auf der Tatsache, dass in einem ausgeglichenen Code mit einer geraden Anzahl 2n Ziffern die An zahl der Impulse in jeder Kombination immer gleich n ist.
Bei diesem Verfahren wird die Pulsfrequenz von den<U>ankommenden</U> Gruppen von Ziffemimpulsen entnommen, z. B. durch Verwendung enger Bandpass- filter. Diese liefern einen kontinuierlichen Zug von Impulsen, welche zeitlich mit den Ziffernünpulsen übereinstimmen.
Der Impulszug wird durch einen Frequenzteiler geführt, der durch 2n dividiert, so dass <B>je</B> Codegruppe dabei einen Synchronisierimpuls er zeugt, welcher zur Synchronisation der Decodierein- richtung verwendet wird, von welcher vorausgesetzt wird, dass sie Mittel zur Verteilung der Ziffernimpulse auf n entsprechende einzelne, Leiter enthalte, das heisst der m1e Ziffernimpuls, sofern er vorhanden ist, auf dem m'ten Leiter erscheint.
Wenn der Syn- ehronisierimpuls zeitlich so eingestellt ist, dass die Ziffernimpulse. auf die 2n Leiter derart verteilt wer den, dass sie eine Codegruppe bilden, ergibt sich ein Total n voni diesen Codehnpulsen, wenn er jedoch zeitlich nicht so eingestellt ist, ist die Anzahl der Ziffernimpulse von n verschieden. Es wird daher ein Fehlerdetektor verwendet, um- die Anzahl der Ziffern impulse in der Gruppe festzustellen.
Wenn diese- von n verschieden ist, wird ein Fel-dersignal erzeugt, das eine elektronische Schrittschalteinrichtung betätigt, die wirksam die Zeiteinstellung des Synchronisations- impulses um eine Zifferndauer ändert. Dieser Schritt- schaltvorgang wird wiederholt, bis der Fehlerdetektor anzeigt, dass n Ziffernimpulse in der Gruppe vorhan den sind.
Die Fig. <B>3</B> zeigt ein Schema eines Umsetzers, wie er zur Erzeugung eines 5-Ziffern-Codes der- in der Fig. 2 gezeigten Art gebraucht wird-, um die<B>18-</B> Pegel zu erzeugen, die in deren oberem Teil- gezeigt sind. Wie. bereits angedeutet, wird die sechste Ausgleichs ziffer, wenn erforderlich, gesondert dazu addiert. Dieser Umsetzer weist zehn Umsetzerelemente <B>10 1</B> auf, welche den ungerade numerierten Pegeln<B>1</B> bis<B>17</B> und dem höchsten Pegel<B>19</B> entsprechen. Die horizontalen Ausgangsleiter dieser Umsetzerelemente sind mit der Nummer des Pegels bezeichnet, welchem sie entspre chen.
Die zehnPegelleiterwerden durchfünf senkrechte Ziffernleiter gekreuzt, die von<B>1</B> bis<B>5</B> numeriert, sind, entsprechend den Ziffern, die sie darstellen.. Be stimmte Kreuzungspunkte der beiden Leiterarten sind durch Gleichrichter 102 überbrückt, entsprechend dem Code> und wie später zu erklären ist.
Für die Umsetzerelemente <B>101</B> sind positive und negative Gleichstromquellen<B>103</B> und 104 vorgesehen. Diese Quellen haben beispielsweise Potentiale von <B>150</B> bzw. <B>50</B> Volt. Die dritte Gleichstromquelle <B>105</B> liefert ein geringes Potential von beispielsweise <B>0,3</B> Volt und ist über entsprechende Widerstände<B>106</B> mit allen Ziffernleitern verbunden. Die zehn Umsetzerelemente <B>101</B> besitzen gleich artige Stromkreise, weisen aber bestimmte Wider standsunterschiede auf. Ein typischer Stromkreis eines Umsetzerelementes wird in der Fig. <B>5</B> gezeigt und später beschrieben.
Ein Spannungsteiler mit elf Widerständen<B>107</B> ist zwischen den Quellen<B>103</B> und 104 angeschlossen und die zehn Umsetzerelemente sind mit aufeinander- folgenden Anzapfstellen des Spannungsteilers ver bunden, so dass sie alle verschieden vorgespannt sind. Das Umsetzerelement, das dem Pegel<B>1</B> entspricht, weist die niedrigste positive Vorspannung auf und jenes, welches dem Pegel<B>18</B> entspricht, die positivste Vorspannung.
Eine umzusetzende Signalwelle wird an eine Ein gangsklemme<B>108</B> gelegt,- welche mit einer Einrich tung<B>109</B> verbunden ist, deren Abgabe an die Ein gänge aller Umsetzerelemente über den Leiter<B>10</B> angeschlossen ist.
Die Abtasteinrichtung <B>109</B> wird durch eine Abtastimpulsquelle <B>111</B> gesteuert und soll imstande sein, die Signalwelle in eine schrittweise Welle umzuwandeln, wobei die Amplituden der Schritte Abtastproben der Signalwelle entsprechen sollen. Nfit anderen Worten ausgedrückt, kann die Schrittwelle als Umhüllende von amplitudenmodu- lierten Impulsen angesehen werden, deren Dauer der Periode der Abtastimpulse entspricht.
Die Impulse der Quelle<B>111</B> werden ebenfalls zu einem Ableseimpuls- generator 112 gespeist, der imstande sein soll, einen kurzen Leseirapuls während der Dauer jedes Schrittes abzugeben.
Die Ableseimpulse werden durch einen Begrenzer oder Amplitudensiebstromkreis <B>113</B> an die Kathode einer Röhre 114 gelegt, deren Anode mit dem Lei ter<B>110</B> in Verbindung steht. Das Steuergitter der Röhre<B>113</B> wird durch die Verbindung mit dem Ver bindungspunkt der beiden Widerstände<B>115</B> und<B>116</B> vorgespannt, welche in Reihe mit den Quellen<B>103</B> und 104 liegen.
Jedes Umsetzerelement <B>101</B> umfasst einen Tor stromkreis, der nur offensteht, wenn der ihm zuge führte Strom von der Abtasteinrichtung <B>109</B> sich im besonderen Bereich bewegt. In diesem Falle ist der Ableseimpuls, der durch die Röhre 114 geliefert wird, imstande, vom entsprechenden Umsetzerelement einen Ausgang zu erzeugen.
Der Ableseimpuls sollte- eine Amplitude haben, die drei Pegelschritten entspricht. Dies wird durch den Amplitudensiebstromkreis <B>113</B> erhalten. Wenn oben erwähnt wurde<B>'</B> dass ein offener Torstromkreis entsteht, bedeutet dies, dass er so vorgespannt ist, dass ein Ableseirapuls imstande ist, einen Ausgang am entsprechenden Pegelleiter hervorzurufen. In den fol genden Erklärungen wird ein Umsetzerstromkreis als entsperrt bezeichnet, wenn der entsprechende Tor kreis im oben angeführten Sinne offensteht.
Die Vorspannung der Umsetzerelemente <B>101</B> wird in Verbindung mit der Fig. 4 erklärt. Diese zeigt schematisch die<B>18</B> Pegel als horizontale Reihe von Quadranten. Die Vorspannung ist derart, dass, wenn der Signalpegel zunimmt, das Umsetzerelement, wel ches z. B. dem Pegel<B>9</B> entspricht, entsperrt wird, wenn der Signalpegel die Grenze zwischen den Pegeln <B>7</B> und<B>8</B> erreicht und dann wieder gesperrt wird, wenn der Signalpegel zwischen den Pegeln<B>10</B> und<B>11</B> weiter zunimmt.
Dies bedeutet, dass das Umsetzerelement <B>9</B> nur entsperrt ist, wenn der Signalpegel sich im Bereich der Pegel<B>8, 9</B> und<B>10</B> bewegt. Dies wird in der Fig. 4 durch die horizontalen Pfeile, z. B. den mit<B>9</B> be zeichneten, angezeigt. In gleicher Weise wird das Umsetzerelement, das dem Pegel<B>11</B> entspricht, nur entsperrt, <U>wenn</U> der Signalpegel sich im Bereiche der Pegel<B>10, 11</B> und 12 bewegt.
Daraus ist ersichtlich, dass über den Bereich des Pegels<B>10</B> beide Umsetzer- elemente <B>9</B> und<B>11</B> entsperrt sind. Alle andern Um- setzerelemente, ausgenommen jene an den Enden der Bereiche, sind nach demselben Plan vorgespannt, und es ist ersichtlich, dass über dem Bereich jedes ungerade numerierten Pegels nur das eine entsprechende Um- setzerelement entsperrt ist,
während über dem Bereich der gerade numerierten Pegel die beiden Umsetzer- elemente entsperrt sind, welche dem benachbarten ungerade numerierten Pegel entsprechen.
Die Gleichrichter 102 (Fig. <B>3)</B> sind so verbunden, dass sie die Ziffernkombinationen, die jedem ungerade numerierten Pegel und dem Pegel<B>18</B> entsprechen, hervorrufen, in übereinstimmung mit dem Code schema der Fig. 2. Zum Beispiel sind im Fall des Pegels<B>9</B> deshalb zwei Gleichrichter 102 angeschlos sen, um den Zusammenschluss des- Pegels<B>9</B> mit den Ziffernleitern 2 und 4 zu überbrücken, da für den Pegel<B>9</B> nur Impulse für die Ziffern 2 und 4 erforder lich sind.
Wenn daher beispielsweise die Signalamplitude derart ist, dass sie dem Pegel<B>9</B> entspricht, wenn ein Ableseimpuls durch die Röhre 144 geht, wird gefun den, dass nur das Umsetzerelement, das dem Pegel<B>9</B> entspricht, entsperrt ist, und die betreffende Code kombination wird hervorgerufen.
Wenn jedoch bei spielsweise die Signalamplitude dem Pegel<B>10</B> ent spricht, findet der Ableseimpuls die Umsetzerele- mente, welche mit den Pegeln<B>9</B> und<B>11</B> übereinstim men, beide entsperrt und die Codekombinationen, welche den beiden Pegeln<B>9</B> und<B>11</B> entsprechen, werden gleichzeitig erzeugt.
Es ist oben erklärt worden, dass der in der Fig. 2 dargestellte Code die Eigenschaft hat, dass die Code kombination jedes gerade numerierten Pegels in Wirk lichkeit die<U>Summe</U> der Codekombinationen der bei den benachbarten ungerade numerierten Pegel ist. Dementsprechend wird im eben gegebenen Beispiel die Codekombination für den Pegel<B>10</B> richtig her vorgerufen. Es ist natürlich klar, dass die Kombination für die andern gerade numerierten Pegel auf dieselbe Weise erzeugt werden.
Die zu treffenden Vorkehren am Ende des Be reichs der Pegel werden nachstehend erklärt. Im Falle des Umsetzerelementes <B>101</B> für Pegel<B>1</B> ist aus der Fig. 4 ersichtlich, dass es am Verbindungspunkt der Pegel 2 und<B>3</B> gesperrt sein muss, und dass es sich nur über zwei Pegel erstreckt. Deshalb ist es vorzugs weise für Signalamplituden unterhalb des Pegels<B>1</B> gesperrt. Am anderen Ende des Bereichs muss ein einzelnes Umsetzerelement <B>101</B> für den Pegel<B>18</B> vorgesehen werden.
Dieses sollte nur über den Be reich dieses Pegels entsperrt sein, wie durch den Pfeil <B>18,</B> Fig. 4, gezeigt ist. Es ist klar, dass, obschon die Fi <B>g. 3</B> nur das Schema eines Umsetzers für<B>18</B> Pegel zeigt, und dies der Einfachheit halber, ein Unisetzer für die prak tische Verwendung auch eine grössere Anzahl von Pegeln vorsehen muss. Wie bereits erklärt, ergeben <B>7-</B> und 9-Ziffern-Umsetzer mit einem Code nach der Fig. 2, 54 bzw. <B>162</B> Pegel.
Diese sind mit<B>28</B> und<B>82</B> Umsetzerelementen Versehen, die nach dem Prinzip geordnet und vorgespannt sind, wie es in den<B>'</B> Fig. <B>3</B> und 4 gezeigt ist. Auf die Fig. <B>3</B> zurückkommend, werden die Ziffernünpulse jeder Kombination gleich zeitig auf fünf Ziffernleitern erzeugt. Es ist deshalb ge wöhnlich nötig, Mittelyorzusehen, welche sie aufein- anderfolgend an einen einzelnen Leiter abgeben.
Eine bekannte Art, dies zu tun, liegt darin, dass man ein Ver zögerungsnetz<B>117</B> vorsieht, an dessen Anzapfungen fünf Ziffernleiter angeschlossen sind. DasVerzögerungs- netz <B>117</B> wird an einem Ende mit einem Widerstand abgeschlossen und die Ziffernünpulse werden aufein- anderfolgend an den Ausgangsleiter<B>119</B> gegeben. Dieser Leiter mag über einen Amplituden begrenzen den Gleichrichter 120, der normalerweise durch die Gleichstromquelle 121 gesperrt ist, um alle Ziffern impulse auf dieselbe Amplitude zurückzuführen, mit Erde verbunden sein.
Die Fig. <B>5</B> zeigt die Einzelheiten eines der Um- setzerelemente <B>101</B> der Fig. <B>3.</B> Der Eingangstorstrom- kreis enthält zwei entgegengesetztgerichtete Gleich richter 122 und<B>123,</B> die zwischen dem Eingangsleiter <B>110</B> und der Kathode der Röhre 124 in Reihe ge schaltet sind. Der Verbindungspunkt der Gleichrichter 122 und<B>123</B> ist mit der positiven Quelle<B>103</B> über den Widerstand<B>125</B> verbunden und die Kathode der Röhre 124 liegt über den Widerstand<B>126</B> an der negativen Spannungsquelle 104.
Das Steuergitter der Röhre 124 ist über den Leiter <B>127</B> mit dem entsprechenden Punkt des Spannungs- teilers verbunden, der durch den Widerstand<B>107</B> (Fig. <B>3)</B> gebildet wird, sowie mit Erde über den Nebenschlusskondensator <B>128.</B> Die Anode der Röhre 124 ist mit der Quelle<B>103</B> über die Primärwicklung eines Ausgangstransformators<B>129</B> verbunden.
Die sekundäre Wicklung dieses Transformators liegt zwi schen Erde und dem entsprechenden Ausgangspegel-- leiter <B>130.</B> Der Bereich, über welchen der Steuerstgom- kreis offensteht, wird durch den Wert der Widerstände <B>125</B> und<B>126</B> bestimmt. Der Gleichrichter<B>123</B> ist so gerichtet, dass er entsperrt wird, wenn angenommen wird, dass der Leiter<B>110</B> abgeschaltet wird.
Wenn das an den Leiter<B>110</B> angelegte Potential einen positiveren Wert hat als jenes am Verbindungspunkt der Gleich richter 122 und<B>123,</B> wird der Gleichrichter 122 gesperrt und der Torstromkreis geschlossen. Wenn das angelegte Potential unter jenes am genannten Verbin dungspunkt fällt, wird der Gleichrichter 122 entsperrt und der Torstromkreis steht offen. Wenn das ange legte Potential noch weiter fällt, wird ein Punkt er reicht, bei welchem der Gleichrichter<B>123</B> gesperrt wird und der Torstromkreis wird wiederum geschlos sen.
Das Vorspannungspotential, das an den Leiter<B>127</B> angelegt wird, soll derart sein, dass die Röhre 124 normalerweise als Verstärker arbeitet über den Be reich der Eingangsspannungen, für welche der Tor stromkreis offen ist. Dann wird ein kurzer Ausgangs impuls durch den Transformator<B>129</B> an den Pegel leiter<B>130</B> in Beantwortung eines Ableseimpulses ab gegeben, welcher durch die Röhre 114 (Fig. <B>3)</B> an den Leiter<B>110</B> angelegt wird.
<B>,</B> Die Fig. <B>6</B> und<B>7</B> zeigen eine Anordnung zum Addieren des Sonderausgleichs-Ziffernimpulses zur Codekombination, welche durch den Umsetzer, der in der Fig. <B>3</B> gezeigt ist, hervorgerufen wird, wenn dies erforderlich ist. Der Umsetzer der Fig. <B>3</B> ist in Fig. <B>6</B> mit<B>131</B> bezeichnet und der Ableseimpulsgenerator mit 112.
Die fünf Ziffernleiter sind in<B>132</B> in einer Gruppe gezeigt, die mit einer Auswerteinrichtung <B>133</B> ver bunden ist, welch letztere in der Fig. <B>7</B> dargestellt ist, und welche bestimmt, ob die Anzahl der Ziffern- irapulse, welche an die fünf Ziffernleiter gegeben wird, 2 oder<B>3</B> ist. Wenn die Ziffer<B>3</B> beträgt, sperrt die Auswerteinrichtung <B>133</B> eine Toreinrichtung 134, an welche die Ableseimpulse vom Generator 112 ge liefert werden.
Wenn nur zwei Ziffemünpulse vor handen sind, ist die Einrichtung 134 entsperrt. Die Auswerteinrichtung 134 ist mit dem Ausgangsleiter <B>119</B> des Umsetzers<B>131</B> durch ein Verzögerungsnetz <B>135</B> verbunden, welch letzteres so eingerichtet ist, dass es den Ausgangsimpuls so verzögert, dass er die sechste Ziffernlage belegL Einzelheiten der Auswerteinrichtung <B>133</B> sind in der Fig. <B>7</B> gezeigL Sie weist fünf Ziffernklemmen<B>136</B> auf, mit welchen die fünf Ziffernleiter der Fig. <B>3</B> ver bunden sind.
Die Ziffernklemmen sind mit einer gemeinsamen Ausgangsklemme<B>137</B> durch gleich-. artige Gleichrichterpaare <B>138, 139,</B> die in Reihe liegen, verbunden. Die Verbindungspunkte der Paare der Gleichrichter sind an die negative Quelle 104 über entsprechend gleiche Widerstände 140 ange schlossen. Die Klemme<B>137</B> ist über einen Widerstand 141 mit Erde und über einen Widerstand 142 mit der positiven Quelle<B>103</B> verbunden.
Wenn kein Ziffernimpuls vorhanden ist, liegen die Klemmen<B>136</B> an einer sehr geringen positiven Spannung, und es fliesst dann Strom von der Quelle <B>103</B> durch den Widerstand 142 und alle Gleichrichter <B>139</B> und den Widerstand 140 parallel zur Quelle 104. Die Werte der Widerstände müssen so gewählt wer den, dass alle Gleichrichter<B>138</B> unter dieser Bedingung gesperrt sind.
Die Klemme<B>137</B> liegt dann an einem niedrigen positiven Potential Vl. Wenn ein Ziffern impuls genügender Amplitude an einer der Klemmen <B>136</B> erscheint, entsperrt er den entsprechenden Gleich richter<B>138</B> und sperrt gleichzeitig den Gleichrichter <B>139,</B> so dass der Strom durch den Widerstand 142 abnimmt und die Spannung an der Klemme<B>137</B> an steigt.
Deshalb ist ersichtlich, dass, wenn zwei Ziffern impulse zusammen auftreten, das positive Potential der Klemme<B>137</B> einen Wert von V2 aufweist, der grö sser ist als V" während, wenn drei Ziffernimpulse zu- sammen vorhanden sind, das Potential an der Klemme <B>137</B> einen grösseren positiven Wert V, hat als das Potential V..
Das Potential an der Klemme<B>137</B> wird<U>dann</U> an die Torschaltung 134 gegeben, die so entworfen ist, dass sie entsperrt ist, wenn das Vor- spannungspotential <B>+</B> V2 beträgt, und dass sie gesperrt ist, wenn das Potential + V, ist. Dann wird der sechste Ziffernimpuls an den Leiter<B>119</B> (Fig. <B>6)</B> geliefert, wenn die beiden Ziffernimpulse ursprünglich gegen wärtig waren, dies. jedoch nicht, wenn drei Ziffern impulse vorhanden sind.
Es ist klar, dass die Anordnung der Fig. <B>6</B> und<B>7</B> nach denselben Grundzügen für den Gebrauch mit Codes von fünf oder mehr Ziffern erweitert werden kann, indem die notwendigen zusätzlichen Gleich- richterpaare <B>138, 139</B> und Widerstände 140 beigefügt werden. Ebenfalls kann dieselbe- Anordnung mit Urasetzern, welche anderer Art sind als der in der Fig. <B>3</B> gezeigte, verwendet werden, dies z. B. mit Um setzern, die magnetische Kerne verwenden, und zwar so lange, als solche Umsetzer die Ziffernimpulse simultan an einzelnen Ziffernleitern erzeugen.
Es wird nun ein Beispiel einer Synchronisierem- richtung für die Anwendung mit einer Decodierein- richtung am Empfangsende des Systems erklärt. Diese Anordnung ist oben allgemein beschrieben worden. Die Codekombinationen kom en in regelmässiger Folge an und der Beginn jeder Codekombination wird nicht direkt angezeigt. Bei der Verwendung eines ausgeglichenen Codes wird jedoch die notwendige Anzeige von der Tatsache abgeleitet, dass in jeder Kombination von 2n Ziffern genau n Ziffernimpulse sein sollen.
Wenn die Synchronisation fehlerhaft ist, werden die 2n Ziffern von zwei benachbarten Kombi nationen gewählt und es geschieht allgemein, dass eine solche ausgewählte Kombination mehr oder weniger als n Ziffernimpulse aufweist. Dieser Umstand kann dann dazu verwendet werden, um ein Fehlersignal hervorzubringen, welches die Synchronisation wieder einstellt, wie nachfolgend erklärt wird.
Die Anordnung ist in der Fig. <B>8</B> für einen 8-ziff- rigen, ausgeglichenen Code gezeigt. Sie kann jedoch mit den entsprechenden Modifikationen für jeden aus geglichenen Code irgendeiner geraden. Anzahl von Ziffern verwendet werden. Die Ziffernimpulse der Kombinationen kommen in Folgen an der Eingangs klemme 143 an, welche mit einer gebräuchlichen Decodiereinrichtung 144 verbunden ist.
Die Decodier- einrichtung soll von der Art sein, bei welcher in Beantwortung jeder empfangenen Codekombination von Ziffernimpulsen, hnpulse simultan an einer Gruppe 145 von acht Ziffernleitern derart erscheinen, dass einer der letztgenannten Impulse positiv ist, wenn der entsprechende Ziffernimpuls vorhanden ist, und negativ, wenn er fehlt. Die Decodiereinrichtung 144 kann anderseits irgendwelcher Art sein und liefert die decodierten Signale an eine Ausgangsklemme 146. Die Leiter 145 sind mit einem Fehlerdetektor 147 verbunden.
Ein scharf abgestimmtes Bandpassfilter 148 ist an die Klemme 143 geschlossen und wählt Wellen der Ziffernwiederholungsfrequenz aus der ankommenden Codekombination. Dieses Filter ist mit einem Fre- quenzteiler 149 verbunden, der durch 2n (in diesem Fall durch<B>8)</B> dividiert und vom Ausgang des Teilers 149 wird ein SynchronisierimpWs für jede Code kombination erhalten und die Synchronisationsimpulse werden über eine Verzögerungseinrichtung<B>150,</B> die schrittweise eingestellt werden kann, zugeführt, um das Arbeiten der Decodiereinrichtung 144 in be kannter Weise zu steuern.
Es soll angenommen wer den, dass für die richtige Decodierung der Synchroni- sationsimpuls mit der ersten Ziffernlage jeder Kom bination übereinstimmt. In diesem Falle sind an vier der Ziffernleiter 145 positive Impulse vorhanden. Wenn dieses angenommene Zusammentreffen nicht erfolgt, findet der Fehlerdetektor 147 mehr oder weniger als vier positive Impulse an den Leitern 145, wenn die Ziffernimpulse erscheinen, und er überträgt dann einen Fehlerimpuls zur einstellbaren Verzöge rungseinrichtung<B>159,</B> welche dann den Synchronisier- impuls um eine Periode vorschiebt oder verzögert.
Dieser Vorgang wird wiederholt, bis der Fehler detektor 147 vier positive Impulse vorfindet. In diesem Fall wird kein Fehlerimpuls erzeugt und die Syn chronisation ist richtig erfolgL Bei dieser Anordnung kann es geschehen, dass gelegentlich zwei aufeinanderfolgende Codekombi nationen zusammen eine Gruppe von acht aufeinander- folgenden Ziffern erzeugen, die vier Ziffernimpulse ent halten. In diesem Falle wird kein Synchronisations- fehler wahrgenommen. Es wird jedoch eventuell eine Synchronisation erhalten, da diese Bedingung sich nicht allgemein wiederholt.
Doch kann es wünschens wert erscheinen, periodisch eine überprüfkombination zu übertragen, welche immer verursacht, dass ein Syn- chronisierfehler wahrgenommen wird. Wenn beispiels weise die Kombinationen<B>11110000</B> und<B>00001111</B> (Welche im Code der Fig.2 nicht verwendet wird) oderdieKombinationen00001111und11110000auf- einanderfolgend übertragen werden, erzeugt jeder Synchronisierfehler eine andere Anzahl als vier Impulse in einer Gruppe von acht Elementen.
In einem Mehr kanalsystem können beispielsweise zwei aufeinander- folgende Kanäle zur überprüfung ausgespart werden und die obengenannten Kombinationen können über die beiden Kanäle statt Signalkombinationen über mittelt werden. Dieses Paar von Kombinationen kann ebenfalls dazu verwendet werden, die Kanaltrennung am Empfangsende der Anlage auf bekannte Weise zu steuern. Es kann festgehalten werden, dass die An ordnung nach Fig. <B>8</B> verwendet werden kann, um das Vorhandensein exzessiver Störungen oder Geräusche im übertragungsstromkreis anzuzeigen.
Wenn das Geräusch genügt, um den Verlust eines Ziffern impulses herbeizuführen oder Sonderimpulse<B>zu</B> er zeugen, ist die Wirkung gleich wie bei einem Syn- chronisierfehler und der Fehlerdetektor 147 wird häufig Fehlerimpulse erzeugen beim. Versuch, die scheinbaren Synchronisationsfehler zu korrigieren. Deshalb können die Fehlerünpulse verwendet werden, um eine Alarmeinrichtung<B>151</B> in irgendeiner be kannten Weise zu betätigen. Diese Alarmeinrichtung gibt dann eine Anzeige über den wirklichen oder scheinbaren Mangel an Synchronisation, unter wel chen Bedingungen die Anlage nicht brauchbar ist.
Wenn die Alarmeinrichtung<B>151</B> nicht betätigt wird, bedeutet dies, dass sie synchronisiert ist und auch nicht Gegenstand von Geräuschen genügender Grösse ist, um Fehler zu verursachen.
Die Fig. <B>9</B> zeigt eine Form des Fehlerdetektors 147 der Fig. <B>8.</B> Er enthält acht Eingangsklemmen<B>152,</B> mit welchen die acht Ziffernleiter 145 von der Dechiff- riereinrichtung 144 der Fig. <B>8</B> verbunden sind. Jede Klemme<B>152</B> ist durch zwei entgegengesetzt gepolte Gleichrichter 154,<B>153</B> mit einem Leiter<B>155</B> ver bunden und der Verbindungspunkt dieser Gleich richter ist über einen Widerstand<B>157</B> mit der Gleichstromquelle<B>156</B> in Verbindung. Die Quelle<B>156</B> kann ein Potential von beispielsweise<B>150</B> Volt haben.
Die Widerstände<B>157</B> haben alle denselben Wert RV Der Leiter<B>155</B> ist mit einer Klemme eines Voll- weg-Gleichrichters <B>158</B> verbunden. Die entgegen gesetzte Klemme liegt über einem Widerstand<B>159</B> des Wertes
EMI0009.0011
an der Quelle<B>156.</B> Die beiden eben er wähnten Klemmen des Gleichrichters<B>158</B> sind über Widerstände<B>160, 161</B> des Wertes R2 mit einer nega tiven Gleichstromquelle<B>162</B> verbunden, die beispiels weise<B>10</B> Volt aufweist. Der Widerstand R2 ist ver glichen mit dem Widerstand Ri klein.
Die andern zwei Klemmen des Gleichrichters<B>158</B> sind an die Steuergitter zweier gleichartiger Verstär- kerröhren <B>163</B> bzw. 164 angeschlossen, deren Anoden über gleiche Widerstände<B>165</B> und<B>166</B> an der Quelle <B>156</B> liegen. Die Kathoden der Röhren<B>163</B> und 164 sind durch einen gemeinsamen Widerstand<B>167</B> mit der Quelle<B>162</B> verbunden. Die primäre Wicklung eines Ausgangstransformators<B>168</B> ist zwischen den Anoden der Röhren angeschlossen und die sekundäre Wicklung besitzt eine Klemme, die mit Erde und eine andere,<B>d</B> ie mit der<U>Klemme</U><B>169</B> verbunden ist.
Wenn, wie bereits erklärt, eine ankommende Kom bination vier Ziffernimpulse aufweist, wird ein posi tives Potential an vier der Klemmen<B>152</B> gegeben und ein negatives Potential an die anderen vier. Wenn das Potential positiv ist, ist der entsprechende Gleich richter<B>153</B> gesperrt und der Gleichrichter 154 ent- sperrt und ein bestimmter Strom I fliesst durch ihn. Wenn das angelegte Potential negativ ist, wird der Gleichrichter<B>153</B> entsperrt und 154 gesperrt, so dass der Strom<B>0</B> ist. Wenn vier der angelegten Potentiale positiv sind, ist deshalb der Strom, welcher durch den Widerstand<B>160</B> fliesst, gleich 4 1.
Da der Wert des Widerstandes<B>159
EMI0009.0021
</B> ist, ist klar, dass der Strom, welcher durch den Widerstand<B>161</B> fliesst, gleich 4<B>1</B> beträgt, und dass die Potentialdifferenz zwischen den Steuergittern der Röhren<B>163</B> und 164 gleich<B>0</B> ist. Wenn jedoch beispielsweise fünf der angelegten Poten tiale positiv sind, ist der Strom, welcher dann durch die Widerstände<B>160</B> und<B>161</B> fliesst, gleich<B><I>5</I></B><I> 1</I> und 4<I>1,</I> und das Steuergitter. der Röhre<B>163</B> liegt an einer höheren Spannung als jenes der Röhre 164, so dass ein Fehlerimpuls gegebenen Vorzeichens an der Klemme<B>169</B> erscheint.
Wenn anderseits nur drei der angelegten Potentiale positiv sind, sind die Ströme durch die Widerstände<B>160</B> und<B>161 3</B> 1 und 4<I>1.</I> Wiederum ist, aufgrund der Wirkung der Gleichrichter <B>158,</B> das Steuergitter der Röhre<B>163</B> an einem höheren Potential als jenes der Röhre 164 und ein Fehler impuls, desselben Vorzeichens wie zuvor, wird an der Klemme<B>169</B> erhalten. Daraus geht hervor, dass der einzige Zustand, in welchem kein Fehlerimpuls an der <U>Klemme</U><B>169</B> erscheint, jener ist, in welchem vier der angelegten Potentiale positiv sind, entsprechend einer Eingangscodekombination mit vier Ziffernimpulsen.
In einem besonderen Beispiel des Stromkreises der Fig. <B>9,</B> welches die Wirkspannungen, die oben ange deutet worden sind, verwendet, sind die Werte für R, und R,<B>3 3 000</B> und<B>560</B> Ohm.
Dem Fachmann ist ersichtlich, dass, wenn der Code ohne den achten Ausgleichsimpuls verwendet wird, der Stromkreis nach Fig. <B>9</B> leicht geändert wer den könnte, um einen Fehlerimpulsausgang nur zu lie fern, wenn die Anzahl der angelegten positiven Poten tiale nicht drei oder vier beträgt.
Eine Art der einstellbaren Verzögerungseinrich tung der Fig. <B>8</B> ist in Fig. <B>10</B> gezeigt. Sie enthält zwei Verzögerungsleitungen<B>170, 171,</B> von denen jede acht Anzapfungspunkte hat, die derart voneinander ent fernt sind, dass die zeitliche Verzögerung zwischen zwei benachbarten Anzapfpunkten das halbe Ziffern intervall des Codes einnimmt. Es sind acht Pentoden <B>172</B> verwendet, von denen nur zwei gezeigt sind.
Die Kathoden der acht Röhren sind alle mit Erde verbun den und bei jeder ist das Steuergitter an einen An- zapfpunkt der Verzögerungsleitung<B>170</B> geschlossen und die Anode zu einem entsprechenden Anzapfpunkt der Verzögerungsleitung<B>171</B> geführt. Die Synchroni- sierimpulse vom Teiler 149 (Fig. <B>8)</B> werden an den Eingangsleiter<B>173</B> der Verzögerungsleitung<B>170</B> gege ben und die verzögerten Synchronisationsimpulse wer den vom Ausgangsleiter 174 der Verzögerungsleitung <B>171</B> erhalten.
Dieser Ausgangsleiter ist mit der Deco- diereinrichtung 144 (Fig. <B>8)</B> verbunden. Eine elek tronische Umlauf-Zähleinrichtung <B>175,</B> gebräuchlicher Art, besitzt acht Stufen, deren Ausgänge mit entspre chenden Fanggittern der acht Röhren<B>172</B> verbunden sind. Dabei ist die Anordnung so getroffen,- dass alle Röhren gesperrt sind, mit Ausnahme jener, die mit 'der Zählerstufe verbunden ist, die angeschaltet ist.
Die Fehlerimpulse von der<U>Klemme</U><B>169</B> des Fehler detektors (Fig. <B>7)</B> werden an den Eingangsleiter<B>176</B> der Zähleinrichtung<B>175</B> gelegt, dies derart, dass jeder Fehlerimpuls den Zähler um einen Schritt schal tet.
Die positive Gleichstromquelle<B>177</B> für die Röhre <B>172</B> ist mit der Verzögerungsleitung<B>17 1 -</B>durch einen Abschlusswiderstand <B>178</B> verbunden und eine negative Vorspannung <B>179</B> für das Steuergitter ist durch den Abschlusswiderstand <B>180</B> an die Verzögerungsleitung <B>170</B> geschlossen. Es sei vorerst vorausgesetzt, dass die linke Röhre<B>172</B> entsperrt sei.
<U>Dann</U> soll die minimale Verzögerung der beiden Verzögerungsleitungen so gewählt werden, dass ein Synchronisationsirapuls sich am Leiter 174 zur Zeit ergibt, welche mit einer der Ziffernlagen der dem Umsetzer 144 von der Klemme 143 (Fig. <B>8)</B> zuge führten Kombination entspricht. Diese Ziffemposition kann aber z. B. nicht die erste einer Kombination sein.
Wenn dies zutrifft, wird ein Fehlerimpuls an den Leiter<B>176</B> gegeben, welcher den Zähler<B>175</B> um einen Schritt schaltet, wodurch die nächste Röhre<B>172</B> entsperrt wird und die Verzögerung um ein Ziffern intervall vergrössert, so dass der Synchronisations- impuls um denselben Betrag verzögert wird. Dieser Vorgang wird wiederholt, bis der Synchronisations- impuls mit der ersten Ziffernlage einer Kombination übereinstimmt, wobei keine weitern Fehlerimpulse mehr erzeugt werden.
In der Fig. <B>11</B> ist die vollständige übertragungs-- lage, welche die Umsetz- und Synchronisationsanord- . nungen, die beschrieben worden sind, enthält, gezeigt. Ein Sender<B>181,</B> welcher die beschriebenen Anord nungen nach Fig. <B>6</B> enthält, ist über ein übertragungs- medium <B>182</B> irgendeiner geeigneten Art mit einem Empfänger<B>183</B> verbunden, welcher die, Anordnungen enthält, die anhand der Fig. <B>8</B> beschrieben wurden.
Die Anordnungen nach der Fig. <B>6</B> und der Fig. <B>8</B> sind natÜrlich so getroffen, dass sie mit denselben Codes 'derselben Anzahl Ziffern arbeiten.
Electrical Pulse Code Modulation System for Telecommunications The present invention relates to an electrical pulse code modulation system for telecommunications.
If pulse code modulation systems via waveguides are used for long distances, it is necessary to use extremely high pulse repetition frequencies if the available bandwidth is to be used economically. Such repetition frequencies can be in the order of magnitude of <B> 100 </B> NMz and the duration of the individual pulse can be, for example, <B> 0.005 <I> y </I> </B> sec. Under these circumstances, some operations to be performed on the pulses present great difficulties.
After the pulses have been transmitted over the waveguide, it is generally necessary to regenerate them prior to decoding at the receiving end, and probably also in one or more repeater stations. Such a regeneration (achievement) has as an initial process the amplification and the limitation between two levels, at which a narrow part of the received pulse, approximately half the amplitude level, is cut off (subjected to amplitude filtering).
To obtain the desired clipping level, the pulses must be amplified by a DC amplifier or, if an AC amplifier is used, the zero level of the pulses is lost and must be restored. Experience has shown that direct current amplifiers are not stable at the frequencies in question, and great difficulties arise for any common binary code when the direct current recovery required when using an alternating current amplifier is necessary.
In practice, it is necessary to use a one-step code, which has the property that a change in only one binary digit occurs when the signal level changes by one step, this and to keep the effects of incorrect coding as low as possible, if the signal amplitudes are close to the limit of two neighboring quantization levels. Such a code is referred to below as the eA code. There are a large number of such codes.
Some of them have cyclic properties and are called cyclic permutation codes.
The difficulties indicated above can be overcome by using a code that is generated as an A code, while on the transmission path it is given the property that each code combination has the same number of digit pulse pulses. This last property indicates a so-called error code, as it is known from telegraphy.
Such a code preferably contains an even number of 2n digits, and the number of digit pulses present in each code combination is then equal to n. In this case, if a sequence of code combinations is applied to an AC amplifier with suitable limiting means for amplitude filtering of the pulses , and the sieve level remains constant, since each code combination has the same mean voltage or current value, it can easily be achieved that the sieve level is equal to half the amplitude level.
In order to check the operation of such a transmission system, use can advantageously be made of the error detection property of the code, which is significantly more sensitive than the use of a control shaft, which is otherwise the usual means for controlling the operation of a transmission system, e.g. B. a control wave could hardly determine the presence of a noise that is strong enough to affect the Codemodu lation.
As will be explained later, it is advantageous to use a code that does not need all of the code combinations available to it in order to represent the coded signal level. Some of the combinations that are not used can then serve other purposes. For example, one or more of them can be used as the synchronization signal.
In the case of an error identification code of 2n digits, which requires all possible arrangements of n digit pulses, the total number <B> N </B> of the available combinations is known
EMI0002.0007
However, such a code cannot have the property of an A code, since whenever one of the digit impulses appears in a new digit position, a pulse in some other place must disappear. However, if each pulse that would appear in a particular one of the digits, e.g. B.
in the 2nd position, always omitted, a code with 2n-1 digits remains, which has the property # that one half of the possible code combinations contains n digit pulses and the other half of the code combinations contains n-1 digit pulses. In this case, <B> N </B> code combinations can be arranged in such a way that they represent <B> N </B> amplitude levels in such a way that a change in the amplitude level by one step causes a change in only one digit position.
There are a large number of these types of arrangements. In view of the fact that this code of 2n-1 digits in any combination has n or n-1 digit pulses, it becomes an error detection code with an inequality of one in the number of digits occupied by the digit pulses are or called B code. In the case of an ordinary binary code in which all possible combinations have any number of pulses from <B> 0 </B> to 2n-1, the inequality would then be 2n-1.
The above-mentioned term error identification code is used in a restrictive sense insofar as it does not allow complete error detection as it is normally understood, but only the detection of an error if the number of binary digit pulses received m 'of a code combination is not either n or n -1 is.
As can be seen from the foregoing, it is possible to produce a code of 2n-1 digits with <B> N </B> codes combinations and with an inequality of one of the places occupied with pulses, which also has the property that a Changing an amplitude level by one step causes a change in just one digit.
If it is now desired to convert this code into an error recognition code with 2n digits and no inequality, a special digit pulse in the 2nth digit position can be added to each code combination which has only n-1 digit pulses. This special pulse can be added by a process which takes place separately from the coding process and has no part in the representation of any amplitude level; it may also be disregarded during decoding.
For the sake of convenience, the A-B error code according to the invention is mentioned. If, as in one embodiment, an even number of digits is generated by a special pulse, the code is called a balanced A code.
It should also be mentioned that a <B) code with an inequality of one of the digit positions occupied by pulses can, under certain circumstances, generate a sufficiently constant filter level in the regeneration amplifiers, if n is not too small. It should be noted that the number of combinations with n digit pulses is equal to the number of combinations with n-1 digit pulses, so that the energy integrated over the duration of some combinations is generally almost constant. In this case it will not be necessary to use the special pulse.
It is also relatively simple to provide error detection means which determine whether the number of pulses in a code combination is other than n or n-1.
As mentioned above, the use of only a certain selection from the <B> N </B> possible code combination of an A-B field recognition code of 2n-1 digits offers certain advantages. The preferred selection is one in which the total number of combinations that are needed is given by the equation NI <B><I>=</I> </B> 2 X 3 (n-1). This selection is described in more detail later.
The invention is explained below with reference to the drawing of exemplary embodiments. FIGS. 1 and 2 show the diagrams of two exemplary encodings which are used in the exemplary embodiments.
FIG. 3 shows the diagram of a converter which is designed to produce the code shown in FIG.
FIG. 4 shows a diagram on the basis of which the mode of operation of the device according to FIG. 3 is explained. FIG. 5 shows details of the converter elements that are used in FIG. 3.
FIG. 6 shows a block diagram of the arrangement for adding equalizing digit pulses to the code combination. FIG. 7 shows details of an element of FIG. 6. B>
FIG. 8 shows a synchronization arrangement as it is used in the decoding process.
FIGS. 9 and 10 show details of the elements of FIG. 8
Fig. 11 shows a block diagram of a complete transmission system. FIG. 1 shows an example of a procedure that can be used to produce a code that is used in exemplary embodiments. It is designed for seven or eight digits, which result in <B> 70 </B> amplitude levels. The figure shows a number image with eight number strips which are arranged next to one another, the designation of the amplitude level being attached to the left. The number strip <B> 1 </B> is divided into ten level groups.
It contains <B> 7 ,. 7, 15, </B> 3 "-! '3, <B> 3, </B> <B> 3,15,7 </B> or <B> 7 </B> levels that are from The groups are alternately hatched to indicate the presence of a digit pulse for each of the corresponding levels. The groups are selected so that a digit pulse for <B> 35 </B> of <B> 70 </ If it is assumed that the chart sheet is wrapped around a cylinder so that the top edge is adjacent to its bottom, the hatched and unshaded groups around the cylinder alternate.
Accordingly, this code is a cyclic code.
The strips of the digits 2 to <B> 6 </B> then have exactly the same groups that are arranged in the same order <B> around </B> the cylinder, except that they are graded as follows: As the lowest level of the group <B> A </B> In the stripe of the number <B> 1 </B>, the level <B> 1 </B> is assumed. The corresponding groups <B> A </B> of the number strips 2 to <B> 6 </B> then contain the level no. 21, 41, <B> 61, 11, 31 </ B as the lowest level > and <B> 51. </B> If a horizontal line is now drawn through the seven stripes at any level, the code combination for that level can be read off by noting how the hatched and non-hatched groups cut through this line will.
In this way, the Siebner digit combination for level <B> 38 </B> becomes <B> 1011010 </B> and for level <B> 39 </B> becomes <B> 0011010. </ B > The <B> 1 </B> means the presence, the <B> 0 </B> the absence of a digit pulse. The first combination contains four digit pulses and the second three. It can be seen that a change by one level only changes one digit.
In some part of the scheme, all even levels contain four digit pulses and the odd levels contain three digit pulses. In order to convert this code into a symmetrical code, an eighth pulse is only added to the odd levels, as shown by the number strip no. 8, FIG. 1.
This arrangement can be implemented in several ways by assigning different numbers of levels to each group in a strip. The table below gives other examples of the number of levels in a group which can be used to give other images (patterns) for this code.
EMI0003.0023
<I> table </I>
<tb> <U> Example </U> <SEP> Number <SEP> of the <SEP> level <SEP> in <SEP> of a <SEP> group
<tb> <B><U>1</U></B> <U> <SEP> 2 <SEP> <B> 1 <SEP> 3 </B> <SEP> 4 <SEP> <B> 1 <SEP> <I> 5 </I> <SEP> 1 <SEP> <I> 6 </I> <SEP> 7 <SEP> 8 <SEP> <I> 9 </I> <SEP> 1 </B></U> <B> <SEP> 10 </B>
<tb> <B> 1 <SEP> 3 <SEP> 11 <SEP> <I> 5 </I> <SEP> 13 <SEP> 3 <SEP> 3 <SEP> 13 <SEP> <I> 5 < / I> <SEP> 11 <SEP> 3 </B>
<tb> 2 <SEP> <B> 17 <SEP> 7 <SEP> <I> 5 </I> <SEP> 3 <SEP> 3 <SEP> 3 <SEP> 3 <SEP> <I> 5 < / I> <SEP> 7 <SEP> 17 </B>
<tb> <B> 3 <SEP> 13 <SEP> <I> 5 </I> <SEP> 3 <SEP> 3 <SEP> 13 <SEP> 19 <SEP> 3 <SEP> 3 <SEP> 3 <SEP> <I>5</I> </B>
<tb> 4 <SEP> <B> 13 <SEP> <I> 5 </I> <SEP> 7 <SEP> 7 <SEP> 9 <SEP> <I> 15 </I> <SEP> 3 < SEP> <I> 5 </I> <SEP> 3 <SEP> 3 </B>
<tb> <B> <I> 5 </I> <SEP> 11 <SEP> 3 <SEP> 3 <SEP> <I> 5 </I> <SEP> 7 <SEP> 7 <SEP> 9 < SEP> 3 <SEP> <I> 5 </I> <SEP> 17 </B>
<tb> <B> 6
<SEP> <I> 5 </I> <SEP> 7 <SEP> 7 <SEP> <I> 5 </I> <SEP> 13 <SEP> 11 <SEP> <I> 5 </I> < SEP> 3 <SEP> <I> 5 </I> <SEP> 9 </B> This procedure can be applied to codes with other. Number of levels are expanded. Therefore, for a code of 2n or 2n-1 digits which provides <B> N </B> levels, the strips can be divided into groups that alternate
EMI0003.0027
are hatched and not hatched. Each group contains <U> then </U> three or some other oddly larger number of levels. The strips are by level or a multiple thereof against each other
EMI0003.0028
offset. There should be the same number of hatched and unshaded levels.
However, attention must be drawn to the fact that some code arrangements generated in this way do not have the property of A-B codes. The strictly applied requirements are involved, especially when the number of digits is large, and it is probably easier to try to find various code arrangements that meet the above conditions and to leave out those arrangements which do not meet the above conditions.
The method shown in FIG. 1 is not the only one for producing codes that can be used here. FIG. 2 shows a code diagram which follows a different principle in order to provide a code of the type mentioned. It results in <B> N, <I> = </I> </B> 2 X <B> 3 </B> (n-1) levels for a code with 2n or 2n-1 digits. The diagram corresponds to an <B> 8 </B> or 7-digit code and instead of <B> 70 </B> results in levels, as in FIG. <B> 1, </B> their 54.
The code is cyclical in the same sense as that of Fig. 1, that is, if the diagram is placed the top and bottom edges butting around a cylinder, the image is the stripes around the cylinder regularly ongoing. The structure of the code is based on groups of three levels or whole multiples thereof. The strips <B> 6 </B> and <B> 7 </B> contain <B> each </B> alternating groups of three hatched and unshaded levels. They are offset from one another by two levels. The strips of the numbers 4 and <B> 5 </B> contain groups of nine levels.
They are offset from one another by six levels, and the strips with the numbers 2 and <B> 3 </B> contain groups of <B> 27 </B> levels which are offset by <B> 18 </B> levels . The stripe for the number <B> 1 </B> is divided into two groups of <B> each </B> <B> 27 </B> levels. The strips are arranged in a stepped manner that the uppermost levels of the lowest hatched groups for the digits <B> 1 </B> to <B> 7 </B> have levels 54, <B> 36, 18, </B> 12, 6, 4 and 2.
It should be noted that this picture also has the property that a change in a digit position only starts for each change of a level for the digits <B> 1 </B> to <B> 7 </B>, and that alternately are three and four digit pulses in the code combinations which correspond to successive levels. To compensate for the code, an eighth pulse can be added for only odd-numbered levels, as shown by the number strip <B> 8 </B>.
The image of a 6- or 5-digit code (assuming 18 levels) is given by that part of FIG. 2 which is indicated by the dashed lines <B> A </B> and B is cut off. Line <B> A </B> is <B> 18 </B> level below the top of the diagram and line B is two strips from the left edge. The digit numbers from <B> 1 </B> to <B> 6 </B> are entered along the upper edge and the level numbers <B> 1 </B> to <B> 18 </B> along the right edge of the diagram.
For a code with more than <B> 18 </B> digits, the diagram is enlarged downwards and to the left according to the same scheme. As a result, for ten digits that deliver <B> 162 </B> levels, the <U> diagram </U> is extended three times downwards by its length and two additional digit strips are added to the left, which groups start with <B> 81 levels included.
Reference should also be made to another property of FIG. It concerns the fact that the code combinations for each even numbered level can be obtained by adding the code combination of two odd numbered levels, with the special digit pulse (digit <B> 8) </B> being used to compensate for the code , can be omitted. This can be seen better from an example.
The code combinations of levels <B> 33 </B> and <B> 35 </B> are <B> 110010 </B> or <B> 1100100. </B> If both pulse combinations are simultaneously via an adder its output will be 2200110, where 2 represents double the amplitude pulse obtained by superposing two digit pulses.
If, furthermore, the adder is followed by a limiter so that all output pulses have the same amplitude as a normal digit pulse, the output combination becomes 1100110. This code combination for level 34 can be read from FIG. It can also be seen that this result is obtained for every even level in the graph.
It is clear that other series of codes with the same properties can be taken from the diagram of FIGS. 1 and 2 by simple modification. Hatched and unshaded areas could be interchanged, and the strips could be arranged differently with one another or next to one another. It is also clear that the hatched areas can represent positive digit pulses and the unshaded areas can represent negative digit pulses.
Furthermore, due to the cyclical nature of the pattern, each level could be selected as level <B> 1 </B>, in which case the numbering would then take place up to the top edge and then from bottom to top. The codes shown in FIG. 1 and FIG. 2 can be used, for example, by the devices which, for. As described in patent no. 364809 </B>. This description deals with code conversion arrangements in which a magnetic no <B> per </B> level is present.
The cores are provided with bias windings and signal windings, to which the signal wave that is to be converted (to be encrypted) is applied. The arrangement is also such that the signal wave influences the magnetic state of the none in such a way that only a single none, which corresponds to the signal level, can be triggered by a scanning pulse at a moment when the sample is determined has an amplitude corresponding to a level, this pulse being applied to the windings of all none.
The none are additionally provided with input digit windings from which the digit pulses are received. In order to obtain a code according to FIG. 1 or FIG. 2, it is only necessary to distribute the number windings of the cores according to the pattern of the code.
An equivalent rectifier matrix arrangement could also be used instead of the one mentioned above. The property of the addability of the code arrangement, as shown in FIG. 2 and noted in the text, however, has a particular advantage that the converter arrangement can be simplified ver by their use.
The use of a separate converter element for each level represented by the code, as set out in the arrangements of the aforesaid patent specification, is advantageous when fast coding is required. However, it is complicated and expensive.
The code arrangement of FIG. 2 allows the same speed of code conversion to be achieved, to be precise with a little less than half the number of converter elements. Therefore, for example, in the case of a code providing N: level, the number of converter elements required is only
EMI0004.0077
Such an arrangement with a diode matrix is described in detail below.
If a balanced code is used, that is, if there is an even number of digits, a simple amplitude filtering device of conventional type can be used in front of the equalizer and the level of the filtering is automatically set to approximately half the amplitude level of the digit pulse , without any co-current recovery arrangements. If the 2nd digit is omitted, the clipping level (the level of the amplitude filtering) undergoes some change.
However, this is not severe if n is not too small, and the range of variation can be made small enough to exclude pulse noises.
It should be noted that in the 8-digit arrangement according to FIG. 2, there are extra balanced combinations which are not used. One of these combinations could be used as a synchronization signal.
In the case where the code combination of successive signal samples are transmitted with complete regularity, it would not be possible at the receiving end to determine which groups of 2n code digits represent samples of the signal wave. If, however, one of the above-mentioned synchronization combinations is transmitted at regular intervals, it can be determined by suitable means in the receiver and used to indicate the start of the code combinations.
In the case of multi-channel systems in which successive combinations represent samples of signal waves from different channels, the same synchronization combination can also be used to control the distribution into the appropriate channels.
However, it should also be noted that each of the <B> 16 </B> combinations that are not used can be simulated by a special pair of normal code combinations, so that the synchronization can occasionally fail. Two of the unused combinations are <B> 11110000 </B> and- <B> 00001111. </B> If the applied sync signal uses these two combinations transmitted in sequence, it cannot be mimicked by any series of unused code combinations will.
It may be of interest to note that in the case of a 10-digit code similar to the scheme of FIG. 2, none of the unused code combinations <B> 1111100000 </B> or <B> 00000 11111 </B> are carried out a pair of normal code combinations can be imitated so that both could be used individually as a synchronizing signal. The alternate method of synchronization described below is based on the fact that in a balanced code with an even number of 2n digits, the number of pulses in any combination is always n.
With this method, the pulse frequency is taken from the <U> incoming </U> groups of digit pulses, e.g. B. by using narrow bandpass filters. These provide a continuous train of pulses which coincide in time with the digit pulses.
The pulse train is passed through a frequency divider which divides by 2n, so that <B> per </B> code group generates a synchronization pulse which is used to synchronize the decoder, which is assumed to have distribution means of the digit pulses on n corresponding individual conductors, i.e. the m1e digit pulse, if it is present, appears on the m'th conductor.
If the synchronization pulse is timed so that the digit pulses. distributed over the 2n conductors in such a way that they form a code group, this results in a total n of these code extension pulses, but if it is not set in this way, the number of digit pulses differs from n. An error detector is therefore used to determine the number of digit pulses in the group.
If this differs from n, a field signal is generated which actuates an electronic stepping device which effectively changes the time setting of the synchronization pulse by a digit duration. This step-by-step process is repeated until the error detector indicates that there are n digit pulses in the group.
FIG. 3 shows a diagram of a converter such as is used to generate a 5-digit code of the type shown in FIG. 2 to convert the <B> 18 - </ B > Generate levels that are shown in their upper part. How. already indicated, the sixth adjustment figure is added separately if necessary. This converter has ten converter elements <B> 10 1 </B>, which have the odd-numbered levels <B> 1 </B> to <B> 17 </B> and the highest level <B> 19 </B> correspond. The horizontal output conductors of these converter elements are labeled with the number of the level to which they correspond.
The ten level conductors are crossed by five vertical digit conductors, which are numbered from <B> 1 </B> to <B> 5 </B>, corresponding to the digits they represent. Certain crossing points of the two types of conductors are bridged by rectifiers 102 , according to the code> and as explained later.
For the converter elements <B> 101 </B> positive and negative direct current sources <B> 103 </B> and 104 are provided. These sources have potentials of <B> 150 </B> or <B> 50 </B> volts, for example. The third direct current source <B> 105 </B> supplies a low potential of, for example, <B> 0.3 </B> volts and is connected to all digit conductors via corresponding resistors <B> 106 </B>. The ten converter elements <B> 101 </B> have similar circuits, but have certain differences in resistance. A typical circuit of a converter element is shown in Fig. 5 and described later.
A voltage divider with eleven resistors <B> 107 </B> is connected between the sources <B> 103 </B> and 104 and the ten converter elements are connected to successive taps of the voltage divider so that they are all biased differently . The converter element which corresponds to level <B> 1 </B> has the lowest positive bias and that which corresponds to level <B> 18 </B> has the most positive bias.
A signal wave to be converted is applied to an input terminal <B> 108 </B>, - which is connected to a device <B> 109 </B>, the output of which to the inputs of all converter elements via conductor <B> 10 </B> is connected.
The scanning device <B> 109 </B> is controlled by a scanning pulse source <B> 111 </B> and is intended to be able to convert the signal wave into a step-wise wave, the amplitudes of the steps corresponding to samples of the signal wave. In other words, the step wave can be viewed as the envelope of amplitude-modulated pulses, the duration of which corresponds to the period of the sampling pulses.
The pulses from source 111 are also fed to a reading pulse generator 112, which is said to be able to emit a short reading pulse for the duration of each step.
The reading pulses are applied through a limiter or amplitude filter circuit <B> 113 </B> to the cathode of a tube 114, the anode of which is connected to the conductor <B> 110 </B>. The control grid of the tube <B> 113 </B> is biased by the connection with the connection point of the two resistors <B> 115 </B> and <B> 116 </B>, which are in series with the sources <B > 103 </B> and 104 lie.
Each converter element <B> 101 </B> comprises a gate circuit which is only open when the current supplied to it by the scanning device <B> 109 </B> moves in the particular area. In this case, the reading pulse provided by the tube 114 is capable of producing an output from the appropriate converter element.
The reading pulse should have an amplitude that corresponds to three level steps. This is obtained by the amplitude filter circuit <B> 113 </B>. If it was mentioned above that an open gate circuit is created, this means that it is biased in such a way that a reading pulse is able to produce an output on the corresponding level conductor. In the following explanations, a converter circuit is referred to as unlocked when the corresponding gate circuit is open in the above sense.
The bias of the converter elements 101 is explained in connection with FIG. 4. This shows schematically the <B> 18 </B> levels as a horizontal row of quadrants. The bias is such that when the signal level increases, the converter element wel ches z. B. corresponds to level <B> 9 </B>, is unlocked when the signal level reaches the limit between levels <B> 7 </B> and <B> 8 </B> and is then locked again when the signal level between levels <B> 10 </B> and <B> 11 </B> continues to increase.
This means that the converter element <B> 9 </B> is only unlocked when the signal level is in the range of levels <B> 8, 9 </B> and <B> 10 </B>. This is shown in FIG. 4 by the horizontal arrows, e.g. B. those marked with <B> 9 </B> be displayed. In the same way, the converter element which corresponds to level 11 is only unlocked if the signal level is in the range of levels 10, 11 and 12 emotional.
It can be seen from this that over the range of level <B> 10 </B> both converter elements <B> 9 </B> and <B> 11 </B> are unlocked. All other converter elements, except those at the ends of the ranges, are biased according to the same plan, and it can be seen that over the range of each odd numbered level only the one corresponding converter element is unlocked,
while over the range of the even numbered levels the two converter elements are unlocked which correspond to the adjacent odd numbered level.
The rectifiers 102 (Fig. 3) are connected to produce the digit combinations corresponding to each odd numbered level and level 18, in accordance with the code scheme 2. For example, in the case of level <B> 9 </B>, two rectifiers 102 are therefore connected in order to bridge the merging of level <B> 9 </B> with digit conductors 2 and 4, because for level <B> 9 </B> only pulses for digits 2 and 4 are required.
Thus, for example, if the signal amplitude is such that it corresponds to level <B> 9 </B> when a reading pulse passes through tube 144, it is found that only the converter element corresponding to level <B> 9 </ B > corresponds to, is unlocked, and the relevant code combination is triggered.
However, if, for example, the signal amplitude corresponds to level <B> 10 </B>, the reading pulse finds the converter elements which correspond to levels <B> 9 </B> and <B> 11 </B> , both unlocked and the code combinations which correspond to the two levels <B> 9 </B> and <B> 11 </B> are generated simultaneously.
It has been explained above that the code shown in Fig. 2 has the property that the code combination of each even numbered level is in fact the <U> sum </U> of the code combinations of the adjacent odd numbered levels. Accordingly, in the example just given, the code combination for level <B> 10 </B> is called correctly. It is of course clear that the combinations for the other even numbered levels are generated in the same way.
The precautions to be taken at the end of the range of levels are explained below. In the case of the converter element <B> 101 </B> for level <B> 1 </B> it can be seen from FIG. 4 that it must be blocked at the connection point between level 2 and <B> 3 </B>, and that it only extends over two levels. It is therefore preferably blocked for signal amplitudes below level <B> 1 </B>. At the other end of the range, a single converter element <B> 101 </B> must be provided for level <B> 18 </B>.
This should only be unlocked over the range of this level, as shown by the arrow <B> 18, </B> FIG. 4. It is clear that although the Fi <B> g. 3 shows only the scheme of a converter for 18 levels, and for the sake of simplicity, a single converter also has to provide a larger number of levels for practical use. As already explained, <B> 7- </B> and 9-digit converters with a code according to FIG. 2, 54 and <B> 162 </B> result in levels.
These are provided with <B> 28 </B> and <B> 82 </B> converter elements, which are arranged and pretensioned according to the principle, as shown in the <B> '</B> FIG. <B> 3 And 4 is shown. Returning to Fig. 3, the digit pulses of each combination are generated simultaneously on five digit conductors. It is therefore usually necessary to see central points which they are sequentially handing off to a single conductor.
One known way of doing this is to provide a delay network 117 with five digit lines connected to its taps. The delay network <B> 117 </B> is terminated at one end with a resistor and the digit pulses are successively given to the output conductor <B> 119 </B>. This conductor may be connected to earth via an amplitude limiting rectifier 120, which is normally blocked by direct current source 121 in order to return all digit pulses to the same amplitude.
FIG. 5 shows the details of one of the converter elements 101 in FIG. 3. The input gate circuit contains two rectifiers 122 and 122 directed in opposite directions <B> 123, </B> which are connected in series between the input conductor <B> 110 </B> and the cathode of the tube 124. The connection point of the rectifiers 122 and 123 is connected to the positive source 103 via the resistor 125 and the cathode of the tube 124 is connected to the resistor B> 126 </B> at the negative voltage source 104.
The control grid of the tube 124 is connected via the conductor <B> 127 </B> to the corresponding point of the voltage divider, which is provided by the resistor <B> 107 </B> (Fig. <B> 3) </ B > is formed, as well as to earth via the shunt capacitor <B> 128. </B> The anode of the tube 124 is connected to the source <B> 103 </B> via the primary winding of an output transformer <B> 129 </B> .
The secondary winding of this transformer lies between earth and the corresponding output level conductor <B> 130. </B> The area over which the control voltage circuit is open is determined by the value of the resistors <B> 125 </B> and <B> 126 </B> determined. The rectifier <B> 123 </B> is directed in such a way that it is unlocked when it is assumed that the conductor <B> 110 </B> is switched off.
If the potential applied to conductor 110 has a more positive value than that at the junction of rectifiers 122 and 123, rectifier 122 is blocked and the gate circuit is closed. If the applied potential falls below that at the mentioned connection point, the rectifier 122 is unlocked and the gate circuit is open. If the applied potential falls further, a point is reached at which the rectifier <B> 123 </B> is blocked and the gate circuit is closed again.
The bias potential applied to conductor 127 should be such that tube 124 normally operates as an amplifier over the range of input voltages to which the gate circuit is open. Then a short output pulse is given by the transformer 129 to the level conductor 130 in response to a reading pulse which is passed through the tube 114 (FIG. 3) / B> is placed on the conductor <B> 110 </B>.
<B>, </B> Figures <B> 6 </B> and <B> 7 </B> show an arrangement for adding the special compensation digit pulse to the code combination which is generated by the converter shown in FIG. <B> 3 </B> is shown, if necessary. The converter in FIG. 3 is designated in FIG. 6 with <B> 131 </B> and the reading pulse generator with 112.
The five digit conductors are shown in <B> 132 </B> in a group that is connected to an evaluation device <B> 133 </B>, which latter is shown in FIG. 7 , and which determines whether the number of digit pulses given to the five digit conductors is 2 or <B> 3 </B>. If the number is <B> 3 </B>, the evaluation device <B> 133 </B> blocks a gate device 134 to which the reading pulses from the generator 112 are supplied.
If only two Ziffemünpulse are available, the device 134 is unlocked. The evaluation device 134 is connected to the output conductor 119 of the converter 131 by a delay network 135, the latter being set up in such a way that it delays the output pulse that it occupies the sixth digit positionL Details of the evaluation device <B> 133 </B> are shown in FIG. 7. It has five digit terminals <B> 136 </B> with which the five Numeric ladder of Fig. 3 are connected.
The digit terminals are equal to a common output terminal <B> 137 </B>. like rectifier pairs <B> 138, 139, </B> which are in series, connected. The connection points of the pairs of rectifiers are connected to the negative source 104 via correspondingly identical resistors 140. The terminal 137 is connected to earth via a resistor 141 and to the positive source 103 via a resistor 142.
If there is no digit pulse, terminals 136 are at a very low positive voltage, and current then flows from source 103 through resistor 142 and all rectifiers 139 and the resistor 140 parallel to the source 104. The values of the resistors must be selected so that all rectifiers 138 are blocked under this condition.
The terminal <B> 137 </B> is then at a low positive potential Vl. If a digit pulse of sufficient amplitude appears at one of the terminals <B> 136 </B>, it unlocks the corresponding rectifier <B> 138 </B> and at the same time locks the rectifier <B> 139 </B> so that the current through the resistor 142 decreases and the voltage at the terminal <B> 137 </B> increases.
It can therefore be seen that when two digit pulses occur together, the positive potential of terminal <B> 137 </B> has a value of V2, which is greater than V "while, when three digit pulses are present together, the potential at terminal <B> 137 </B> has a greater positive value V than the potential V ..
The potential at the terminal <B> 137 </B> is <U> then </U> given to the gate circuit 134, which is designed so that it is unlocked when the bias potential <B> + </ B > V2 and that it is blocked when the potential is + V i. Then the sixth digit pulse is delivered to conductor 119 (Fig. 6), if the two digit pulses were originally present, this. but not if there are three digit pulses.
It is clear that the arrangement of FIGS. 6 and 7 can be extended according to the same basic features for use with codes of five or more digits by adding the necessary additional equal numbers. pairs of judges <B> 138, 139 </B> and resistors 140 are added. Likewise, the same arrangement can be used with urasetters, which are of a different type than the one shown in FIG. 3, this e.g. B. with order converters that use magnetic cores, as long as such converters generate the digit pulses simultaneously on individual digit conductors.
An example of a synchronizing device for use with a decoder at the receiving end of the system will now be explained. This arrangement has been generally described above. The code combinations arrive in regular order and the beginning of each code combination is not displayed directly. When using a balanced code, however, the necessary display is derived from the fact that in every combination of 2n digits there should be exactly n digit pulses.
If the synchronization is faulty, the 2n digits of two adjacent combinations are selected and it generally happens that such a selected combination has more or less than n digit pulses. This fact can then be used to produce an error signal which sets the synchronization again, as will be explained below.
The arrangement is shown in FIG. 8 for an 8-digit, balanced code. However, with the appropriate modifications, it can be any even for each balanced code. Number of digits to be used. The digit pulses of the combinations arrive in sequences at the input terminal 143, which is connected to a common decoder 144.
The decoding device should be of the type in which, in response to each received code combination of digit pulses, hnpulses appear simultaneously on a group 145 of eight digit conductors in such a way that one of the last-mentioned pulses is positive if the corresponding digit pulse is present and negative, when he is absent. The decoder 144 can, on the other hand, be of any type and delivers the decoded signals to an output terminal 146. The conductors 145 are connected to an error detector 147.
A sharply tuned bandpass filter 148 is connected to terminal 143 and selects waves of the digit repetition frequency from the incoming code combination. This filter is connected to a frequency divider 149 which divides by 2n (in this case by 8) and a synchronization pulse for each code combination is obtained from the output of the divider 149 and the synchronization pulses are transmitted via a delay device <B> 150 </B> which can be adjusted in steps, supplied in order to control the operation of the decoder 144 in a known manner.
It should be assumed that for correct decoding, the synchronization pulse matches the first digit position of each combination. In this case, there are positive pulses on four of the digit conductors 145. If this assumed coincidence does not take place, the error detector 147 finds more or less than four positive pulses on the conductors 145 when the digit pulses appear, and it then transmits an error pulse to the adjustable delay device 159 which then the Synchronization pulse advances or delays by one period.
This process is repeated until the error detector 147 finds four positive pulses. In this case no error pulse is generated and the synchronization is correctly successful. With this arrangement it can happen that two consecutive code combinations together generate a group of eight consecutive digits which contain four digit pulses. In this case no synchronization error is perceived. However, synchronization may be obtained because this condition does not generally repeat itself.
However, it may appear desirable to periodically transmit a check combination which always causes a synchronization error to be perceived. If, for example, the combinations <B> 11110000 </B> and <B> 00001111 </B> (which are not used in the code in FIG. 2) or the combinations 00001111 and 11110000 are transmitted consecutively, each synchronization error generates a number other than four pulses in a group of eight elements.
In a multi-channel system, for example, two consecutive channels can be left out for checking and the above-mentioned combinations can be transmitted via the two channels instead of signal combinations. This pair of combinations can also be used to control the channel separation at the receiving end of the system in a known manner. It can be stated that the arrangement according to FIG. 8 can be used to indicate the presence of excessive interference or noise in the transmission circuit.
If the noise is sufficient to cause the loss of a digit pulse or to generate special pulses, the effect is the same as in the case of a synchronization error and the error detector 147 will often generate error pulses in the. Attempt to correct the apparent synchronization errors. Therefore, the error pulses can be used to activate an alarm device 151 in any known manner. This alarm device then gives an indication of the real or apparent lack of synchronization, under which conditions the system cannot be used.
If the alarm device <B> 151 </B> is not activated, this means that it is synchronized and is also not the subject of noises of sufficient magnitude to cause errors.
FIG. 9 shows one form of the error detector 147 of FIG. 8. It contains eight input terminals 152, with which the eight digit conductors 145 of the Deciphering device 144 of FIG. 8 are connected. Each terminal <B> 152 </B> is connected by two oppositely polarized rectifiers 154, <B> 153 </B> with a conductor <B> 155 </B> and the connection point of these rectifiers is via a resistor < B> 157 </B> in connection with the direct current source <B> 156 </B>. The source 156 can have a potential of, for example, 150 volts.
The resistors <B> 157 </B> all have the same value RV. The conductor <B> 155 </B> is connected to a terminal of a full-wave rectifier <B> 158 </B>. The opposite terminal is across a resistor <B> 159 </B> of the value
EMI0009.0011
at the source <B> 156. </B> The two aforementioned terminals of the rectifier <B> 158 </B> are connected to a negative direct current source via resistors <B> 160, 161 </B> with the value R2 B> 162 </B> connected, for example <B> 10 </B> volts. The resistance R2 is small compared to the resistance Ri.
The other two terminals of the rectifier 158 are connected to the control grids of two similar amplifier tubes 163 and 164 whose anodes have the same resistors 165 and <B> 166 </B> lie at the source <B> 156 </B>. The cathodes of the tubes 163 and 164 are connected to the source 162 through a common resistor 167. The primary winding of an output transformer <B> 168 </B> is connected between the anodes of the tubes and the secondary winding has one terminal that connects to ground and another, <B> d </B> ie, the <U> terminal </U> <B> 169 </B> is connected.
If, as already explained, an incoming combination has four digit pulses, a positive potential is given to four of the terminals <B> 152 </B> and a negative potential to the other four. When the potential is positive, the corresponding rectifier 153 is blocked and the rectifier 154 is unblocked and a certain current I flows through it. When the applied potential is negative, the rectifier 153 is unlocked and 154 is locked so that the current is 0. Therefore, if four of the applied potentials are positive, the current flowing through resistor 160 is 4 1.
Since the value of the resistor <B> 159
EMI0009.0021
Is, it is clear that the current flowing through the resistor <B> 161 </B> is equal to 4 <B> 1 </B> and that the potential difference between the control grids of the tubes <B > 163 </B> and 164 equals <B> 0 </B>. However, if, for example, five of the applied potentials are positive, the current which then flows through the resistors <B> 160 </B> and <B> 161 </B> is <B> <I> 5 </ I > </B> <I> 1 </I> and 4 <I> 1, </I> and the control grid. The voltage of the tube 163 is at a higher voltage than that of the tube 164, so that an error pulse of a given sign appears at the terminal 169.
On the other hand, if only three of the applied potentials are positive, the currents through the resistors 160 and 161 are 3 1 and 4 1 and again, due the action of the rectifiers 158, the control grid of the tube 163 at a higher potential than that of the tube 164, and an error pulse, of the same sign as before, is applied to the terminal <B > 169 </B> received. This shows that the only state in which no error pulse appears at the <U> terminal </U> <B> 169 </B> is that in which four of the applied potentials are positive, corresponding to an input code combination with four Digit pulses.
In a particular example of the circuit of FIGS. 9, which uses the active voltages indicated above, the values for R 1 and R 3 are 3,000 and <B> 560 </B> ohms.
It will be apparent to those skilled in the art that if the code is used without the eighth equalizing pulse, the circuit of FIG. 9 could easily be changed to only deliver an error pulse output when the number of positive Potential is not three or four.
One type of adjustable delay device of Fig. 8 is shown in Fig. 10. It contains two delay lines <B> 170, 171, </B> each of which has eight tapping points which are so far away from each other that the time delay between two adjacent tapping points takes up half the digit interval of the code. Eight pentodes <B> 172 </B> are used, only two of which are shown.
The cathodes of the eight tubes are all connected to earth and in each case the control grid is closed to a tap point on the delay line 170 and the anode to a corresponding tap point on the delay line 171 guided. The synchronization pulses from the divider 149 (Fig. 8) are given to the input conductor 173 of the delay line 170 and the delayed synchronization pulses are transmitted from the Output conductor 174 of delay line 171 received.
This output conductor is connected to the decoding device 144 (FIG. 8). An electronic circulation counting device <B> 175 </B> of a common type has eight stages, the outputs of which are connected to corresponding safety grids of the eight tubes <B> 172 </B>. The arrangement is such that - all tubes are blocked, with the exception of those that are connected to the counter stage that is switched on.
The error pulses from the <U> terminal </U> <B> 169 </B> of the error detector (Fig. <B> 7) </B> are sent to the input conductor <B> 176 </B> of the counter < B> 175 </B> placed in such a way that each error pulse switches the counter by one step.
The positive direct current source <B> 177 </B> for the tube <B> 172 </B> is connected to the delay line <B> 17 1 - </B> through a terminating resistor <B> 178 </B> and a The negative bias voltage <B> 179 </B> for the control grid is closed to the delay line <B> 170 </B> by the terminating resistor <B> 180 </B>. It is initially assumed that the left tube <B> 172 </B> is unlocked.
<U> Then </U> the minimum delay of the two delay lines should be selected so that a synchronization pulse occurs on conductor 174 at the time that corresponds to one of the digit positions of the converter 144 from terminal 143 (Fig. 8 ) </B> corresponds to the supplied combination. This digit position can, however, z. B. not be the first of a combination.
If so, an error pulse is given to conductor <B> 176 </B> which switches the counter <B> 175 </B> one step, thereby unlocking the next tube <B> 172 </B> and the delay is increased by one digit interval so that the synchronization pulse is delayed by the same amount. This process is repeated until the synchronization pulse matches the first digit of a combination, with no further error pulses being generated.
In Fig. 11 is the complete transmission position, which the conversion and synchronization arrangement. connections that have been described, is shown. A transmitter 181, which contains the described arrangements according to FIG. 6, is connected to a receiver via a transmission medium 182 of any suitable type B> 183 </B>, which contains the, arrangements which have been described with reference to FIG. 8.
The arrangements according to FIG. 6 and FIG. 8 are of course made in such a way that they work with the same codes and the same number of digits.