CA2625157A1 - Demodulateur de recepteur de signal de cabine utilisant diverses matrices prediffusees redondantes programmables par l'utilisateur - Google Patents

Demodulateur de recepteur de signal de cabine utilisant diverses matrices prediffusees redondantes programmables par l'utilisateur Download PDF

Info

Publication number
CA2625157A1
CA2625157A1 CA002625157A CA2625157A CA2625157A1 CA 2625157 A1 CA2625157 A1 CA 2625157A1 CA 002625157 A CA002625157 A CA 002625157A CA 2625157 A CA2625157 A CA 2625157A CA 2625157 A1 CA2625157 A1 CA 2625157A1
Authority
CA
Canada
Prior art keywords
processing unit
central processing
core
unit core
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CA002625157A
Other languages
English (en)
Other versions
CA2625157C (fr
Inventor
John E. Lemonovich
William A. Sharp
James C. Werner
Zhu DING
Sean P. Berecek
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Rail STS USA Inc
Original Assignee
Ansaldo STS USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ansaldo STS USA Inc filed Critical Ansaldo STS USA Inc
Priority to CA2625157A priority Critical patent/CA2625157C/fr
Publication of CA2625157A1 publication Critical patent/CA2625157A1/fr
Application granted granted Critical
Publication of CA2625157C publication Critical patent/CA2625157C/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B61RAILWAYS
    • B61LGUIDING RAILWAY TRAFFIC; ENSURING THE SAFETY OF RAILWAY TRAFFIC
    • B61L3/00Devices along the route for controlling devices on the vehicle or train, e.g. to release brake or to operate a warning signal
    • B61L3/16Continuous control along the route
    • B61L3/22Continuous control along the route using magnetic or electrostatic induction; using electromagnetic radiation
    • B61L3/24Continuous control along the route using magnetic or electrostatic induction; using electromagnetic radiation employing different frequencies or coded pulse groups, e.g. in combination with track circuits
    • B61L3/246Continuous control along the route using magnetic or electrostatic induction; using electromagnetic radiation employing different frequencies or coded pulse groups, e.g. in combination with track circuits using coded current
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/17Interprocessor communication using an input/output type connection, e.g. channel, I/O port

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Mechanical Engineering (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Train Traffic Observation, Control, And Security (AREA)

Abstract

Un processeur comprend une première matrice prédiffusée programmable par lutilisateur (FPGA) comprenant une première unité centrale de traitement (UC) programmée en mémoire centrale pour exécuter une première fonction et une première logique matérielle programmable (PHL) programmée pour exécuter une deuxième fonction. Une deuxième FPGA comprend une deuxième UC programmée en mémoire centrale pour exécuter une troisième fonction et des deuxièmes PHL programmées pour exécuter une quatrième fonction. Une interface de communication est située entre la première et la deuxième UC principales. La première et la deuxième FPGA sont diversifiées. Une partie de la première fonction communique une première information de la première UC principale à la deuxième UC principale au moyen de linterface. Une partie de la troisième fonction communique une deuxième information de la deuxième UC principale à la première UC principale au moyen de linterface et, autrement, la première fonction est substantiellement la même que la troisième fonction. La deuxième fonction est substantiellement la même que la quatrième fonction.
CA2625157A 2008-03-11 2008-03-11 Demodulateur de recepteur de signal de cabine utilisant diverses matrices prediffusees redondantes programmables par l'utilisateur Active CA2625157C (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CA2625157A CA2625157C (fr) 2008-03-11 2008-03-11 Demodulateur de recepteur de signal de cabine utilisant diverses matrices prediffusees redondantes programmables par l'utilisateur

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CA2625157A CA2625157C (fr) 2008-03-11 2008-03-11 Demodulateur de recepteur de signal de cabine utilisant diverses matrices prediffusees redondantes programmables par l'utilisateur

Publications (2)

Publication Number Publication Date
CA2625157A1 true CA2625157A1 (fr) 2009-09-11
CA2625157C CA2625157C (fr) 2017-05-16

Family

ID=41060206

Family Applications (1)

Application Number Title Priority Date Filing Date
CA2625157A Active CA2625157C (fr) 2008-03-11 2008-03-11 Demodulateur de recepteur de signal de cabine utilisant diverses matrices prediffusees redondantes programmables par l'utilisateur

Country Status (1)

Country Link
CA (1) CA2625157C (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2996705A1 (fr) * 2012-10-10 2014-04-11 Ms Relais Panneau a relais configurable
CN114116569A (zh) * 2021-12-08 2022-03-01 哈尔滨市科佳通用机电股份有限公司 机车信号数据现场导出分析系统及其无工区跨域作业方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2996705A1 (fr) * 2012-10-10 2014-04-11 Ms Relais Panneau a relais configurable
CN114116569A (zh) * 2021-12-08 2022-03-01 哈尔滨市科佳通用机电股份有限公司 机车信号数据现场导出分析系统及其无工区跨域作业方法

Also Published As

Publication number Publication date
CA2625157C (fr) 2017-05-16

Similar Documents

Publication Publication Date Title
US7850127B2 (en) Cab signal receiver demodulator employing redundant, diverse field programmable gate arrays
JP7392958B2 (ja) セーフティロジックのためのセルフテスト
US20060087967A1 (en) Method and apparatus for bus coupling of safety-relevant processes
US20080046603A1 (en) Line Diagnostic Device, Bus System, Line Diagnostic Method, Bus System Control Method, and Line Diagnostic Program
US11662714B2 (en) Control system for controlling safety-critical and non-safety-critical processes
EP2132582B1 (fr) Procédé de détermination d'un retard de signal asymétrique d'une voie de signal dans un circuit intégré
US20030035369A1 (en) Communication system and communication control method
CA2625157C (fr) Demodulateur de recepteur de signal de cabine utilisant diverses matrices prediffusees redondantes programmables par l'utilisateur
CN102857366A (zh) 一种用于高速铁路应答器信息透明传输的轨旁电子装置
KR100755953B1 (ko) 초소형 위성용 데이터제어 자동복구 시스템
CN107885695B (zh) 基于轨道交通的计算机平台
US10127176B2 (en) Receiver architecture
WO2021080866A1 (fr) Réalisation d'un transfert de données de balayage à l'intérieur d'un boîtier multipuce à fonctionnalité serdes
US7135998B2 (en) Electronic circuit arrangement for error-free analog/digital conversion of signals
KR100361856B1 (ko) 통신시스템 및 통신제어방법
US8271708B2 (en) Method and device adapted for performing single-channel bus coupling of a safety-critical process
CN102923166B (zh) 集成式列车超速防护设备主插件
Moreno et al. Line redundancy in MVB-TCN devices: a control unit design
Velure et al. SAMPA Chip Implementation
Quatrini Fail-Safe Instruments and Devices
RU2564626C2 (ru) Магистрально-модульная вычислительная система
US20220391524A1 (en) Interconnection of protected information between components
Afik et al. Integration and commissioning of the ATLAS Muon-to-Central-Trigger-Processor Interface for Run-3
Ahmad et al. FPGA based real time implementation scheme for ARINC 659 backplane data bus
CN118254834A (zh) 一种轨道交通牵引制动融合控制架构及方法

Legal Events

Date Code Title Description
EEER Examination request

Effective date: 20130311