CA2498596A1 - Procede de synchronisation d'evenements, en particulier pour des systemes tolerant aux erreurs de processeurs - Google Patents

Procede de synchronisation d'evenements, en particulier pour des systemes tolerant aux erreurs de processeurs Download PDF

Info

Publication number
CA2498596A1
CA2498596A1 CA002498596A CA2498596A CA2498596A1 CA 2498596 A1 CA2498596 A1 CA 2498596A1 CA 002498596 A CA002498596 A CA 002498596A CA 2498596 A CA2498596 A CA 2498596A CA 2498596 A1 CA2498596 A1 CA 2498596A1
Authority
CA
Canada
Prior art keywords
cpu
instructions
operating mode
module
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
CA002498596A
Other languages
English (en)
Inventor
Anton Weber
Dirk Schnabel
Pavel Peleska
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from EP02020602A external-priority patent/EP1398699A1/fr
Application filed by Individual filed Critical Individual
Publication of CA2498596A1 publication Critical patent/CA2498596A1/fr
Abandoned legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1675—Temporal synchronisation or re-synchronisation of redundant processing components
    • G06F11/1691—Temporal synchronisation or re-synchronisation of redundant processing components using a quantum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1675—Temporal synchronisation or re-synchronisation of redundant processing components
    • G06F11/1683—Temporal synchronisation or re-synchronisation of redundant processing components at instruction level

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)

Abstract

Selon l'invention, des systèmes redondants sont pourvus de cartes électroniques de traitement, souvent agencées de manière identique et qui fonctionnent en mode synchrone. La condition de base pour la mise en oeuvre d'un système en mode bloqué est le comportement déterministe de tous les composants contenus dans une carte, tels que l'unité centrale, la série de puces, la mémoire centrale etc. Selon l'invention, le comportement déterministe est caractérisé en ce que les composants livrent des résultats identiques à des moments identiques sans défauts, lorsque les composants contiennent des stimuli identiques à des moments identiques. Un comportement déterministe suppose également l'utilisation d'interfaces synchrones. Les interfaces asynchrones provoquent dans le système, dans de nombreux cas, une certaine incertitude temporelle, le comportement général synchrone du système ne pouvant, de ce fait, pas être maintenu. L'objectif de l'invention est de mettre en oeuvre un fonctionnement en mode synchrone. A cet effet, l'invention concerne un procédé de synchronisation d'événements extérieurs, qui sont transmis à un processeur (unité centrale) et qui influencent ce dernier. Par conséquent, les événements externes sont mis en mémoire tampon et les processeurs sont présentés à une place identique dans l'exécution d'instructions. Les problèmes inhérents à la capacité des processeurs modernes, notamment la prise en charge parallèle des instructions, sont évités, du fait que l'exécution parallèle des processeurs est empêchée, avant que la place souhaitée soit atteinte dans la prise en charge des instructions, puis cette place est atteinte exactement dans un mode pas à pas.
CA002498596A 2002-09-12 2003-08-07 Procede de synchronisation d'evenements, en particulier pour des systemes tolerant aux erreurs de processeurs Abandoned CA2498596A1 (fr)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
EP02020602.5 2002-09-12
EP02020602A EP1398699A1 (fr) 2002-09-12 2002-09-12 Méthode pour synchroniser des évènements, en particulier pour des systèmes à tolérance de fautes
EP02027848A EP1398701A1 (fr) 2002-09-12 2002-12-12 Méthode pour synchronizer des évèments, en particulier pour des systèmes à tolerance de fautes
EP02027848.7 2002-12-12
PCT/EP2003/008794 WO2004034261A1 (fr) 2002-09-12 2003-08-07 Procede de synchronisation d'evenements, en particulier pour des systemes tolerant aux erreurs de processeurs

Publications (1)

Publication Number Publication Date
CA2498596A1 true CA2498596A1 (fr) 2004-04-22

Family

ID=31889442

Family Applications (1)

Application Number Title Priority Date Filing Date
CA002498596A Abandoned CA2498596A1 (fr) 2002-09-12 2003-08-07 Procede de synchronisation d'evenements, en particulier pour des systemes tolerant aux erreurs de processeurs

Country Status (6)

Country Link
US (1) US20050229035A1 (fr)
EP (2) EP1398701A1 (fr)
CN (1) CN1639691A (fr)
AU (1) AU2003251697A1 (fr)
CA (1) CA2498596A1 (fr)
WO (1) WO2004034261A1 (fr)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003083614A2 (fr) * 2002-03-25 2003-10-09 Eternal Systems, Inc. Replication active, coherente et transparente de programmes d'application a unites d'execution multiples
US7305582B1 (en) * 2002-08-30 2007-12-04 Availigent, Inc. Consistent asynchronous checkpointing of multithreaded application programs based on active replication
US7206964B2 (en) * 2002-08-30 2007-04-17 Availigent, Inc. Consistent asynchronous checkpointing of multithreaded application programs based on semi-active or passive replication
EP1398700A1 (fr) * 2002-09-12 2004-03-17 Siemens Aktiengesellschaft Méthode et circuit intégré pour la synchronisation d'unités redondantes de traitement des informations
DE102004038590A1 (de) * 2004-08-06 2006-03-16 Robert Bosch Gmbh Verfahren zur Verzögerung von Zugriffen auf Daten und/oder Befehle eines Zweirechnersystems sowie entsprechende Verzögerungseinheit
JP4289293B2 (ja) * 2004-12-20 2009-07-01 日本電気株式会社 起動制御方法、二重化プラットフォームシステム及び情報処理装置
JP2006178636A (ja) * 2004-12-21 2006-07-06 Nec Corp フォールトトレラントコンピュータ、およびその制御方法
US20060271812A1 (en) * 2005-05-26 2006-11-30 David Horton Systems and methods for providing redundant application servers
GB0602641D0 (en) * 2006-02-09 2006-03-22 Eads Defence And Security Syst High speed data processing system
FR2912526B1 (fr) * 2007-02-13 2009-04-17 Thales Sa Procede de maintien du synchronisme d'execution entre plusieurs processeurs asynchrones fonctionnant en parallele de maniere redondante.
US9208036B2 (en) 2011-04-19 2015-12-08 Freescale Semiconductor, Inc. Dynamic lockstep cache memory replacement logic
US9086977B2 (en) 2011-04-19 2015-07-21 Freescale Semiconductor, Inc. Cache memory with dynamic lockstep support
US9176828B2 (en) * 2012-09-04 2015-11-03 Opshub, Inc. System and method for merging results from multiple runs based on run inputs
US9176830B2 (en) * 2013-05-24 2015-11-03 Hyundai Motor Company Method for determining software error in virtualization based integrated control system

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3235762A1 (de) * 1982-09-28 1984-03-29 Fried. Krupp Gmbh, 4300 Essen Verfahren und vorrichtung zur synchronisation von datenverarbeitungsanlagen
CA2003338A1 (fr) * 1987-11-09 1990-06-09 Richard W. Cutts, Jr. Synchronisation d'un ordinateur insensible aux defaillances a processeurs multiples
US5226152A (en) * 1990-12-07 1993-07-06 Motorola, Inc. Functional lockstep arrangement for redundant processors
DE19625195A1 (de) * 1996-06-24 1998-01-02 Siemens Ag Synchronisationsverfahren
WO1999026133A2 (fr) * 1997-11-14 1999-05-27 Marathon Technologies Corporation Systeme informatique presentant une resilience et une tolerance face aux defaillances
DE19943790C2 (de) * 1999-09-13 2001-11-15 Ericsson Telefon Ab L M Verfahren und Vorrichtung zur Bestimmung eines Synchronisationsfehlers in einem Netzwerkknoten
US6802024B2 (en) * 2001-12-13 2004-10-05 Intel Corporation Deterministic preemption points in operating system execution

Also Published As

Publication number Publication date
EP1552394A1 (fr) 2005-07-13
EP1398701A1 (fr) 2004-03-17
US20050229035A1 (en) 2005-10-13
WO2004034261A1 (fr) 2004-04-22
CN1639691A (zh) 2005-07-13
AU2003251697A1 (en) 2004-05-04

Similar Documents

Publication Publication Date Title
US5295258A (en) Fault-tolerant computer system with online recovery and reintegration of redundant components
US5491787A (en) Fault tolerant digital computer system having two processors which periodically alternate as master and slave
EP0260625B1 (fr) Procédé de commutation sans à-coup des unités actives aux unités supplémentaires dans un équipement informatique, et équipement informatique pour réaliser ce procédé
US5317752A (en) Fault-tolerant computer system with auto-restart after power-fall
JP3982353B2 (ja) フォルトトレラントコンピュータ装置、その再同期化方法及び再同期化プログラム
US5068851A (en) Apparatus and method for documenting faults in computing modules
US5185877A (en) Protocol for transfer of DMA data
EP0433979A2 (fr) Système de calculateur tolérant les fautes avec réintégration et arrét-d'urgence/reprise en ligne
US20050229035A1 (en) Method for event synchronisation, especially for processors of fault-tolerant systems
US20070128895A1 (en) Redundant automation system for controlling a techinical device, and method for operating such an automation system
US6789214B1 (en) Process for reconfiguring an information processing system upon detection of a component failure
US7890800B2 (en) Method, operating system and computing hardware for running a computer program
JPH01154241A (ja) 同期二重コンピュータシステム
JPH01154240A (ja) 単一レールインターフェイスにエラーチェック機能を有する二重レールプロセッサ
JPH01152543A (ja) 欠陥分離及び修理機能を有する耐欠陥コンピュータシステム
US8161362B2 (en) Task management control apparatus and method, having redundant processing comparison
US7788533B2 (en) Restarting an errored object of a first class
JP3301992B2 (ja) 電源故障対策を備えたコンピュータシステム及びその動作方法
US20040193735A1 (en) Method and circuit arrangement for synchronization of synchronously or asynchronously clocked processor units
US5115511A (en) Arrangement for loading the parameters into active modules in a computer system
US20060195849A1 (en) Method for synchronizing events, particularly for processors of fault-tolerant systems
US7711985B2 (en) Restarting an errored object of a first class
EP0416732B1 (fr) Remises à zéro sélectives dans un processeur de données
CN114509981A (zh) 控制器硬件冗余控制方法及系统
CN116483631A (zh) 一种基于冷热双备份机制的综合化电气系统及其运行方法

Legal Events

Date Code Title Description
FZDE Discontinued