BRPI0608253B1

BRPI0608253B1 - Método, sistema e aparelho para produzir uma pluralidade de símbolos coerentes, e aparelho para produzir um ou mais pacotes de inicialização

Info

Publication number: BRPI0608253B1
Application number: BRPI0608253-0A
Authority: BR
Inventors: Michael Simon
Original assignee: Rohde & Schwarz Gmbh & Co. Kg
Priority date: 2005-03-02
Filing date: 2006-03-01
Publication date: 2019-08-20
Also published as: WO2006094053A2; BRPI0608253A2; WO2006094050A2; US20070223612A1; CA2597689C; MX2007010578A; WO2006094050A3; US20060200852A1; EP1854283A4; BRPI0607484A2; EP1854283A2; CA2597689A1; KR101136403B1; KR20070108166A; MX2007010577A; KR101152307B1; CA2598125A1; KR20070106695A; US7532677B2; EP1854292A4

Abstract

aparelhos, sistemas e métodos para produzir símbolos coerentes em uma rede de freqüência única. a presente invenção refere-se a um sistema, método, aparelho e código de computador que são proporcionados para produzir simbolos coerentes de transmissores digitais de rf. um multiplexador recebe um sinal digital contendo dados de conteúdo a serem difundidos dos transmissores digitais de rf e insere um primeiro pacote de inicialização no sinal digital, onde a posição implícita dos pacotes de inicialização no sinal digital assinalarão quadros de dados nos transmissores digitais de rf. onde o pacote de inicialização contém bytes de enchimento para inicializar deterministicamente codificadores de trellis nos transmissores digitais de rf. um emissor de fluxo de transporte transmite o sinal digital para a pluralidade de transmissores digitais de rf.

Description

Relatório Descritivo da Patente de Invenção para MÉTODO, SISTEMA E APARELHO PARA PRODUZIR UMA PLURALIDADE DE SÍMBOLOS COERENTES, E APARELHO PARA PRODUZIR UM OU MAIS PACOTES DE INICIALIZAÇÃO .

REFERÊNCIA CRUZADA A PEDIDOS RELACIONADOS [001] Este pedido reivindica prioridade, e o benefício de Pedido Provisório para Patente N° de Série 60/657.416, depositado em 2 de março de 2005 e Pedido Provisório para Patente N° de Série 60/740.424, depositado em 29 de novembro de 2005, ambos os quais são aqui incorporados através de referência em sua totalidade. ANTECEDENTES DA INVENÇÃO

Campo da Invenção [002] A presente invenção, de um modo geral, refere-se à redes de freqüência única (SFNs), usando uma multiplicidade de transmissores e, mais particularmente, à tecnologia para produzir símbolos coerentes a fim de implementar SFNs.

Técnica Relacionada [003] Uma rede de freqüência única (SFN) é uma coleção de transmissores, operando na mesma freqüência para conduzir a mesma informação para receptores em uma dada área. Os transmissores emitem sinais idênticos, diversos dos quais podem ser recebidos, mais ou menos simultaneamente, por receptores individuais. Uma vantagem de uso de múltiplos transmissores em lugar de um transmissor poderoso é que múltiplos transmissores proporcionam cursos alternativos para o sinal entrar em uma estrutura, tal como uma casa, assim, proporcionando melhor recepção. Em áreas montanhosas, por exemplo, pode ser difícil encontrar uma localização capaz de servir a todos os centros populacionais na área, uma vez que eles, freqüentemente, estão localizados em vales. Os múltiplos transmissores podem ser colocados, estrategicamente, para cobrir essas áreas pequenas e encher

Petição 870190047048, de 20/05/2019, pág. 32/69

2/24 as folgas.

[004] Uma aplicação das SFNs é para transmissão de dados codificados digitalmente, tal como uma televisão digital (DTV), para o que o sistema e os padrões relacionados foram estabelecidos pelo Advanced Television Systems Committee (ATSC). Segundo o padrão do ATSC para a DTV (ou padrão A/53), aqui incorporado através de referência em sua totalidade, é possível transmitir grandes quantidades de dados, incluindo imagens de alta definição, som de alta qualidade, múltiplas imagens de definição padrão e outras comunicações ancilares relacionadas ou não relacionadas, que podem ser acessíveis pelo uso de um computador ou aparelho de TV.

[005] O padrão de DTV inclui as seguintes camadas: a camada de vídeo/áudio, a camada de compressão, a camada de transporte e a camada de transmissão. No topo da hierarquia está o sinal digital não comprimido em um dos vários formatos de dados digitais (por exemplo, formatos de vídeo/áudio). O fluxo de dados que corresponde à camada de vídeo/áudio é conhecido como o fluxo elementar.

[006] A camada de compressão comprime o fluxo elementar em um fluxo de bits com uma taxa de dados menor. No padrão do ATSC para a DTV, compressão de MPEG-2 é usada para o vídeo e a compressão de Dolby AC-3 é usada para o áudio. O fluxo de bits comprimido, por sua vez, pode ser empacotado e multiplexado com outros fluxos de bits em um fluxo de bits digitais de taxa de dados mais alta na camada de transporte por um multiplexador. O protocolo de transporte de MPEG-2 define (entre várias outras coisas) como empacotar e multiplexar pacotes em um fluxo de transporte de MPEG-2. O resultado é um fluxo de pacotes de dados altamente comprimidos em um fluxo de bits multiplexado, que pode incluir múltiplos programas e/ou múltiplos sinais de dados.

[007] O fluxo de bits multiplexado da camada de transporte é

Petição 870190047048, de 20/05/2019, pág. 33/69

3/24 modulado em uma portadora de radiofreqüência (RF) na camada de transmissão por um sistema de transmissão. O modo de difusão terrestre utilizado no padrão de DTV do ATSC corrente para transmitir sinais digitais através de transmissões de rádio e televisão é chamado banda lateral vestigial com Código de treliça de nível oito (8T-VSB). [008] A figura 1 é um diagrama em blocos de um transmissor 100 8T-VSB com código de treliça bem conhecido, usado em um sistema de transmissão de RF. O transmissor recebe os pacotes de dados que chegam de vídeo, áudio e dados ancilares entremeados e, usando um randomizador de dados 102, randomiza os dados para produzir um espectro plano, similar a ruído. Um codificador Reed-Solomon (RS) 104, conhecido por sua boa capacidade de correção de ruído intermitente e eficiência de tempo de processamento de dados, RS codifica os dados randomizados para adicionar bytes de paridade à extremidade de cada pacote de dados. Por sua vez, os dados são intercalados (isto é, propagados) através de muitos segmentos de dados por um intercalador de dados de bytes 106.

[009] Um pré-codificador e codificador de treliça 108 (referido na especificação aqui depois como um codificador de treliça) adiciona redundância adicional ao sinal na forma de múltiplos níveis de dados, criando símbolos de dados de multiníveis para transmissão. Um componente de inserção de sincronização 110 multiplexa as sincronizações de quadros e segmentos com os símbolos de dados de multiníveis antes que uma neutralização de corrente contínua seja adicionada por um componente de inserção piloto 112 para criação do piloto de nível baixo, em fase. As sincronizações de quadros e segmentos na são intercaladas. Um modulador de VSB 114 proporciona um sinal de freqüência intermediária (IF) filtrada, em uma freqüência padrão, com mais de uma banda lateral removida. Finalmente, um conversor ascendente de RF 116 traduz o sinal para o canal de RF desejado.

Petição 870190047048, de 20/05/2019, pág. 34/69

4/24 [0010] A propagação de multicursos é problema comum em ambientes de difusão de transmissor único porque coloca uma sobrecarga em uma capacidade do equalizador do receptor para lidar com ecos de sinais. Em um sistema de transmissão distribuída, onde múltiplos transmissores são utilizados, o problema da propagação de multicursos é composto. É necessário, portanto, sincronizar ou ajustar a cronometragem do sistema de SFN a fim de controlar a dispersão de retardo vista pelos receptores em áreas de multicurso induzido por SFN para que não exceda a faixa de manipulação de retardo de equalizadores de receptores e se torne problemática.

[0011] Além disso, os símbolos de saída de cada transmissor são baseados no fluxo de transporte recebido, como isso é, então, mapeado em um Quadro de Dados e seus estados iniciais dos codificadores de treliça, que são, normalmente, aleatórios. Quando os transmissores emitem os mesmos símbolos para as mesmas entradas de dados, eles são ditos serem feitos coerentes. Se os transmissores em uma SFN não estão sincronizados, eles não emitirão símbolos coerentes.

[0012] O ATSC promulgou um padrão, referido como o padrão A/110. que proporciona regras para a sincronização de múltiplos transmissores emitindo sinais de 8T-VSB com código de treliça em uma SFN ou sistema de transmissão distribuída (DTx) para criar uma condição que permite que múltiplos transmissores sejam alimentados pelo mesmo fluxo de transporte para produzir símbolos coerentes. SFN e DTx devem ser compreendidos como sendo termos sinônimos em sua totalidade.

[0013] A figura 2 mostra um diagrama em blocos de um sistema de SFN de ATSC 200, usando transmissão distribuída (DTx) A/110. O sistema SFN 200 inclui três elementos: um tempo externo e referência de freqüência (mostrado como GPS), um adaptador de transmissão distribuída (DTxA) 202, situado na extremidade fonte do subsistema de

Petição 870190047048, de 20/05/2019, pág. 35/69

5/24 distribuição (ou ligação (link) de estúdio - para - a Áudio (STL)) e múltiplos sistemas de transmissão de RF 208. DTxA inclui dois blocos básicos: um inseridor de sincronização de transmissor 206 e um modelo de processamento de dados 204. O inseridor de sincronização de transmissor 206 insere informação (descrita em mais detalhes abaixo) no fluxo de transporte (TS). O modelo de processamento de dados 204 é um modelo do processamento de em um modulador do ATSC, que serve como uma referência principal aos blocos de processamento de dados sincronizados escravos 210 no sistema de transmissão de RF 208. De um modo geral, cada sistema de transmissão de RF 208 inclui dois blocos: bloco de processamento de dados sincronizados 210 e bloco de processamento de sinal e amplificação de potência 211, que, algumas vezes, são referidos, coletivamente, como um modulador 212. Esses estágios de nível baixo do transmissor e, em geral, também são referidos como o componente excitador. Aqui, os termos excitador e modulador são usados permutavelmente.

[0014] Em um sistema de SFN do ATSC, cada bloco de processamento de dados sincronizado 210 também inclui um transmissor de 8-VSB com código de treliça 100, discutido acima com referência à figura 1. Conforme mostrado na figura 2, DTxA produz um fluxo de transporte (TS) e alimenta esse fluxo para todos os blocos de processamento de dados sincronizados 210.

[0015] A figura 3 mostra a estrutura de um pacote de transmissão distribuído de acordo com o padrão A/110 e a figura 4 representa um quadro de dados de VSB, que inclui pacotes de dados e correção antecipada de erro (FEC) e campos de sincronização de campos de dados (DFS).

[0016] O padrão A/110 requer que os três elementos de sistema de ATSC seguintes sejam sincronizados: 1. sincronização de freqüência das freqüências piloto ou de portadoras; 2. sincronização de quaPetição 870190047048, de 20/05/2019, pág. 36/69

6/24 dro de dados; e 3. sincronização de pré-codificador e codificador de treliça (codificador de treliça). Segue-se uma descrição de como esses três elementos são sincronizados em um grupo de transmissores localizados separadamente.

[0017] De acordo com o padrão A/110, o controle de duas freqüências de transmissor específicas é requerido. Primeiro, a freqüência do sinal transmitido, conforme medido pela freqüência de seu piloto, deve ser controlada precisamente para manter as freqüências dos transmissores perto o bastante uma da outra para que o receptor não seja sobrecarregado com desvio aparente de Doppler entre os sinais. A freqüência de temporizador do símbolo deve ser controlada precisamente para permitir o fluxo de símbolos de saída a fim de manter deslocamentos de tempo estáveis, relativos entre transmissores em uma rede. Um sinalizador de fluxo travado (stream_locked_flag), na estrutura de pacotes de DTxP, é usado para identificar uma de duas opções para realizar a sincronização de freqüência do símbolo. Esse sinalizador (flag) é um campo de 1 bit que indica para um transmissor escravo se é para bloquear sua freqüência de temporizador de símbolo para a freqüência de temporizador de fluxo de transporte que entra (metodologia normal do ATSC) ou bloquear sua freqüência de temporizador de símbolo para a mesma freqüência de referência de precisão externa, usada por toda a rede (por exemplo, GPS).

[0018] A sincronização de quadros de dados requer que todos os moduladores escravos 212 em uma SFN para usar o mesmo pacote de fluxo de transporte (TS) para iniciar um quadro de dados VSB (figura 4). No padrão A/110 do ATSC corrente, isso é realizado pelo uso de DTxA 202 pela inserção de um sinal de cadência. Em particular, um sinal de cadência (CS) é inserido em um determinado ponto no tempo, uma vez a cada 624 pacotes, no fluxo de transporte de MPEG-2 de DTxA para cada um dos moduladores 212. A divisão da taxa de CS

Petição 870190047048, de 20/05/2019, pág. 37/69

7/24 pela metade produz uma Sinc. de Campo de Dados (DFS). O padrão A/53 especifica que o randomizador de dados 102, o codificador de RS 104 e o intercalador de dados 106 e o intercalador de intra-segmentos em parte de 108 nos blocos de processamento de dados sincronizados escravos 210 testaram todos escravizados à DFS.

[0019] Além disso, o padrão A/110 estipula que é necessário desenvolver uma condição de estado para as memórias do codificador de treliça serem aplicadas em uma época específica no fluxo de dados, simultaneamente, por todos os sistemas de transmissão de RF 208 em uma rede. De acordo com o padrão A/110, a fim de colocar os pré-codificadores e os codificadores de treliça de todos os transmissores em uma rede no mesmo estado ao mesmo tempo, é necessário perturbar sinc para o modelo de codificador de treliça no Adaptador de Transmissão Distribuída. Em outras palavras, os codificadores de treliça não podem ser sincronizados pela identificação de uma época no fluxo de transporte (TS). Antes, para colocar os codificadores de treliça de todos os transmissores em uma rede nos mesmos estados ao mesmo tempo, uma amostra de todos os estados dos codificadores de treliça no modelo de processamento de dados 204 é capturado e esses dados são conduzidos em um elemento do DTxP, Estado de código Trellis (Trellis_code_statee) (figura 3) de DTxA 202 para todos os moduladores escravos 212.

[0020] Em um ponto determinístico no tempo, mais tarde, os estados dos códigos de treliça que foram extraídos de DTxP são usados para inicializar a memória de cada codificador de treliça nos moduladores escravos 212, para o estado do modelo de processamento de dados em DTxA 202. Uma vez que isso tenha sido realizado, os codificadores de treliça do modulador são sincronizados e todos os moduladores 212 produzirão símbolos coerentes. Além disso, o DTxA indica o modo de operação para os transmissores e proporciona informação

Petição 870190047048, de 20/05/2019, pág. 38/69

8/24 para ser transmitida no segmento de dados de sinc de campo de dados através de canal lateral de taxa de campo, que conduz informação atualizada regularmente, em uma taxa de campo de dados.

[0021] O método usado pelo padrão A/110 para obter a sincronização do codificador de treliça adiciona muita complexidade ao desenho global do sistema de transmissão distribuída de SFN através da exigência para que o DTxA não proporcione a capacidade para postar dados do processo no modulador, uma vez que sai DTxA. Uma mudança de um bit no fluxo de dados após DTxA romperá o esquema de sincronização de código de treliça, assim, tornando difícil, se não impossível, adicionar otimizações ao padrão A/53 do ATSC. Além disso, como a maioria dos transmissores são adicionados em esquema de multicamadas (por exemplo, distribuídos por tradutor), a complexidade de uma SFN segundo o padrão A/110 cresce, uma vez que um modelo de processamento de dados adicional 204 deve ser adicionado para cada camada. Desse modo, o que é necessário é uma tecnologia que seja escalonável em aplicações de SFN, sem adicionar complexidade adicional ou restrições quanto a extensibilidade do sistema global.

[0022] Dado o precedente, o que é necessário é um sistema, método e produto de programa para aparelho, sistemas e métodos para produzir símbolos coerentes em uma rede de freqüência única.

BREVE DESCRIÇÃO DA INVENÇÃO [0023] A presente invenção satisfaz as necessidades identificadas acima pelo fornecimento de aparelho, sistemas e métodos para a produção de símbolos coerentes em uma rede de freqüência única.

[0024] Uma vantagem da presente invenção é que ela é compatível com os padrões do ASTC e os receptores mais antigos do ATSC.

[0025] Uma outra vantagem da presente invenção é que ela fornece uma reinicialização Trellis determinística.

[0026] Ainda outra vantagem da presente invenção em que ela

Petição 870190047048, de 20/05/2019, pág. 39/69

9/24 proporciona sincronização de quadros de VSB determinística e um pode assim fazer simultaneamente com a reinicialização determinística de treliça de maneira eficaz.

[0027] Em um aspecto da presente invenção, sistemas, métodos, aparelho e código de computador são proporcionados para produzir uma pluralidade de símbolos coerentes a partir de uma pluralidade de transmissores digitais de RF, tendo uma pluralidade de codificadores de treliça. Um receptor recebe sinal digital contendo dados de conteúdos a serem difundidos dos transmissores digitais de RF. Um inseridor de pacotes insere um primeiro pacote de inicialização no sinal digital, onde o pacote de inicialização contém bytes de enchimento para a inicialização, deterministicamente, dos codificadores de treliça nos transmissores digitais de RF. Um transmissor transmite o sinal digital para os transmissores digitais de RF.

[0028] Outras características e vantagens da presente invenção, bem como a estrutura e a operação de várias modalidades da presente invenção são descritas em detalhes abaixo com referência aos desenhos anexos.

BREVE DESCRIÇÃO DOS DESENHOS [0029] As características e vantagens da presente invenção se tornarão mais evidentes a partir da descrição detalhada apresentada abaixo, quando tomada em conjunto com os desenhos, em que numerais de referência similares indicam elementos idênticos ou funcionalmente similares.

[0030] A figura 1 é um diagrama em blocos de um transmissor 8VSB com código de treliça 100.

[0031] A figura 2 mostra um diagrama em blocos de um sistema de SFN do ATSC usando transmissão distribuída de A/110 onde múltiplos transmissores 8T-VSB com códigos de treliça são alimentados pelo mesmo fluxo de transporte.

Petição 870190047048, de 20/05/2019, pág. 40/69

10/24 [0032] A figura 3 mostra a estrutura de pacote de transmissão distribuída de acordo com o padrão A/110.

[0033] A figura 4 representa um quadro de dados de VSB de acordo com o padrão A/53 do ATSC.

[0034] A figura 5 é um diagrama de sistema de uma SFN exemplificativa de acordo com uma modalidade da presente invenção.

[0035] A figura 6 ilustra um método para inserção de pacotes de inicialização de quadro de VSB (VFIPs) de acordo com uma modalidade da presente invenção.

[0036] A figura 7 representa uma estrutura de um pacote de inicialização de quadro de VSB de acordo com uma modalidade da presente invenção.

[0037] A figura 8 é um diagrama em blocos de um intercalador de dados para intercalar um fluxo de transporte com VFIPs de acordo com uma modalidade da presente invenção.

[0038] A figura 9 é um diagrama em blocos de um comutador de intercalador, alimentando VFIPs intercalados aos codificadores de treliça de acordo com uma modalidade da invenção.

[0039] A figura 10 representa a saída de um intercalador de bytes convolucionais contínuos de segmento de ATSC 52 com um VFIP intercalado de acordo com uma modalidade da presente invenção.

[0040] A figura 11 mostra a estrutura de um VFIP com uma modalidade da presente invenção.

[0041] A figura 12 representa linhas de tempo de sincronização de

SFN, mostrando a sintaxe e a semântica de cronometragem para uma

SFN do ATSC, de acordo com uma modalidade da presente invenção.

DESCRIÇÃO DETALHADA [0042] A presente invenção é agora descrita em mais detalhes aqui, em termos de um sistema, método e aparelho exemplificativos para produzir símbolos coerentes em uma rede de freqüência única.

Petição 870190047048, de 20/05/2019, pág. 41/69

11/24

Isso é para conveniência apenas e não está destinado a limitar a aplicação da presente invenção. De fato, após a leitura da descrição seguinte, será evidente para alguém versado na(s) técnica(s) relevante(s) como implementar a seguinte invenção em modalidades alternativas (por exemplo, redes de multifreqüências).

[0043] De um modo geral, a presente invenção realiza as sincronizações requeridas do ATSC: 1. sincronização de freqüência do piloto ou freqüências portadoras; 2. sincronização de quadros de dados; e 3. sincronização de pré-codificador/codificador de treliça.

[0044] A sincronização de freqüências do piloto ou portadora é obtida pelo bloqueio da freqüência portadora de um excitador no sistema de transmissor de RF em uma referência de uma base de tempos de GPS.

[0045] O início de um quadro de dados é determinado (isto é, sincronizado) pela identificação de um ponto no fluxo de transporte através de um pacote de cronometragem especial. De um modo geral, um fluxo de transporte (TS), tendo um pacote de cronometragem especializado, é gerado em uma instalação de difusão. A taxa de TS é bloqueada para um temporizador de GPS (por exemplo, 10 Mhz) e a referência temporal de GPS (por exemplo, 1PPS) é usado para construir o pacote de cronometragem. Os pacotes de sincronização identificam um ponto de época de cadência no TS, que é usado para escravizar todos os quadros de dados a serem difundidos de um ou mais sistemas de transmissão de RF e, portanto, proporcionar sincronização de quadro de dados (DFS).

[0046] A presente invenção ainda proporciona uma inicialização determinística das memórias do codificador de treliça e através da criação de pacotes com os padrões de dados predeterminados, localizados em posições determinísticas por todo um quadro de dados. Os padrões de dados predeterminados são transmitidos da estação de difusão para

Petição 870190047048, de 20/05/2019, pág. 42/69

12/24 um excitador a fim de fazer com que seus estados de codificador de treliça sejam inicializados em um modo previsível fixo. A sincronização de quadros de dados e a sincronização do codificador de treliça podem, assim, ocorrer usando um único pacote de inicialização.

[0047] A figura 5 é um diagrama de sistema de uma SFN 500 de acordo com uma modalidade da presente invenção. Um emissor de fluxo de transporte 514 em uma instalação de difusão, tal como um estúdio ou um centro de operações de rede (NOC) é alimentado a um fluxo de dados (fluxo de dados de MPEG-2). O emissor de fluxo de transporte 514 transmite o fluxo de dados para uma rede de distribuição 506 na forma de um fluxo de transporte (TS) e, tendo pacotes de inicialização de quadros de VSB (VFIPs). Os VFIPs são pacotes de sincronização especializados, gerados por um multiplexador de emissão 504 do emissor de fluxo de transporte 514. Em uma modalidade, um módulo de VFIP dentro de um multiplexador de emissão de 504 gera VFIPs. O TS com um VFIP é transmitido para um ou mais sistemas de transmissão 502 através de uma rede de distribuição 506 (por exemplo, fibra, satélite, microondas e similares). O multiplexador de emissão 504 é cronometrado por uma base de tempos de GPS 505.

[0048] Outra configuração de emissor de fluxo de transporte pode ser usada em lugar do emissor de fluxo de transporte 514. O emissor de fluxo de transporte 508, por exemplo, proporciona instalações de difusão com a capacidade de usar um multiplexador padrão 510 com o gerador de VFIP 504. Nesta configuração alternativa de emissor de fluxo de transporte, o emissor de fluxo de transporte 508 inclui uma unidade de inserção de VFIP 509 acoplada, comunicativamente, a um multiplexador padrão 510. Um fluxo de transporte (TS) com pacotes de VFIP é comunicado, similarmente, do emissor de fluxo de transporte 508 com os sistemas de transmissão de RF 502 através da rede de distribuição 506.

Petição 870190047048, de 20/05/2019, pág. 43/69

13/24 [0049] Os sistemas de transmissão de RF 502 a jusante da instalação de difusão inclui um excitador 512 que pode detectar os VFIPs no fluxo de transporte. Além disso, os sistemas de transmissão de RF 502 inclui outros componentes, tais como amplificadores de potência (PAs) 513. Conforme observado acima, os excitadores algumas vezes também são referidos como moduladores.

[0050] Em uma modalidade da presente invenção, o multiplexador de emissão 504, bem como todos os outros nós na SFN 500, são cronometrados por uma base de tempos comum, base de tempos de GPS 505. A sincronização de freqüência do piloto ou portadora é, assim, obtida através do bloqueio da freqüência portadora do excitador 512 na referência de 10 MHz da base de tempos de GPS 505 para regular o desvio de Doppler aparente, visto pelo receptor de ATSC da SFN na sobreposição de áreas de cobertura.

[0051] A descrição a seguir da sincronização de quadros de dados e da sincronização do codificador de treliça é aplicável a ambas as configurações de emissor de fluxo de transporte (514 e 508). Por conveniência, a descrição a seguir está em termos de multiplexador de emissão 504. Na discussão precedente, quando componentes correspondentes apropriados de emissor de fluxo de transporte 508 são identificados.

[0052] Conforme explicado acima, a sincronização de quadros de dados requer que todos os excitadores em uma SFN escolham o mesmo pacote do TS que chega, para começar um quadro de dados de VSB. Na presente invenção, cada excitador 512 segue a cronometragem de sincronização de quadros do multiplexador de emissão 504 para obter a sincronização de quadros inicial e manter essa condição.

[0053] O multiplexador de emissão 504 tem sua taxa de dados bloqueada na referência de GPS 505 e inicia a sincronização de quadros através da seleção de um dos pacotes para começar um quadro

Petição 870190047048, de 20/05/2019, pág. 44/69

14/24 de VSB. Uma vez que um pacote de TS inicial tenha sido selecionado para começar a contagem, o multiplexador de emissão 504 conta 623 pacotes de TS inclusive do pacote selecionado (por exemplo, 0-622). O multiplexador de emissão 504 insere um VFIP como o último pacote. Isso corresponde a um recipiente de dados (624 pacotes) que é equivalente à carga útil em um quadro de VSB A/53 do ASTC, tendo 624 segmentos de carga útil.

[0054] O multiplexador de emissão 504 insere um pacote de inicialização de quadro de VSB (VFIP) conforme mostrado na figura 6. Através da colocação de VFIP no espaço (slot) do último pacote (623), a sinalização do quadro de VSB é tornada implícita. Com o recebimento do VFIP, cada excitador 512 é sinalizado para iniciar um novo quadro de dados após o último bit do pacote ser recebido. A cadência também referida como taxa de cronometragem ou de quadros dos quadros de VSB é, assim, baseada na cronometragem da sincronização de quadros, que é mantida pelo multiplexador de emissão 504. Uma vez que o multiplexador de emissão 504 é bloqueado na base de tempos do GPS 505, a contagem do pacote 0-623 se torna a cadência da taxa de quadros de VSB. Após a primeira inserção de VFIP, VFIPs adicionais podem ser inseridos subseqüentemente em uma periodicidade predeterminada (por exemplo, aproximadamente, uma vez por segundo). Por exemplo, quando o multiplexador de emissão 504 insere um VFIP, ele aparecerá no espaço (slot) como determinado por um contador de cadência em um multiplexador de emissão. Conforme descrito em mais detalhes abaixo, parâmetros de cronometragem adicionais podem ser ajustados com base em valores de campos particulares no VFIP.

[0055] A figura 7 representa a estrutura de um VFIP de acordo com uma modalidade da presente invenção. Conforme mostrado na figura 7, VFIP inclui um campo de identificador de pacote (PID) armaPetição 870190047048, de 20/05/2019, pág. 45/69

15/24 zenado na porção de cabeçalho do pacote de VFIP. O excitador 512 identifica um pacote de VFIP por seu PID. Em uma modalidade exemplificativa, o excitador 512 identifica um pacote como um pacote de VFIP, quando seu valor de PID é 0x1FFA. Após o pacote de VFIP ter sido lido, o excitador 512 insere uma sinc de campo de dados de VSB (DFS). Os segmentos de carga útil do quadro, assim, começam após Sinc de Campo de Dados n° 1. O excitador 512, por sua vez faz uma determinação se 312 pacotes de TS foram recebidos. Se assim, o excitador 512 insere DFSs adicionais por padrão A/53.

[0056] Conforme descrito no padrão A/53 do ATSC, DFS inclui uma série de seqüências de números pseudorandômicos (PN) de comprimento 511, 63, 63 e 63 símbolos, respectivamente. As seqüências PN63 são idênticas, exceto que a seqüência do meio é de sinal oposto em cada outra sinc de campo. Essa inversão permite ao receptor reconhecer os campos de dados alternados, compreendendo um quadro. Na Sinc de Campo de Dados n° 1, todas as seqüências PN63 estão na mesma fase e na Sinc de Campo de Dados n° 2, a seqüência PN63 do meio é invertida e as outras duas têm a mesma fase. O excitador 512 insere uma DFS sem inversão de PN63, diretamente após o último bit do pacote de VFIP e, então, continua com a construção normal de quadro de VSB, começando com o pacote de TS (0) seguinte como o primeiro segmento de dados do quadro de VSB seguinte.

[0057] Se um excitador 512 já foi sincronizado em quadros, um pacote de VFIP recebido pode ser usado para verificar se o excitador ainda está em fase com a cadência de quadros mantida no multiplicador de emissão por causa da colocação implícita de VFIP no fluxo de transporte.

[0058] Conforme explicado acima, também é necessário desenvolver uma condição de estado para as memórias do codificador de treliça a serem aplicadas em uma época específica no fluxo de dados,

Petição 870190047048, de 20/05/2019, pág. 46/69

16/24 simultaneamente, por todos os transmissores em uma rede. A presente invenção usa uma reinicialização determinística de treliça (DTR) para realizar a sincronização de codificador de treliça forçando o codificador de treliça a entrar em um estado zero conhecido quando um byte predeterminado no pacote VFIP entrar no codificador de treliça. [0059] A sincronização do codificador de treliça é realizada com base em um conhecimento a priori da localização do pacote de VFIP intercalado na saída de intercalador de dados 106 (figura 1) antes do estágio do codificador de treliça 108 (figura 1). Com o conhecimento da saída do intercalador de ATSC 106 uma vez que os dados de sincronização de quadro de dados tenham sido obtidos, doze posições de bytes predeterminadas no VFIP são identificadas e usadas para disparar uma DTR em cada um dos doze codificadores de treliça em todos os excitadores na SFN. A inicialização ocorre logo que cada um desses bytes atribuídos primeiro introduza seu codificador de treliça. Mais particularmente, todos os codificadores de treliça são sincronizados após os quatro (4) primeiros segmentos do Quadro de Dados de VSB sem qualquer necessidade de qualquer sintaxe no VFIP em si. Sintaxe adicional, descrita em mais detalhes abaixo, pode ser adicionada para controlar a cronometragem de emissão e outras funções auxiliares do transmissor. Desse modo, através do uso do multiplexador de emissão 504 (ou multiplexador 510 e inseridor de VFIP 509) para inserir uma sincronização de quadros de VSB é assinalada, implicitamente sinalizada. No momento em que o quarto segmento de dados de um novo quadro de VSB é transmitido, todos os codificadores de treliça em todos os excitadores serão reinicializados deterministicamente até um estado zero comum. Símbolos coerentes serão produzidos por todos os transmissores em SFN.

[0060] A figura 8 é um diagrama em blocos mais detalhado de um intercalador de dados convolucionais contínuo de 52 segmentos. ConPetição 870190047048, de 20/05/2019, pág. 47/69

17/24 forme mostrado, o irrtercalador é ilustrado como registros de desvios, que permutam os símbolos no sinal de entrada, onde os registros de desvios (exceto para o primeiro) causam um retardo. A figura 9 representa como os dados intercalados são alimentados aos codificadores de treliça (n° 0 a n° 11). A/53 define um ponto de partida determinístico no começo do primeiro segmento de dados de cada campo de dados. Com base neste ponto de partida e no conhecimento antecipado de como o intercalador de dados de bytes 106 processará um fluxo de dados, bytes de enchimento em VFIP são pré-calculados e inseridos nas posições de bytes corretas para alimentar um respectivo dos doze codificadores de treliça. À medida que cada byte de enchimento designado introduz um codificador de treliça alvo, DTR será disparado.

[0061] A figura 10 mostra um mapa de memória do intercalador de dados de convolução contínua de 52 segmentos do ATSC. Conforme ilustrado na figura 8, os bytes são cronometrados conforme ilustrado pelo comutador à esquerda (isto é, da saída do codificador de ReedSolomon 104) e bytes são cronometrados, conforme ilustrado pelo comutador à direita, da esquerda para a direita (isto é, da memória do intercalador de dados de bytes 106), e enviados para os estágios a seguir de doze (12) codificadores de treliça. Conforme explicado acima, uma Sinc de Campo de Dados (DFS) é inserida mais tarde pela unidade de inserção de sinc 110 no processo pelo excitador 512. A posição temporal de DFS é mostrada no mapeamento como uma linha horizontal através do meio do diagrama representado no mapeamento mostrado na figura 10 para auxiliar na compreensão da presente invenção. Em particular, a figura 10 mostra a inserção de uma DFS (sem inversão de PN63) em resposta a um VFIP no espaço (slot) do último pacote (isto é, o 623° pacote) do quadro de dados anterior.

[0062] As setas diagonais na figura 10 mostram as posições assumidas pelos bytes do VFIP no intercalador. Conforme mostrado,

Petição 870190047048, de 20/05/2019, pág. 48/69

18/24 existe uma dispersão temporal de pacotes através dos limites do quadro de VSB. Três dos bytes de VFIP (51, 103, 153) residem no último grupo de 52 segmentos, antes do final do quadro anterior (Quadro n). Os dados (bytes) restantes estão nos primeiros 52 segmentos de corrente (Quadro n+1). Os (4) bytes marcados em cada uma das três seções diagonais (isto é, os bytes de VFIP 52 - 55, 104 - 107, 159 - 159 ou bytes de enchimento) serão distribuídos deterministicamente para cada um dos (12) codificadores de treliça numerados 5, 2, B, 8; 9, 6, 3, C; 1, A, 7, 4 (hex), respectivamente, quando eles saem da memória do intercalador. Isso permite que uma reinicialização determinística de trellis (DTR) ocorra, usando cada um dos bytes de enchimento designados. Desse modo, uma DTR ocorre no processamento de bytes de enchimento em uma VFIP e sem afetar ou ocorrer em pacotes condutores de conteúdo (Vídeo, Áudio, Dados). Os bytes de VFIP 52 - 55, 104 - 107, 156 - 159 também são mostrados na figura 7 e na figura 11 (DTR de bytes de enchimento reservados).

[0063] Conhecendo com certeza que os bytes de VFIP em um VFIP intercalado passarão através dos codificadores de treliça, os bytes de enchimento podem ser usados para disparar uma reinicialização de treliça (DTR) em todos os excitadores na SFN. Mais particularmente, quando cada um desses (12) bytes de enchimento primeiro introduz seus respectivos codificadores de treliça, isso fará com que o codificador de treliça inicialize em um estado predeterminado. Isso ocorrerá em um modo serial através de quatro (4) segmentos e sincroniza, efetivamente, todos os (12) codificadores de treliça em todos os excitadores 512 em um modo determinístico. Vantajosamente, a reinicialização do codificador determinístico de treliça é, assim, implementada no excitador 512, de modo que adere às trajetórias normais dos codificadores de treliça de um codificador de treliça de quatro estados. Isso permite que lógica combinacional de comutação bem conhecida

Petição 870190047048, de 20/05/2019, pág. 49/69

19/24 seja usada para obter um estado comum.

[0064] Um erro de paridade ocorrerá em cada VFIP pela ação da DTR nos doze bytes de enchimento designados; isso é aceito e não afetará pacotes conduzindo conteúdo normal. Como descrito acima, os doze codificadores de treliça em cada excitador 502 serão reinicialização através dos quatro primeiros segmentos (0, 1, 2, 3) do Quadro N+1, usando os bytes de enchimento. Mais particularmente, cada byte de enchimento usado para DTR causará um erro de bytes determinístico (1) no erro de bytes no decodificador de RS, quando VFIP é recebido. A codificação de RS em A/53 permite a correção de até 10 erros de bytes por pacote. Os doze bytes de enchimento, quando DTR é realizada excederão essa faixa de correção por dois bytes e gerarão erro de pacote no Decodificador de RS. Um receptor de ATSC ignora um erro de pacote em um VFIP porque o VFIP é um valor de PID reservado definido para uso em um pacote operacional e de manutenção (isto é, nenhum conteúdo é conduzido dentro de um VFIP). Em particular, os receptores de ATSC se desmultiplexam com base no valor de PIS e ignoram pacotes reservados (por exemplo, PID = 0x1FFA) sabido não serem de qualquer uso para eles. Os receptores de ATSC também ignorarão, se um sinalizador (flag) de erro de paridade for colocado no cabeçalho daquele pacote pelo decodificador de RS em um receptor de ATSC.

[0065] Fazendo referência à figura 11, outro campo no VFIP é um campo de paridade de RS de 20 Bytes, VFIP_FEC, essa codificação de RS externa, adicional, proporciona correção de erros de bytes (por exemplo, correções de erro de 10 bytes) para proteger o VFIP de erros possíveis introduzidos durante a transmissão. Isso protege contra erros na ligação (link) de rede de distribuição para os transmissores e também permite equipamento de medição e teste automatizado especial no campo para recuperar a carga útil de VFIP para fins de monitoPetição 870190047048, de 20/05/2019, pág. 50/69

20/24 ração e teste de rede. Deve ser compreendido que qualquer tipo de codificação de correção que possa proporcionar a capacidade de detectar e corrigir erros pode ser usado em lugar de codificação de RS e ainda estar dentro do escopo da invenção. Além disso, a codificação de correção de erro pode ser realizada no multiplexador de emissão 504 ou pelo inseridor de VFIP 509, dependendo da configuração de emissor de fluxo de transporte usada.

[0066] O espaço restante não utilizado em VFIP é usado para sintaxe para a cronometragem e o controle da SFN. O período de VFIP é controlado por um campo no VFIP chamado o valor periódico (periodic_value). O ajuste desse sinalizador (flag) para alto faz com que VFIP seja inserido em uma base periódica de campo de valor periódico (periodic_value). Em particular, um valor em campo de valor periódico (periodic_value) indica o número de quadros entre inserções de VFIP. Por exemplo, um valor de 20 indicaria que um pacote de VFIP será inserido pelo multiplexador de emissão 504 a cada 20 quadros de dados, isto é, aproximadamente uma vez por segundo. Em lugar de fazer o retardo periódico de VFIP, um VFIP pode ser inserido em qualquer múltiplo de um quadro de dados na etapa com contador de cadência descrito acima.

[0067] A rede de distribuição 506 para o sistema de transmissão 502 tem, inerentemente, um retardo devido ao tipo de rede de distribuição, por exemplo, fibra, microonda, satélite e similares e outras conexões, por exemplo, cabos coaxiais e similares. Sintaxe de cronometragem dentro do VFIP permite que cada transmissor de RF 502 calcule um retardo global para compensar esses retardos e proporcionar controle temporal rígido do tempo de emissão dos símbolos coerentes das antenas de todos os transmissores em uma SFN e, assim, proporciona controle através da dispersão do retardo vista pelo receptor.

[0068] A figura 12 representa linhas do tempo de sincronização de

Petição 870190047048, de 20/05/2019, pág. 51/69

21/24

SFN, mostrando a sintaxe e a semântica para uma SFN do ASTC de acordo com uma modalidade da presente invenção. Fazendo referência às figuras 11 e 12, carimbo de tempo de sincronismo (sync_time_stamp) (STS) e atraso máximo (max_delay) (MD ou Retardo Máximo) campos na VFIP são usados para proporcionar compensação para todos os transmissores na SFN para o retardo com variação de tempo ou desigual na rede de distribuição 506. Além disso, o campo desvio de tempo tx (tx_ti me_offset)(OD) é usado para sintonia fina ou para ajustar a cronometragem de um transmissor de RF particular 502 na SFN.

[0069] Como descrito acima, o emissor de fluxo de transporte (514 e 508) e todos os excitadores 512 na SFN (isto é, todos os nós) usam uma base de tempos de GPS 505 para receber uma freqüência de 10 MHz e uma referência temporal de 1 PPS. Um contador binário de 24 bits dentro dos emissores de fluxo de transporte mantém a trilha do temporizador baseado na base de tempos de GPS 505. Esse contador de 24 bits também está disponível em todos os excitadores 512. O sinal de 1PPS da base de tempos de GPS 505 é usado para restaurar um contador binário de 24 bits para zero na borda de elevação de 1 PPS. O contador é cronometrado por uma referência de 10 MHz de freqüência e conta de 0 - 9999999 em uma segunda, então, restaura para zero. Cada tique-taque de temporizador e avanço de contagem leva 100 nanossegundos. Essa técnica de contador binário de 24 bits está disponível em todos os nós da rede e forma a base para todos os time stamps (aparelho usado para imprimir data e hora) usados na SFN.

[0070] O campo de (synch_time_stamp) (STS) em VFIP é um campo de 24 bits contendo o valor, o contador de 24 bits assumirá o multiplexador de emissão 504 observado no instante em que VFIP deixa o multiplexador de emissão 504 para a rede de distribuição 506.

Petição 870190047048, de 20/05/2019, pág. 52/69

22/24

Na configuração alternativa, o campo synch_time_stamp (STS) em um VFIP é um campo de 24 bits contendo o valor, o contador binário de 24 bits assumirá no inseridor de VFIP 509, observado no instante em que VFIP deixa o inseridor de VFIP 509 para a rede de distribuição 506. Contadores de 24 bits similares são incluídos nos sistemas de transmissor de RF. Todos os contadores em todos os nós na rede são sincronizados com o mesmo GPS 10 MHz e 1PPS, permitindo que suas contagens sejam sincronizadas. Cada incremento do contador leva 100 nanossegundos. Esse valor conhecido é usado em cada transmissor de RF 502 para calcular um retardo de trânsito (TD) através de sua respectiva rede de distribuição (por exemplo, Satélite, Microondas, Fibra e similares). Mais particularmente, conforme descrito acima, o valor de STS é o tempo que o VFIP deixou o multiplexador de emissão 504 e a rede de distribuição 506 introduzida. O valor de STS é comparado a uma observação da contagem corrente do contador de 24 bits no excitador 512, o instante em que o VFIP é recebido para determinar o TD de quanto tempo (isto é, quantos incrementos de 100 nanossegundos) o pacote de VFIP levou para chegar através da rede de distribuição 506. A figura 12 mostra, graficamente, a liberação de VFIP na rede de distribuição 506 e o VFIP chega em um transmissor 502 como uma função do tempo.

[0071] O campo atraso máximo (maximum_delay) no VFIP (correspondendo a Retardo Máximo ou MD na figura 12) é um valor de 24 bits contendo um valor de retardo predeterminado estabelecido com base em uma análise quantitativa dos retardos de todos os cursos de distribuição para todos os transmissores digitais de RF na SFN. Particularmente, o valor de maximum_ delay introduzido é calculado para ser maior do que o retardo do curso mais longo na rede de distribuição 506. Através da seleção de um valor de MD maior do que o retardo de trânsito máximo esperado através de todos os cursos de distribuição,

Petição 870190047048, de 20/05/2019, pág. 53/69

23/24 um armazenador temporário (buffer) de entrada pode ser calculado e preparado em cada excitador 512 para retardar os pacotes de TS que entram de modo que eles sejam transmitidos de todos os transmissores simultaneamente, independente do tempo de trânsito de um pacote através de uma rede de distribuição 506. Isso é mostrado na figura 12 como o Tempo de Emissão de Referência. O tempo de emissão de referência é o início de sync de segmentos na DFS (sem inversão de PN63) imediatamente em seguida ao VFIP.

[0072] O campo desvio de tempo tx (tx_time_offset) (OD) é um valor de 16 bits endereçado a cada transmissor que contém um valor de retardo opcional para sintonia fina da dispersão de retardo de transmissores particulares para otimizar a rede.

[0073] Desse modo, com base no cálculo de quanto tempo o pacote de VFIP levou para chegar usando em parte synch_time_stamp (STS), o valor de atraso máximo (maximum_delay) (MD) e um desvio tx (tx_offset) (OD), um transmissor de RF 502 pode apresentar seu buffer de retardo de entrada, Retardo de TX. Em conseqüência, o valor do buffer de retardo em cada excitador 512, Retardo de TX, é mostrado na figura 12 e definido pela Equação (1) como segue:

TX Atraso = STS + MD + OD - TD(1) [0074] Desse modo, o retardo de TX para cada excitador na SFN 500 é calculado independentemente. Cada transmissor de RF 502, por sua vez, usa os valores globais de retardo (por exemplo, STS, MD) para estabelecer o tempo de emissão de referência. OD individualmente endereçado permite controle fino do tempo de emissão dos símbolos correntes de todas as antenas de todos os transmissores em uma SFN e, portanto, controlará a dispersão de retardo vista pelo receptor de ATSC. Um valor local (por exemplo, valor de 16 bits, não mostrado) também pode ser introduzido em cada site para compensar o retardo calculado através dos transmissores, filtros de saída e o

Petição 870190047048, de 20/05/2019, pág. 54/69

24/24 comprimento da linha de transmissão, alimentando a Antena. Esse valor é subtraído de MD para um transmissor particular a fim de obter resolução fina no tempo de emissão da antena que é o ponto de referência ou de demarcação em um sistema de SFN (isto é, o ponto em que o sinal de RF guiou transições de onda no espaço livre).

[0075] Embora várias modalidades da presente invenção foram descritas acima, deve ser compreendido que elas foram apresentadas à guisa de exemplo e não de limitação. Será evidente para pessoas versadas na(s) técnica(s) que várias mudanças na forma e nos detalhes podem ser feitas, sem afastamento do espírito e do escopo da presente invenção. Desse modo, a presente invenção não estará limitada por qualquer uma das modalidades exemplificativas descritas, mas será definida apenas de acordo com as reivindicações a seguir e seus equivalentes.

[0076] Além disso, deve ser compreendido que as figuras ilustradas nos anexos, que realçam a funcionalidade e as vantagens da presente invenção são apresentadas para fins exemplificativos, apenas. A arquitetura da presente invenção é suficientemente flexível e configurável, de modo que ela pode ser utilizada de outras maneiras que não aquela mostrada nas figuras que acompanham.

[0077] Ainda, a finalidade do Resumo precedente é permitir que o Registro de Patentes e Marcas de Comércio e Indústria e o público, em geral e especialmente os cientistas, engenheiros e médicos, versados na técnica, que não estejam familiarizados com termos ou fraseologia legal ou de patente, para determinar, rapidamente, de uma inspeção resumida da natureza e da essência da exposição técnica da aplicação. O Resumo não é destinado a ser limitativo quanto ao escopo da presente invenção de maneira alguma. Também deve ser compreendido que as etapas e os processos citados nas reivindicações não precisam ser realizados no pedido apresentado.

Claims

REIVINDICAÇÕES

1. Método para produzir uma pluralidade de símbolos coerentes a partir de uma pluralidade de transmissores digitais de RF tendo uma pluralidade de codificadores de treliça, caracterizado pelo fato de que compreende as etapas de:

recebimento de um sinal digital contendo dados de conteúdo a serem difundidos da pluralidade de transmissores digitais de RF;

inserção de um primeiro pacote de inicialização no sinal digital, o pacote de inicialização contendo uma pluralidade de bytes de enchimento posicionados em posições de byte predeterminadas, respectivamente, para configurar cada um da pluralidade de codificadores de treliça para um estado predeterminado à medida que um byte de enchimento correspondente entra; e transmissão do sinal digital contendo o pacote de inicialização para a pluralidade de transmissores digitais de RF.
2. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que ainda compreende as etapas de:

contagem de um número predeterminado de pacotes do primeiro pacote de inicialização; e inserção de outro pacote de inicialização no sinal digital após o múltiplo do número predeterminado de pacotes.
3. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que o sinal digital é um fluxo de transporte.
4. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que ainda compreende a etapa de:

codificação para correção de erro do pacote de inicialização.
5. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que ainda compreende as etapas de:

geração de um carimbo de tempo (timestamp) de sincroniPetição 870190047048, de 20/05/2019, pág. 56/69

2/13 zação em um campo de carimbo de tempo (timestamp) de sincronização no pacote de inicialização;

armazenamento do valor do carimbo de tempo (timestamp) de sincronização em um campo de carimbo de tempo (timestamp) de sincronização no pacote de inicialização;

armazenamento de um valor de retardo máximo predeterminado em um campo de retardo máximo no pacote de inicialização;

geração de uma válvula de retardo de deslocamento, respectivamente, para cada um da pluralidade de transmissores de RF;

armazenamento do valor de retardo de deslocamento em um campo de desvio de tempo de transmissor no pacote de inicialização; e armazenamento de um endereço de transmissor correspondendo ao retardo de deslocamento em um campo de endereço de transmissor no pacote de inicialização.
6. Método, de acordo com a reivindicação 5, caracterizado pelo fato de a base de tempos comum é o sistema posicional global (GPS).
7. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que ainda compreende a etapa de:

armazenamento de um mapeamento de um intercalador; e colocação da pluralidade de bytes de enchimento no pacote de inicialização de acordo com o mapeamento.
8. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que ainda compreende a etapa de:

bloqueio de um temporizador de símbolos e uma freqüência portadora de um modulador da pluralidade de transmissores digitais de RF para uma base de tempos comum.
9. Método, de acordo com a reivindicação 8, caracterizado pelo fato de que ainda compreende a etapa de:

Petição 870190047048, de 20/05/2019, pág. 57/69

3/13 bloqueio do sinal digital para a base de tempos comum.
10. Método, de acordo com a reivindicação 9, caracterizado pelo fato de que a base de tempos comum é o sistema posicional global (GPS).
11. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que os transmissores digitais de RF incluem pelo menos um de um modulador de banda lateral vestigial de nível oito (8-VSB) e um modulador de banda lateral vestigial de treliça de nível oito (8TVSB) e um amplificador de potência.
12. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que ainda compreende a etapa de:

sincronização de uma pluralidade de quadros de dados com base na chegada do pacote de inicialização.
13. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que ainda compreende a etapa de:

escravização de uma pluralidade de quadros de dados a serem difundidos da pluralidade de transmissores digitais de RF com base na recepção de um pacote de inicialização.
14. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que ainda compreende a etapa de:

cálculo de uma métrica de retardo correspondendo a um carimbo de tempo (timestamp) de sincronização, um valor de retardo máximo e um valor de retardo de deslocamento no pacote de inicialização e uma base de tempos comum, em que o carimbo de tempo (timestamp) de sincronização é um valor da base de tempos comum observado quando o pacote de inicialização é transmitido para uma rede de distribuição, em que o valor de retardo máximo corresponde a um retardo em uma rede de distribuição e o valor de retardo de deslocamento corresponde a um valor de retardo endereçado a um respectivo da pluralidade de transmissores digitais de RF.

Petição 870190047048, de 20/05/2019, pág. 58/69

4/13
15. Método, de acordo com a reivindicação 14, caracterizado pelo fato de que a base de tempos comum é o sistema posicional global (GPS).
16. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que ainda compreende a etapa de:

retardo do sinal digital de ser transmitido pela pluralidade de transmissores de RF por um retardo predeterminado.
17. Método, de acordo com a reivindicação 16, caracterizado pelo fato de que o retardo predeterminado é maior do que o curso de retardo mais longo em uma rede de distribuição para a pluralidade de transmissores digitais de RF.
18. Aparelho para produzir um ou mais pacotes de inicialização, caracterizado pelo fato de que compreende:

um receptor operável para receber um sinal digital contendo dados de conteúdo a serem difundidos de uma pluralidade de transmissores digitais de RF;

um inseridor de pacote operável para inserir um primeiro pacote de inicialização no sinal digital, o pacote de inicialização contendo uma pluralidade de bytes de enchimento posicionados em posições de byte predeterminadas, respectivamente, configurando cada um da pluralidade de codificadores de treliça para um estado predeterminado à medida que um byte de enchimento correspondente entra; e um transmissor operável para transmitir o sinal digital para a pluralidade de transmissores digitais de RF.
19. Aparelho, de acordo com a reivindicação 18, caracterizado pelo fato de que compreende:

um contador operável para contar um número predeterminado de pacotes do primeiro pacote de inicialização; e em que o inseridor de pacote ainda é operável para inserir

Petição 870190047048, de 20/05/2019, pág. 59/69

5/13 outro pacote de inicialização no sinal digital após o múltiplo do número predeterminado de pacotes.
20. Aparelho, de acordo com a reivindicação 18, caracterizado pelo fato de que o sinal digital é um fluxo de transporte.
21. Aparelho, de acordo com a reivindicação 18, caracterizado pelo fato de que compreende:

uma unidade de codificação operável para codificação de correção de erro do pacote de inicialização.
22. Aparelho, de acordo com a reivindicação 18, caracterizado pelo fato de que ainda compreende:

uma base de tempo comum operável para gerar um carimbo de tempo (timestamp) de sincronização, em que o inseridor de pacote ainda é operável para inserir o valor do carimbo de tempo (timestamp) de sincronização em um campo de carimbo de tempo (timestamp) de sincronização no pacote de inicialização e armazenar um valor de retardo máximo predeterminado em um campo de retardo máximo no pacote de inicialização;

uma unidade de retardo operável para gerar um valor de retardo de deslocamento, respectivamente, para cada um da pluralidade de transmissores de RF, em que o referido inseridor ainda é operável para armazenamento do valor de retardo de deslocamento em um campo de deslocamento de tempo do transmissor no pacote de inicialização e armazenar um endereço de transmissor correspondente ao retardo de deslocamento em um campo de endereço de transmissor no pacote de inicialização.
23. Aparelho, de acordo com a reivindicação 22, caracterizado pelo fato de que a base de tempos comum é o sistema posicional global (GPS).
24. Aparelho, de acordo com a reivindicação 18, caracterizado pelo fato de que ainda compreende:

Petição 870190047048, de 20/05/2019, pág. 60/69

6/13 uma memória para armazenamento de um mapeamento de um intercalador; e um gerador de pacotes operável para colocar os bytes de enchimento no pacote de inicialização de acordo com o mapeamento.
25. Aparelho, de acordo com a reivindicação 18, caracterizado pelo fato de que ainda compreende:

uma unidade de cronometragem operável para bloqueio de um temporizador de símbolos e uma freqüência portadora de um modulador da pluralidade de transmissores digitais de RF para uma base de tempos comum.
26. Aparelho, de acordo com a reivindicação 25, caracterizado pelo fato de que a unidade de cronometragem ainda é operável para bloquear o sinal digital para a base de tempos comum.
27. Aparelho, de acordo com a reivindicação 26, caracterizado pelo fato de que a base de tempos comum é o sistema posicional global (GPS).
28. Aparelho, de acordo com a reivindicação 18, caracterizado pelo fato de que os transmissores digitais de RF incluem pelo menos um de um modulador de banda lateral vestigial de nível oito (8VSB) e um modulador de banda lateral vestigial de treliça de nível oito (8T-VSB) e um amplificador de potência.
29. Aparelho, de acordo com a reivindicação 18, caracterizado pelo fato de que ainda compreende:

um sincronizador operável para sincronizar uma pluralidade de quadros de dados com base na chegada do pacote de inicialização.
30. Aparelho, de acordo com a reivindicação 18, caracterizado pelo fato de que uma pluralidade de quadros de dados são escravizados para serem difundidos da pluralidade de transmissores digitais de RF com base na recepção de um pacote de inicialização.
31. Aparelho, de acordo com a reivindicação 18, caracteri-

Petição 870190047048, de 20/05/2019, pág. 61/69

7/13 zado pelo fato de que ainda compreende:

um unidade de retardo operável para calcular uma métrica de retardo correspondente a um carimbo de tempo (timestamp) de sincronização, um valor de retardo máximo e um valor de retardo de deslocamento no pacote de inicialização e uma base de tempos comum, em que o carimbo de tempo (timestamp) de sincronização é um valor da base de tempos comum observado quando o pacote de inicialização é transmitido em uma rede de distribuição, em que o valor de retardo máximo corresponde a um retardo em uma rede de distribuição e o valor de retardo de deslocamento corresponde a um valor de retardo endereçado a um respectivo da pluralidade de transmissores digitais de RF.
32. Aparelho, de acordo com a reivindicação 31, caracterizado pelo fato de que a base de tempos comum é o sistema posicional global (GPS).
33. Aparelho, de acordo com a reivindicação 18, caracterizado pelo fato de que ainda compreende:

uma unidade de retardo operável para retardar o sinal digital de ser transmitido pela pluralidade de transmissores de RF por um retardo predeterminado.
34. Aparelho, de acordo com a reivindicação 33, caracterizado pelo fato de que o retardo predeterminado é maior do que o curso de retardo mais longo em uma rede de distribuição para a pluralidade de transmissores digitais de RF.
35. Sistema para produzir símbolos coerentes de uma pluralidade de transmissores de RF tendo uma pluralidade de codificadores de treliça, caracterizado pelo fato de que compreende:

uma rede de distribuição;

um multiplexador operável para receber um sinal digital e inserir um primeiro pacote de inicialização no sinal digital e para

Petição 870190047048, de 20/05/2019, pág. 62/69

8/13 transmitir o sinal digital através de uma rede de distribuição; e uma pluralidade de moduladores operáveis para receber o sinal digital da rede de distribuição e modular o sinal digital; e em que o pacote de inicialização contém uma pluralidade de bytes de enchimento posicionados em posições de byte predeterminadas, respectivamente, configurando cada um da pluralidade de codificadores de treliça na pluralidade de moduladores para um estado predeterminado à medida que um byte de enchimento correspondente entra.
36. Sistema, de acordo com a reivindicação 35, caracterizado pelo fato de que o multiplexador é ainda operável para contar um número predeterminado de pacotes do primeiro pacote de inicialização e inserir outro pacote de inicialização no sinal digital, após o múltiplo de número predeterminado de pacotes.
37. Sistema, de acordo com a reivindicação 35, caracterizado pelo fato de que o sinal digital é um fluxo de transporte.
38. Sistema, de acordo com a reivindicação 35, caracterizado pelo fato de que o multiplexador é ainda operável para código de correção de erro do pacote de inicialização.
39. Sistema, de acordo com a reivindicação 35, caracterizado pelo fato de que ainda compreende:

uma base de tempos comum operável para gerar um carimbo de tempo (timestamp) de sincronização, em que o multiplexador é ainda operável para inserir o valor do carimbo de tempo (timestamp) de sincronização em um campo de carimbo de tempo (timestamp) de sincronização no pacote de inicialização e armazenar um valor de retardo máximo predeterminado em um campo de retardo máximo no pacote de inicialização; e em que o multiplexador ainda é operável para gerar um valor de retardo de deslocamento, respectivamente, para cada um da

Petição 870190047048, de 20/05/2019, pág. 63/69

9/13 pluralidade de transmissores de RF, em que o multiplexador é ainda operável para armazenar o valor de retardo de deslocamento em um campo de desvio de tempo de transmissor no pacote de inicialização e armazenar um endereço de transmissor correspondente ao retardo de deslocamento em um campo de endereço de transmissor no pacote de inicialização.
40. Sistema, de acordo com a reivindicação 39, caracterizado pelo fato de que a base de tempos comum é o sistema posicional global (GPS).
41. Sistema, de acordo com a reivindicação 40, caracterizado pelo fato de que o multiplexador ainda é operável para armazenamento de um mapeamento de um intercalador e colocação da pluralidade de bytes de enchimento no pacote de inicialização de acordo com o mapeamento.
42. Sistema, de acordo com a reivindicação 35, caracterizado pelo fato de que o modulador ainda é operável para bloqueio de um temporizador de símbolos e uma freqüência portadora do modulador para uma base de tempos comum.
43. Sistema, de acordo com a reivindicação 42, caracterizado pelo fato de que o multiplexador e o modulador ainda são operáveis para bloquear o sinal digital para a base de tempos comum.
44. Sistema, de acordo com a reivindicação 43, caracterizado pelo fato de que a base de tempos comum é o sistema posicional global (GPS).
45. Sistema, de acordo com a reivindicação 35, caracterizado pelo fato de que o modulador é pelo menos um de um modulador de banda lateral vestigial de nível oito (8-VSB) e um modulador de banda lateral vestigial de treliça de nível oito (8T-VSB).
46. Sistema, de acordo com a reivindicação 35, caracterizado pelo fato de que o modulador ainda é operável para sincroniza-

Petição 870190047048, de 20/05/2019, pág. 64/69

10/13 ção de uma pluralidade de quadros de dados com base na chegada do pacote de inicialização.
47. Sistema, de acordo com a reivindicação 35, caracterizado pelo fato de que uma pluralidade de quadros de dados são escravizados para serem difundidos da pluralidade de transmissores digitais de RF com base na recepção de um pacote de inicialização.
48. Sistema, de acordo com a reivindicação 35, caracterizado pelo fato de que o modulador ainda é operável para calcular uma métrica de retardo correspondendo a um carimbo de tempo (timestamp) de sincronização, um valor de retardo máximo e um valor de retardo de deslocamento no pacote de inicialização e uma base de tempos comum, em que o carimbo de tempo (timestamp) de sincronização é um valor da base de tempos comum observado quando o pacote de inicialização é transmitido para uma rede de distribuição, em que o valor de retardo máximo corresponde a um retardo em uma rede de distribuição e o valor de retardo de deslocamento corresponde a um valor de retardo endereçado a um respectivo da pluralidade de transmissores digitais de RF.
49. Sistema, de acordo com a reivindicação 48, caracterizado pelo fato de que a base de tempos comum é o sistema posicional global (GPS).
50. Sistema, de acordo com a reivindicação 35, caracterizado pelo fato de que o modulador é ainda operável para retardar o sinal digital de ser transmitido pela pluralidade de transmissores de RF por um retardo predeterminado.
51. Sistema, de acordo com a reivindicação 50, caracterizado pelo fato de que o retardo predeterminado é maior do que o curso de retardo mais longo em uma rede de distribuição para a pluralidade de transmissores digitais de RF.
52. Aparelho para produzir uma pluralidade de símbolos

Petição 870190047048, de 20/05/2019, pág. 65/69

11/13 coerentes de uma pluralidade de transmissores digitais de RF, tendo uma pluralidade de codificadores de treliça, caracterizado pelo fato de que compreende:

meios para recebimento de um sinal digital contendo dados de conteúdo a serem difundidos da pluralidade de transmissores digitais de RF;

meios para inserir um primeiro pacote de inicialização no sinal digital, o pacote de inicialização contendo uma pluralidade de bytes de enchimento posicionados em posições de byte predeterminadas, respectivamente, configurando cada um da pluralidade de codificadores de treliça para um estado predeterminado à medida que um byte de enchimento correspondente entra; e meios para transmitir o sinal digital para a pluralidade de transmissores digitais de RF.
53. Aparelho, de acordo com a reivindicação 52, caracterizado pelo fato de que ainda compreende:

meios para a contagem de um número predeterminado de pacotes do primeiro pacote de inicialização; e meios para inserção de outro pacote de inicialização no sinal digital após o múltiplo do número predeterminado de pacotes.
54. Aparelho, de acordo com a reivindicação 52, caracterizado pelo fato de que o sinal digital é um fluxo de transporte.
55. Aparelho, de acordo com a reivindicação 52, caracterizado pelo fato de ainda compreende:

meios de codificação para correção de erro do pacote de inicialização.
56. Aparelho, de acordo com a reivindicação 52, caracterizado pelo fato de que ainda compreende:

meios para geração de um carimbo de tempo (timestamp) de sincronização com base em um campo de carimbo de tempo (tiPetição 870190047048, de 20/05/2019, pág. 66/69

12/13 mestamp) de sincronização no pacote de inicialização;

meios para armazenamento do valor do carimbo de tempo (timestamp) de sincronização em um campo de carimbo de tempo (timestamp) de sincronização no pacote de inicialização;

meios para armazenamento de um valor de retardo máximo predeterminado em um campo de retardo máximo no pacote de inicialização;

meios para geração de uma válvula de retardo de deslocamento, respectivamente, para cada um da pluralidade de transmissores de RF;

meios para armazenamento do valor de retardo de deslocamento em um campo de desvio de tempo de transmissor no pacote de inicialização; e meios para armazenamento de um endereço de transmissor correspondendo ao retardo de deslocamento em um campo de endereço de transmissor no pacote de inicialização.
57. Aparelho de acordo com a reivindicação 52, caracterizado pelo fato de que ainda compreende:

meios para armazenar um mapeamento de um intercalador; e meios para colocar a pluralidade de bytes de enchimento no pacote de inicialização de acordo com o mapeamento
58. Aparelho, de acordo com a reivindicação 52, caracterizado pelo fato de que ainda compreende:

meios para bloqueio de um temporizador de símbolos e uma freqüência portadora de um modulador da pluralidade de transmissores digitais de RF para uma base de tempos comum.
59. Aparelho, de acordo com a reivindicação 58, caracterizado pelo fato de que ainda compreende:

meios para bloquear o sinal digital para a base de tempos

Petição 870190047048, de 20/05/2019, pág. 67/69

13/13 comum.
60. Aparelho, de acordo com a reivindicação 52, caracterizado pelo fato de que ainda compreende:

meios para sincronização de uma pluralidade de quadros de dados com base na chegada do pacote de inicialização.
61. Aparelho, de acordo com a reivindicação 52, caracterizado pelo fato de que ainda compreende:

meios para escravizar uma pluralidade de quadros de dados a serem difundidos da pluralidade de transmissores digitais de RF com base na recepção de um pacote de inicialização.
62. Aparelho, de acordo com a reivindicação 52, caracterizado pelo fato de que ainda compreende a etapa de:

meios para calcular uma métrica de retardo correspondente a um carimbo de tempo (timestamp) de sincronização, um valor de retardo máximo e um valor de retardo de deslocamento no pacote de inicialização e uma base de tempos comum, em que o carimbo de tempo (timestamp) de sincronização é um valor da base de tempos comum observado quando o pacote de inicialização é transmitido em uma rede de distribuição, em que o valor de retardo máximo corresponde a um retardo em uma rede de distribuição e o valor de retardo de deslocamento corresponde a um valor de retardo endereçado a um respectivo da pluralidade de transmissores digitais de RF.
63. Aparelho, de acordo com a reivindicação 52, caracterizado pelo fato de que ainda compreende:

meios para retardar o sinal digital de ser transmitido pela pluralidade de transmissores de RF por um retardo predeterminado.