BR122020018553B1 - Dispositivo de decodificação de vídeo para decodificação de vídeo usando interprevisão e método de decodificação de vídeo para decodificação de vídeo usando interprevisão - Google Patents

Dispositivo de decodificação de vídeo para decodificação de vídeo usando interprevisão e método de decodificação de vídeo para decodificação de vídeo usando interprevisão Download PDF

Info

Publication number
BR122020018553B1
BR122020018553B1 BR122020018553-8A BR122020018553A BR122020018553B1 BR 122020018553 B1 BR122020018553 B1 BR 122020018553B1 BR 122020018553 A BR122020018553 A BR 122020018553A BR 122020018553 B1 BR122020018553 B1 BR 122020018553B1
Authority
BR
Brazil
Prior art keywords
predetermined area
inter
motion vectors
video
video decoding
Prior art date
Application number
BR122020018553-8A
Other languages
English (en)
Inventor
Kenta Senzaki
Yuzo Senda
Keiichi Chono
Hirofumi Aoki
Original Assignee
Nec Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Corporation filed Critical Nec Corporation
Publication of BR122020018553B1 publication Critical patent/BR122020018553B1/pt

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/46—Embedding additional information in the video signal during the compression process
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/103—Selection of coding mode or of prediction mode
    • H04N19/109—Selection of coding mode or of prediction mode among a plurality of temporal predictive coding modes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/119—Adaptive subdivision aspects, e.g. subdivision of a picture into rectangular or non-rectangular coding blocks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/12—Selection from among a plurality of transforms or standards, e.g. selection between discrete cosine transform [DCT] and sub-band transform or selection between H.263 and H.264
    • H04N19/122—Selection of transform size, e.g. 8x8 or 2x4x8 DCT; Selection of sub-band transforms of varying structure or type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/136—Incoming video signal characteristics or properties
    • H04N19/137—Motion inside a coding unit, e.g. average field, frame or block difference
    • H04N19/139—Analysis of motion vectors, e.g. their magnitude, direction, variance or reliability
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/146—Data rate or code amount at the encoder output
    • H04N19/147—Data rate or code amount at the encoder output according to rate distortion criteria
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/65—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using error resilience
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H04N19/91—Entropy coding, e.g. variable length coding [VLC] or arithmetic coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

Dispositivo de criptografia de vídeo inclui o meio de controle de criptografia (11) para controlar um tipo de partição de inter-PU e uma direção de interprevisão de uma CU a ser codificada, com base no número máximo (PA) de vetores de movimento permitido para um bloco de imagem tendo uma área predeterminada cujo tamanho é igual ou maior que o tamanho de uma LCU e o número (PB) de vetores de movimento de um bloco codificado de imagem contido no bloco de imagem tendo a área predeterminada. Um dispositivo de decodificação de vídeo inclui o meio de controle de decodificação (206) para controlar um tipo de partição de inter-PU e uma direção de interprevisão de uma CU a ser decodificada, com base no número máximo de vetores de movimento permitido para um bloco de imagem tendo uma área predeterminada cujo tamanho é igual ou maior que o tamanho de uma LCU e o número de vetores de movimento de um bloco decodificado de imagem contido no bloco de imagem tendo a área predeterminada.

Description

Campo Técnico
[0001] A presente invenção refere-se a um dispositivo de criptografia de vídeo, um dispositivo de decodificação de vídeo, um método de criptografia de vídeo, um método de decodificação de vídeo e um programa que usa unidades hierárquicas de codificação.
Histórico da Técnica
[0002] A Literatura de Não Patente (NPL) 1 revela o sistema típico de criptografia de vídeo e sistema de decodificação de vídeo.
[0003] Um dispositivo de criptografia de vídeo descrito em NPL 1 tem uma estrutura conforme mostrada na figura 17. O dispositivo de criptografia de vídeo mostrado na figura 17 é denominado um dispositivo típico de criptografia de vídeo abaixo.
[0004] Com referência à figura 17, a estrutura e operação do dispositivo típico de criptografia de vídeo que recebe cada quadro de vídeo digitalizado como entrada e produz de uma corrente de bit são abaixo descritas.
[0005] O dispositivo de criptografia de vídeo mostrado na figura 17 inclui um transformador/quantizador 101, um codificador de entropia 102, um transformador inverso/quantizador inverso 103, um buffer 104, um previsor 105, um multiplexador 106 e um controlador de criptografia 108.
[0006] O dispositivo de criptografia de vídeo mostrado na figura 17 divide cada quadro em blocos de tamanho de 16x16 pixels denominados macro blocos (MBs), e codificada cada MB sequencialmente da esquerda superior do quadro.
[0007] A figura 18 é um diagrama explicativo mostrando um exemplo de divisão de bloco no caso em que o quadro tem uma resolução espacial de QCIF (Quarter Common Intermediate Format [Formato Intermediário Comum de Quarto]). O seguinte descreve a operação de cada unidade enquanto enfoca somente nos valores de pixel de luminância para fins de simplicidade.
[0008] Um sinal de previsão fornecido do previsor 105 é subtraído do vídeo de entrada dividido por bloco, e o resultado é a entrada ao transformador/quantizador 101 como uma imagem de erro de previsão. Existem dois tipos de sinais de previsão, isto é, um sinal de intraprevisão e um sinal de interprevisão. O sinal de interprevisão também é denominado um quadro sinal de interprevisão.
[0009] Cada um dos sinais de previsão é abaixo descrito. O sinal de intraprevisão é um sinal de previsão gerado com base em uma imagem de uma foto reconstruída que tem o mesmo tempo de display que a foto atual armazenada no buffer 104.
[0010] Com referência ao processo de previsão 8.3.1 Intra_4x4 para amostras luma, o processo de previsão 8.3.2 Intra_8x8 para amostras luma e processo de previsão 8.3.3 Intra_16x16 para amostras luma em NPL 1, intraprevisão de três tamanhos de bloco, i.e., Intra_4x4, Intra_8x8 e Intra_16x16, estão disponíveis.
[0011] Intra_4x4 e Intra_8x8 são respectivamente intraprevisão de tamanho de bloco de 4x4 e tamanho de bloco de 8x8, conforme pode ser entendido de (a) e (c) na figura 19. Cada círculo (o) no desenho representa um pixel de referência usado para intraprevisão, i.e., um pixel da foto reconstruída tendo o mesmo tempo de display que a foto atual.
[0012] Na intraprevisão de Intra_4x4, os pixels periféricos reconstruídos são diretamente definidos como pixels de referência, e usados para enchimento (extrapolação) em nove direções mostradas em (b) da figura 19 para formar o sinal de previsão. Na intraprevisão de Intra_8x8, os pixels obtidos ao uniformizar pixels periféricos da imagem da foto reconstruída por filtros passa-baixo (1/2, 1/4, 1/2) mostrados sob a seta direita em (c) da figura 19 são definidos como pixels de referência, e usados para extrapolação nas nove direções mostradas em (b) da figura 19 para formar o sinal de previsão.
[0013] De forma semelhante, Intra_16x16 é intraprevisão de tamanho de bloco de 16 x 16, conforme pode ser entendido de (a) na figura 20. Como na figura 19, cada círculo (o) no desenho representa um pixel de referência usado para intraprevisão, i.e., um pixel da foto reconstruída tendo o mesmo tempo de display que a foto atual. Na intraprevisão de Intra_16x16, os pixels periféricos da imagem da foto reconstruída são diretamente definidos como pixels de referência, e usados para extrapolação em quatro direções mostradas em (b) da figura 20 para formar o sinal de previsão.
[0014] Doravante, um MB e um bloco codificado usando o sinal de intraprevisão são denominados um intra-MB e um intrabloco, respectivamente, i.e., um tamanho de bloco de intraprevisão é denominado um tamanho de bloco de intraprevisão, e uma direção de extrapolação é denominada uma direção de intraprevisão. O tamanho de bloco de intraprevisão e a direção de intraprevisão são parâmetros de previsão relacionados à intraprevisão.
[0015] O sinal de interprevisão é um sinal de previsão gerado de uma imagem de uma foto reconstruída diferente no tempo de display daquela que a foto atual tem e é armazenado no buffer 104. Doravante, um MB e um bloco codificado usando o sinal de interprevisão são denominados um inter-MB e um interbloco, respectivamente. Um tamanho de bloco de interprevisão (tamanho de bloco de interprevisão) pode ser selecionado a partir de, por exemplo, 16 x 16, 16 x 8, 8 x 16, 8 x 8, 8 x 4, 4 x 8, e 4 x 4.
[0016] A figura 21 é um diagrama explicativo mostrando um exemplo de interprevisão usando o tamanho de bloco de 16x16 como um exemplo. Um vetor de movimento MV = (mvx, mvy) mostrado na figura 21 é uma previsão, que indica a quantidade de tradução paralela de um bloco de interprevisão (sinal de interprevisão) de uma foto de referência relativa a um bloco a ser codificado. Em AVC, os parâmetros de previsão de interprevisão incluem não somente uma direção de interprevisão representando uma direção da foto de referência de um sinal de interprevisão relativo a uma foto a ser codificada do bloco a ser codificado, porém também um índice de foto de referência para identificar a foto de referência usada para interprevisão do bloco a ser codificado. Isso é devido, em AVC, múltiplas fotos de referência armazenadas no buffer 104 podem ser usadas para interprevisão.
[0017] Na interprevisão de AVC, um vetor de movimento pode ser calculado em exatidão de U de pixel. A figura 22 é um diagrama explicativo mostrando o processamento de interpolação para sinais de luminância na previsão compensada por movimento. Na figura 22, A representa um sinal de pixel em uma posição de pixel de número inteiro, b, c, d representa os sinais de pixel em posições decimais de pixel com exatidão de ^ de pixel, e e1, e2, e3 representa os sinais de pixel nas posições decimais de pixel com exatidão de U de pixel. O sinal de pixel b é gerado ao aplicar um filtro de seis derivações para pixels nas posições horizontais de pixel de número inteiro. Da mesma forma, o sinal de pixel c é gerado ao aplicar o filtro de seis derivações para pixels nas posições verticais de pixel de número inteiro. O sinal de pixel d é gerado ao aplicar o filtro de seis derivações para pixels nas posições horizontais ou verticais decimais de pixel com exatidão de ^ de pixel. Os coeficientes do filtro de seis derivações são representados como [1, -5, 20, 20, -5, 1]/32. Os sinais de pixel e1, e2, e e3 são gerados ao aplicar um filtro de duas derivações [1, 1]/2 para pixels nas posições adjacentes de pixel de número inteiro ou posições decimais de pixel, respectivamente.
[0018] Uma foto codificada ao incluir somente intra-MBs é denominada uma foto I. Uma foto codificada ao incluir não somente intra-MBs, porém também inter-MBs é denominado uma foto P. Uma foto codificada ao incluir inter-MBs que usam não somente uma foto de referência, porém duas fotos de referência simultaneamente para interprevisão são denominadas uma foto B. Na foto B, a interprevisão em que a direção da foto de referência do sinal de interprevisão relativo à foto a ser codificada do bloco a ser codificado é passada é denominada previsão avançada, interprevisão em que a direção da foto de referência do sinal de interprevisão relativo à foto a ser codificada do bloco a ser codificado é futura é denominada previsão regressiva, e a interprevisão simultaneamente usando duas fotos de referência envolvendo tanto o passado quanto o futuro é denominada previsão bidirecional. A direção de interprevisão (direção de interprevisão) é um parâmetro de previsão de interprevisão.
[0019] Em conformidade com uma instrução a partir do controlador de criptografia 108, o previsor 105 compara um sinal de vídeo de entrada com um sinal de previsão para determinar um parâmetro de previsão que minimiza a energia de um bloco de imagem de erro de previsão. O controlador de criptografia 108 fornece o parâmetro determinado de previsão ao codificador de entropia 102.
[0020] O transformador/quantizador 101 transforma por frequência a imagem de erro de previsão para obter um coeficiente de transformação de frequência.
[0021] O transformador/quantizador 101 ainda quantiza o coeficiente de transformação de frequência com uma largura predeterminada de etapa de quantização Qs. Doravante, o coeficiente quantizado de transformação de frequência é denominado um valor de quantização de transformação.
[0022] O codificador de entropia 102 codifica por entropia os parâmetros de previsão e valor de quantização de transformação. Os parâmetros de previsão são informações associadas a previsão de MB e bloco, tal como, modo de previsão (intraprevisão, interprevisão), tamanho de bloco de intraprevisão, direção de intraprevisão, tamanho de bloco de interprevisão e vetor de movimento acima mencionados.
[0023] O transformador inverso/quantizador inverso 103 quantiza de forma inversa o valor de quantização de transformação com a largura predeterminada de etapa de quantização Qs. O transformador inverso/quantizador inverso 103 ainda realiza a transformação de frequência inversa do coeficiente de transformação de frequência obtido pela quantização inversa. O sinal de previsão é adicionado à imagem reconstruída de erro de previsão obtida pela transformação de frequência inversa, e o resultado é fornecido ao buffer 104.
[0024] O buffer 104 armazena a imagem reconstruída fornecida. A imagem reconstruída para um quadro é denominada uma foto reconstruída.
[0025] O multiplexador 106 multiplexa e produz os dados de saída do codificador de entropia 102 e parâmetros de codificação.
[0026] Com base na operação acima descrita, o multiplexador 106 no dispositivo de criptografia de vídeo gera uma corrente de bit.
[0027] Um dispositivo de decodificação de vídeo descrito em NPL 1 tem uma estrutura conforme mostrada na figura 23. Doravante, o dispositivo de decodificação de vídeo mostrado na figura 23 é denominado um dispositivo típico de decodificação de vídeo.
[0028] Com referência à figura 23, a estrutura e operação do dispositivo típico de decodificação de vídeo que recebe a corrente de bit como entrada e produz um quadro de vídeo decodificado é descrito.
[0029] O dispositivo de decodificação de vídeo mostrado na figura 23 inclui um desmultiplexador 201, um decodificador de entropia 202, um transformador inverso/quantizador inverso 203, um previsor 204 e um buffer 205.
[0030] O desmultiplexador 201 desmultiplexa a corrente de bit de entrada e extrai uma corrente de bit de vídeo codificada por entropia.
[0031] O decodificador de entropia 202 decodifica por entropia a corrente de bit de vídeo. O decodificador de entropia 202 decodifica por entropia os Parâmetros de previsão de MB e bloco e o valor de quantização de transformação, e fornece os resultados ao transformador inverso/quantizador inverso 203 e previsor 204.
[0032] O transformador inverso/quantizador inverso 203 quantiza de forma inversa o valor de quantização de transformação com a largura de etapa de quantização. O transformador inverso/quantizador inverso 203 ainda realiza a transformação de frequência inversa do coeficiente de transformação de frequência obtido pela quantização inversa.
[0033] Após a transformação de frequência inversa, o previsor 204 gera um sinal de previsão usando uma imagem de uma foto reconstruída armazenada no buffer 205 com base nos parâmetros de previsão de MB e bloco codificados por entropia.
[0034] Após a geração do sinal de previsão, o sinal de previsão fornecido a partir do previsor 204 é adicionado a uma imagem reconstruída de erro de previsão obtida pela transformação de frequência inversa realizada pelo transformador inverso/quantizador inverso 203, e o resultado é fornecido ao buffer 205 como uma imagem reconstruída.
[0035] Então, a foto reconstruída armazenada no buffer 205 é produzida como uma imagem decodificada (vídeo decodificado).
[0036] Com base na operação acima descrita, o dispositivo típico de decodificação de vídeo gera a imagem decodificada.
Lista de Citação Literaturas de Não Patente
[0037] NPL 1: ISO/IEC 14496-10 Codificação Avançada de Vídeo
[0038] NPL 2: “Modelo de Teste sob Consideração,” Documento: JCTVC-B205, Equipe Colaborativa Conjunta em Codificação de Vídeo (JCT-VC) de ITU-T SG16 WP3 e ISO/IEC JTC1/SC29/WG11 2° Reunião: Genebra, CH, 21-28 de julho de 2010
Sumário da Invenção Problema Técnico
[0039] NPL 2 revela o Modelo de Teste sob Consideração (TMuC). Diferente daquele revelado em NPL 1, o esquema de TMuC usa as unidades hierárquicas de codificação (Codificando Três Blocos (CTBs)) mostrado na figura 24. Nessa especificação, os blocos CTB são denominados Unidades de Codificação (CUs).
[0040] Aqui, o maior CU é denominado a Maior Unidade de Codificação (LCU), e o menor CU é denominado a Menor Unidade de Codificação (SCU). No esquema de TMuC, o conceito de Unidade de Previsão (PU) é introduzido como uma unidade de previsão para cada CU (ver figura 25). O PU é uma unidade básica de previsão, e oito tipos de partição de PU {2Nx2N, 2NxN, Nx2N, NxN, 2NxnU, 2NxnD, nLx2N, nRx2N} mostrados na figura 25 são definidos. O PU usado para interprevisão é denominado um inter-PU e o PU usado para intraprevisão é denominado intra-PU. A partição de PU para a qual a interprevisão é usada é denominada partição de inter-PU, e a partição de PU para a qual a intraprevisão é usada é denominada intrapartição de PU. Entre os formatos mostrados na figura 25, somente os quadrados de 2Nx2N e NxN são suportados como as intrapartições de PU. Doravante, os comprimentos de um lado de um CU e um PU são denominados tamanho de CU e tamanho de PU, respectivamente.
[0041] O esquema de TMuC pode usar um filtro com até doze derivações para buscar uma imagem prevista com uma exatidão decimal. A relação entre a posição de pixel e coeficiente de filtro é conforme segue.
Figure img0001
[0042] A posição de pixel é descrita com referência à figura 26. Na figura 26, é presumido que A e E são pixels nas posições de pixel de número inteiro. Neste caso, b é um pixel na posição de pixel de 1/4, c é um pixel na posição de pixel de 1/2, e d é um pixel na posição de pixel de 3/4. O mesmo se aplica àqueles na direção vertical.
[0043] O pixel b ou pixel c mostrado na figura 22 é gerado ao aplicar um filtro para posição horizontal ou vertical de pixel de 1/2 uma vez. O pixel e1 é gerado ao aplicar um filtro para a posição de pixel de 1/4 uma vez.
[0044] Com referência à figura 27, uma descrição é feita de um exemplo de geração de pixels decimais, tais como, pixel e2 e pixel e3, cujas posições de pixel são posições de exatidão decimal em ambas as direções horizontais e verticais e pelo menos qualquer uma delas é a posição de pixel de 1/4. Na figura 27, é presumido que o pixel A é um pixel em uma posição de pixel de número inteiro e pixel c é um pixel em uma posição de pixel decimal a ser obtida. Neste caso, o pixel b é primeiramente gerado ao aplicar um filtro para posição vertical de pixel de 1/4. Então, o pixel c é gerado ao aplicar um filtro para posição horizontal de pixel de 3/4 ao pixel decimal b. Nos Métodos de Interpolação 8.3 de NPL 2, a geração de pixels decimais é descrita em mais detalhes.
[0045] No esquema de TMuC, um indicativo de sintaxe de um tipo de partição de PU em cada cabeçote de PU de CUs em todos os níveis (de acordo com a sintaxe de unidade de Previsão 4.1.10 em NPL 2, intra_split_flag no caso de intraprevisão e inter_partitioning_idc no caso de interprevisão) é embutido em uma corrente de bit de saída. Doravante, a sintaxe intra_split_flag é denominada uma intrapartição de sintaxe do tipo de PU, e a sintaxe inter_partitioning_idc é denominada uma sintaxe do tipo de partição de inter-PU.
[0046] Quando muitos CUs de pequeno tamanho existem dentro de cada LCU, a razão do número de bits da sintaxe do tipo de partição de inter-PU incluída na corrente de bit aumenta, causando um problema que a qualidade do vídeo comprimido é reduzida.
[0047] Além disso, no esquema de TMuC, os acessos de memória às fotos de referência aumentam conforme o tamanho da partição de inter-PU torna-se menor, causando um problema de deformar a largura de banda de memória. Especificamente, já que o filtro de doze derivações é usado para gerar um pixel decimal no esquema de TMuC, a largura de banda de memória é mais deformada.
[0048] A figura 28 é um diagrama explicativo para descrever as áreas de acesso de memória quando o filtro de doze derivações é usado. A figura 28(A) mostra uma área de acesso de memória de uma partição de inter-PU quando o tipo de partição de PU de NxN é selecionado, e a figura 28(B) mostra uma área de acesso de memória quando o tipo de partição de inter-PU de 2Nx2N é selecionado.
[0049] Quando NxN é selecionado, já que o acesso de memória de um tamanho cercado pela linha pontilhada na figura 28(A) é realizado quatro vezes no total para cada uma das partições de inter-PU 0, 1, 2, 3, a quantidade de acesso de memória tem um valor obtido ao multiplicar 4(N + 11)2 = 4N2 + 88N + 484 pela contagem de bit de uma foto de referência. Já que a quantidade do acesso de memória da partição de inter-PU 2Nx2N tem um valor obtido ao multiplicar (2N + 11)2 = 4N2 + 44N + 121 pela contagem de bit da foto de referência, a quantidade de acesso de memória da partição de inter-PU NxN torna-se maior do que a quantidade de acesso de memória de 2Nx2N.
[0050] Por exemplo, a quantidade de acesso de memória de inter-PUs em um CU de 8x8 quando N =4, a previsão é previsão unidirecional, e a exatidão de bit de cada valor de pixel é de 8 bits é considerada. A quantidade do acesso de memória na partição de inter-PU de 2Nx2N é de 19 x 19 x 1 x 8 bits = 2888 bits, enquanto a quantidade do acesso de memória na partição de inter-PU NxN é de 5 x 15 x 4 x 8 bits = 7200 bits, cuja quantidade do acesso de memória é cerca de 2,5 vezes.
[0051] Em unidades de LCU, se o tamanho de bloco de LCU for de 128 x 128, a quantidade de acesso de memória quando o LCU é previsto por uma partição de inter-PU será de 139 x 139 x 1 x 8 bits = 154568 bits, enquanto a quantidade do acesso de memória quando o LCU é todo previsto por partições de inter- PU de 4x4 (i.e., quando o LCU é previsto por 1024 partições de inter-PU) será de 15 x 15 x 1024 x 8 bits = 1843200 bits, cuja quantidade do acesso de memória é cerca de doze vezes.
[0052] É um objeto da presente invenção reduzir a largura de banda de memória por área predeterminada.
Solução ao Problema
[0053] Um dispositivo de criptografia de vídeo de acordo com a presente invenção é um dispositivo de criptografia de vídeo para criptografia de vídeo usando interprevisão, que inclui o meio de controle de criptografia para controlar um tipo de partição de inter-PU de um CU a ser codificado, com base no número máximo de vetores de movimento permitido para um bloco de imagem tendo uma área predeterminada o número de vetores de movimento de um bloco codificado de imagem contido no bloco de imagem tendo a área predeterminada.
[0054] Um dispositivo de decodificação de vídeo de acordo com a presente invenção é um dispositivo de decodificação de vídeo para decodificação de vídeo usando interprevisão, que inclui o meio de controle de decodificação para controlar um tipo de partição de inter-PU de um CU a ser decodificado, com base no número máximo de vetores de movimento permitido para uma bloco de imagem tendo uma área predeterminada e número de vetores de movimento de um bloco decodificado de imagem contido no bloco de imagem tendo a área predeterminada.
[0055] Um método de criptografia de vídeo de acordo com a presente invenção é um método de criptografia de vídeo para criptografia de vídeo usando interprevisão, que inclui controle de um tipo de partição de inter-PU de um CU a ser codificado, com base no número máximo de vetores de movimento permitido para um bloco de imagem tendo uma área predeterminada e o número de vetores de movimento de um bloco codificado de imagem contido no bloco de imagem tendo a área predeterminada.
[0056] Um método de decodificação de vídeo de acordo com a presente invenção é um método de decodificação de vídeo para decodificação de vídeo usando interprevisão, que inclui o controle de um tipo de partição de inter-PU de um CU a ser decodificado, com base no número máximo de vetores de movimento permitido para um bloco de imagem tendo uma área predeterminada e o número de vetores de movimento de um bloco decodificado de imagem contido no bloco de imagem tendo a área predeterminada.
[0057] Um programa de criptografia de vídeo de acordo com a presente invenção faz com que um computador para criptografia de vídeo usando interprevisão execute um processo de controlar um tipo de partição de inter-PU de um CU a ser codificado, com base no número máximo de vetores de movimento permitido para um bloco de imagem tendo uma área predeterminada e o número de vetores de movimento de um bloco codificado de imagem contido no bloco de imagem tendo a área predeterminada.
[0058] Um programa de decodificação de vídeo de acordo com a presente invenção faz com que um computador para decodificação de vídeo usando interprevisão execute um processo de controlar um tipo de partição de inter-PU de um CU a ser decodificado, com base no número máximo de vetores de movimento permitido para um bloco de imagem tendo uma área predeterminada e o número de vetores de movimento de um bloco decodificado de imagem contido no bloco de imagem tendo a área predeterminada.
Efeito Vantajoso da Invenção
[0059] De acordo com a presente invenção, já que as partições disponíveis de inter-PU são restritas com base no número de vetores de movimento de um bloco codificado de imagem contido em um bloco de imagem tendo uma área predeterminada, a largura de banda de memória por área predeterminada pode ser reduzida.
[0060] Além disso, já que a direção de interprevisão é restrita com base no número de vetores de movimento de um bloco codificado de imagem contido em um bloco de imagem tendo uma área predeterminada, a largura de banda de memória por área predeterminada pode ser reduzida.
Breve Descrição dos Desenhos
[0061] A figura 1 é uma diagrama de bloco de um dispositivo de criptografia de vídeo na Realização Exemplar 1;
[0062] A figura 2 é um fluxograma mostrando uma operação de determinar parâmetros de previsão realizada por um controlador de criptografia na Realização Exemplar 1;
[0063] A figura 3 é um fluxograma mostrando uma operação de determinar candidatos de tipo de partição de PU;
[0064] A figura 4 é um fluxograma mostrando uma operação de determinar candidatos de direção de interprevisão para cada partição de PU;
[0065] A figura 5 é um diagrama explicativo de uma lista indicativa das informações em uma área predeterminada e informações sobre o número máximo de vetores de movimento permitido para um bloco de imagem tendo a área predeterminada em um conjunto de parâmetro de sequência;
[0066] A figura 6 é um fluxograma mostrando uma operação de escrita de cabeçote de PU;
[0067] A figura 7 é um diagrama explicativo de uma lista indicativa das informações sobre a sintaxe inter_partitioning_idc em uma sintaxe de PU;
[0068] A figura 8 é um diagrama de bloco de um dispositivo de decodificação de vídeo na Realização Exemplar 3;
[0069] A figura 9 é um fluxograma mostrando uma operação de análise de cabeçote de PU;
[0070] A figura 10 é um diagrama explicativo de uma lista indicativa das informações em uma área predeterminada e informações sobre o número máximo de vetores de movimento permitido para um bloco de imagem tendo a área predeterminada em um conjunto de parâmetro de foto;
[0071] A figura 11 é um diagrama explicativo de uma lista indicativa das informações em uma área predeterminada e informações sobre o número de vetores de movimento permitidos para um bloco de imagem tendo a área predeterminada em um cabeçote dividido;
[0072] A figura 12 é um diagrama de bloco de um dispositivo de decodificação de vídeo na Realização Exemplar 4;
[0073] A figura 13 é um fluxograma mostrando uma operação de detecção de erro;
[0074] A figura 14 é um diagrama de bloco mostrando um exemplo de configuração de um sistema de processamento de informações capaz de implantar as funções de um dispositivo de criptografia de vídeo e um dispositivo de decodificação de vídeo de acordo com a presente invenção;
[0075] A figura 15 é um diagrama de bloco mostrando uma parte principal de um dispositivo de criptografia de vídeo de acordo com a presente invenção;
[0076] A figura 16 é um diagrama de bloco mostrando uma parte principal de um dispositivo de decodificação de vídeo de acordo com a presente invenção;
[0077] A figura 17 é um diagrama de bloco de um dispositivo típico de criptografia de vídeo;
[0078] A figura 18 é um diagrama explicativo mostrando um exemplo da divisão de bloco;
[0079] A figura 19 é um diagrama explicativo para descrever intraprevisão de Intra_4x4 e Intra_8x8;
[0080] A figura 20 é um diagrama explicativo para descrever intraprevisão de Intra_16x16;
[0081] A figura 21 é um diagrama explicativo mostrando um exemplo de interprevisão;
[0082] A figura 22 é um diagrama explicativo mostrando o processamento de interpolação para sinais de luminância na previsão compensada por movimento;
[0083] A figura 23 é um diagrama de bloco de um dispositivo típico de decodificação de vídeo;
[0084] A figura 24 é um diagrama explicativo para descrever um CTB;
[0085] A figura 25 é um diagrama explicativo para descrever um PU;
[0086] A figura 26 é um diagrama explicativo para descrever posições decimais de pixel;
[0087] A figura 27 é um diagrama explicativo para descrever um método de geração de pixel decimal usando um filtro de doze derivações no esquema TMuC; e
[0088] A figura 28 é um diagrama explicativo para descrever uma variação de acesso de memória quando um pixel decimal é gerado usando um filtro de doze derivações no esquema TMuC. Descrição das Realizações
[0089] Com a finalidade de resolver os problemas técnicos das técnicas típicas acima mencionadas, a presente invenção restringe as partições de inter-PU de um CU a ser codificado e uma direção de interprevisão com base no número de vetores de movimento de um bloco codificado de imagem contido em um bloco de imagem tendo uma área predeterminada para resolver os problemas. Em um exemplo da presente invenção, os candidatos de tipo de partição de inter-PU e candidatos de direção de interprevisão são respectivamente restritos com base no número de vetores de movimento de um bloco codificado de imagem contido em um bloco de imagem tendo uma área predeterminada para resolver os problemas. Em outro exemplo da presente invenção, a transmissão de uma sintaxe do tipo de partição de inter-PU em um cabeçote de PU é restrita para resolver os problemas. No exemplo acima da presente invenção, a razão do número de bits da sintaxe do tipo de partição de inter-PU incluída em uma corrente de bit pode ser mantida baixa para suprimir a largura de banda de memória enquanto melhora que qualidade do vídeo comprimido.
[0090] Nesta especificação, por exemplo, a área predeterminada significa um LCU ou dois ou mais LCUs sucessivos.
Realização Exemplar 1
[0091] A Realização Exemplar 1 mostra um dispositivo de criptografia de vídeo incluindo: meio de controle de criptografia para controlar um tipo de partição de inter-PU e uma direção de interprevisão com base no número máximo de vetores de movimento permitido para um bloco de imagem tendo uma área predeterminada (uma região predeterminada na imagem) e o número de vetores de movimento de um bloco codificado de imagem contido no bloco de imagem tendo a área predeterminada; e meio para embutir, em uma corrente de bit, as informações sobre a área predeterminada e informações sobre o número máximo de vetores de movimento permitido para o bloco de imagem tendo a área predeterminada para sinalizar, a um dispositivo de decodificação de vídeo, as informações sobre o número máximo de vetores de movimento permitido para o bloco de imagem tendo a área predeterminada.
[0092] Nesta realização exemplar, é presumido que a área predeterminada é de LCUs de numSucLcu sucessivo (um ou mais LCUs), o número máximo de vetores de movimento permitido por área predeterminada é maxNumMV, e o número de vetores de movimento contido em um CU codificado dentro da área predeterminada é currNumMV.
[0093] Conforme mostrado na figura 1, o dispositivo de criptografia de vídeo na realização exemplar inclui um transformador/quantizador 101, um codificador de entropia 102, um transformador inverso/quantizador inverso 103, um buffer 104, um previsor 105, um multiplexador 106, e um controlador de criptografia 107, como o dispositivo típico de criptografia de vídeo mostrado na figura 17.
[0094] O dispositivo de criptografia de vídeo na realização exemplar mostrada na figura 1 difere do dispositivo de criptografia de vídeo mostrado na figura 17 de modo que numSucLcu e maxNumMV são fornecidos ao controlador de criptografia 107 para controlar o tipo de partição de inter-PU e a direção de interprevisão com base em numSucLcu e maxNumMV. NumSucLcu e maxNumMV também são fornecidos ao multiplexador 106 para sinalizar numSucLcu e maxNumMV ao dispositivo de decodificação de vídeo.
[0095] O controlador de criptografia 107 tem o previsor 105 para calcular um custo (custo de Taxa-Distorção: custo R D) calculado a partir da distorção de codificação (a energia de uma imagem de erro entre um sinal de entrada e uma foto reconstruída) e uma contagem gerada de bit. O controlador de criptografia 107 determina um padrão de divisão de CU em que o custo R-D é minimizado (o padrão de divisão determinado por split_coding_unit_flag conforme mostrado na figura 24), e os parâmetros de previsão de cada CU. O controlador de criptografia 107 fornece split_coding_unit_flag determinado e os parâmetros de previsão de cada CU ao previsor 105 e o codificador de entropia 102. Os parâmetros de previsão são informações associadas à previsão de um CU a ser codificado, tal como, modo de previsão (pred_mode), tipo de partição de intra-PU (intra_split_flag), direção de intraprevisão, tipo de partição de inter-PU (inter_partitioning_idc) e vetor de movimento.
[0096] Como um exemplo, o controlador de criptografia 107 na realização exemplar controla o tipo de partição de PU com base em numSucLcu e maxNumMV. Quando 4 <= maxNumMV - currNumMV, o controlador de criptografia 107 na realização exemplar seleciona o tipo ideal de partição de PU como um parâmetro de previsão a partir de um total de dez tipos de intraprevisão {2Nx2N, NxN} e um conjunto completo de interprevisão. Quando 2 <= maxNumMV - currNumMV < 4, o controlador de criptografia 107 seleciona o tipo ideal de partição de PU como um parâmetro de previsão a partir de um total de nove tipos de intraprevisão {2Nx2N, NxN} e interprevisão {2Nx2N, 2NxN, Nx2N, 2NxnU, 2NxnD, nLx2N, nRx2N}. Quando 1 <= maxNumMV - currNumMV < 2, o controlador de criptografia 107 seleciona o tipo ideal de partição de PU como um parâmetro de previsão a partir de um total de três tipos de intraprevisão {2NX2N, NxN} e interprevisão {2NX2N}. Quando maxNumMV - currNumMV < 1, o controlador de criptografia 107 seleciona o tipo ideal de partição de PU como um parâmetro de previsão a partir de dois tipos de intraprevisão {2NX2N, NXN}.
[0097] O controlador de criptografia 107 na realização exemplar ainda controla candidatos para a direção de interprevisão com base em maxNumMV e currNumMV. Por exemplo, quando 2 <= maxNumMV - currNumMV, o controlador de criptografia 107 seleciona uma direção de interprevisão como um parâmetro de previsão a partir de {adiante, regressivo, bidirecional} para uma partição de inter-PU 2Nx2N a ser selecionada. Quando 1 <= maxNumMV - currNumMV < 2, o controlador de criptografia 107 seleciona uma direção de interprevisão como um parâmetro de previsão a partir de {adiante, regressivo}. Observe que, quando maxNumMV - currNumMV < 1, o tipo de partição de PU a ser selecionado é intra.
[0098] A figura 2 é um fluxograma mostrando a operação do controlador de criptografia 107 na realização exemplar para determinar os parâmetros de previsão para cada CU.
[0099] Conforme mostrado na figura 2, o controlador de criptografia 107 determina os candidatos de partição de PU na etapa S101. Na etapa S102, o controlador de criptografia 107 determina os candidatos de direção de interprevisão. Na etapa S103, o controlador de criptografia 107 usa o tipo de partição de PU e candidatos de direção de interprevisão determinados na etapa S101 e etapa S102 para determinar os parâmetros de previsão com base no custo R-D. Na etapa S104, o controlador de criptografia 107 atualiza currNumMV com base no tipo de partição de PU e direção de interprevisão determinados na etapa S102 e etapa S103.
[0100] Quando a direção de interprevisão do tipo de partição de PU é a previsão bidirecional na etapa S104, o controlador de criptografia 107 define currNumMV = currNumMV + 2, ou de outro modo atualiza currNumMV = currNumMV + 1 e currNumMV.
[0101] A figura 3 é um fluxograma mostrando uma operação de determinar os candidatos de tipo de partição de PU na etapa S101 da figura 2.
[0102] Ao determinar que 4 <= maxNumMV - currNumMV na etapa S201, o controlador de criptografia 107 define os candidatos de tipo de partição de PU na etapa S202 para um total de dez tipos de intraprevisão {2Nx2N, NxN} e um conjunto completo de interprevisão.
[0103] De outro modo, i.e., ao determinar que maxNumMV - currNumMV < 4 na etapa S201 e determinar que 2 <= maxNumMV - currNumMV < 4 na etapa S203, o controlador de criptografia 107 define os candidatos de tipo de partição de PU na etapa S204 para um total de nove tipos de intraprevisão {2Nx2N, NxN} e interprevisão {2Nx2N, 2NxN, Nx2N, 2NxnU, 2NxnD, nLx2N, nRx2N}.
[0104] De outro modo, i.e., ao determinar que maxNumMV - currNumMV < 2 na etapa S203 e determinar que 1 <= maxNumMV - currNumMV < 2 na etapa S205, o controlador de criptografia 107 define os candidatos de tipo de partição de PU na etapa S206 para um total de três tipos de intraprevisão {2Nx2N, NxN} e interprevisão {2Nx2N}.
[0105] De outro modo, i.e. ao determinar que maxNumMV - currNumMV < 1 na etapa S205, o controlador de criptografia 107 define os candidatos de tipo de partição de PU para dois tipos de intraprevisão {2Nx2N, NxN}.
[0106] A figura 4 é um fluxograma mostrando uma operação de determinar os candidatos de direção de interprevisão na etapa S102 da figura 2. A seguir, o índice de cada partição de PU é expresso como i e o número de partições é expresso como m para fins ilustrativos. Por exemplo, quando o tipo de partição de PU é NxN, m = 4 e o index i assume os valores 1, 2, 3, 4.
[0107] Na etapa S301, o controlador de criptografia 107 define k = currNumMV e m como o número de partições de PU.
[0108] Na etapa S302, o controlador de criptografia 107 define a variável i representando o índice de partição de PU para 1.
[0109] Na etapa S303, ao determinar que maxNumMV - k - (m-i) >= 2, o controlador de criptografia 107 define, na etapa S304, candidatos de direção de interprevisão para a partição i para {adiante, regressivo, bidirecional}, e define k = k + 2 na etapa S305.
[0110] De outro modo, i.e. ao determinar que maxNumMV - k - (m-i) ^ 1 na etapa S303, o controlador de criptografia 107 define, em S306, os candidatos de direção de interprevisão para a partição i para {adiante, regressivo}. Na etapa S307, o controlador de criptografia 107 define k = k + 1.
[0111] Quando i é igual a m na etapa S308, o processo é terminado.
[0112] De outro modo, o controlador de criptografia 107 define i = i + 1 na etapa S309 e retorna à etapa S303.
[0113] O previsor 105 seleciona um sinal de previsão correspondente aos parâmetros de previsão de cada CU determinado pelo controlador de criptografia 107.
[0114] O sinal de previsão fornecido a partir do previsor 105 é subtraído do vídeo de entrada de cada CU em um formato determinado pelo controlador de criptografia 107 para gerar uma imagem de erro de previsão, e a imagem de erro de previsão é entrada ao transformador/quantizador 101.
[0115] O transformador/quantizador 101 transforma por frequência a imagem de erro de previsão para obter um coeficiente de transformação de frequência.
[0116] O transformador/quantizador 101 ainda quantiza o coeficiente de transformação de frequência com uma largura predeterminada de etapa de quantização Qs para obter um valor de quantização de transformação.
[0117] O codificador de entropia 102 codifica por entropia split_coding_unit_flag (ver figura 24) fornecido do controlador de criptografia 107, os parâmetros de previsão e o valor de quantização de transformação fornecidos a partir do transformador/quantizador 101.
[0118] O transformador inverso/quantizador inverso 103 quantiza de forma inversa o valor de quantização de transformação com a largura predeterminada de etapa de quantização Qs. O transformador inverso/quantizador inverso 103 ainda realiza a transformação de frequência inversa do coeficiente de transformação de frequência obtido pela quantização inversa. O sinal de previsão é adicionado à imagem reconstruída de erro de previsão obtida pela transformação de frequência inversa, e o resultado é fornecido ao buffer 104.
[0119] O multiplexador 106 multiplexa e produz as informações na área predeterminada, as informações sobre o número de vetores de movimento permitido por área predeterminada, e dados de saída do codificador de entropia 103. De acordo com a sintaxe do conjunto de parâmetro de sequência RBSP 4.1.2 em NPL 2, o multiplexador 106 multiplexa a sintaxe num_successive_largest_coding_unit (o valor de numSucLcu na realização exemplar) e max_num_motion_vector sintaxe (o valor de maxNumMV na realização exemplar) conforme listado na figura 5.
[0120] Com base na operação acima mencionada, o dispositivo de criptografia de vídeo de acordo com esta invenção gera uma corrente de bit.
[0121] O dispositivo de criptografia de vídeo na realização exemplar inclui o meio de controle de criptografia para controlar o tipo de partição de inter-PU e direção de interprevisão de um CU a ser codificado com base no número máximo de vetores de movimento permitido para um bloco de imagem tendo uma área predeterminada e o número de vetores de movimento de um bloco codificado de imagem contido no bloco de imagem tendo a área predeterminada acima de modo que os vetores de movimento superiores em número do que o número máximo de vetores de movimento permitido para o bloco de imagem tendo a área predeterminada não serão usados dentro da área predeterminada.
[0122] Em outras palavras, quando o número de vetores de movimento do bloco codificado de imagem contido no bloco de imagem tendo a área predeterminada é inferior do que o número máximo de vetores de movimento, o dispositivo de criptografia de vídeo define, em um tipo pré-determinado de partição de inter-PU, e codifica por entropia uma sintaxe do tipo de partição de inter-PU em uma camada de cabeçote de PU do CU a ser codificado.
[0123] A largura de banda de memória é reduzida ao impedir os vetores de movimento superiores em número do que o número máximo de vetores de movimento de serem usados dentro da área predeterminada. Além disso, já que o número de sintaxes do tipo de partição de inter-PU a serem sinalizadas é reduzido ao impedir os vetores de movimento superiores em número do que o número máximo de vetores de movimento de serem usados dentro da área predeterminada, a porcentagem da quantidade de código de um cabeçote de PU na corrente de bit é reduzida e, consequentemente, a qualidade do vídeo é melhorada.
[0124] Já que a probabilidade de ocorrência de cada tipo de partição de inter-PU varia para reduzir a entropia, a eficiência da criptografia por entropia é melhorada. Dessa forma, a qualidade do vídeo comprimido pode ser mantida enquanto reduz a largura de banda de memória.
[0125] O dispositivo de criptografia de vídeo na realização exemplar embute, na corrente de bit, as informações na área predeterminada e as informações sobre o número máximo de vetores de movimento permitido para o bloco de imagem tendo a área predeterminada. Dessa forma, já que as informações na área predeterminada e o número máximo de vetores de movimento permitido para o bloco de imagem tendo a área predeterminada são sinalizados ao dispositivo de decodificação de vídeo, a interoperabilidade do dispositivo de criptografia de vídeo e do dispositivo de decodificação de vídeo pode ser aprimorada.
Realização Exemplar 2
[0126] Um dispositivo de criptografia de vídeo na Realização Exemplar 2 inclui: meio de controle de criptografia para controlar um tipo de partição de inter-PU e uma direção de interprevisão com base em uma área predeterminada definida da parte externa e o número máximo de vetores de movimento permitido para um bloco de imagem tendo a área predeterminada para controlar a criptografia por entropia de uma sintaxe do tipo de partição de inter-PU com base no número de vetores de movimento de um bloco codificado de imagem contido no bloco de imagem tendo a área predeterminada acima mencionada; e meio para embutir, em uma corrente de bit, as informações sobre a área predeterminada, informações sobre o número máximo de vetores de movimento permitido para o bloco de imagem tendo a área predeterminada e informações sobre o número de vetores de movimento permitido por área predeterminada para sinalizar, a um dispositivo de decodificação de vídeo, as informações sobre o número máximo de vetores de movimento permitido para o bloco de imagem tendo a área predeterminada e as informações sobre o número de vetores de movimento permitido por área predeterminada.
[0127] Nesta realização exemplar, é presumido que a área predeterminada é LCUs de numSucLcu sucessivo, o número máximo de vetores de movimento permitido para o bloco de imagem tendo a área predeterminada é de maxNumMV, e o número de vetores de movimento de um CU codificado contido no bloco de imagem dentro da área predeterminada é de currNumMV.
[0128] A estrutura do dispositivo de criptografia de vídeo na realização exemplar é a mesma que a estrutura do dispositivo de criptografia de vídeo na Realização Exemplar 1 mostrada na figura 1.
[0129] O dispositivo de criptografia de vídeo nesta realização exemplar mostrada na figura 1 difere do dispositivo de criptografia de vídeo mostrado na figura 17 de modo que numSucLcu e maxNumMV são fornecidos ao controlador de criptografia 107 para controlar a partição de inter-PU e a direção de interprevisão com base em numSucLcu e maxNumMV. NumSucLcu e maxNumMV também são fornecidos ao multiplexador 106 para sinalizar numSucLcu e maxNumMV ao dispositivo de decodificação de vídeo.
[0130] O controlador de criptografia 107 tem o previsor 105 para calcular o custo R-D calculado a partir de uma distorção de codificação (a energia de uma imagem de erro entre um sinal de entrada e uma foto reconstruída) e uma contagem gerada de bit. O controlador de criptografia 107 determines um padrão de divisão de CU em que o custo R-D é minimizado (o padrão de divisão determinado por split_coding_unit_flag conforme mostrado na figura 24), e parâmetros de previsão de cada CU. O controlador de criptografia 107 fornece o split_coding_unit_flag determinado e parâmetros de previsão de cada CU ao previsor 105 e codificador de entropia 102. Os parâmetros de previsão são informações associadas à previsão de um CU a ser codificado, tal como, modo de previsão (pred_mode), tipo de partição de intra-PU (intra_split_flag), direção de intraprevisão, tipo de partição de inter-PU (inter_partitioning_idc) e vetor de movimento.
[0131] Como na Realização Exemplar 1, o controlador de criptografia 107 na realização exemplar determina o tipo de partição de PU e candidatos de direção de interprevisão. O controlador de criptografia 107 usa partição de PU determinada e candidatos de direção de interprevisão para determinar parâmetros de previsão com base no custo R-D.
[0132] Quando o modo de previsão de um CU a ser codificado é interprevisão e maxNumMV - currNumMV <1, o controlador de criptografia 107 na realização exemplar controla o codificador de entropia 102 não para criptografar por entropia inter_partitioning_idc.
[0133] O previsor 105 seleciona um sinal de previsão correspondente aos parâmetros de previsão de cada CU determinados pelo controlador de criptografia 107.
[0134] O sinal de previsão fornecido a partir do previsor 105 é subtraído do vídeo de entrada de cada CU em um formato determinado pelo controlador de criptografia 107 para gerar uma imagem de erro de previsão, e a imagem de erro de previsão é entrada ao transformador/quantizador 101.
[0135] O transformador/quantizador 101 transforma por frequência a imagem de erro de previsão para obter um coeficiente de transformação de frequência.
[0136] O transformador/quantizador 101 ainda quantiza o coeficiente de transformação de frequência com uma largura predeterminada de etapa de quantização Qs para obter um valor de quantização de transformação.
[0137] O codificador de entropia 102 codifica por entropia split_coding_unit_flag (ver figura 24) fornecido do controlador de criptografia 107, os parâmetros de previsão e o valor de quantização de transformação fornecidos a partir do transformador/quantizador 101.
[0138] O transformador inverso/quantizador inverso 103 quantiza de forma inversa o valor de quantização de transformação com a largura predeterminada de etapa de quantização Qs. O transformador inverso/quantizador inverso 103 ainda realiza a transformação de frequência inversa do coeficiente de transformação de frequência obtido pela quantização inversa. O sinal de previsão é adicionado à imagem reconstruída de erro de previsão obtida pela transformação de frequência inversa, e o resultado é fornecido ao buffer 104.
[0139] O multiplexador 106 multiplexa e produz as informações sobre a área predeterminada, as informações sobre o número de vetores de movimento permitido por área predeterminada, e dados de saída do codificador de entropia 102. De acordo com a sintaxe de conjunto de parâmetro de sequência RBSP 4.1.2 em NPL 2, o multiplexador 106 multiplexa a sintaxe num_successive_largest_coding_unit (o valor de numSucLcu na realização exemplar) e max_num_motion_vector sintaxe (o valor de maxNumMV na realização exemplar) conforme listado na figura 5.
[0140] Com base na operação acima descrita, o dispositivo de criptografia de vídeo desta invenção gera uma corrente de bit.
[0141] Com referência depois a um fluxograma da figura 6, a descrição é feita de uma operação de escrita da sintaxe do tipo de partição de inter-PU que é um recurso da realização exemplar.
[0142] Conforme mostrado na figura 6, o codificador de entropia 102 codifica por entropia split_coding_unit_flag na etapa S401.
[0143] O codificador de entropia 102 ainda codifica por entropia o modo de previsão na etapa S402, i.e., o codificador de entropia 102 codifica por entropia a sintaxe pred_mode.
[0144] Ao determinar na etapa S403 que o modo de previsão de um CU a ser codificado é interprevisão e determinar na etapa S404 que maxNumMV - currNumMV < 1, o controlador de criptografia 107 controla o codificador de entropia 102 para omitir a criptografia por entropia da sintaxe inter_partitioning_idc.
[0145] Ao determinar na etapa S403 que o CU a ser codificado é intraprevisão, ou ao determinar na etapa S404 que maxNumMV - currNumMV > 2, o controlador de criptografia 107 controla o codificador de entropia 102 para criptografar por entropia, na etapa S405, as informações do tipo de partição de PU sobre o CU a ser codificado.
[0146] De acordo com a sintaxe de unidade de previsão 4.1.10 em NPL 2, a sintaxe pred_mode e sintaxe inter_partitioning_idc acima mencionadas são sinalizadas conforme representadas em uma lista mostrada na figura 7. Os recursos da realização exemplar que a sintaxe inter_partitioning_idc é sinalizada sob a seguinte condição: "se(maxNumMV - currNumMV >= 2)," i.e., se o número de vetores de movimento obtido ao subtrair o número de vetores de movimento do bloco codificado de imagem contido no bloco de imagem tendo a área predeterminada do número máximo de vetores de movimento permitido para o bloco de imagem tendo a área predeterminada for dois ou mais.
[0147] O dispositivo de criptografia de vídeo na realização exemplar inclui o meio de controle de criptografia para controlar um tipo de partição de inter-PU e uma direção de interprevisão com base no número de vetores de movimento (o número máximo de vetores de movimento - 1 na realização exemplar) permitido por área predeterminada com base no número máximo de vetores de movimento permitido para um bloco de imagem tendo a área predeterminada. Já que o dispositivo de criptografia de vídeo não transmite as informações desnecessárias de tipo de partição de inter-PU, a razão do número de bits do tipo de partição de inter-PU incluída em uma corrente de bit pode ser mantida baixa para reduzir a largura de banda de memória enquanto mantém a qualidade de vídeo comprimido.
[0148] Da mesma forma, para decodificação de vídeo, o dispositivo de criptografia de vídeo na realização exemplar inclui o meio para embutir, em uma corrente de bit, informações sobre a área predeterminada definida a partir da parte externa, o número máximo de vetores de movimento permitido para o bloco de imagem tendo a área predeterminada, e o número de vetores de movimento permitido por área predeterminada de modo que uma sintaxe do tipo de partição de inter-PU possa ser analisada a partir da corrente de bit. Dessa forma, a interoperabilidade do dispositivo de criptografia de vídeo e do dispositivo de decodificação de vídeo pode ser aprimorada.
[0149] Além disso, quando o número de vetores de movimento de um bloco codificado de imagem contido no bloco de imagem tendo a área predeterminada for superior a ou igual a um valor obtido ao subtrair um do número máximo de vetores de movimento, o dispositivo de criptografia de vídeo na realização exemplar realiza o controle não para criptografar por entropia uma sintaxe do tipo de partição de inter-PU em uma camada de cabeçote de PU do CU a ser codificado com a finalidade de reduzir o número de sintaxes do tipo de partição de inter-PU a ser sinalizado, ou realizar o controle para sinalizar a sintaxe do tipo de partição de inter-PU somente quando o número de vetores de movimento for inferior do que o valor obtido ao subtrair um do número máximo de vetores de movimento. Já que a redução no número de sintaxes do tipo de partição de inter-PU a ser sinalizado reduz a porcentagem da quantidade de código de um cabeçote de PU na corrente de bit, a qualidade do vídeo é ainda melhorada.
[0150] Realização Exemplar 3Um dispositivo de decodificação de vídeo na Realização Exemplar 3 decodifica uma corrente de bit gerada pelo dispositivo de criptografia de vídeo na Realização Exemplar 2.
[0151] O dispositivo de decodificação de vídeo nesta realização exemplar inclui: meio para desmultiplexar as informações em uma área predeterminada e informações sobre o número de vetores de movimento permitidos para um bloco de imagem tendo a área predeterminada que são multiplexadas em uma corrente de bit; e meio de análise para analisar um tipo de partição de inter-PU a partir da corrente de bit com base no número de vetores de movimento de um bloco codificado de imagem contido no bloco de imagem tendo a área predeterminada.
[0152] Conforme mostrado na figura 8, o dispositivo de decodificação de vídeo na realização exemplar inclui um desmultiplexador 201, um decodificador de entropia 202, um transformador inverso/quantizador inverso 203, um previsor 204, um buffer 205 e um controlador de decodificação 206.
[0153] O desmultiplexador 201 desmultiplexa uma corrente de bit de entrada e extrai informações sobre a área predeterminada, informações sobre o número de vetores de movimento permitido para o bloco de imagem tendo a área predeterminada e uma corrente de bit de vídeo codificada por entropia. O desmultiplexador 201 desmultiplexa a sintaxe num_successive_largest_coding_unit e sintaxe max_num_motion_vector nos parâmetros de sequência conforme listados na figura 5.
[0154] O desmultiplexador 201 ainda fornece as informações sobre a área predeterminada e o número máximo de vetores de movimento permitido para o bloco de imagem tendo a área predeterminada ao controlador de decodificação 206.
[0155] O decodificador de entropia 202 decodifica por entropia a corrente de bit de vídeo. O decodificador de entropia 202 fornece um valor de quantização de transformação decodificado por entropia ao transformador inverso/quantizador inverso 203. O decodificador de entropia 202 fornece o split_coding_unit_flag decodificado por entropia e parâmetros de previsão ao controlador de decodificação 206.
[0156] Supõe-se que o número de vetores de movimento de um bloco decodificado de imagem contido no bloco de imagem tendo a área predeterminada é currNumMV. Neste caso, quando o modo de previsão de um CU a ser decodificado é interprevisão e maxNumMV - currNumMV < 1, o controlador de decodificação 206 na realização exemplar controla o decodificador de entropia 202 para omitir a decodificação por entropia da sintaxe do tipo de partição de inter-PU do CU a ser decodificado. O desmultiplexador 201 ainda define o tipo de partição de inter-PU do CU a ser decodificado para 2Nx2N. Quando o modo de previsão do CU a ser decodificado é interprevisão, currNumMV é atualizado com base em uma direção de interprevisão de cada partição a ser decodificada seguindo o tipo de partição de inter-PU. Em outras palavras, quando a direção de interprevisão de cada partição é a previsão bidirecional, o controlador de decodificação 206 define currNumMV = currNumMV + 2. De outro modo, o controlador de decodificação 206 atualiza currNumMV = currNumMV + 1 e currNumMV.
[0157] O transformador inverso/quantizador inverso 203 quantiza de forma inversa os valores de quantização de transformação de diferença de luminância e cor com uma largura predeterminada de etapa de quantização. O transformador inverso/quantizador inverso 203 ainda realiza a transformação de frequência inversa de um coeficiente de transformação de frequência obtido pela quantização inversa.
[0158] Após a transformação de frequência inversa, o previsor 204 gera um sinal de previsão usando uma imagem de uma foto reconstruída armazenada no buffer 205 com base nos parâmetros de previsão fornecidos do controlador de decodificação 206.
[0159] O sinal de previsão fornecido a partir do previsor 204 é adicionado a uma imagem reconstruída de erro de previsão obtida pela transformação de frequência inversa realizada pelo transformador inverso/quantizador inverso 203, e o resultado é fornecido ao buffer 205 como uma foto reconstruída.
[0160] A foto reconstruída armazenada no buffer 205 é então produzida como uma imagem decodificada.
[0161] Com base na operação acima descrita, o dispositivo de decodificação de vídeo na realização exemplar gera uma imagem decodificada.
[0162] Com referência depois a um fluxograma da figura 9, a descrição é feita de uma operação de analisar a sintaxe do tipo de partição de inter-PU que é um recurso da realização exemplar.
[0163] Conforme mostrado na figura 9, o decodificador de entropia 202 decodifica por entropia split_coding_unit_flag para decidir o tamanho de CU na etapa S501.
[0164] Então, na etapa S502, o decodificador de entropia 202 decodifica por entropia o modo de previsão. Em outras palavras, o decodificador de entropia 202 decodifica por entropia a sintaxe pred_mode.
[0165] Ao determinar na etapa S503 que o modo de previsão é interprevisão e determinar na etapa S504 que maxNumMV - currNumMV < 1, o controlador de decodificação 206 controla o decodificador de entropia 202 na etapa S505 para omitir a decodificação por entropia do tipo de partição de inter-PU e definir o tipo de partição de PU do CU para 2Nx2N (inter_partitioning_idc = 0).
[0166] Ao determinar na etapa S503 que o modo de previsão é intraprevisão, ou ao determinar na etapa S504 que maxNumMV - currNumMV > 2, o controlador de decodificação 206 controla o decodificador de entropia 202 na etapa S506 para decodificar por entropia o tipo de partição de PU do CU a ser decodificado e definir o tipo de partição de PU do CU a um tipo de partição de PU obtido como um resultado da decodificação por entropia.
[0167] O dispositivo de criptografia de vídeo na Realização Exemplar 2 pode multiplexar, em um conjunto de parâmetro de foto ou um cabeçote dividido, as informações sobre a área predeterminada (num_successive_largest_coding_unit) e as informações sobre o número de vetores de movimento (max_num_motion_vector) permitidas por área predeterminada usada na Realização Exemplar 1 conforme listada na figura 10 ou figura 11. A figura 10 é um diagrama explicativo de uma lista indicativa das informações sobre a área predeterminada e informações sobre o número máximo de vetores de movimento permitido para um bloco de imagem tendo a área predeterminada em um conjunto de parâmetro de foto. A figura 11 é um diagrama explicativo de uma lista indicativa das informações sobre a área predeterminada e informações sobre o número de vetores de movimento permitido para o bloco de imagem tendo a área predeterminada em um cabeçote dividido.
[0168] De forma semelhante, o dispositivo de decodificação de vídeo da invenção acima pode desmultiplexar a sintaxe num_successive_largest_coding_unit e sintaxe max_num_motion_vector do conjunto de parâmetro de foto ou cabeçote dividido.
[0169] O dispositivo de decodificação de vídeo na realização exemplar inclui o meio de controle de decodificação para controlar um tipo de partição de inter-PU de um CU a ser decodificado e uma direção de interprevisão com base no número máximo de vetores de movimento permitido para um bloco de imagem tendo uma área predeterminada e o número de vetores de movimento de um bloco codificado de imagem contido no bloco de imagem tendo a área predeterminada acima mencionada de modo que os vetores de movimento superiores em número do que o número máximo de vetores de movimento permitido para o bloco de imagem tendo a área predeterminada não serão usados dentro da área predeterminada.
[0170] Já que os vetores de movimento superiores em número do que o número máximo de vetores de movimento são impedidos de serem usados dentro da área predeterminada, a largura de banda de memória é reduzida.
Realização Exemplar 4
[0171] Um dispositivo de decodificação de vídeo na Realização Exemplar 4 decodifica uma corrente de bit gerada pelo dispositivo de criptografia de vídeo na Realização Exemplar 1.
[0172] O dispositivo de decodificação de vídeo nesta realização exemplar inclui: meio para desmultiplexar as informações em uma área predeterminada e informações sobre o número máximo de vetores de movimento permitido para um bloco de imagem tendo a área predeterminada que são multiplexadas em uma corrente de bit; e meio de detecção de erro para detectar um erro em uma unidade de acesso acessando a corrente de bit incluindo um CU a ser decodificado, com base no número de vetores de movimento de um bloco codificado de imagem contido no bloco de imagem tendo a área predeterminada acima mencionada. Conforme definido na unidade de acesso 3.1 em NPL 1, a unidade de acesso é a unidade de armazenar dados cifrados para uma foto. O erro significa violação das restrições com base no número de vetores de movimento permitido por área predeterminada.
[0173] Conforme mostrado na figura 12, o dispositivo de decodificação de vídeo na realização exemplar inclui um desmultiplexador 201, um decodificador de entropia 202, um transformador inverso/quantizador inverso 203, um previsor 204, um buffer 205 e um detector de erro 207.
[0174] O desmultiplexador 201 opera da mesma forma que o desmultiplexador 201 na Realização Exemplar 3 para desmultiplexar uma corrente de bit de entrada e extrair informações em uma área predeterminada, informações sobre o número máximo de vetores de movimento permitido para um bloco de imagem tendo a área predeterminada e uma corrente de bit de vídeo codificada por entropia. O desmultiplexador 201 desmultiplexa a sintaxe num_successive_largest_coding_unit e sintaxe max_num_motion_vector nos parâmetros de sequência conforme listados na figura 5.
[0175] O desmultiplexador 201 ainda fornece as informações sobre a área predeterminada e o número máximo de vetores de movimento permitido para o bloco de imagem tendo a área predeterminada ao detector de erro 207.
[0176] O decodificador de entropia 202 decodifica por entropia a corrente de bit de vídeo. O decodificador de entropia 202 fornece um valor de quantização de transformação decodificado por entropia ao transformador inverso/quantizador inverso 203. O decodificador de entropia 202 então fornece o split_coding_unit_flag decodificado por entropia e parâmetros de previsão ao detector de erro 207.
[0177] O detector de erro 207 realiza a detecção de erro sobre os parâmetros de previsão fornecidos do decodificador de entropia 202 com base nas informações sobre a área predeterminada e o número máximo de vetores de movimento permitido para o bloco de imagem tendo a área predeterminada fornecida a partir do desmultiplexador 201, e fornece o resultado ao previsor 204. A operação de detecção de erro será posteriormente descrita. O detector de erro 207 também tem um papel como o controlador de decodificação 206 na Realização Exemplar 3.
[0178] O transformador inverso/quantizador inverso 203 opera da mesma forma que o transformador inverso/quantizador inverso 203 na Realização Exemplar 3.
[0179] O previsor 204 gera um sinal de previsão usando uma imagem de uma foto reconstruída armazenada no buffer 205 com base nos parâmetros de previsão fornecidos a partir do detector de erro 207.
[0180] O buffer 205 opera da mesma forma que o buffer 205 na Realização Exemplar 3.
[0181] Com base na operação acima descrita, o dispositivo de decodificação de vídeo na realização exemplar gera uma imagem decodificada.
[0182] Com referência a um fluxograma da figura 13, a descrição é feita da operação de detecção de erro do dispositivo de decodificação de vídeo na realização exemplar para detectar um erro em uma unidade de acesso acessando uma corrente de bit incluindo um CU a ser decodificado.
[0183] Na etapa S601, quando o detector de erro 207 determina que o modo de previsão de um PU do CU a ser decodificado é intra, o processo é terminado.
[0184] Quando o modo de previsão é interprevisão, o detector de erro 207 define m na etapa S602 como o número das partições de PU do CU a ser decodificado.
[0185] Na etapa S603, o detector de erro 207 define i = 1.
[0186] Na etapa S604, o detector de erro 207 analisa a direção de interprevisão da partição i. No caso da previsão bidirecional, currNumMV = currNumMV + 2 é definido. De outro modo, currNumMV=currNumMV + 1 e currNumMV são atualizados.
[0187] Na etapa S605, quando o número de vetores de movimento (maxNumMV - currNumMV) disponível para inter-PUs resultantes é inferior do que o número restante das partições (m - i), o detector de erro 207 determina na etapa S606 que existe um erro, e notifica a parte externa do erro. Por exemplo, o detector de erro 207 produz o endereço do CU em que o erro ocorreu.
[0188] Quando maxNumMV - currNumMV é superior a ou igual ao número restante de partições (m - i), o procedimento prossegue para a etapa S607. Quando i é igual a m na etapa S607, o processo é terminado.
[0189] Quando i é diferente de m na etapa S607, o detector de erro 207 define i = i + 1 na etapa S608, e retorna à etapa S604.
[0190] De acordo com a operação acima, o detector de erro 207 detecta o erro em uma unidade de acesso acessando a corrente de bit incluindo o CU a ser decodificado.
[0191] Os dispositivos de criptografia de vídeo e os dispositivos de decodificação de vídeo das invenções acima controlam uma partição de inter-PU de um CU a ser codificado, com base no número máximo de vetores de movimento permitido para um bloco de imagem tendo uma área predeterminada, porém o controle semelhante pode ser realizado ao usar o número máximo de partições de inter-PU permitido para o bloco de imagem tendo a área predeterminada ou a maior quantidade de acesso de memória permitida para o bloco de imagem tendo a área predeterminada.
[0192] Cada uma das realizações exemplares acima mencionadas pode ser implantada em hardware ou em um programa de computador.
[0193] Um sistema de processamento de informações mostrado na figura 14 inclui um processador 1001, uma memória de programa 1002, uma mídia de armazenamento 1003 para armazenar dados de vídeo e uma mídia de armazenamento 1004 para armazenar uma corrente de bit. A mídia de armazenamento 1003 e mídia de armazenamento 1004 podem ser mídias de armazenamento diferentes ou áreas de armazenamento na mesma mídia de armazenamento. Uma mídia magnética, tal como, disco rígido, pode ser usada como a mídia de armazenamento.
[0194] No sistema de processamento de informações mostrado na figura 14, um programa para realizar a função de cada bloco (exceto o bloco de buffer) mostrado em cada da figura 1, figura 8 e figura 12 é armazenado na memória de programa 1002. O processador 1001 realiza o processamento de acordo com o programa armazenado na memória de programa 1002 para realizar as funções do dispositivo de criptografia de vídeo ou o dispositivo de decodificação de vídeo mostrado na figura 1, figura 8 ou figura 12, respectivamente.
[0195] A figura 15 é um diagrama de bloco mostrando uma parte principal de um dispositivo de criptografia de vídeo de acordo com a presente invenção. Conforme mostrado na figura 15, o dispositivo de criptografia de vídeo de acordo com a presente invenção é um dispositivo de criptografia de vídeo para criptografia de vídeo usando interprevisão, incluindo o meio de controle de criptografia 11 (o controlador de criptografia 107 mostrado na figura 1 como um exemplo) para controlar um tipo de partição de inter-PU de um CU a ser codificado, com base no número máximo (PA) de vetores de movimento permitidos para um bloco de imagem tendo uma área predeterminada e o número (PB) de vetores de movimento de um bloco codificado de imagem contido no bloco de imagem tendo a área predeterminada.
[0196] A figura 16 é um diagrama de bloco mostrando uma parte principal de um dispositivo de decodificação de vídeo de acordo com a presente invenção. Conforme mostrado na figura 16, o dispositivo de decodificação de vídeo de acordo com a presente invenção é um dispositivo de decodificação de vídeo para decodificação de vídeo usando interprevisão, incluindo o meio de controle de decodificação 21 (o controlador de decodificação 206 mostrado na figura 8 como um exemplo) para controlar um tipo de partição de inter-PU de um CU a ser decodificado, com base no número máximo (PA) de vetores de movimento permitidos para um bloco de imagem tendo uma área predeterminada e o número (PB) de vetores de movimento de um bloco decodificado de imagem contido no bloco de imagem tendo a área predeterminada.
[0197] Enquanto a presente invenção foi descrita com referência às realizações exemplares e exemplos, a presente invenção não é limitada às realizações exemplares e exemplos acima mencionados. Diversas alterações passíveis de entendimento por aqueles com habilidade na técnica dentro do escopo da presente invenção podem ser feitas às estruturas e detalhes da presente invenção.
[0198] Este pedido reivindica prioridade com base no Pedido de Patente Japonesa N° 2011-4963, depositado em 13 de janeiro de 2011, cujas revelações são aqui incorporadas em sua totalidade. Lista de Sinais de Referência 11 meio de controle de criptografia 21 meio de controle de decodificação 101 transformador/quantizador 102 codificador de entropia 103 transformador inverso/quantizador inverso 104 buffer 105 previsor 106 multiplexador 107, 108 controlador de criptografia 201 desmultiplexador 202 decodificador de entropia 203 transformador inverso/quantizador inverso 204 previsor 205 buffer 206 controlador de decodificação 207 detector de erro 1001 processador 1002 memória de programa 1003 mídia de armazenamento 1004 mídia de armazenamento.

Claims (2)

1. Dispositivo de decodificação de vídeo para decodificação de vídeo usando interprevisão, caracterizado pelo fato de compreender: - meio de controle de decodificação (206) para controlar um tipo de partição de inter-PU e uma direção de interprevisão de um CU a ser decodificada, com base no número máximo de vetores de movimento permitido para um bloco de imagem tendo uma área predeterminada cujo tamanho é igual ou maior que o tamanho de um LCU e o número de vetores de movimento de um bloco decodificado de imagem contido no bloco de imagem tendo a área predeterminada.
2. Método de decodificação de vídeo para decodificação de vídeo usando interprevisão, caracterizado pelo fato de compreender: controlar um tipo de partição de inter-PU e uma direção de interprevisão de um CU a ser decodificada, com base no número máximo de vetores de movimento permitido para um bloco de imagem tendo uma área predeterminada cujo tamanho é igual ou maior que o tamanho de um LCU e o número de vetores de movimento de um bloco decodificado de imagem contido no bloco de imagem tendo a área predeterminada.
BR122020018553-8A 2011-01-13 2012-01-05 Dispositivo de decodificação de vídeo para decodificação de vídeo usando interprevisão e método de decodificação de vídeo para decodificação de vídeo usando interprevisão BR122020018553B1 (pt)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011004963 2011-01-13
JP2011-004963 2011-01-13
PCT/JP2012/000045 WO2012096146A1 (ja) 2011-01-13 2012-01-05 映像符号化装置、映像復号装置、映像符号化方法、映像復号方法及びプログラム

Publications (1)

Publication Number Publication Date
BR122020018553B1 true BR122020018553B1 (pt) 2023-03-14

Family

ID=46507055

Family Applications (3)

Application Number Title Priority Date Filing Date
BR112013017802-7A BR112013017802B1 (pt) 2011-01-13 2012-01-05 Dispositivo de decodificação de vídeo e método de decodificação de vídeo
BR122020018553-8A BR122020018553B1 (pt) 2011-01-13 2012-01-05 Dispositivo de decodificação de vídeo para decodificação de vídeo usando interprevisão e método de decodificação de vídeo para decodificação de vídeo usando interprevisão
BR122020018552-0A BR122020018552B1 (pt) 2011-01-13 2012-01-05 Dispositivo de decodificação de vídeo e método de decodificação de vídeo

Family Applications Before (1)

Application Number Title Priority Date Filing Date
BR112013017802-7A BR112013017802B1 (pt) 2011-01-13 2012-01-05 Dispositivo de decodificação de vídeo e método de decodificação de vídeo

Family Applications After (1)

Application Number Title Priority Date Filing Date
BR122020018552-0A BR122020018552B1 (pt) 2011-01-13 2012-01-05 Dispositivo de decodificação de vídeo e método de decodificação de vídeo

Country Status (9)

Country Link
US (4) US10841588B2 (pt)
EP (2) EP2665273B1 (pt)
JP (4) JP5974899B2 (pt)
KR (4) KR101840579B1 (pt)
CN (4) CN108093255B (pt)
BR (3) BR112013017802B1 (pt)
ES (1) ES2900775T3 (pt)
PL (1) PL2665273T3 (pt)
WO (1) WO2012096146A1 (pt)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
PL2665273T3 (pl) * 2011-01-13 2022-02-28 Nec Corporation Urządzenie do dekodowania wideo, sposób dekodowania wideo i program
US9762899B2 (en) * 2011-10-04 2017-09-12 Texas Instruments Incorporated Virtual memory access bandwidth verification (VMBV) in video coding
JP6731574B2 (ja) * 2014-03-06 2020-07-29 パナソニックＩｐマネジメント株式会社 動画像符号化装置および動画像符号化方法
JP2015173404A (ja) * 2014-03-12 2015-10-01 富士通株式会社 動画像符号化装置、動画像符号化方法及び動画像符号化用コンピュータプログラム
WO2015163167A1 (ja) * 2014-04-23 2015-10-29 ソニー株式会社 画像処理装置及び画像処理方法
US9794626B2 (en) 2014-05-01 2017-10-17 Qualcomm Incorporated Partitioning schemes in multi-layer video coding
CN104125469B (zh) * 2014-07-10 2017-06-06 中山大学 一种用于hevc的快速编码方法
WO2016153251A1 (ko) * 2015-03-23 2016-09-29 엘지전자 주식회사 비디오 신호의 처리 방법 및 이를 위한 장치
WO2017183751A1 (ko) * 2016-04-22 2017-10-26 엘지전자(주) 인터 예측 모드 기반 영상 처리 방법 및 이를 위한 장치
KR20230122188A (ko) * 2016-05-10 2023-08-22 삼성전자주식회사 영상을 부호화/복호화 하는 방법 및 그 장치
CN108924551B (zh) * 2018-08-29 2022-01-07 腾讯科技（深圳）有限公司 视频图像编码模式的预测方法及相关设备

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002101416A (ja) * 2000-09-25 2002-04-05 Fujitsu Ltd 画像制御装置
JP2004179687A (ja) * 2002-11-22 2004-06-24 Toshiba Corp 動画像符号化／復号化方法及び装置
US7894530B2 (en) * 2004-05-07 2011-02-22 Broadcom Corporation Method and system for dynamic selection of transform size in a video decoder based on signal content
JP4246722B2 (ja) * 2005-08-26 2009-04-02 日本電信電話株式会社 動画像予測符号化方法、動画像予測符号化装置、動画像予測符号化プログラム及びそのプログラムを記録したコンピュータ読み取り可能な記録媒体
JP4666255B2 (ja) 2005-12-27 2011-04-06 日本電気株式会社 符号化データ選定、符号化データ設定、再符号化データ生成及び再符号化の方法及び装置
KR101366093B1 (ko) * 2007-03-28 2014-02-21 삼성전자주식회사 영상의 부호화, 복호화 방법 및 장치
KR20080107965A (ko) * 2007-06-08 2008-12-11 삼성전자주식회사 객체 경계 기반 파티션을 이용한 영상의 부호화, 복호화방법 및 장치
US8644382B2 (en) * 2007-06-29 2014-02-04 Sharp Kabushiki Kaisha Image encoding device, image encoding method, image decoding device, image decoding method, program, and storage medium
EP2034742A3 (en) * 2007-07-25 2009-10-14 Hitachi Ltd. Video coding method and device
CN101394580B (zh) 2007-09-21 2012-01-25 电信科学技术研究院 Eps承载管理的方法、装置、mme及通信系统
EP2048886A1 (en) * 2007-10-11 2009-04-15 Panasonic Corporation Coding of adaptive interpolation filter coefficients
EP2250813B1 (en) * 2008-03-10 2018-12-05 InterDigital Madison Patent Holdings Method and apparatus for predictive frame selection supporting enhanced efficiency and subjective quality
CN101394560B (zh) * 2008-06-30 2010-09-01 浙江大学 一种用于视频编码的混合流水线装置
US9479786B2 (en) * 2008-09-26 2016-10-25 Dolby Laboratories Licensing Corporation Complexity allocation for video and image coding applications
US8503527B2 (en) * 2008-10-03 2013-08-06 Qualcomm Incorporated Video coding with large macroblocks
JP2011004963A (ja) 2009-06-25 2011-01-13 Universal Entertainment Corp 不正を防止すると共にゲームの進行をディーラにナビゲートするゲーミングシステム
KR101487686B1 (ko) 2009-08-14 2015-01-30 삼성전자주식회사 비디오 부호화 방법 및 장치, 비디오 복호화 방법 및 장치
EP2603002A4 (en) * 2010-08-03 2014-12-31 Sony Corp IMAGE PROCESSING DEVICE AND IMAGE PROCESSING METHOD
US9137544B2 (en) * 2010-11-29 2015-09-15 Mediatek Inc. Method and apparatus for derivation of mv/mvp candidate for inter/skip/merge modes
US20120147961A1 (en) * 2010-12-09 2012-06-14 Qualcomm Incorporated Use of motion vectors in evaluating geometric partitioning modes
PL2665273T3 (pl) * 2011-01-13 2022-02-28 Nec Corporation Urządzenie do dekodowania wideo, sposób dekodowania wideo i program
US9313494B2 (en) * 2011-06-20 2016-04-12 Qualcomm Incorporated Parallelization friendly merge candidates for video coding

Also Published As

Publication number Publication date
EP2665273B1 (en) 2021-11-03
EP2665273A4 (en) 2014-07-09
JP2018029384A (ja) 2018-02-22
US20210021835A1 (en) 2021-01-21
BR112013017802A2 (pt) 2016-10-11
US20130322542A1 (en) 2013-12-05
PL2665273T3 (pl) 2022-02-28
CN108111847B (zh) 2021-11-23
KR101841334B1 (ko) 2018-03-22
KR20160104087A (ko) 2016-09-02
JPWO2012096146A1 (ja) 2014-06-09
EP3965418A1 (en) 2022-03-09
JP2018029385A (ja) 2018-02-22
KR20130101116A (ko) 2013-09-12
US20220191506A1 (en) 2022-06-16
KR20180043395A (ko) 2018-04-27
CN103314590B (zh) 2018-02-27
US11665352B2 (en) 2023-05-30
US11323720B2 (en) 2022-05-03
CN103314590A (zh) 2013-09-18
JP5974899B2 (ja) 2016-08-23
CN108055538B (zh) 2021-10-29
CN108055538A (zh) 2018-05-18
JP6432662B2 (ja) 2018-12-05
KR101840579B1 (ko) 2018-03-20
CN108093255B (zh) 2021-12-03
BR122020018552B1 (pt) 2022-12-06
JP2016201826A (ja) 2016-12-01
WO2012096146A1 (ja) 2012-07-19
CN108111847A (zh) 2018-06-01
JP6233465B2 (ja) 2017-11-22
KR101935217B1 (ko) 2019-01-03
US20220191505A1 (en) 2022-06-16
US11647205B2 (en) 2023-05-09
KR101851326B1 (ko) 2018-04-24
ES2900775T3 (es) 2022-03-18
KR20150103301A (ko) 2015-09-09
EP2665273A1 (en) 2013-11-20
CN108093255A (zh) 2018-05-29
US10841588B2 (en) 2020-11-17
BR112013017802B1 (pt) 2022-04-05
JP6432661B2 (ja) 2018-12-05

Similar Documents

Publication Publication Date Title
US11134275B2 (en) Method and apparatus for performing primary transform based on filtering of blocks
BR122020018553B1 (pt) Dispositivo de decodificação de vídeo para decodificação de vídeo usando interprevisão e método de decodificação de vídeo para decodificação de vídeo usando interprevisão
JP5947405B2 (ja) ビデオ符号化方法および装置
ES2750176T3 (es) Método y aparato para el tratamiento eficaz de cabeceras de fragmentos
CN113196756A (zh) 视频编解码的方法和装置
CN113545042A (zh) 三角预测中的合并列表构建
BR122020018528B1 (pt) Dispositivo de decodificação de vídeo e método de decodificação de vídeo
KR20240024316A (ko) 비디오 코딩을 위한 방법 및 장치
BR112014006185B1 (pt) Método e aparelho para decodificar dados de vídeo, método e aparelho para codificar dados de vídeo, e memória legível por computador
KR20220035252A (ko) 비디오 코딩 방법 및 장치
AU2014373904B2 (en) Conditionally parsed extension syntax for HEVC extension processing
KR20230081723A (ko) 샘플 패딩을 이용한 인트라 블록 카피 예측을 위한 방법 및 장치
KR20230091169A (ko) 모션 벡터 차이의 향상된 시그널링을 위한 방법 및 장치
KR20230105346A (ko) 비디오 데이터를 프로세싱하는 방법 및 디바이스
KR20230117614A (ko) 움직임 벡터 차이 제한 방법 및 디바이스
KR20230117428A (ko) 모션 벡터 차이에 대한 적응적 해상도
BR122021021291B1 (pt) Método para decodificar uma pluralidade de figuras, método para codificar uma pluralidade de figuras e fluxo de bits de dados de vídeo compactados
BR122021021251B1 (pt) Método para decodificar uma pluralidade de figuras, método para codificar uma pluralidade de figuras e fluxo de bits de dados de vídeo compactados
BR122021021290B1 (pt) Método para decodificar uma pluralidade de figuras, método para codificar uma pluralidade de figuras, e, fluxo de bits de dados de vídeo compactados
BR112016015643B1 (pt) Método para decodificar uma pluralidade de figuras, método para codificar uma pluralidade de imagens, e fluxo de bits de dados de vídeo compactados

Legal Events

Date Code Title Description
B350 Update of information on the portal [chapter 15.35 patent gazette]
B07A Application suspended after technical examination (opinion) [chapter 7.1 patent gazette]
B06A Patent application procedure suspended [chapter 6.1 patent gazette]
B09A Decision: intention to grant [chapter 9.1 patent gazette]
B16A Patent or certificate of addition of invention granted [chapter 16.1 patent gazette]

Free format text: PRAZO DE VALIDADE: 20 (VINTE) ANOS CONTADOS A PARTIR DE 05/01/2012, OBSERVADAS AS CONDICOES LEGAIS. PATENTE CONCEDIDA CONFORME ADI 5.529/DF, QUE DETERMINA A ALTERACAO DO PRAZO DE CONCESSAO.