BR112015018496A2 - operação de módulos de software em paralelo - Google Patents

operação de módulos de software em paralelo

Info

Publication number
BR112015018496A2
BR112015018496A2 BR112015018496A BR112015018496A BR112015018496A2 BR 112015018496 A2 BR112015018496 A2 BR 112015018496A2 BR 112015018496 A BR112015018496 A BR 112015018496A BR 112015018496 A BR112015018496 A BR 112015018496A BR 112015018496 A2 BR112015018496 A2 BR 112015018496A2
Authority
BR
Brazil
Prior art keywords
software module
parallel
software
module operation
transient
Prior art date
Application number
BR112015018496A
Other languages
English (en)
Inventor
You Zijian
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of BR112015018496A2 publication Critical patent/BR112015018496A2/pt

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3851—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution from multiple instruction streams, e.g. multistreaming
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Multimedia (AREA)
  • Debugging And Monitoring (AREA)
  • Stored Programmes (AREA)
  • Devices For Executing Special Programs (AREA)

Abstract

resumo patente de invenção: "operação de módulos de software em paralelo". o presente documento descreve as modalidades de métodos implantados por computador, sistemas, dispositivos de computação e meios legíveis por computador (transitórios e não transitórios) para acelerar uma tarefa que inclui a operação de uma pluralidade de módulos de software entre uma pluralidade de encadeamentos de processamento em paralelo. em diversas modalidades, a operação dos módulos de software pode incluir o adiamento de operação de um primeiro dentre a pluralidade de módulos de software em um primeiro dos encadeamentos de processamento até uma determinação de que o primeiro módulo de software não seja considerado em operação. em diversas modalidades, o primeiro módulo de software pode ser considerado em operação enquanto o mesmo estiver em operação ou enquanto aguarda a conclusão da operação de qualquer outro módulo de software chamado pelo primeiro módulo de software.
BR112015018496A 2013-03-14 2013-03-14 operação de módulos de software em paralelo BR112015018496A2 (pt)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2013/072617 WO2014139125A1 (en) 2013-03-14 2013-03-14 Operation of software modules in parallel

Publications (1)

Publication Number Publication Date
BR112015018496A2 true BR112015018496A2 (pt) 2017-07-18

Family

ID=51535813

Family Applications (1)

Application Number Title Priority Date Filing Date
BR112015018496A BR112015018496A2 (pt) 2013-03-14 2013-03-14 operação de módulos de software em paralelo

Country Status (7)

Country Link
US (1) US9582339B2 (pt)
EP (1) EP2972795B1 (pt)
JP (1) JP6026677B2 (pt)
KR (1) KR101710291B1 (pt)
CN (1) CN104969183B (pt)
BR (1) BR112015018496A2 (pt)
WO (1) WO2014139125A1 (pt)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9507404B2 (en) 2013-08-28 2016-11-29 Via Technologies, Inc. Single core wakeup multi-core synchronization mechanism
US9465432B2 (en) 2013-08-28 2016-10-11 Via Technologies, Inc. Multi-core synchronization mechanism
US9792112B2 (en) 2013-08-28 2017-10-17 Via Technologies, Inc. Propagation of microcode patches to multiple cores in multicore microprocessor
US10416890B2 (en) 2015-09-09 2019-09-17 Intel Corporation Application execution enclave memory page cache management method and apparatus
US10802875B2 (en) 2018-04-30 2020-10-13 Qualcomm Incorporated Multithread framework for use in pre-boot environment of a system-on-chip
CN113703818B (zh) * 2021-08-18 2024-05-17 深圳数马电子技术有限公司 设备升级方法和装置、计算机设备和计算机可读存储介质

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0262651A (ja) * 1988-08-29 1990-03-02 Nec Corp 並列計算機における相互排除方式
JPH0784851A (ja) * 1993-09-13 1995-03-31 Toshiba Corp 共有データ管理方法
JPH1063525A (ja) * 1996-08-23 1998-03-06 Canon Inc 情報処理装置、情報処理システム及びその制御方法
US6507903B1 (en) * 2000-06-20 2003-01-14 International Business Machines Corporation High performance non-blocking parallel storage manager for parallel software executing on coordinates
US7310724B2 (en) * 2003-06-30 2007-12-18 Intel Corporation Parallel execution of enhanced EFI based BIOS drivers on a multi-processor or hyper-threading enabled platform
US7260698B2 (en) * 2003-10-30 2007-08-21 International Business Machines Corporation Method and system for page initialization using off-level worker thread
US7861063B1 (en) * 2004-06-30 2010-12-28 Oracle America, Inc. Delay slot handling in a processor
US7890735B2 (en) * 2004-08-30 2011-02-15 Texas Instruments Incorporated Multi-threading processors, integrated circuit devices, systems, and processes of operation and manufacture
US7827374B2 (en) * 2006-06-12 2010-11-02 Oracle America, Inc. Relocating page tables
US7865885B2 (en) 2006-09-27 2011-01-04 Intel Corporation Using transactional memory for precise exception handling in aggressive dynamic binary optimizations
JP5026494B2 (ja) * 2009-11-12 2012-09-12 レノボ・シンガポール・プライベート・リミテッド 高速で起動するコンピュータ
CN101807144B (zh) 2010-03-17 2014-05-14 上海大学 一种前瞻多线程并行执行优化方法
US8713361B2 (en) 2011-05-04 2014-04-29 Advanced Micro Devices, Inc. Error protection for pipeline resources
US20130042080A1 (en) 2011-08-12 2013-02-14 Samsung Electronics Co., Ltd. Prevention of race conditions in library code through memory page-fault handling mechanisms

Also Published As

Publication number Publication date
US20150324240A1 (en) 2015-11-12
EP2972795A4 (en) 2016-11-09
US9582339B2 (en) 2017-02-28
CN104969183A (zh) 2015-10-07
JP6026677B2 (ja) 2016-11-16
JP2016510472A (ja) 2016-04-07
EP2972795A1 (en) 2016-01-20
CN104969183B (zh) 2018-10-19
WO2014139125A1 (en) 2014-09-18
KR20150103216A (ko) 2015-09-09
EP2972795B1 (en) 2019-03-06
KR101710291B1 (ko) 2017-03-08

Similar Documents

Publication Publication Date Title
BR112015018496A2 (pt) operação de módulos de software em paralelo
BR112017021925A2 (pt) gerenciamento de compromissos e de solicitações extraídos a partir de comunicações e conteúdo
BR112017004054A2 (pt) sistemas e métodos para fornecer funcionalidade com base em orientação de dispositivo
BR112015024773A8 (pt) Método, sistema e aparelho para comparação de imagens
BR112018014012A2 (pt) sistemas e métodos para renderizar múltiplos níveis de detalhe
BR112017021375A2 (pt) método de renderização de conteúdo de mídia, peça de equipamento de usuário e sistema
BR112015025076A2 (pt) dispositivo de computação, método implementado por computador, e, dispositivo de iluminação
BR112015026928A2 (pt) seleção de interface de usuário de dispositivo cruzado
BR112018002040A2 (pt) controle de uma nuvem de dispositivo
BR112018008990A2 (pt) sistema computacional em um veículo, e, método
BR112018000030A2 (pt) módulo de controle de veículo, e, método para um módulo de controle de veículo
BR112013028501A2 (pt) aparelho e método para processamento de dados seguro baseado em hardware utilizando regras de faixa de endereço de memória de armazenamento temporário
BR112015032026A2 (pt) reconhecimento de evento adaptativo
BR112016029226A2 (pt) métodos e composições para o tratamento de úlceras
BR112015017722A8 (pt) Método e sistema de rastreio paralelo para desempenho e detalhe
BR112015023219A2 (pt) sistema de desenho de objeto assistido por computador, meio não transitório de armazenamento legível em computador e método de fabrico de objeto
BR112015025695A2 (pt) pré-geração de objeto de exibição
BR112016014491A2 (pt) Dispositivo e método de controle, e, programa de computador
BR112015029084A2 (pt) extensibilidade de estrutura de sincronização
BR112015032103A2 (pt) dispositivo eletrônico e método de execução de objeto no dispositivo eletrônico
BR112014029045A2 (pt) método, meio legível por computador não transitório e sistema
CL2017002521A1 (es) Paginación de sistema de procesamiento de eventos.
BR112015008299A2 (pt) método e dispositivo para salvar um arquivo
BR112015022057A2 (pt) sistemas de sensor
AR094354A1 (es) Sistema para proporcionar una compilación de medios sociales

Legal Events

Date Code Title Description
B06F Objections, documents and/or translations needed after an examination request according [chapter 6.6 patent gazette]
B08F Application dismissed because of non-payment of annual fees [chapter 8.6 patent gazette]

Free format text: REFERENTE A 6A ANUIDADE.

B08K Patent lapsed as no evidence of payment of the annual fee has been furnished to inpi [chapter 8.11 patent gazette]

Free format text: EM VIRTUDE DO ARQUIVAMENTO PUBLICADO NA RPI 2505 DE 08-01-2019 E CONSIDERANDO AUSENCIA DE MANIFESTACAO DENTRO DOS PRAZOS LEGAIS, INFORMO QUE CABE SER MANTIDO O ARQUIVAMENTO DO PEDIDO DE PATENTE, CONFORME O DISPOSTO NO ARTIGO 12, DA RESOLUCAO 113/2013.