BR102013008838A2 - Método e aparelho para codificação convolucional para suporte de multiplexação em um sistema de comunicações de banda larga - Google Patents

Abstract

Método e aparelho para condificação convolucional para suporte de multiplexaçao em um sistema de comunicações de banda larga. Uma abordagem para codificação de um cabeçalho de camada física (pl) de um quadro de dados de pl é provida. O cabeçalho de pl compreende dezesseis bits de informação e a codificação é baseada em um código convolucional, por meio do que, para cada bit de informação, cinco bits de paridade associados p1,k,(k=0,1,2,3,4) são gerados, resultando em 80 bits de código. Os 80 bits de código resultantes são perfurados para a formação de uma palavra de código (16,77) (c01c11c2,...,c76). Os bits de código da palavra de código (16,77) são repetidos para a geração de uma palavra de código de sinalização de camada física (c0,c01c1,c1,c2,c2,...,c761c76) para transmissão do quadro de dados de pl por um canal de uma rede de comunicações. Ainda, para cada bit de informação, cada um dos cinco bits de paridade associados é gerado com base em um gerador de bit de paridade, conforme se segue: pi,k= (u1 * gk,o) , (s0 * gk,1) ,(s1 * gk,2) , (s2 * (s3 * gk4), onde = so = ui-1, si= u1-2, s2 = u1-4, e em que polinômios geradores para 9k = (gk,o,gk,1,gk,2,gk,3,gk,4), são conforme se segue: go = (1,0,1,0,1); g1 = (1,0,1,1,1); g2 = (1,1,0,1,1); g3 = (1,1,1,1,1); g4= (1,1,0,0,1).

Description

MÉTODO E APARELHO PARA CODIFICAÇÃO CONVOLUCIONAL PARA

SUPORTE DE MULTIPLEXAÇÃO EM UM SISTEMA DE COMUNICAÇÕES DE

BANDA LARGA

PEDIDOS RELACIONADOS

Este pedido está relacionado a e reivindica o beneficio de prioridade segundo o 35 U.S.C. §119(e) para o Pedido Provisório U.S. N° de Série 61/622.707 depositado em 11 de abril de 2012, o Pedido Provisório U.S. N° de Série 61/641.578 depositado em 2 de maio de 2012, o Pedido Provisório U.S. N° de Série 61/648.399 depositado em 17 de maio de 2012, e o Pedido Provisório U.S. N° de Série 61/650.639 depositado em 23 de maio de 2012, cuja totalidade de cada um é incorporada aqui como referência.

CAMPO DA INVENÇÃO A presente invenção se refere a uma codificação para sistemas de comunicação sem fio e, mais particularmente, a uma codificação convolucional para muitiplexação em um transponder de banda larga de um sistema de comunicações.

ANTECEDENTES DA INVENÇÃO

Quase todos os sistemas de comunicações se baseiam em alguma forma de controle de erro para gerenciamento de erros que podem ocorrer devido a ruido e outros fatores durante uma transferência de uma informação através de um canal de comunicação sem fio. Esses sistemas de comunicação podem incluir sistemas por satélite, sistemas de fibra ótica, e sistemas celulares. Os esquemas de controle de erro eficientes implementados na extremidade de transmissão destes sistemas de comunicações têm a capacidade de permitir a transmissão de dados incluindo áudio, vídeo, texto, etc., com taxas de erro muito baixas em um dado ambiente de relação de sinal para ruído (SNR). Esquemas de controle de erro potentes também permitem que um sistema de comunicação obtenha taxas de performance de erro alvo em ambientes com SNR muito baixa, tal como em sistemas por satélite e outros sem fio, onde o ruído é prevalente e altos níveis de potência de transmissão são dispendiosos, se mesmo possíveis.

Assim sendo, uma classe ampla de esquemas potentes de controle de erro emergiu, os quais permitem uma transmissão confiável de informação incluindo códigos convolucionais, códigos de checagem de paridade de baixa (LDPC) e turbocódigos. O padrão DVB-S2 de difusão de vídeo digital atual se beneficia da codificação e modulação adaptativas (ACM) para melhoria da eficiência de largura de banda, e inclui um código de sinalização de camada física (Código de PLS) , o que produz códigos de PLS no cabeçalho do quadro físico. Os códigos de PLS de DVB-S2 são codificados usando- se códigos de Reed-Muller (7,64). Este esquema de codificação de PLS de DVB-S2 atual, contudo, resulta em um código de PLS de um número de bits de informação que limita a informação que pode ser portada pelo código. Embora os limites atuais do Código de PLS de DVB-S2 possam ser suficientes para o padrão de DVB-S2 atual, o Código de PLS de DVB-S2 atual carece de capacidades para suportar uma expansão para sistemas futuros e gerações futuras do padrão DVB-S2.

Em sistemas atuais, as rotas de saída tipicamente são da ordem de 30 a 45 Msps pelas quais dados de modulação codificados são enviados. Na próxima geração, sistemas de satélite de alta capacidade (por exemplo, sistemas de capacidade excedendo a 100 Gbps), contudo, a largura de banda de rotas de saida é da ordem de mais de 200 Msps (por exemplo, 220 Msps). Embora o padrão DVB-S2 atual possa ser aplicado a uma rota de saida de 200 Msps, essa aplicação cria desafios significativos no desenvolvimento de ASICS de complexidade relativamente baixa e baixo custo para a demodulação e a decodificação dessas rotas de saida nos terminais de satélite e gateways. De modo a se dirigir a essas questões de custo e complexidade, esquemas de multiplexação podem ser empregados para redução da velocidade na qual esses ASICs são requeridos para processamento de fluxos de dados recebidos, e para redução da complexidade e das exigências de potência (dai, reduzindo os custos associados aos ASICs de decodificador).

Esses esquemas de multiplexação envolvem a multiplexação de um número de fluxos de rota de saida de ritmo de transferência mais baixo para um fluxo de transmissão de rota de saida maior. Assim, devido ao fato de não ser pretendido que um terminal em particular consuma a largura de banda de informação inteira do fluxo multiplexado, o esquema de multiplexação permite que o decodificador seja rodado a uma velocidade mais baixa, e provê a largura de banda de informação necessária. De modo a facilitar a operação do decodificador a uma velocidade mais baixa, contudo, os pacotes do fluxo de transmissão devem ser codificados, para se permitir a identificação dos pacotes de um fluxo de dados destinados para um terminal em particular, sem se requerer que o terminal demodule e decodifique plenamente todo pacote. O esquema de codificação de PLS de DVB-S2 atual, contudo, carece da capacidade de suportar essa codificação adicional no Código de PLS, e, assim, camadas adicionais de codificação e decodificação seriam requeridas. 0 que é necessário, portanto, é um método e um aparelho para codificação convolucional para uma codificação de PLS de DVB-S2 para a provisão de um Código de PLS expandido (por exemplo, para suportar uma multiplexação de portadora múltipla em um transponder de banda larga de um sistema de comunicações sem fio).

SUMÁRIO DA INVENÇÃO A presente invenção vantajosamente se dirige às necessidades acima, bem como a outras necessidades, pela provisão de um método e aparelho para codificação convolucional para codificação de PLS de DVB-S2, o que provê um código de PLS expandido (por exemplo, para suporte de multiplexação de portadora múltipla em um transponder de banda larga de um sistema de comunicações sem fio) . De acordo com uma modalidade de exemplo, um código convolucional (por exemplo, um código convolucional (16, 154)) é empregado para codificação de PLS de DVB-S2, o que resulta em um Código de PLS estendido que pode suportar uma sinalização de identificação de fluxo (SID) para pacotes de fluxo de dados multiplexados de um sistema de comunicações de banda larga. De acordo com uma outra modalidade de exemplo, um código convolucional é empregado para codificação de PLS de DVB-S2, o que aumenta o MODCOD por um bit para se permitir que uma nova modulação e codificação para padrões de DVB-S2 da próxima geração. Mais ainda, de acordo com as modalidades de exemplo, essa codificação de PLS melhorada melhora a performance de codificação, o que facilita a operação com a modulação e a codificação mais robusta, tais como QPSK, taxa 1/4, modulação e codificação curtas.

De acordo com uma modalidade de exemplo, um método compreende uma codificação, por um processador de um dispositivo, de um cabeçalho de camada fisica (PL) de um quadro de dados de PL, em que o cabeçalho de PL compreende dezesseis bits de informação «£, (í = 0,1,2,15), e a codificação é baseada em um código convolucional, por meio do que, para cada bit de informação ut, (i = 0,1,2,.... 15), dez bits de paridade associados Pi,k>(.k = 0,1,2,...,9) são gerados, resultando em 160 bits de código. O método ainda compreende a perfuração dos 160 bits de código resultantes para se formar uma palavra de código de sinalização de camada física (PLS) {16, 154) para transmissão do quadro de dados de PL por um canal de uma rede de comunicações. Para cada bit de informação uit(_i = 0,1,2,...,15), cada um dos dez bits de paridade associados pik, (k = 0,1, 2,..., 9) é gerado com base em um gerador de bit de paridade, conforme se segue: Pu = (ui * 3k,ο) Θ (5o * 3k.ι) Θ (Si * gk,2) Θ (S2 * gk,3) 0 (S3 * 9üa) , onde Sq — Uj_1, = Uj„ 2, S2 = Uj—3, S3 = 4, e os polinômios geradores para gk = (gk0, gkíl gkl2.9k.3>9k.*)' são conforme se segue: ^ = (1,1,1,1,1), ^ = (1,0,1,1,1), g2 = (1,1, 0, 0,1), g3 = (1,1,0,1,1), g4 = (1,1,1, 0,1) , ^ = (1,1,0,1,1), ^ = (1,0.1,1,1), 07 = (1,0,1,0,1), 08 = (1,O,O,1,1), 0g = (l,O,O,O,l). De acordo com um exemplo adicional, a perfuração dos 160 bits de código resultantes compreende a perfuração dos bits de paridade Po,9'P3,9<Pe,9>P9,9>Pi2,9>Pi5,9 {° décimo bit de paridade para cada um dos bits de informação u0,u3,u6lu9,u12,u15) . De acordo com um outro exemplo, o método ainda compreende a execução de um corte de bits finais, em que os estados iniciais para S0,S1,S2,S3 são regulados como S0 = u15, S1 = u14, S2 = u13, S3 = u12, e nenhum bit final é transmitido.

De acordo com uma modalidade de exemplo adicional, um método compreende uma codificação, por um processador de um dispositivo, de um cabeçalho de camada física (PL) de um quadro de dados de PL, em que o cabeçalho de PL compreende oito bits de informação iíj, (i = 0,1,2,..., 7), e a codificação é baseada em um código convolucional, por meio do que, para cada bit de informação Uj, (i = 0,1,2,...,7), dez bits de paridade associados pík, (k = 0,1,2,..., 9) são gerados, resultando em 80 bits de códigos. O método ainda compreende a perfuração dos 80 bits de código resultantes para se formar uma palavra de código de sinalização de camada fisica (PLS) (8,64) para transmissão do quadro de dados de PL por um canal de uma rede de comunicações. Para cada bit de informação Uj,(í = 0,1,2,...,7), cada um dos dez bits de paridade associados Pi,k, (/c = 0,l,2,...,9) é gerado com base em um gerador de bit de paridade, conforme se segue: Pt,k = (ut * <9fe,o) 0 0*Í-1 * 9k,í) 0 (uí-2 * gk,2) 0 (u£_3 * gk>3) 0 (u^4 * gkfi), em que polinômios geradores para gk = (gk>0, gk,i> 9k,z>9k,3.^,4), são conforme se segue: ^0 = (1,1,1,1,1), £^ = (1,0,1,1,1), g 2 — (1,1,0,0,1), g3 = (1,1,0,1,1) , g4 = (1,1,1, 0,1), ^ = (1,1,0,1,1), 06 = (1,0,1,1,1), g7 = (1,0,1, 0,1), gB = (1,0,0,1,1), #, = (1,0,0,0,1).

De acordo com um exemplo adicional, a perfuração dos 80 bits de código resultantes compreende a perfuração dos bits de paridade Po,5> Po,6> Pl,S> Pl,6> Pz,S> P2,6> Ps,5> P3,6> Pa,$> Pa,6> Ps,5> Ps,6> Pb,5» Pb,b> Pl,B> P7,6 ( ° quarto e o quinto bits de paridade para cada um dos bits de informação uQ,u4,u2,...,u7) .

De acordo com uma modalidade de exemplo adicional, um método compreende uma codificação, por um processador de um dispositivo, de um cabeçalho de camada física (PL) de um quadro de dados de PL, em que o cabeçalho de PL compreende dezesseis bits de informação uíf (t = 0,1,2,..., 15), e a codificação é baseada em um código convolucional, por meio do que, para cada bit de informação (i = 0,1,2,...,15), cinco bits de paridade associados Pikl (k = 0, 1, 2,3,4) são gerados, resultando em 80 bits de códigos. O método ainda compreende a perfuração dos 80 bits de código resultantes para se formar uma palavra de código (16,77) de 77 bits de código (c0,cltc2,...,c76), e a repetição dos bits de código da palavra de código (16,77) para a geração de uma palavra de código de sinalização de camada física (PLS) (16,154) (.CofCofC^c^CztCi, ...,c76,c76) para transmissão do quadro de dados de PL por um canal de uma rede de comunicações. Para cada bit de informação u*, (i = 0,1,2,..., 15), cada um dos cinco bits de paridade associados pi>k, (k = 0,1,2,3,4) é gerado com base em um gerador de bit de paridade, conforme se segue: pik = (ui * gk,o) 0 (S0 * gk,i) 0 (St * gK2) 0 (S2 * gki3) 0 (S3 * gkA), onde S0 = Ui-lf Si = Ui—2 r S2 = ui-3r S3=Ui^, e em que polinômíos geradores para gk = (gk,0, gk,\> 9k,2> gk,3> gk,*) > sâo conforme se segue: g0 = (1, 0,1, 0,1), ^ = (1,0,1,1,1), ^ = (1,1.0,1,1), £r3 = (1,1,1,1,1), 04 = (1,1,0,0,1). De acordo com um exemplo adicional, a perfuração dos 80 bits de código resultantes compreende a perfuração dos bits de paridade p34, p84, PisA (o terceiro bit de paridade para cada um dos bits de informação u3,u8,u13) . De acordo com ainda um outro exemplo, a repetição dos bits de código da palavra de código (16,77) compreende a introdução da palavra de código (16,77) em uma primeira entrada de uma função de multiplexador 2:1, a divisão da palavra de código (16, 77) em N grupos de bits de código consecutivos, cada grupo sendo de um número inteiro de bits de código aproximadamente igual a 77/N, a introdução dos bits de código de cada grupo em uma primeira entrada de uma respectiva função OU Exclusivo, e a codificação de N bits de informação adicionais para a geração de uma (16 + N, 154) palavra de código de sinalização de camada física (PLS) para transmissão do quadro de dados de PL por um canal de uma rede de comunicações. A codificação dos N bits de informação adicionais compreende a introdução de cada um dos N bits de informação adicionais em uma segunda entrada de uma respectiva função das funções de OU Exclusivo, e a introdução das saídas de cada uma das funções de OU Exclusivo em uma segunda entrada do multiplexador 2:1, em que, conforme o multiplexador 2:1 faz ciclos através da inserção dos bits repetidos, ele comuta através das alimentações de grupo de bit a partir das funções de OU Exclusivo, e cada grupo de bits de código da palavra de código (16,77) é repetido como está ou repetido como um inverso, dependendo do valor do bit de informação adicional alimentado para a respetiva função de OU Exclusivo.

De acordo com uma modalidade de exemplo adicional, um aparelho compreende um codificador configurado para codificar um cabeçalho de camada fisica (PL) de um quadro de dados de PL, em que o cabeçalho de PL compreende dezesseis bits de informação Uj, (i = 0,1, 2, , 15), e a codificação é baseada em um código convolucional, por meio do que, para cada bit de informação ui,(i = 0,1,2,...,15), dez bits de paridade associados Piik, (fc = 0,1,2, ..., 9) são gerados, resultando em 160 bits de código. O aparelho ainda compreende um módulo de perfuração configurado para perfurar os 160 bits de código resultantes para a formação de uma palavra de código de sinalização de camada física (PLS) (16,154) para transmissão do quadro de dados de PL por um canal de uma rede de comunicações. O aparelho ainda compreende um gerador de bit de paridade configurado para gerar, para cada bit de informação líp (i = 0,1,2,..., 15), dez bits de paridade associados pik, (k = 0,1,2,..., 9), conforme se segue : piik = (ui * gk,o) 0 (¾ * 9k,í) © (¾ * dk.i) © (¾ * 9k,z) © (¾ * 9k,À)' onde 50 = Wí_i, = Ui_2, S2 = W;-3, £3=1^.4, e em que polinômios geradores para 9k = {,9k,o> 9k,i’9k,2> 9k,z· 9k,À)' são conforme se segue: ^ = (1,1,1,1,1), ^ = (1,0,1,1,1), g2 = (1,1,0,0,1), g2 = (1,1,0,1,1), 9a = (1' 1' 1' 1) / 9s = (1< 1< 0,1,1), 9β = (1» 1» 1» 1) > g7 = (1,0,1,0,1), g8 = (1,0,0,1,1), ^ = (1,0,0,0,1). De acordo com um exemplo adicional, a perfuração dos 160 bits de código resultantes compreende a perfuração dos bits de paridade Po,9- P3,9> Pe,9> P9,9‘ Pi2,9< Pis,9 (° décimo bit de paridade para cada um dos bits de informação u0, u3, uò,u9, u12, u15) . De acordo com um outro exemplo, o módulo de perfuração é adicionalmente configurado para a execução de um corte de bits finais, em que os estados iniciais para S0,S1,S2, S3 são regulados como So ~ ui5 r = u14, S2 = u13, S3=u12f e nenhum bit final é transmitido.

De acordo com uma modalidade de exemplo adicional, um aparelho compreende um codificador configurado para codificar um cabeçalho de camada física (PL) de um quadro de dados de PL, em que o cabeçalho de PL compreende oito bits de informação ut, (i = 0,1,2, ..., 7), e a codificação é baseada em um código convolucional, por meio do que, para cada bit de informação uit(i = 0,1,2,..,,7), dez bits de paridade associados pik, (k = 0,1,2,..., 9) são gerados, resultando em 80 bits de códigos. O aparelho ainda compreende um módulo de perfuração configurado para perfurar os 80 bits de código resultantes para a formação de uma palavra de código de sinalização de camada fisica (PLS) (8,64} para transmissão do quadro de dados de PL por um canal de uma rede de comunicações. O aparelho ainda compreende um gerador de bit de paridade configurado para gerar, para cada bit de informação Uj, (i = 0,1, 2,..., 7), dez bits de paridade associados Pi,k> (M = 0,1, 2,..., 9), conforme se segue: pik = (u, * #fcj0) 0 (m«-1 * Sk,l) Θ (Uf-2 * 9k,z) Θ (Wf-3 * 9κΐ) Θ (uf_4 * 9k,d / em due polinômios geradores para gk = (gk,o> 9κι> 9k,2> 9k,3'Pk,*) > são conforme se segue: g0 = (1,1, t, 1,1), ^ = (1,0,1,1,1), g2 = (1,1,0,0,1), #3 = (1,1,0,1,1), #4 = (1,1,1,0,1), #5 = (1,1,0,1,1), #5 = (1,0,1,1,1), #7 = (1,0,1,0,1), #8 = (1,0,0,1,1), #9 = (1,0,0,0,1).

De acordo com um exemplo adicional, a perfuração dos 80 bits de código resultantes compreende a perfuração dos bits de paridade P0,5> Ρθ,6> Pl,5< Pl,6> P2,5> Pl,ò> P3,5' P3,6> P4,5> P4,6* Ps,5> Ps,6> Ρά,5< Ρβ,6> P7,5> P7,6 ( ° quarto e o quinto bits de paridade para cada um dos bits de informação .

De acordo com uma modalidade de exemplo adicional, um aparelho compreende um codificador configurado para codificar um cabeçalho de camada fisica (PL) de um quadro de dados de PL, em que o cabeçalho de PL compreende dezesseis bits de informação Uj, (t = 0,1,2,..., 15), e a codificação é baseada em um código convolucional, por meio do que, para cada bit de informação ut, (i = 0,1,2, ..., 15), cinco bits de paridade associados pik, Çk = 0,1,2,3,4) são gerados, resultando em 80 bits de códigos. O aparelho ainda compreende um módulo de perfuração configurado para perfurar os 80 bits de código resultantes para a formação de uma palavra de código (16,77) de 77 bits de código (cq,^, c2, ..., c76). O aparelho ainda compreende um módulo repetidor configurado para repetir os bits de código da palavra de código (16,77) para gerar uma palavra de código de sinalização de camada física (PLS) (16,154) (c0,c0,c1,c1,c2,C2,--,c76,c76) para transmissão do quadro de dados de PL por um canal de uma rede de comunicações. 0 aparelho ainda compreende um gerador de bit de paridade configurado para gerar, para cada bit de informação uit (i = 0,1,2,15), cinco bits de paridade associados Pitk, (/c = 0,1, 2, 3,4) , conforme se segue: Pi,k = * gk 0) ® (S0 * gkrl) ® (Sí * gkr2) φ (S2 * gk_3) φ ($3*gkA)r onde S0 = Ui^lr S1=ui.2f S2 = u^3r 53=Uí_4, e em que polinômios geradores para gk = (gk,0,9k,i> 9k,2> 9k,3'3k,4) > são conforme se segue: $0 = (1,0,1, 0,1), $1. = (1,0,1,1,1), $2 = (1,1,0,1,1), $3 = (1,1,1,1,1), $4 = (1,1,0,0,1). De acordo com um exemplo adicional, a perfuração dos 80 bits de código resultantes compreende a perfuração dos bits de paridade p34, Psa> Pi3,4 (° terceiro bit de paridade para cada um dos bits de informação u3,us,u13) . De acordo com um outro exemplo, o aparelho ainda compreende um multiplexador 2:1 com uma primeira entrada compreendendo a palavra de código (16,77), e N Componentes de OU Exclusivo com uma primeira entrada de cada um dos N Componentes de OU Exclusivo sendo um grupo respectivo dos N grupos de bits de código consecutivos da palavra de código (16,77), cada grupo sendo de um número inteiro de bits de código aproximadamente igual a 77/N. A repetição dos bits de código da palavra de código (16,.77) compreende a codificação de N bits de informação adicionais para a geração de uma (16 + N, 154) palavra de código de sinalização de camada fisica (PLS) para transmissão do quadro de dados de PL por um canal de uma rede de comunicações. A codificação dos N bits de informação adicionais compreende a introdução de cada um dos JV bits de informação adicionais em uma segunda entrada de um respectivo componente dos componentes de OU

Exclusivo, e a introdução das saídas de cada um dos componentes de OU Exclusivo em uma segunda entrada do multiplexador 2:1. Conforme o multiplexador 2:1 faz ciclos através da inserção dos bits repetidos, ele comuta através das alimentações de grupo de bit a partir dos componentes de OU Exclusivo, e cada grupo de bits de código da palavra de código (16,77) é repetido como está ou repetido como um inverso, dependendo do valor do bit de informação adicional alimentado para o respectivo componente de OU Exclusivo.

Ainda outros aspectos, recursos e vantagens da presente invenção são prontamente evidentes a partir da descrição detalhada a seguir, simplesmente pela ilustração de um número de modalidades e implementações em particular, incluindo o melhor modo contemplado para a realização da presente invenção. A presente invenção também é capaz de outras modalidades e diferentes, e seus vários detalhes podem ser modificados em vários aspectos óbvios, tudo sem se desviar do espírito e do escopo da presente invenção.

Assim sendo, os desenhos e a descrição são para serem considerados como de natureza ilustrativa, e não restritiva.

BREVE DESCRIÇÃO DOS DESENHOS A presente invenção é ilustrada a título de exemplo e não a título de limitação nas figuras dos desenhos associados e nas quais números de referência iguais se referem a elementos similares e nos quais: a figura IA ilustra um sistema de comunicações capaz de empregar uma codificação convolucional, de acordo com modalidades de exemplo; a figura 1B ilustra um diagrama de blocos de um transmissor de exemplo do sistema de comunicações digital da figura IA, de acordo com uma modalidade de exemplo; a figura 2 ilustra um sistema de comunicações por satélite capaz de empregar código convolucional, de acordo com modalidades de exemplo; a figura 3 ilustra um diagrama de blocos de um transmissor que implementa um esquema de multiplexação de portadora múltipla, de acordo com uma modalidade de exemplo; a figura 4 ilustra um diagrama de blocos do gerador de bit de paridade, de acordo com uma modalidade de exemplo; a figura 5 ilustra o quadro de PL do padrão DVB-S2, com um PLHeader estendido, de acordo com modalidades de exemplo; a figura 6A ilustra curvas de performance da Taxa de Erro de Quadro versus o Es/No, para um código convolucional (16,154) (de acordo com uma modalidade de exemplo), se comparado com as curvas de performance para um código de Reed-Muller (7,64) (de acordo com o padrão DVB-S2) e um código de Reed-Muller 2* (7,64), juntamente com pontos de especificação de bloco de código de taxa 1/4 curta e normal de QPSK de MODCOD de DVB-S2; a figura 6B ilustra curvas de performance da Taxa de Erro de Quadro versus o Es/No para um código convolucional (8,64) (de acordo com uma modalidade de exemplo), se comparado com a curva de performance para um código de Reed-Muller (8,64) tradicional, juntamente com o ponto de especificação de taxa 1/4 curta, o ponto de especificação de taxa 1/4 normal, o ponto de especif icação de taxa 1/3 curta e o ponto de especificação de taxa 1/3 normal; a figura 6C ilustra curvas de performance da Taxa de Erro de Quadro versus o Es/No para um código convolucional (16,154) (de acordo com uma modalidade de exemplo), juntamente com o ponto de especificação de taxa 1/4 curta; as figuras 7A e 7B ilustram diagramas de blocos refletindo a repetição dos bits de uma palavra de código (16,77) para a geração de uma palavra de código (16+b,154), de acordo com modalidades de exemplo; a figura 8 ilustra um fluxograma que descreve um processo para codificação de cabeçalhos de camada física (PL) de um quadro de dados de PL para a geração de palavras de código de sinalização de camada física (PLS) para transmissão dos quadros de dados de PL por um canal de uma rede de comunicações, de acordo com modalidades de exemplo; a figura 9 é um diagrama de um sistema de computador, de acordo com modalidades de exemplo; e a figura 10 ilustra um conjunto de chip, de acordo com modalidades de exemplo.

DESCRIÇÃO DETALHADA DE MODALIDADES PREFERIDAS

Um método e um aparelho para código convolucional para codificação de PLS de DVB-S2, o que provê um Código de PLS

Expandido (por exemplo, para suporte de multiplexação de portadora múltipla em um crar.sponder de banda larga de um sistema de comunicações sem fio} são descritos. Na descrição a seguir, para fins de explicação, numerosos detalhes específicos são estabelecidos, de modo a se prover um entendimento completo da invenção. É evidente, contudo, que a invenção pode ser praticada sem estes detalhes específicos ou com um arranjo equivalente. Em outros casos, estruturas e dispositivos bem conhecidos são mostrados em forma de diagrama de blocos de modo a evitar um obscurecimento desnecessário da invenção. A figura IA ilustra um sistema de comunicações 100 capaz de empregar uma codificação convolucional para codificação de PLS de DVB-S2 de acordo com várias modalidades de exemplo. Com referência à figura 1, um sistema de comunicações digital 100 inclui um ou mais transmissores 101 (dos quais um é mostrado) que geram formas de onda de sinal através de um canal de comunicação 103 para um ou mais receptores 105 (dos quais um é mostrado). Neste sistema de comunicações discreto 100, o transmissor 101 tem uma fonte de sinal que produz um conjunto discreto de sinais de dados, onde cada um dos sinais de dados tem uma forma de onda de sinal correspondente. Estas formas de onda de sinal são atenuadas ou alteradas de outra forma, pelo canal de comunicações 103. Para combater ruído e outros problemas associados com o canal 103, uma codificação pode ser utilizada. Por exemplo, códigos de correção de erro antecipada (FEC) podem ser empregados. A figura 1B ilustra um diagrama de blocos de um transmissor de exemplo 101 do sistema de comunicações digital 100 da figura IA. Nesta modalidade, o transmissor 101 é equipado com um codificador de canal (por exemplo, um codificador de FEC) 113 que aceita uma entrada de uma fonte de informação de bit 111 e extrai um fluxo codificado de redundância mais alta adequado para processamento com correção de erro no receptor 105. Essencialmente, o codificador 113 gera o fluxo codificado, e o passa para um entrelaçador 115, o qual reordena a sequência de símbolos ou bits a partir do codificador 113 de uma maneira predeterminada. O sinal entrelaçado é alimentado para o modulador 117 (exemplo, em um sistema de comunicação por satélite) que mapeia as mensagens codificadas do codificador 113 em formas de onda de sinal que são transmitidas pelo canal de comunicação 103 para um satélite através de uma antena de transmissão 119. A figura 2 ilustra um sistema de comunicações por satélite capaz de empregar uma codificação convolucional de acordo com várias modalidades de exemplo. Com referência à figura 2, um sistema de comunicações por satélite de exemplo 200 é capaz de suportar uma comunicação dentre os terminais com capacidades variadas, de acordo com uma modalidade da presente invenção. O sistema de comunicações por satélite 200 inclui um satélite 201 que suporta uma comunicação dentre múltiplos terminais por satélite (STs) 203, 205 e um centro de conexão 211. O centro de conexão 211 pode assumir o papel de um centro de operações de rede (NOC), o qual controla o acesso dos STs 203, 205 ao sistema 200 e também provê funções de gerenciamento de elemento e controle da resolução de endereço e da funcionalidade de gerenciamento de recurso. 0 sistema de comunicações por satélite 200 pode operar como um sistema de tubo flexionado tradicional, onde o satélite essencialmente opera como uma repetidora. Alternativamente, o sistema de comunicações por satélite 200 pode empregar um satélite de comutação ou processamento suportando comunicações em malha (comunicações de ponto a ponto diretamente entre, por exemplo, os dois STs 203, 205).

Em um sistema de tubo flexionado tradicional de uma modalidade de exemplo, o satélite 201 opera como uma repetidora ou um tubo flexionado, e as comunicações entre os STs 203, 205 são transmitidas por um percurso de salto duplo. Por exemplo, em uma comunicação a partir do ST 203 para o ST 205, pelo primeiro salto, a comunicação é transmitida, via satélite, a partir do ST 203 para o centro de conexão 211. 0 centro de conexão 211 decodifica a comunicação e determina o ST de destino 205. 0 centro de conexão 211 então apropriadamente endereça e reempacota a comunicação, codifica-a e modula, e transmite a comunicação pelo segundo salto, via satélite, para o ST de destino 205.

Assim sendo, o satélite de um sistema como esse atua como um tubo flexionado ou uma repetidora, transmitindo comunicações entre o centro de conexão 211 e os STs 203, 205 .

Em uma modalidade alternativa, com um sistema de comunicações por satélite 200 que emprega um satélite de processamento (por exemplo, incluindo uma operação de comutador de pacote, por exemplo, em uma camada de enlace de dados), o sistema pode suportar comunicações de unidifusão direta (ponto a ponto) e comunicações de multidifusão dentre os STs 203, 205. No caso de um satélite de processamento, o satélite 201 decodifica o sinal recebido e determina o ST ou os STs de destino (como o centro de conexão 211 faria em um sistema de tubo flexionado). O satélite 201 então endereça os dados de modo conforme, codifica-cs e modula, e transmite o sinal modulado, pelo canal 113, para o ST ou os STs de destino (por exemplo, o ST 205) . Os STs 203, 205 proveem conectividade para um ou mais sistemas centrais 207, 209, respectivamente. De acordo com uma modalidade da presente invenção, o sistema de comunicações por satélite 200 tem uma arquitetura plenamente em malha, por meio do que os STs 203, 205 podem se comunicar diretamente.

As transmissões de dados transmitidas a partir do centro de conexão 211 e a partir dos STs 203, 205, através de um satélite 201 de um sistema de tubo flexionado, por exemplo, são comumente referidos para o enlace direto ou a rota de saída, e as transmissões de dados recebidas pelo centro de conexão 211 e recebidas pelos STs 203, 205 são comumente referidas como o enlace de retorno ou a rota de entrada. Nos sistemas atuais, a rota de saída tipicamente pode ser da ordem de 30 a 45 Msps pela qual dados de modulação codificados são enviados. A rota de saída compreende um fluxo de dados de quadros, onde os dados são codificados em blocos de código, e um ST recebendo 203, 205, tipicamente demodulará e decodificará cada quadro para determinar se os dados do quadro são destinados ao ST recebendo em particular. Esses esquemas de transmissão e de recepção são descritos pela Norma DVB-S2 ETSI EN 302 307, incorporada aqui como referência em sua totalidade.

Conforme introduzido acima, de acordo com as modalidades de próxima geração, os sistemas de satélite de alta capacidade (por exemplo, sistemas de capacidades excedendo a 100 Gbps), a largura de oanda de rotas de saida é da ordem de mais de 200 Msps (por exemplo, 200 Msps) .

Ainda, conforme também introduzido acima, para a obtenção de projetos de ASIC de decodificador de complexidade relativamente baixa e baixo custo para os STs 203, 205, certos esquemas de multiplexação podem ser empregados para a multiplexação de vários fluxos de dados de rota de saida de ritmo de transferência mais baixo em um fluxo de transmissão de rota de saida de ritmo de transferência mais alto. Por exemplo, conforme descrito nos pedidos de patente copendentes números de série 13/323.467, depositado em 12/12/2011, e 13/086.702, depositado em 14/4/2011, as modalidades de exemplo desses esquemas de multiplexação são descritas. A figura 3 ilustra um transmissor de exemplo, de acordo com uma modalidade de exemplo, em que quatro fluxos de dados de rota de saida são multiplexados em um fluxo de transmissão de rota de saída. Um transmissor 300 inclui um organizador de taxa de código (CRO) 302, um CRO 304, um CRO 306, um CRO 308, um modulador 310, um modulador 312, um modulador 314, um modulador 316, um multiplexador 318, um filtro de combinação 320 e um DAC 322. O CRO associa os bits de informação do fluxo de bit à modulação apropriada e codificação (MODCOD) para recebimento pelo terminal recebendo. Em outras palavras, o CRO empacota os bits de informação para serem enviados para um terminal em blocos de código no MODCOD apropriado para recebimento pelo terminal recebendo. 0 CRO 302 pode ser disposto para receber um sinal de fluxo de rota de salda 324 e extrair um sinal 332. O modulador 310 pode ser disposto para extrair um sinal modulado 340 com base no sinal 332. Em algumas modalidades, o modulador 310 é disposto para receber o sinal 332 diretamente do CRO 302. De modo similar, o CRO 304 pode ser disposto para receber um sinal de fluxo de rota de saida 326 e extrair um sinal 334. 0 modulador 312 pode ser disposto para extrair um sinal modulado 342 com base no sinal 334. Em algumas modalidades, o modulador 312 é disposto para receber o sinal 334 diretamente a partir do CRO 304. CRO 306 pode ser disposto para receber um sinal de fluxo de saida 328 e extrair um sinal 336. 0 modulador 314 pode ser disposto para extrair um sinal modulado 344 com base no sinal 336. Em algumas modalidades, o modulador 314 é disposto para receber o sinal 336 diretamente a partir do CRO 306. O CRO 308 pode ser disposto para receber um sinal de fluxo de rota de saída 330 e extrair um sinal 338. 0 modulador 316 pode ser disposto para extrair um sinal modulado 346 com base no sinal 338. Em algumas modalidades, o modulador 316 é disposto para receber o sinal 338 diretamente a partir do CRO 308. O multiplexador 318 pode ser disposto para extrair um sinal multiplexado 348 com base nos sinais modulados 340, 342, 344 e 346. Em algumas modalidades, o muitíplexador 318 é disposto para receber sinais modulados 340, 342, 344 e 346 diretamente a partir do modulador 310, do modulador 312, do modulador 314 e do modulador 316, respectivamente. O filtro de combinação 320 pode ser disposto para extrair um sinal filtrado 350 com base no sinal multiplexado 348. Os exemplos não limitativos de tipos de modulação suportados pelo sinal filtrado 350 incluem TDM e CDM. Em algumas modalidades, o filtro de combinação 320 é disposto para receber o sinal multiplexado 348 diretamente a partir do multiplexador 318. Um filtro de combinação, no lado de transmissor, é usado para limitação da largura de banda e redução de interferência de canal adjacente. Em um lado de receptor correspondente (não mostrado), um filtro de combinação é usado como um filtro linear ótimo para maximização da relação de sinal para ruido na presença de ruido. O DAC 322 pode ser disposto para extração de um sinal analógico 352 com base no sinal filtrado 350. Em algumas modalidades, o DAC 322 é disposto para receber o sinal filtrado 350 diretamente a partir do filtro de combinação 320. 0 CRO 302, o CRO 304, o CRO 306 e o CRO 308 executam a modulação e a codificação de sinais de fluxo de rota de saida 324, 326, 328 e 330, respectivamente, e extraem os sinais codificados 332, 334, 336 e 338, respectivamente. Os moduladores 310, 312, 314 e 316, recebem e codificam e mapeiam de bit para símbolo os sinais codificados 332, 334, 336 e 338, respectivamente, e extraem os sinais modulados 340, 342, 344 e 346, respectivamente. O mult iplexador 318 multiplexa os sinais modulados 340, 342, 344 e 346 em um fluxo de rota de saída conforme denotado pelo sinal multiplexado 348. Pela multiplexação dos sinais modulados 340, 342, 344 e 346 em um fluxo de rota de saída, o transmissor 300 é capaz de utilizar um dispositivo único ou recurso, neste caso, o DAC 322, para transmissão de uma pluralidade de sinais. 0 filtro de combinação 320 filtra o sinal multiplexado 348, de modo a maximizar a relação de sinal para ruído do sinal transmitido. O DAC 322 converte o sinal filtrado transmitido 350 em um sinal analógico 352.

Cada par de CRO 302 e modulador 310, CRO 304 e modulador 312, CRO 306 e modulador 314, e CRO 308 e modulador 316 pode operar a taxas relativamente baixas (por exemplo, 55 Msps). A figura 8 ilustra um fluxograma que descreve um processo para codificação de cabeçalhos de camada física (PL) de um quadro de dados de PLs para a geração de palavras de código de sinalização de camada física (PLS) para transmissão dos quadros de dados de PL por um canal de uma rede de comunicações, de acordo com modalidades de exemplo.

De acordo com modalidades de exemplo, com respeito à codificação convolucional para uma codificação de sinalização de camada física (PLS) de DVB-S2, um Código de PLS Expandido é provido (por exemplo, para suportar uma multiplexação de portadora múltipla em um transponder de banda larga de um sistema de comunicações sem fio), em que o Cabeçalho de PL do padrão DVB-S2 é codificado para prover um código de identificação de fluxo (SID) (identificando o fluxo de rota de saída em particular para o qual os dados do respectivo pacote se originam, e para expansão das capacidades de MODCOD. De acordo com essa modalidade, um codificador codifica 16 bits de informação para o Código de PLS usando 154 bits (por exemplo, um código convolucional (16,154)) para prover uma melhor performance em relação àquela da codificação atual de Reed-Muller de DVB-S2 de 7 bits de informação usando 64 bits (por exemplo, o código de Reed-Muller (7,64) atual do padrão DVB-S2). Os 16 bits de informação podem compreender o esquema de atribuição a seguir: (1) seis bits indicam o MODCOD (por exemplo, um bit de MODCOD extra em relação aos cinco bits do padrão DVB-S2 atual); (2) um bit indica um piloto ligado / desligado; (3) um bit indica um bloco de código normal / curto; e (4) oito bits indicam SID.

De acordo com uma modalidade de exemplo, com referência à figura 8, um código convolucional de 16 estados é usado para a codificação dos 16 bits de informação em 154 bits codificados para se proporcionar uma palavra de código (16,154) (Etapa 811). 0 codificador (16,154) compreende um codificador convolucional de comprimento de restrição K=5, onde o número de estados é 2(Κ~υ = 16, e cada bit de informação gera 10 bits de paridade (p0, pi, P2, - ps5 - A taxa de código é de 1/10. A figura 4 ilustra o gerador de bit de paridade 400 para o codificador, de acordo com uma modalidade de exemplo, onde os polinômios geradores são conforme se segue: gi = (gi,o, g±,i, gi,2, gi,3, gi.,4) g0 = (11111) gi - (10111) g2 = (11001) g3 = (11011) g4 = (11101) g5 = (11011) g6 = (10111) g7 = (10101) g8 = (10011) g9 = (10001), onde a "1" indica uma conexão (e um 0 indica nenhuma conexão) para a respetiva posição q± da figura 4 (Etapa 811). Ainda, de modo a extrair apenas 154 bits codificados, (ao invés de 160), certos bits são perfurados (Etapa 813).

Por exemplo, se (u0, ui, u2, u3, ... ui5) forem os bits de informação, então, para cada um dos bits de informação u0, U3, ug, ug, U12 e U15, o bit de paridade pg é perfurado.

Desta maneira, a perfuração é espalhada pelos bits de informação, desse modo se minimizando quaisquer efeitos adversos.

Assim sendo, com referência à figura 4, considerando o bit de informação u0 (por exemplo) o bit de paridade p0 é gerado com base em go (11111), por meio do que uo passa por um OU exclusivo com S0, Si, S2 e S3 para gerar p0 (cada bit S é conectado ao respectivo OU exclusivo com base no "1" para cada posição g0) - Então, o bit de paridade pi é gerado com base em gi (10111), por meio do que Uo passa por um OU exclusivo com Si, S2 e S3 para gerar p3 (o bit So não é conectado ao respectivo OU exclusivo com base no "0" para a posição gi,i) . De modo similar, o bit de paridade p2 é gerado com base em g2 (11001), por meio do que u0 passa por um OU exclusivo com Sq e S3 para gerar p2 (os bits S3 e S2 não são conectados, cada um, ao respectivo OU exclusivo com base no "0" para as posições g2,2 e g2(3) . Ainda, o bit de paridade p3 é gerado com base em g3 (11011), por meio do que uo passa por um OU exclusivo com S0, S2 e S3 para gerar p3 (o bit Si não é conectado ao respectivo OU exclusivo com base no "0" para a posição g3,2) . Os bits de paridade remanescentes para o bit de informação u0 são gerados, de modo similar, com base nos polinômios geradores g4, gs, g6, g7, g8 e g9. Ainda, conforme especificado acima, o bit de paridade pg é perfurado para o bit de informação uo- Para cada bit de informação subsequente (ui, u2, U3, ... U15) , os dez bits de paridade são gerados da mesma maneira, onde os bits de paridade p9 são perfurados apenas para os bits de informação U3, ug, ug, U12 e uig. Alternativamente, bits de paridade diferentes podem ser perfurados para a eliminação dos 6 bits para redução da saida para apenas 154 bits, mas, conforme seria reconhecido por alguém de conhecimento na técnica, a performance pode ser afetada de modo adverso por diferentes padrões de perfuração.

De acordo com uma modalidade de exemplo adicional, de modo a melhorar a performance do decodificador e salvar bits de informação, nenhum bit de limpeza é usado e, ao invés disso, um corte de bits finais é empregado (Etapa 817). Por exemplo, dependendo dos bits de entrada, o estado inicial é escolhido de modo que os estados inicial e final sejam os mesmos. 0 estado inicial é regulado como S0 = U15, Si = U14, S2 = U13, S3 = U12. Ainda, nenhum bit final é transmitido.

De acordo com modalidades de exemplo, portanto, o código convolucional (16,154) aumenta os bits de informação do Código de PLS de 7 bits para 16 bits, onde os bits codificados mais o começo de palavra de quadro única ocupa dois intervalos de DVB-S2 (por exemplo, 2*90 símbolos). A figura 5 ilustra o Quadro de PL 500 do padrão DVB- S2, com um PLHeader estendido de acordo com modalidades de exemplo da presente invenção. Conforme é ilustrado na figura 5, o PLHeader estendido 501 inclui 26 símbolos representando um Começo de Quadro (SOF) 503, mais um Código de PLS de 154 símbolos 505, codificado de acordo com modalidades de exemplo da presente invenção. A figura 6A ilustra curvas de performance da Taxa de Erro de Quadro versus o Es/No para um código convolucional (16, 154} 601 (de acordo com uma modalidade de exemplo), se comparado com as curvas de performance para um código de Reed-Muller (7,64) 603 (de acordo com o padrão DVB-S2) e um código de Reed-Muller 2* (7,64) 605. A figura 6A também mostra o ponto de especificação de taxa 1/4 curta de QPSK de MODCOD de DVB-S2 607 e o ponto de especificação de bloco de código normal 609.

Com respeito ao código de Reed-Muller 2* (7,64) 605, para estender os bits de informação, o código de Reed- Muller (7,64) do padrão DVB-S2 pode ser repetido como dois códigos (7,64) resultando em 14 bits de informação.

Conforme mostrado na figura 6, contudo, a performance de um código de Reed-Muller 2* (7,64) como esse é significativamente degradada endereço relação à performance do código convolucional (16,154), de acordo com modalidades da presente invenção. Ainda, conforme é claro a partir das curvas de performance da figura 6, o código convolucional (16,154) 601 (de acordo com modalidades da presente invenção) significativamente ultrapassa a performance do código de Reed-Muller de DVB-S2 (7,64) 603, bem como o código de Reed-Muller 2*(7,64) 605. Ainda, o código convolucional (16,154) 601 se adequa à especificação para o MODCOD de taxa 1/4 de QPSK normal, ao passo que os códigos de Reed-Muller falham em se adequar a essas especificações.

De acordo com uma modalidade de exemplo adicional, um código de PLS estendido é provido, o qual cobre apenas um intervalo, enquanto permite duas vezes tantos MODCODs quanto o padrão atual. Para este código de PLS, um código convolucional de taxa 1/8 é usado para a codificação de 8 bits de informação para gerar uma palavra de código (8,64) (Etapa 811) . 0 cg é gerado pela transmissão de (p0, Pi, P2, P3, P4, p7, ps, P9) para cada um dos 8 bits de informação. A taxa de código é de 1/10. Os bits de paridade pi (i = 0, 1, 2, ... 9) são gerados de acordo com os polinômios geradores gi (i = 0, 1, 2, ... 9), conforme estabelecido acima com referência ao gerador de bit de paridade 400 da figura 4.

Especificamente: gi = (gi,o/ gi,i, gi,2, gi,3, gi.,4) g0 = (11111) gi = (10111) g2 - (11001) g3 = (liou) g4 = (11101) g5 = (11011) g6 = (10111) g7 = (10101) g8 = (10011) g9 = (10001), de novo, onde um "1" indica uma conexão (e um 0 indica nenhuma conexão) para a respectiva posição gi da figura 4 (Etapa 811) . Neste caso, os bits de paridade p5 e p6 são perfurados a partir do código (Etapa 813). Em outras palavras, de modo a extrair apenas 64 bits codificados (ao invés dos 80 bits gerados - 10 bits de paridade para cada um dos 8 bits de informação) , os bits de paridade p5 e p6 são perfurados (não transmitidos) para cada um dos bits de informação. A figura 6B ilustra uma curva de performance da Taxa de Erro de Quadro versus o Es/No para o código convolucional (8,64) 621 (de acordo com a presente modalidade de exemplo), se comparado com a curva de performance para um código de Reed-Muller tradicional (8,64) 623. A figura 6B também mostra o ponto de especificação de taxa 1/4 curta 625, o ponto de especificação de taxa 1/4 normal 627, o ponto de especificação de taxa 1/3 curta 62 9 e o ponto de especificação de taxa 1/3 normal 631. Conforme é evidente a partir da figura 6B, o código convolucional de taxa (8,64) da presente modalidade obtém um nivel de performance comparável com a performance do código de Reed-Muller (6,84) estendido, enquanto evita a complexidade de sequência de embaralhamento múltipla do código de Reed- Muller estendido.

De acordo com uma outra modalidade de exemplo, um código (16,154) adicional é provido, em que o código (16,154) é gerado pela repetição de um código (16,77) de uma modalidade de exemplo (Etapa 815) . Em outras palavras, onde (co, ci, Cz, ... Cve) denota uma palavra de código do código (16,77), uma palavra de código (16,154) pode ser gerada pela repetição dos bits da (16,77). Por exemplo, no caso da palavra de código (16,77) de (co, Ci, C2, ... θη$) , uma palavra de código (16,154) pode ser representada como (c0, c0, ci, ci, c2, c2, ... c76, c76) . O codificador (16,77) compreende um codificador convolucional de comprimento de restrição K=5, onde o número de estados é de 2<K-1) = 16, e cada bit de informação gera 5 bits de paridade (po, pi, pz, P3, p4) . A taxa de código é de 1/5. A figura 4 ilustra o gerador de bit de paridade 400 para o codificador, de acordo com uma modalidade de exemplo, onde os polinômios geradores são conforme se segue: g± = (gi,o, 9l,i, g±,2, g±,3, g±,4) g0 = (10101) gx = (10111) g2 = (11011) g3 - (11111) g4 = (11001), onde um "1" indica uma conexão (e um 0 indica nenhuma conexão) para a respectiva posição gi da figura 4 (Etapa 811) . Ainda, de modo a extrair apenas 77 bits codificados (ao invés dos 80 bits gerados - 5 bits de paridade para cada um dos 16 bits de informação) certos bits são perfurados (Etapa 813) . Por exemplo, se (uq, Ui, U2, 113, ... U15) forem os bits de informação, então, para cada um dos bits de informação u3, us, e u13, o bit de paridade p4 será perfurado. Desta maneira, a perfuração é dispersa pelos bits de informação, desse modo se minimizando quaisquer efeitos adversos. De novo, alternativamente, diferentes bits de paridade podem ser perfurados para a eliminação dos 6 bits para redução da saida para apenas 154 bits, mas, conforme seria reconhecido por alguém de conhecimento na técnica, a performance pode ser afetada de forma adversa pelos diferentes padrões de perfuração. A figura 6C ilustra a performance curve da Taxa de Erro de Quadro versus o Es/No para este código convolucional (16,154) 641. A figura 6C também mostra o ponto de especificação de taxa 1/4 curta 643.

De acordo com uma modalidade de exemplo adicional, bits de informação adicionais podem ser codificados na palavra de código repetida (16,77) descrita acima, para gerar um código (16+b,154), onde b é o número de bits de informação adicionais. A figura 7A ilustra um exemplo em que b=l, e FIG. 7B ilustra um exemplo em que b é uma variável. Com referência à figura 7A, os 77 bits da palavra de código (16, 77) 711 são alimentados para uma entrada do multiplexador 2:1 713 (Etapa 819). Os 77 bits da palavra de código (16, 77) 711 também são alimentados para uma entrada de uma função OU Exclusivo 715 (Etapa 823), e o 17° bit de informação é alimentado para a outra entrada da função OU

Exclusivo 715 (Etapa 825). A saída da função OU Exclusivo 715 é alimentada para a outra entrada do multiplexador 2:1 713 (Etapa 825) . Assim sendo, dependendo do valor do 17° bit de informação, cada bit da palavra de código (16, 77) 711 será introduzido no multiplexador 2:1 713 conforme estiver ou será invertido - se o 17° bit de informação for zero, então, os bits de palavra de código serão repetidos conforme estiverem, e, se o 17° bit de informação for um, então, o inverso de cada bit de palavra de código será repetido. Em outras palavras, com base no valor do 17° bit, a palavra de código transmitida (17,154) será (c0, c0, cXj c1( c2j c2, ... c76, c76) ou (c0, co01, Cu Cj01, c2, c201,... c76, c7601) .

Com referência à figura 7B, os 77 bits da palavra de código (16, 77) 711 são alimentados para uma entrada do multiplexador 2:1 717 (Etapa 819). Os 77 bits da palavra de código (16, 77) 711 também são divididos em b grupos de bits consecutivos (Etapa 821), cada um sendo de um número inteiro de bits aproximadamente igual a 77/b, onde o número de bits (11/b) para cada grupo é arredondado para baixo para o próximo inteiro (a parte decimal é abandonada), e os bits remanescentes podem ser distribuídos dentre os grupos de qualquer forma. Por exemplo, se b=3, então, dois dos grupos poderão ter, cada um, 26 bits consecutivos dos 77 originais, e o terceiro grupo terá os 25 bits consecutivos remanescentes (77/3 = 25,67 -> cada grupo contém 25 bits, e os 2 bits remanescentes são distribuídos dentre dois dos grupos) . Como com o exemplo de b=l, os bits de palavra de código de cada grupo são alimentados em uma entrada de uma função OU Exclusivo (715-1, 715-2, ... 715-b) (Etapa 823), e a outra entrada da função OU Exclusivo seria um dos b bits adicionais (Etapa 825). As saídas das funções OU Exclusivo são, então, alimentadas para a outra entrada do multiplexador 2:1 (Etapa 825) . O multiplexador 2:1 717, então, claramente seria projetado de modo que, conforme ele fizesse um ciclo através da inserção dos bits repetidos, ele comutasse através das alimentações de grupo de bit a partir das funções OU Exclusivo de uma maneira apropriada.

Assim sendo, (como com o exemplo acima de b=l) cada grupo de bits a partir da palavra de código (16,77) 711 é repetido como está ou repetido como um inverso, dependendo do valor do bit de informação adicional alimentado para a respetiva função de OU Exclusivo. Por exemplo, no caso de b=3 (ii, ±2, 13) , a palavra de código transmitida (19,154) será conforme se segue: (c0, co0ii, Ci, Ci®i1#... c25, c250ii, c26« c26®^2> c27' c27®^2< ■·■ c51' c51©*2> C52< C52©Í3> C53» C53®Í3< ··· C76» C76©'3) Ainda, conforme seria evidente para alguém de conhecimento na técnica, a distribuição em particular dos métodos de agrupamento de bit específicos para os bits de palavra de código (16,77) pode ser realizada de várias maneiras diferentes, sem que se desvie do escopo geral da invenção, e que uma consideração principal seria a complexidade associada requerida para o receptor.

Os métodos e aparelhos descritos aqui para uma codificação convolucional para a codificação de PLS de DVB-S2 PLS podem ser implementados via software, hardware (por exemplo, um processador geral, um chip de processador de sinal digital (DSP), um circuito integrado especifico de aplicação (ASIC), arranjos de porta programáveis no campo (FPGAs), etc.), firmware ou uma combinação dos mesmos. Esse hardware de exemplo para a execução das funções descritas é detalhado abaixo. A figura 9 ilustra um sistema de computador no qual as modalidades de exemplo podem ser implementadas. 0 sistema de computador 900 inclui um barramento 901 ou outro mecanismo de comunicação para comunicação de uma informação, e um processador 903 acoplado ao barramento 901 para processamento de informação. O sistema de computador 900 também inclui uma memória principal 905, tal como uma memória de acesso randômico (RAM) ou outro dispositivo de armazenamento dinâmico, acoplada ao barramento 901 para armazenamento de informação e instruções a serem executadas pelo processador 903. A memória principal 905 também pode ser usada para o armazenamento de variáveis temporárias ou outra informação intermediária durante a execução de instruções a serem executadas pelo processador 903. O sistema de computador 900 ainda inclui uma memória apenas de leitura (ROM) 907 ou outro dispositivo de armazenamento estático acoplado ao barramento 901 para armazenamento de informação estática e instruções para o processador 903. Um dispositivo de armazenamento 909, tal como um disco magnético ou um disco ótico, é adicionalmente acoplado ao barramento 901 para armazenamento de informação e instruções.

De acordo com uma modalidade da invenção, uma codificação convolucional para a codificação de PLS de DVB-S2 de acordo com modalidades de exemplo é provida pelo sistema de computador 900 em resposta ao processador 903 executar um arranjo de instruções contidas na memória principal 905. Essas instruções podem ser lidas na memória principal 905 a partir de um outro meie que pode ser lido em computador, tal como o dispositivo de armazenamento 909. Ά execução do arranjo de instruções contidas na memória principal 905 faz com que o processador 903 execute as etapas de processo descritas aqui. Um ou mais processadores em um arranjo de processamento múltiplo podem ser empregados, também, para execução das instruções contidas na memória principal 905. Em modalidades alternativas, um circuito ligado com fio pode ser usado no lugar de ou em combinação com a presente invenção. Assim, as modalidades da presente invenção não estão limitadas a qualquer combinação especifica de circuito de hardware e software. O sistema de computador 900 também inclui uma interface de comunicação 917 acoplada ao barramento 901. 0 termo "meio que pode ser lido em computador" conforme usado aqui se refere a qualquer meio que participe na provisão de instruções para o processador 903 para execução. Um meio como esse pode assumir muitas formas, incluindo, mas não limitando, meios não voláteis, meios voláteis, e meios de transmissão. Os meios não voláteis incluem, por exemplo, discos óticos ou magnéticos, tal como o dispositivo de armazenamento 909. Os meios voláteis incluem uma memória dinâmica, tal como a memória principal 905. Os meios de transmissão incluem cabos coaxiais, fio de cobre e fibra ótica, incluindo os fios que compreendem o barramento 901. Os meios de transmissão também podem assumir a forma de ondas acústicas, óticas ou eletromagnéticas, tais como aquelas geradas durante comunicações de dados de frequência de rádio (RF) e infravermelho (IR). As formas comuns de meios que podem ser lidos em computador incluem, por exemplo, um disco portátil, um disco flexível, um disco rígido, uma fita magnética, qualquer outro meio magnético, um CD ROM, um CDRW, um DVD, qualquer outro meio ótico, cartões de perfurar, fita de papel, folhas de marca ótica, qualquer outro meio físico com padrões de orifícios ou outros indices oticamente reconhecíveis, uma RAM, uma PROM e uma EPROM, uma FLASH EPROM, qualquer outro chip ou cartucho de memória, uma onda portadora, ou qualquer outro meio a partir do qual um computador possa fazer uma leitura. A figura 10 ilustra um conjunto de chip 1000 no qual as modalidades da invenção podem ser implementadas. O conjunto de chip 1000 inclui, por exemplo, um processador e componentes de memória descritos com respeito à figura 10 incorporados em um ou mais pacotes físicos. A título de exemplo, um pacote físico inclui um arranjo de um ou mais materiais, componentes e/ou fios em um conjunto estrutural (por exemplo, uma placa de base) para a provisão de uma ou mais características, tais como resistência física, conservação de tamanho e/ou limitação de interação elétrica.

Em uma modalidade, o conjunto de chip 1000 inclui um mecanismo de comunicação, tal como um barramento 1001 para passagem de informação dentre os componentes do conjunto de chip 1000. Um processador 1003 tem uma conectividade com o barramento 1001 para execução de instruções e processamento de informação armazenada, por exemplo, em uma memória 1005. O processador 1003 pode incluir um ou mais núcleos de processamento, com cada núcleo configurado para execução independentemente. Um processador de núcleo múltiplo permite um multiprocessamento em um único pacote físico. Os exemplos de um processador de núcleo múltiplo incluem dois, quatro, oito ou número maiores de núcleos de processamento.

De forma alternativa ou adicional, o processador 1003 pode também incluir um ou mais microprocessadores em conjunto através do barramento 1001 para permitir execução independente de instruções, pipelining e multitarefamento. 0 processador 1003 também pode ser acompanhado de um ou mais componentes especializados para a execução de certas funções de processamento e tarefas, tais como um ou mais processadores de sinal digital (DSP) 1007, e/ou um ou mais circuitos integrados específicos de aplicação (ASIC) 1009.

Um DSP 1007 tipicamente é configurado para processar sinais do mundo real (por exemplo, som) em tempo real, independentemente do processador 1003. De modo similar, um ASIC 1009 pode ser configurado para executar funções especializadas não facilmente realizadas por um processador de finalidade geral. Outros componentes especializados para ajudarem na execução das funções inventivas descritas aqui incluem um ou mais arranjos de porta programáveis no campo (FPGA) (não mostrados), um ou mais controladores (não mostrados), ou um ou mais outros chips de computador de finalidade especial. O processador 1003 e os componentes associados têm conectividade com a memória 1005 através do barramento 1001. A memória 1005 inclui uma memória dinâmica (por exemplo, uma RAM) e uma memória estática (por exemplo, uma ROM) para o armazenamento de instruções executáveis que, quando executadas pelo processador 1003 e/ou pelo DSP 1007 e/ou pelo ASIC 1009, realizam o processo de modalidades de exemplo, conforme descrito aqui. A memória 1005 também armazena os dados associados a ou gerados pela execução do processo.

No relatório descritivo precedente, várias modalidades foram descritas com referência aos desenhos associados.

Contudo, será evidente que várias modificações e mudanças podem ser feitas nela, e modalidades adicionais podem ser implementadas, sem que se desvie do escopo mais amplo da invenção. O relatório descritivo e os desenhos assim sendo são para serem considerados em um sentido ilustrativo, ao invés de restritivo.

Claims (20)

1. Método, caracterizado pelo fato de compreender: a codificação, por um processador de um dispositivo, de um cabeçalho de camada fisica (PL) de um quadro de dados de PL, em que o cabeçalho de PL compreende dezesseis bits de informação u,·, (/= 0,1,2,15), e a codificação é baseada em um código convolucional, por meio do que, para cada bit de informação U[, (i = 0,1,2,...,15), dez bits de paridade associados Pi,k,(k = 0,1,2,...,9) são gerados, resultando em 160 bits de código; e a perfuração dos 160 bits de código resultantes para se formar uma palavra de código de sinalização de camada fisica (PLS) (16, 154) para transmissão do quadro de dados de PL por um canal de uma rede de comunicações; em que, para cada bit de informação tíj, (t = 0,1,2,15), cada ura dos dez bits de paridade associados (k = 0,1,2,...,9) é gerado com base em um gerador de bit de paridade, conforme se segue: onde 5o = 5j = Uj__2, 52 = 3, 53 = 4, e em que polinômios geradores para 9k = (gk,o>9k.i‘9k.2>9k3.9k.*)' são conforme se segue: g0 = (1,1,1,1,1) 3i = (1,0,1.1.1) g2 = (1,1,0,0,1) <?3 = (1,1,0,1,1) g4 = (1,1,1,0,1) g5 = (1,1,0,1,1) gè = (1,0,1,1,1) g7 = (1,0,1,0,1) g8 = (1,0,0,1,1) g9 = (1,0,0,0,1).

2. Método, de acordo com a reivindicação 1, caracterizado pelo fato de a perfuração dos 160 bits de código resultantes compreender a perfuração dos bits de paridade Po,9'P3,9>Pò,9>P9,9>Pí2,9>Pis,9 (° décimo bit de paridade para cada um dos bits de informação Uq, u3, u6, Ug, uí2, u18) .

3. Método, de acordo com a reivindicação 1, caracterizado pelo fato de ainda compreender a execução de um corte de bits finais, em que os estados iniciais para So,SltS2,S3 sao regulados como Sq = g, S·^ == 4, S2 = W13, — u12l e nenhum bit final é transmitido.

4. Método, de acordo com a reivindicação 1, caracterizado pelo fato de os bits de informação de cabeçalho de PL compreenderem um campo de modulação de codificação (MODCOD) de seis bits indicando esquemas de modulação de codificação aplicados a uma porção de carga útil do quadro de dados de PL, um campo de piloto de bit indicando se símbolos pilotos estão presentes no quadro de dados de PL, um campo de tipo de bit indicando um tipo de bloco de código da porção de carga útil de dados do quadro de dados de PL, e um campo de identificação de fluxo (SID) de oito bits indicando um fluxo de dados de fonte a partir do que a porção de carga útil de dados do quadro de dados de PL se originou.

5. Método, caracterizado pelo fato de compreender: a codificação, por urr. processador de um dispositivo, de um cabeçalho de camada fisica (PL) de um quadro de dados de PL, em que o cabeçalho de PL compreende oito bits de informação uit(i = 0,1,2,...,7), e a codificação é baseada em um código convolucional, por meio do que, para cada bit de informação Uj, (i = 0,1,2,...,7), dez bits de paridade associados Pi.k> = 0,1,2,...,9) são gerados, resultando em 80 bits de códigos; e a perfuração dos 80 bits de código resultantes para se formar uma palavra de código de sinalização de camada fisica (PLS) (8, 64) para transmissão do quadro de dados de PL por um canal de uma rede de comunicações; em que, para cada bit de informação u,, (i = 0,1,2,..., 7), cada um dos dez bits de paridade associados PÍ,k>(k = 0,1,2,...,9) é gerado com base em um gerador de bit de paridade, conforme se segue: em que polinômios geradores para 9k = (9k,Q>9k,i>9k,2>9k,3>9kA)f são conforme se segue: 9o = (1,1,1,1,1) 9x = (1,0,1,1,1) g2 = (1,1,0,0,1) g3 = (1,1, 0,1,1) g4 = (1,1,1,0,1) g5 = (1,1,0,1,1) g6 = (1,0,1,1,1) g7 = (1,0,1,0,1) g8 = (1,0,0,1,1) ^9 = (1,0,0,0,1) .

6. Método, de acordo com a reivindicação 5, caracterizado pelo fato de a perfuração dos 80 bits de código resultantes compreender a perfuração dos bits de paridade p0 5, Ρο,β,Pi,s> Pi,6< P2,s< Pi,b> P3,s> P3,6* Pa,s>P4,6»Ps,5, Ps,6> Pe,s> Pó,6, Pi,s> Pi,e (o quarto e o quinto bits de paridade para cada um dos bits de informação u0, ult u2,.,., u7) .

7. Método, de acordo com a reivindicação 5, caracterizado pelo fato de os bits de informação de cabeçalho de PL compreenderem um campo de modulação de codificação (MODCOD) de seis bits indicando esquemas de modulação de codificação aplicados a uma porção de carga útil do quadro de dados de PL, um campo de piloto de bit indicando se símbolos pilotos estão presentes no quadro de dados de PL, e um campo de tipo de bit indicando um tipo de bloco de código da porção de carga útil de dados do quadro de dados de PL.

8. Método, caracterizado pelo fato de compreender: a codificação, por um processador de um dispositivo, de um cabeçalho de camada física (PL) de um quadro de dados de PL, em que o cabeçalho de PL compreende dezesseis bits de informação Uj, (i = 0,1,2,..., 15), e a codificação é baseada em um código convolucional, por meio do que, para cada bit de informação U[, (i = 0,1, 2,..., 15) , cinco bits de paridade associados (k = 0,1,2,3,4) são gerados, resultando em 80 bits de códigos; a perfuração dos 80 bits de código resultantes para se formar uma palavra de código (16, 77) de 77 bits de código (c0> c±, c2,, c76); e a repetição dos bits de código da palavra de código (16, 77) para a geração de uma palavra de código de sinalização de camada física (PLS) (16, 154) (c0, c0, c1,c1,c2,c2i ...,c76, c76) para transmissão do quadro de dados de PL por um canal de uma rede de comunicações; em que, para cada bit de informação (í = 0,1, 2, ..., 15), cada um dos cinco bits de paridade associados pjfc, (/c = 0,1,2,3,4) é gerado com base em um gerador de bit de paridade, conforme se segue: onde S0 = Ui_lf S= U(_2r S2 = Ui-3r S3 ~ Ui-4r e em que polinômios geradores para 9k.-{9kfi.9k.i>9k.2,9k.^9kA)f são conforme se segue: g0 = (1,0,1,0,1) = ao, 1,1,1) 02 = (1,1,0,1,1) g3 = (1,1,1,1,1) 04 = (1,1,0,0,1) .

9. Método, de acordo com a reivindicação 8, caracteri zado pelo fato de a perfuração dos 80 bits de código resultantes compreender a perfuração dos bits de paridade P3,4,Pe,4»Pi3,4 (o terceiro bit de paridade para cada um dos bits de informação u3,uB,u13) .

10. Método, de acordo com a reivindicação 8, caracteri zado pelo fato de os bits de informação de cabeçalho de PL compreenderem um campo de modulação de codificação (MODCOD) de seis bits indicando esquemas de modulação de codificação aplicados a uma porção de carga útil do quadro de dados de PL, um campo de piloto de bit indicando se símbolos pilotos estão presentes no quadro de dados de PL, um campo de tipo de bit indicando um tipo de bloco de código da porção de carga útil de dados do quadro de dados de PL, e um campo de identificação de fluxo (SID) de oito bits indicando um fluxo de dados de fonte a partir do que a porção de carga útil de dados do quadro de dados de PL se originou.

11. Método, de acordo com a reivindicação 8, caracterizado pelo fato de a repetição dos bits de código da palavra de código (16,77) compreender: a introdução da palavra de código (16,77) em uma primeira entrada de uma função de multiplexador 2:1; a divisão da palavra de código (16,77) em N grupos de bits de código consecutivos, cada grupo sendo de um número inteiro de bits de código aproximadamente igual a 77/N; a introdução dos bits de código de cada grupo em uma primeira entrada de uma respectiva função OU Exclusivo; e a codificação de N bits de informação adicionais para a geração de uma (16+ N, 154) palavra de código de sinalização de camada física (PLS) para transmissão do quadro de dados de PL por um canal de uma rede de comunicações; em que a codificação dos N bits de informação adicionais compreende a introdução de cada um dos JV bits de informação adicionais em uma segunda entrada de uma respectiva função das funções de OU Exclusivo, e a introdução das saldas de cada uma das funções de OU Exclusivo em uma segunda entrada do multiplexador 2:1, em que, conforme o multiplexador 2:1 faz ciclos através da inserção dos bits repetidos, ele comuta através das alimentações de grupo de bit a partir das funções de OU Exclusivo, e cada grupo de bits de código da palavra de código (16,77) é repetido como está ou repetido como um inverso, dependendo do valor do bit de informação adicional alimentado para a respetiva função de OU Exclusivo.

12. Método, de acordo com a reivindicação 11, caracterizado pelo fato de o número de bits (77//V) para cada grupo ser arredondado para baixo para o próximo inteiro, e os bits de código remanescentes serem distribuídos dentre os grupos de qualquer forma.

13. Aparelho, caracterizado pelo fato de compreender: um codificador configurado para codificar um cabeçalho de camada física (PL) de um quadro de dados de PL, em que o cabeçalho de PL compreende dezesseis bits de informação Ui, (i = 0,1, 2,.... 15), e a codificação é baseada em um código convolucional, por meio do que, para cada bit de informação Ui, (i = 0,1,2,..., 15), dez bits de paridade associados Pi,k>Q<-~ 0,1,2,...,9) são gerados, resultando em 160 bits de código; um módulo de perfuração configurado para perfurar os 160 bits de código resultantes para a formação de uma palavra de código de sinalização de camada física (PLS) (16, 154) para transmissão do quadro de dados de PL por um canal de uma rede de comunicações; e um gerador de bit de paridade configurado para gerar, para cada bit de informação U(, (t = 0,1,2,15), dez bits de paridade associados pik,{k = 0,1,2,...,9), conforme se segue: onde Sq = u^x, 5) = Ui^2r Sz — ui-3r S3 = Uj„4, e em que polinômios geradores para 9k = {9k,o>9k,i>dk,2>dk,3>9kA)r são conforme se segue: g0 = (1,1,1,1,1) gx = (1,0,1,1,1) g2 = (1,1, 0, 0,1) g3 = (1,1, 0,1,1) g4 = (1,1,1,0,1) g5 = (l, 1,0,1,1) g6 = (1,0,1,1,1) g7 = (1,0,1,0,1) g8 = (1,0,0,1,1) g9 = (1,0,0,0,1)

14. Aparelho, de acordo com a reivindicação 13, caracterizado pelo fato de a perfuração dos 160 bits de código resultantes compreender a perfuração dos bits de paridade Ρο,9>Ρ3,9>Ρ6,9>Ρ9,9>Ρΐ2,9·Ρΐ5,9 (o décimo bit de paridade para cada um dos bits de informação uQtu3,u6,u9, u12,u15) .

15. Aparelho, de acordo com a reivindicação 13, caracterizado pelo fato de o módulo de perfuração ser adicionalmente configurado para a execução de um corte de bits finais, era que os estados iniciais para SQ,Sl,S2,S3 são regulados como S0=u15, = u14, S2 = u13, S3 = uí2, e nenhum bit final é transmitido.

16. Aparelho, caracterizado pelo fato de compreender: um codificador configurado para codificar um cabeçalho de camada física (PL) de um quadro de dados de PL, em que o cabeçalho de PL compreende oito bits de informação Ui, (í = 0,1, 2,...,7), e a codificação é baseada em um código convolucional, por meio do que, para cada bit de informação u,·, (i = 0,1,2,...,7), dez bits de paridade associados PiM.ik ■= 0,1,2,...,9) são gerados, resultando em 80 bits de códigos; um módulo de perfuração configurado para perfurar os 80 bits de código resultantes para a formação de uma palavra de código de sinalização de camada física (PLS) (8, 64) para transmissão do quadro de dados de PL por um canal de uma rede de comunicações; e um gerador de bit de paridade configurado para gerar, para cada bit de informação Uj, (í = 0,1,2,7), dez bits de paridade associados Pi^, (_k — 0,1, 2,..., 9), conforme se segue: em que polinômios geradores para 9k = {9κο,9κ^9κ2.9κ,3>9ηα)> são conforme se segue: 00 = (1,1,1,1,1) 0i = (1,0,1,1,1) g2 = (1,1,0,0,1) g3 = (1,1,0,1,1) g4 = (1,1,1,0,1) 05 = (1,1,0,1,1) 06 = (1,0,1,1,1) g7 = (1, 0,1,0,1) 08 = (1, 0, 0,1,1) g9 = (1,0,0,0,1).

17. Aparelho, de acordo com a reivindicação 16, caracterizado pelo fato de a perfuração dos 80 bits de código resultantes compreender a perfuração dos bits de paridade po s,p06, p1>5, Pxte>P2,S’ P2,e> Ps,s> P3,6> Pts>Pa,6> Ps,s> Ps,6’P&,s>Pe,6> P7,5> P7,e (o quarto e o quinto birs de paridade para cada um dos bits de informação u0,ulJu2,-..,u7) .

18. Aparelho, caracterizado pelo fato de compreender: um codificador configurado para codificar um cabeçalho de camada física (PL) de um quadro de dados de PL, em que o cabeçalho de PL compreende dezesseis bits de informação uit (i = 0,1, 2,..., 15), e a codificação é baseada em um código convolucional, por meio do que, para cada bit de informação Ui,(i = 0,1,2,...,15), cinco bits de paridade associados pi k, (fc = 0,1, 2, 3, 4) são gerados, resultando em 80 bits de códigos; um módulo de perfuração configurado para perfurar os 8 0 bits de código resultantes para a formação de uma palavra de código (16,77) de 77 bits de código (c0, ct, c2, ■·., c76) ; um módulo repetidor configurado para repetir os bits de código da palavra de código (16,77) para gerar uma palavra de código de sinalização de camada física (PLS) (16,154) (c0,c0,c1,c1,C2,c2, ...,c76,c76) para transmissão do quadro de dados de PL por um canal de uma rede de comunicações; e um gerador de bit de paridade configurado para gerar, para cada bit de informação U;, (i = 0,1,2,15), cinco bits de paridade associados pik, (_k = 0,1,2,3,4), conforme se segue: onde Sq = lij-j, S1 = Uj_2, S2 = Uj_3, S3 = ií^_4, e em que polincmios geradores para 9k = (9k,0-9k,i-9k,2>gk,3>9k,4)r são conforme se segue: g0 = (1,0,1,0,1) gx = (1,0,1,1,1) g2 = (1,1,0,1,1) g3 = (1,1,1,1,1) <?4 = (1,1,0,0,1).

19. Aparelho, de acordo com a reivindicação 18, caracterizado pelo fato de a perfuração dos 80 bits de código resultantes compreender a perfuração dos bits de paridade P3,4, Ps,4> Pi3,4 terceiro bit de paridade para cada um dos bits de informação u3,u8,u13) .

20. Aparelho, de acordo com a reivindicação 18, caracteri zado pelo fato de o aparelho compreender adicionalmente: um multiplexador 2:1 com uma primeira entrada compreendendo a palavra de código (16, 77); e N Componentes de OU Exclusivo com uma primeira entrada de cada um dos N Componentes de OU Exclusivo sendo um grupo respectivo dos N grupos de bits de código consecutivos da palavra de código (16,77), cada grupo sendo de um número inteiro de bits de código aproximadamente igual a 77/(V; em que a repetição dos bits de código da palavra de código (16,77) compreende: a codificação de N bits de informação adicionais para a geração de uma (16 + iV, 154) palavra de código de sinalização de camada fisica (PLS) para transmissão do quadro de dados de PL por um canal de uma rede de comunicações; em que a codificação dos N bits de informação adicionais compreende a introdução de cada um dos N bits de informação adicionais em uma segunda entrada de um respectivo componente dos componentes de OU Exclusivo, e a introdução das saídas de cada um dos componentes de OU Exclusivo em uma segunda entrada do multiplexador 2:1, em que, conforme o multiplexador 2:1 faz ciclos através da inserção dos bits repetidos, ele comuta através das alimentações de grupo de bit a partir dos componentes de OU Exclusivo, e cada grupo de bits de código da palavra de código (16, 77) é repetido como está ou repetido como um inverso, dependendo do valor do bit de informação adicional alimentado para o respectivo componente de OU Exclusivo.