L'invention se rapporte à un correcteur d'impulsions utilisable notamment dans un détecteur de phase numérique ayant deux entrées et deux sorties, gui lui-même peut être incorporé dans
<EMI ID=1.1>
de référence et un signal de comparaison, dans lequel le signal de référence peut être appliqué à la première entrée et dans lequel le signal de comparaison peut être appliqué à la seconde entrée, et dans lequel la première sortie fournit un premier signal de sortie lorsque la phase du signal de référence est
en avance sur celle du signal de comparaison, et la seconde sortie fournit un second signal de sortie lorsqu'elle est en retard, et. avec le largeurs d'impulsion de ces signaux de sortie étant chacune fonction de la valeur du déphasage entre les signaux de référence et de comparaison.
Un tel détecteur de phase peut être
utilisé dans des systèmes employant une boucle à verouillage de phase (PLL) pour synchroniser par exemple un signal de sortie d'un oscillateur asservi (VCO) comme signal de comparaison
avec un signal de commande comme signal de référence. Le détecteur de phase compare la phase du signal de référence
avec celle du signal de comparaison. Suivant la différence
de phase, il apparaît à l'une ou l'autre sortie du détecteur
de phase un signal de sortie dont la largeur d'impulsion est
<EMI ID=2.1>
intermédiaire d'un amplificateur et d'un filtre, le signal de sortie est fourni à l'oscillateur en tant que signal de
<EMI ID=3.1> <EMI ID=4.1>
mentionné ci-dessus ont jusqu'à présent été associés avec
un fonctionnement incorrect dans le cas d'une interruption
du signal de référence , lorsque la phase du signal de référence rétabli est en avance par rapport à celle du signal de référence d'origine. La phase est alors équilibrée sur
<EMI ID=5.1>
particulièrement lorsque le signal de référence, avant l'interruption, est pris d'une source autre que le signal
de référence après l'interruption.
C'est un but de l'invention que de fournir un détecteur de phase numérique du type mentionné ci-dessus qui, également lorsqu'il est commandé par des signaux de référence dédoublés,de phase différente, et suite à une interruption
de signal, ajuste la phase de toute manière sur zéro.
Suivant l'invention, ce but est obten u en ce que les entrées du détecteur de phase sont précédées par un circuit de correction ayant deux entrées et deux sorties,
avec les sorties du circuit de correction connectées aux entrées du détecteur de phase, tant le signal de référence
que celui de comparaison étant capables d'être appliqués aux entrées du circuit de correction et en ce que ce dernier, suite à une interruption du signal de référence, accomplit
la commutation de ses entrées vers ses sorties de telle sorte que les flancs actifs du signal de référence et du signal de comparaison sont commutés simultanément ou en ce que le flanc actif du signal de référence est commuté après celui du signal de comparaison.
De cette façon, tant le signal de référence que celui de comparaison, indépendamment de la relation de phase du signal de commande, avant et après l'interruption, sont toujours appliqués dans un ordre de succession prédéterminé
au détecteur de phase numérique assurant ainsi que l'ajustement
<EMI ID=6.1> Afin d'accomplir cette commutation des signaux de référence et de comparaison sur les entrées du détecteur de
phase au moment opportun, il est proposé suivant une réalisation préférée que le circuit de correction comprenne deux
portes de commutation dont les sorties sont connectées aux
sorties du circuit de correction, que chaque porte de commutation comprend deux entrées dont la première est connectée à l'entrée associée du circuit de correction , et dont l'autre est
capable d'être commandée par un circuit logique accomplissant
soit la commutation simultanée soit la commutation successive des portes de commutation suite à une défaillance et lors du rétablissement du signal de référence.
Afin de permettre à ces circuits logiques de
déterminer de façon simple le début et le fin de l'interruption
du signal de référence, il est proposé suivant une réalisation subséquente que le circuit logique comprenne une bascule
monostable qui est capable d'être commande par les flancs avant
du signal de référence et qui reste dans l'état activé aussi longtemps que ce signal est appliqué,et qui suite à une
défautdu signal de référence, et après l'écoulement d'un
temps de signal, initie le blocage des portes de commutation.
Suivant un type de réalisation préférée,la commande
des portes de commutation suivant le circuit de correction
est accomplie en ce que le circuit logique comprend une bascule
<EMI ID=7.1>
bascule monostable est dans cette même condition, en ce qu'une sortie de la bascule bistable , par l'intermédiaire d'un inverseur,
est connectée à la seconde entrée de la porte de commutation
qui est commandée par le signal de référence, en ce que la seconde sortie de la bascule bistable est connectée à la seconde
entrée de la porte de commutation que contrôlée par le
<EMI ID=8.1>
diaire d'un circuit porte, peut être placée dans la position active sous commande du signal de sortie de la bascule
<EMI ID=9.1> Le délai en ce qui concerne la commutation du signal
de référence est garanti, suivant une autre caractéristique,
en ce que le circuit porte rétablit la bascule bistable chaque fois que la bascule monostable est dans sa condition active , et
quand le signal de comparaison est appliqué, et en ce qu'
un condensateur est disposé en shunt sur la seconde
entrée de la porte de commutation commencée par le
signal de référence.
L'invention sera maintenant expliquée en plus de détails en se référant aux Figs. 1 à 4 des dessins qui accompagnent la description détaillée, dans lesquels :
La Fig. 1 représente le diagramme sous forme
de blocs d'un circuit PLL comprenant une boucle à verrouillage en phase utilisant un détecteur de phase;
<EMI ID=10.1>
rapportant à un circuit correcteur d'impulsions qui, suivant
l'invention, précède le détecteur de phase;
La Fig. 3 montre les diagrammes de signaux d'un détecteur de phase d'un type conventionnel; et
La Fig. 4 montre les diagrammes de signaux se rapportant au détecteur de phase suivant l'invention et
comprenant un circuit de correction.
Dans un système PLL (boucle à verrouillage de
phase) comme montré à la Fig. 1, la fréquence et la phase
d'un oscillateur VCO contrôlé en tension sont ajustées tant sur
la fréquence que sur la phase d'en signal de référence R. Ce der- nier est appliqua une entrée d'un détecteur de phase numérique PDT tandis que le signal de sortie de l'oscillateur VCO est applique comme signal de comparaison V à l'autre entrée du détecteur de phase PDT. Celui-ci est réalisé de telle sorte
qu'un signal de sortie apparaît à sa sortie PU chaque fois que
le signal de référence R se présente avec une phase en avance
sur celle du signal de comparaison V, tandis qu'un signal de
<EMI ID=11.1> en retard. Il s'ensuit que le signal de sortie a une largeur d'impulsion qui est proportionnelle à la valeur de la différence de phase et, par l'intermédiaire de l'amplificateur Vr et d'un filtre passe bas F, il est appliqué comme signal de commande Ur à l'entrée de commande de l'oscillateur VCO contrôlé en tension.
Le détecteur de phase PDT comporte deux parties symétriques. La sortie PU est associée à l'entée pour le
<EMI ID=12.1>
<EMI ID=13.1>
condition neutre normale pour laquelle les sorties PU et PD sont dans l'état h (haut}, c' est-à-dire inactif, la sortie associée
en réponse aux flancs négatifs du signal associé, est commutée sur
<EMI ID=14.1>
l'état actif , alors des flancs négatifs successifs de l'entrée associée n'auront plus aucune influence sur l'état de la sortie. Si la sortie est active , et quand un flanc négatif apparaît
à la sortie de la moitié non-active, alors la sortie active est de nouveau commutée vers l'état de repos (haut) et le détecteur de phase reprend sa condition neutre normale
(PU = h, PD = h). Lorsque les deux sorties sont au repos, (état h) et quand des flancs négatifs apparaissent simultanément aux deux entrées, alors on aura uniquement de courtes impulsions de tension qui apparaitront aux deux sorties PU et PD et elles se compensent mutuellement dans leurs effets.
Ces phénomènes transitoires peuvent d'ailleurs être évités par les dispositions du brevet belge 879.649.
Dans ce qui suit, en partant de la position normale du détecteur de phase PDT avec PU = h et PD = h, le premier flanc négatif activant la sortie associée (étatb) sera
indiqué comme le premier flanc et le flanc arrière particulier qui accomplit le retour de la sortie à l'état de repos (état h) sera indiqué comme le second flanc . Dans le cas d'une sortie PU active (état b), la phase de l'oscillateur VCO contrôlé
<EMI ID=15.1> eh tension est retardée dans un circuit PLL, cette phase
étant par contre avancée dans le cas d'une sortie PD active.
On doit normalement envisager une défaillance
ou une interruption pour le signal de référance R dans
le cas d'un système opérat ionnel.
Une telle interruption peut aussi être provoquée par une commutation d'une première à une seconde source de signaux
de référence. Tant la défaillance que l'interruption dusignal de référence doivent être détectées. Suite à des tolérances modulaires ou des problèmes analogues, le signal de référence apparaissant après l'interruption peut se présenter avec un déphasage soit dans le sens positif soit dans le sens négatif
en le comparant avec le signal de référence apparaissant
avant l'interruption où la défaillance. Lorsque la phase du signal de référence apparaissant après l'interruption est en avance
<EMI ID=16.1>
accompli dans le mauvais sens comme on peut le voir des diagramme de signaux montrés à la Fig. 3.
A la position de temps tl le détecteur de phase
PDT se trouve dans la condition neutre normale (PU = h, PD = h ) . Le flanc arrière du signal de référence R tel qu'il apparaît
à la position de temps T2, c'est à dire le flanc négatif actif, agit par conséquent
<EMI ID=17.1>
t3, le flanc arrière du signal de comparaison V agit comme second flanc et place de nouveau la sortie PU dans l'état de
<EMI ID=18.1>
sortie PU est déterminée par la différence de temps t3 - t2. Dans le cas idéal, elle est égale à 0, c'est-à-dire que le signal de référence R est en phase avec le signal de comparaison V. De même, à la position de temps t4 les deux sorties PU et PD sont au repos (état h). En conséquence, le flanc arrière
du signal de comparaison V agit comme premier flanc à la
<EMI ID=19.1> R, un flarc arrière de ce signal de référence R apparaît à la position de temps t6. En considérant que pour cette position de temps particulière, la sortie PD est active (état b) , le flanc arrière du signal de référence R agit comme second flanc et replace la sortie PD dans l'état de
<EMI ID=20.1>
position de temps t7, le flanc arrière du signal de comparaison V est par conséquent de nouveau évalué en tant que premier
<EMI ID=21.1>
entre t7 et t6 s'élève seulement à une petite fraction de la période d'un signal. Le signal de sortie à la sortie PD a par conséquent une largeur d'impulsion qui est déterminée
<EMI ID=22.1>
Il s'ensuit que le mode d'opération du détecteur de phase conventionnel PDT peut être décrit comme suit :
En l'absence des flancs arrières du signal de référence R,
le détecteur de phase PDT détecte que les flancs arrières du signal de comparaison V apparaissent à une cadence beaucoup trop rapide. Par conséquent, ils sont sujet à un délai dans le temps jusqu'à ce que le synchronisme avec les flancs arrières du signal de référence R soit réétablit. Au cas où les flancs arrières du signal de réference R lors de sa réapparition exhibentun retard par rapport aux flancs arrières du signal de
<EMI ID=23.1>
flancs arrières du signal de comparaison V conduit à une réduction de l'angle de phase vers zéro. Cependant, si
les flancs arrières du signal de référence R,lorsqu'il réapparaît, se trouvent: en avance par rapport aux flancs arrières
<EMI ID=24.1>
dans le cas de cet angle de phase, les flancs arrières tant pour le signal de référence R que pour le signal de comparaison V assument de nouveau une relation en coïncidence de phase. Par conséquent, dans le cas de flancs arrières du signal de référence R qui se trouve en avance, le fonctionnement du verrouillage du détecteur de phase PDT a besoin d'une correction.
<EMI ID=25.1>
remédier à des processus de resynchronisation défectueux dans le cas de la commutation d'une horloge centrale à une autre pour des centraux téléphoniques MIC (Modulation par Impulsions et Codage).
A cette fin, la PPL est modifiée par l'introduction de moyens à retard variable pour le signal de comparaison, à l'aide notamment d'une ligne à retard.
Dans le cas présent par contre, on a prévu le circuit
de correction KS comme montré à la Fig. 2, qui est arrangé pour précéder le détecteur de phase conventionnel PDT. Ce circuit de correction KS à deux entrées possède également deux sorties qui sont connectées aux deux entrées du détecteur de phase PDT. Le signal
de référence R est maintenant appliqué à une entrée du circuit de correction KS, tandis que le signal de comparaison V est appliqué
à la seconde entrée de ce circuit. Par ce dernier, on obtient que dans le cas d'une défaillance ou d'une interruption du signal de référence R,-les deux entrées du détecteur de phase PDT sont amenées dans l'état de repos (état h) et subséquemment au redémarrage du signal de référence R, le flanc arrière du signal de comparaison V est tout d'abord appliqué à l'entrée du détecteur de phase PDT au quel le signal est associé, avec le flanc arrière du signal de référence R appliqué seulement ensuite à l'entrée du détecteur de phase PDT qui lui est associée. Ce faisant, le flanc arrière du signal de comparaison V demeure sans effet car à cette position de temps, la sortie PD du détecteur de phase PDT a déjà été activée
(PD = b). En conséquence, le flanc arrière du signal de référence R agit comme second flanc et ramène le détecteur de phase PDT dans
sa condition normale (PD = h, PU = h). Des flancs arrières subséquents, tant pour le signal de référence R que pour le signal de comparaison V apparaissent seulement après la période de signal suivante . Puisque pour cette position de temps, le détecteur de phase PDT a assumé sa condition normale (PD = h, PU = h) , la phase est maintenant convenablement ajustée.
<EMI ID=26.1>
suivant l'invention sera maintenant expliqué en plus de détails en se référant au diagramme du circuit de la Fig. 2 et au diagramme des signaux de la Fig. 4. A l'aide d'une bascule monostable MF qui peut être redéclenchée, on supervise si
le signal de référence R est présent. Aussi longtemps que des flancs avants du signal de référence R apparaissent à l'entrée du circuit de correction KS qui est associée avec
ce signal, la sortie Q de cette bascule monostable MF demeure dans son état h . Au même moment, la bascule bistable constituée par les portes G4 et G5 se met dans sa condition active (D = b,
B = b ) , car le potentiel correspondant à l'état h est
appliqué au point Q et le potentiel correspondant à l'état b apparaît périodiquement au point A. A travers un inverseur formé par la porte G6, la sortie G4 de la bascule bistable est transmise à la seconde entrée de la porte dé commutation Gl associée avec le signal de référence R,tandis que l'autre
<EMI ID=27.1>
porte de commutation G2, associée avec le signal de comparaison V. Pour cette condition d'opération de la bascule bistable, les deux portes de commutation Gl et G2 sont conductrices,tant pour le signal de référence R que pour le signal de comparaison V,
car les points E et B sont un potential correspondant à l'état h.
Quand il y a absence du signal de référence R à la position de temps tll, alors, après l'écoulement de sa période
<EMI ID=28.1>
l'état où la sortie Q se met en condition b . Ceci est le cas
à la position de temps tl2. Suite à la variation du potentiel au point Q, la bascule bistable est également ramenée dans la position de repos (B =b, D = h.) . Il s'en-.-suit que les portes de commutation Gl et G2 sont bloquées. Les signaux R' et V' tels qu'ils sont appliqués au détecteur de phase PDT sont dans l'état h..
A la position de temps tl3, le premier flanc avant du signal
de référence R réapparaît, de telle sorte
que la bascule monostable MF retourne maintenant à la condition
<EMI ID=29.1> où la sortie Q est dans l'état h. Dans ce cas et en présence
du signal de comparaison V, un flanc négatif apparaîtra au
point A à la position de temps tl5. Puisque pour cette
position de temps particulière, un potentiel correspondant à l'état h du point Q est appliqué à l'entrée de la porte G4, la bascule bistable est rétablie dans sa condition active par le
flanc négatif au point A.
Initialement, un flanc positif apparaît au point
B à la position de temps tl6, et, un temps de porte plus tard,
un flanc négatif apparaît au point D à la position de temps
tl7. Finalement, de nouveau un temps de porte plus tard,
un flanc positif apparaît à l'entrée de la porte de commutation
Gl (point E) à la position de temps tl8. A l'aide du condensateur Cl qui est connecté en shunt sur l'entrée, le temps de
porte mentionné en dernier lieu peut être rendu relativement
long. Dans cet ordre de séquence des transitions de niveau,
on s'assure que le potentiel correspondant à l'état h est
tout d'abord appliqué au point B de la porte de commutation G2
(position de temps tl6) et seulement deux temps de délai de
porte plus tard (position de temps tl8) au point E de la porte
de commutation Gl. D'autre part, on s'assure également que le signal de référence R est appliqué à ces positions de temps
tl6 et tl8 à la porte de commutation Gl, et que le signal de comparaison V l'est à la porte de commutation G2. Comme on s'en souviendra, ces deux états de commutation des portes de commutation Gl et G2 étaient essentiels pour que le flanc
négatif apparaisse au point A et à la position de temps tl5.
Ce flanc négatif au point A, de façon connue, a amené -la
bascule bistable dans sa condition active. De cette façon,
on atteint l'objectif qu'après le redémarrage du signal de référence R, tout d'abord le flanc :avant (négatif) du signal de comparaison V est envoyé au détecteur de phase PDT, et seulement âpre le flanc avant (négatif) du signal de référence R, ceci étant accompli indépendamment de la relation de phase entre le signal de réference R et le signal de comparaison V.
Dans l'état normal, le circuit de correction KS
ne provoque pas des inexactitudes en ce qui concerne la relation de phase car les deux signaux R et V sont commutés par des portes de commutation Gl et G2 du même type. Suite aux délais internes du détecteur de phase PDT,il est suffisant
<EMI ID=30.1>
V' et du signal de référence R' soient appliqués respectivement et simultanément aux positions de temps tl9 et t2O.
En fait,pour l'état de sortie PU = h et PD = b, le flanc
actif du signal de référence R' est évalué comme second flanc tardif même lorsqu'il apparaît approximativement un délai
de porte avant le flanc ------- actif du signal de comparaison V'.
Bien entendu, l'entrée du circuit de correction
KS associée avec le signal de comparaison V pourrait être supervisée d'une manière similaire.
Quoique les principes d'invention aient été décrits ci-dessus en se référant à des exemples particuliers, il est bien entendu, que cette description est faite seulement à
titre d'exemple et ne constitue aucunement une limitation de la portée de l'invention.