BE874928R

BE874928R - DECENTRALIZED CONTROLS FOR A DIGITAL GEARBOX

Info

Publication number: BE874928R
Application number: BE2/57670A
Authority: BE
Inventors: A J Lawrence; J M Cotton; K J Hamer-Hodges; J N Denenberg
Original assignee: Int Standard Electric Corp
Priority date: 1977-03-02
Filing date: 1979-03-19
Publication date: 1979-09-19

Description

       

  GEDECENTRALISEERDE BESTURING VOOR EEN DIGITAAL

SCHAKELSTELSEL 

  
De uitvinding heeft in het algemeen betrekking op digitale communicatie- en computerstelsels met verdeelde besturing, op digitale

  
 <EMI ID=1.1> 

  
centrales, tandemcentrales, plattelandscentrales, locale centrales en concentratie- en expansietoepassingen. De uitvinding heeft tevens betrekking op multiprocessor- en multicomputer-communicatiestelsels waarin bepaalde der dataverwerkingsfuncties of andere aansluitingswerkingsfuneties verschaft worden door een groep van processors of computers terwijl andere verwerkingsfuncties welke behoren bij ver-

  
 <EMI ID=2.1> 

  
schaft worden door een tweede gemeenschappelijk gebruikte groep van processors terwijl communicatie- en datauitwisseling tussen de twee groepen van processors of computers verschaft wordt over gemeenschappelijke transmissiewegen via een digitaal schakelstelsel.

  
De uitvinding heeft tevens betrekking op meerpoortsschakelelementen welke gekenmerkt zijn doordat de poorten daarvan werken ofwel als ingangen ofwel als uitgangen, afhankelijk van de toepassingseisen van het netwerk om eenzijdige, tweezijdige of meerzijdige

  
 <EMI ID=3.1>  

  
In moderne telefonieschakelstelsels is het tegenwoordig vereist dat data welke representatief zijn voor de toestand van de abonneelijnen en de trunklijnen, welke door een dergelijk schakelstelsel bediend worden, tezamen met vereiste acties door de schakelaar als reactie'op verschillende lijn- en trunklijn-statustoestanden opgeslagen worden. Representatieve data hebben betrekking op het opbouwen van de weg via het netwerk, de dienstklasse van de abonnee, de trunklijnklasse van de verbinding, omzetting van abonneenummer naar apparaatnummer, omzetting van apparaatnummer naar abonneenummer, enz. In bekende stelsels met gecentraliseerde besturing zijn deze data beschikbaar in een gemeenschappelijk geheugen, dat voor de veiligheid en de betrouwbaarheid dubbel uitgevoerd wordt en toegankelijk is voor computers met gemeenschappelijk bestuur voor seriematige verwerking van

  
de onttrekken data. Bij bekende meervoudig verwerkende stelsels met gemeenschappelijke besturing vragen op hetzelfde moment meer dan één processor om toegang te krijgen tot het gemeenschappelijke geheugen om data te verkrijgen, hetgeen resulteert in problemen wat betreft ongewenste onderlinge beinvloeding en een effectief verlies aan verwerkingscapaciteit, welk effect toeneemt naarmate het aantal processors toeneemt.

  
Decentralisatie van besturing en verdeelde dataverwerking hebben zich ontwikkeld in het licht van de aan een centraal bestuurd stelsel inherente problemen. Een reeds bekend schakelstelsel, waarin controllers met opgeslagen programma door het gehele stelsel verdeeld zijn, is beschreven in het Amerikaanse octrooischrift 3.974.343. Een ander bekend schakelstelsel, dat progressief bestuurd wordt met verdeelde besturing, is beschreven in het Amerikaanse octrooischrift
3.860.761.

  
Tot nu toe bekende stelsels hebben zich geconcentreerd op het verkrijgen van een hoge efficiency voor de verwerkingsfunctie, waarbij meervoudige verwerking verhoogde verwerkingsmogelijkheden oplevert; echter wel met daaruit voortkomende ongewenste wisselwerking tussen . software pakketten waarin het wijzigen of toevoegen van kenmerken op niet-voorspelbare wijze nadelige invloed kan uitoefenen op het lopende

  
 <EMI ID=4.1> 

  
men van bekende architecturen met gemeenschappelijke besturing of deze nu al cfniet aeervoudige processors toepassen, is dat de verwerkingsfuncties met besturing met opgeslagen programma in tijd geschaard worden tussen een aantal taken welke willekeurig optreden op bevel van het uitgaande en inkomende verkeer, hetgeen geen efficiënte

  
 <EMI ID=5.1> 

  
Volgens de uitvinding is er geen afzonderlijke, te idientificeren besturing of gecentraliseerd computercomplex, daar de besturing voor het schakelnetwerk verdeeld is in de vorm van meervoudige processors over de substelsels, waarbij dergelijke verdeelde processors

  
 <EMI ID=6.1> 

  
stelsels welke bediend worden. Zodoende worden groepen van besturingsfuncties voor bepaalde substelsels uitgevoerd door processors welke aan die substelsels toegewezen zijn; echter worden andere verwerkingsfuncties van dezelfde substelsels, welke efficienter uitgevoerd kunnen worden door andere processors, door die andere processors uitgevoerd.

  
Voorts wordt volgens de uitvinding een schakelnetwerkarchi-

  
 <EMI ID=7.1> 

  
 <EMI ID=8.1> 

  
het netwerk gevoerd worden, doch dezelfde kanalen bevatten tevens de wegkeuze en andere besturingssignalen voor de verdeelde besturing welke op dezelfde transmissiewegen door het stelsel gevoerd worden. Elke aansluiting, of deze nu data vervoert van een lijn of trunk of andere databron, wordt bediend door een aansluitingseenheid welke alle faciliteiten en logische besturing bevat om te communiceren met

  
 <EMI ID=9.1> 

  
schakelstelsel naar andere aansluitingseenheden tot stand te brengen, vast te houden ente verbreken. Alle communicatie tussen processors onderling wordt via het schakelnetwerk gevoerd. Een groepschakelaar

  
 <EMI ID=10.1> 

  
linge verbindingen om een groei van ongeveer 120 tot 128.000 of meer aansluitingen te verschaffen om toenemende verkeersbelasting te kunnen opvangen, waarbij het functioneert als een daadwerkelijk niet-blokke-

  
 <EMI ID=11.1>  geïdentificeerd geisoleerd en door het verkeer omgaan.

  
 <EMI ID=12.1> 

  
waarin meer-poorts enkelzijdige schakelelementen gerangschikt kunnen worden in elke willekeurige ingangs/uitgangsconfiguratie, bijvoorbeeld als 8 x 8 schakelaars welke ruimte- en tijdschakeling bevatten in een ST configuratie. Het wegkiezen door het netwerk van schakelelementen wordt uitgevoerd door besturingsbevelen die door de spraakkanalen gedragen worden. Voorts zijn reflectieschakelfaciliteiten aanwezig, zodat een weg welke bijvoorbeeld in een trap twee schakelaar is opgebouwd via de spreekweg terugwaarts gereflecteerd wordt wanneer nog geen trap drie

  
 <EMI ID=13.1> 

  
de trap twee schakelaar beschikbaar blijven voor toekomstige verbinding voor netwerkexpansie. De expansie naar een derde trap zou dan verbinding van de beschikbare uitgangen van. de trap twee naar de ingangen van de toekomstige trap drie schakelaar vereisen.

  
Volgens de uitvinding wordt een digitaal schakelstelsel met

  
 <EMI ID=14.1> 

  
lijnen verschaft worden met een geschakelde toegang tot verschillende verwerkingsfuncties welke geschaard zijn over een aantal in tijd geschaarde gemultiplexte lijnen. Elke processor van een eerste groep van processors is toegewezen aan een groep van aansluitingen zoals abonneelijnen of trunklijnen en communiceert met processors in een tweede groep om gezamenlijke verwerkingsfuncties te verschaffen voor een of meer groepen van aansluitingen door een digitale schakelmatrix. Processors in

  
 <EMI ID=15.1> 

  
 <EMI ID=16.1> 

  
verwerkingsfuncties uit zoals verbindingsbesturing.

  
Een meer-traps schakelnetwerk verschaft een modulair uitbreidbare digitale groepschakelaar, waarvan de werking uitwendig bestuurd wordt vanaf de aansluitingen waarmee hij verbonden is en verschaft in snelheid synchrone, in fase (bit)-asynchrone doorverbinding tussen de aansluitingen welke als grensvlak dienen en geschakeld worden. Elke processor van de

  
 <EMI ID=17.1> 

  
lijnen of trunklijnen die een hardware grensvlak daartussen verschaft, terwijl elke processor van de tweede groep gemeenschappelijke functies

  
 <EMI ID=18.1> 

  
lijnen. Alle data, spraak- en besturingssignalen worden over gemeenschappelijke transmissiewegen gekoppeld. 

  
 <EMI ID=19.1>  De uitvinding zal nu aan de hand van de tekening nader toegelicht worden. Daarin toont:
fig. 1 eer. blokschema van een schakelstelsel met verdeelde besturing volgens de uitvinding; fig. 2 de modulaire uitbreidbaarheid van het schakelnetwerk volgens de uitvinding; fig. 3 een vereenvoudigd blokschema van een meer-poorts scha- <EMI ID=20.1>  fig. 4 één vlak van een schakelnetwerk volgens de uitvinding;

  
 <EMI ID=21.1> 

  
volgens de uitvinding; fig. 6 een blokschema van een lijnaansluitingssubeenheid; fig. 7 een blokschema van een trunkaansluitingssubeenheid; fig. 8 een vereenvoudigde afbeelding van de TDM bus van het meer-poorts schakelelement volgens de uitvinding; fig. 9 een blokschema van de logica van een poort van het meer-poorts schakelelement volgens de uitvinding; <EMI ID=22.1>  vinding gebruikte kanaalwoordformaten; <EMI ID=23.1>  vinding gebruikte aanvullende kanaalwoordformaten:
fig. 12 een typische verbinding tussen aansluitingen door het schakelnetwerk van de uitvinding heen;

  
 <EMI ID=24.1> 

  
men ter illustratie van de werking van de schakelelementen volgens de uitvinding;  <EMI ID=25.1>  diagrammen ter illustratie van de werking van de schakelelementen volgens de uitvinding, en fig. 15 de TDM buslijnen van een schakelelement volgens de uitvinding.

  
Beschrijving van de te verkiezen uitvoeringsvorm.

  
 <EMI ID=26.1>  met verdeelde besturing, dat een groepschakelaar 10 bevat via welke een aantal verbindingen tussen aansluitinqseenheden geschakeld worden

  
 <EMI ID=27.1>  aansluitingen welke door de aansluitingseenheden bediend worden.

  
In het volgende is een aansluitingseenheid een substelsel voor het bedienen van een groep van aansluitingen, welke eindigen op één

  
 <EMI ID=28.1> 

  
sluitingseenheid bevat 8 toegangsschakelaars, via welke data vanaf de aansluitingen gekoppeld worden naar en van de groepschakelaar 10.

  
In het volgens is een aansluitingssubeenheid een substelsel van een aansluitingseenheid voor het bedienen van een groep van aan-

  
 <EMI ID=29.1> 

  
bijvoorbeeld afgeleid van telefoonlijnketens van de soor t als in detail beschreven in de Nederlandse octrooiaanvrage 7802234 ingediend 1 maart
1978.

  
De aansluitingseenheden 12, 14 en 16 zijn representatief aan-

  
 <EMI ID=30.1> 

  
 <EMI ID=31.1> 

  
eenheden 12, 14 en 16 slechts ter illustratie weergegeven. Elke aansluitingseenheid kan als grensvlak dienen tussen bijvoorbeeld 1920 abonnee-

  
 <EMI ID=32.1> 

  
sluitingseenheid 12.

  
Met de aansluitingseenheden zijn 32 kanaals PCM gemultiplexte

  
 <EMI ID=33.1> 

  
plext zijn.

  
Elke aansluitingseenheid zoals aansluitingseenheid 12 is gekoppeld met groepschakelaar 10 door een aantal gemultiplexte transmis-

  
 <EMI ID=34.1> 

  
trar.smissiewegen bevat. Elke aansluitingssubeenheid 18, 20, 22 en 24 van de aansluitingseenheid 12 is gekoppeld met elk vlak van de groepschakelaar 10 door twee van dergelijke transmissie-links, zodat voor de

  
 <EMI ID=35.1> 

  
 <EMI ID=36.1> 

  
 <EMI ID=37.1> 

  
 <EMI ID=38.1>  vlakken 1 en 2 van de groepschakelaar 10 door soortgelijke transnissielinks. De subeenheden 20, 22 en 24 zijn eveneens gekoppeld met elk vlak van de groepschakelaar op soortgelijke wijze als aansluitings-

  
 <EMI ID=39.1> 

  
getekende transmissie-link 26, 28, 30 en 32 is voor twee richtingen

  
 <EMI ID=40.1> 

  
 <EMI ID=41.1> 

  
transmissieweg draagt 32 kanalen van digitale informatie in tijdverdeling daarop gemultiplext (TDM) in seriebitformaat. Elk frees van het

  
 <EMI ID=42.1> 

  
 <EMI ID=43.1> 

  
seconde Door het hele stelsel heen wordt deze transmissiesnelheid geklokt en derhalve kan dit stelsel synchroon in snelheid genoemd worden.

  
Daar, zoals in het volgende uiteengezet zal worden, het stelsel tevens fase-asynchroon is, wordt er geen faseverband vereist met betrekking tot databits in een freem ontvangen door verschillende schakelelementen of door de verschillende poorten in een enkel schakel-

  
 <EMI ID=44.1> 

  
stelsel wordt toegepast in de groepschakelaar en in de toegangsschakelaars door een aantal meer-poorts schakelelementen. Wanneer digitale spraakmonsters ergens in het stelsel naar of van een bepaalde aansluiting gezonden worden, moeten de digitale spraakmonsters in tijd gemultiplext worden in de juiste kanalen op de transmissie-links tussen schakelelementen welke gebruikt worden om de aansluitingen te verbinden. Door elk schakelelement wordt tijdsleufuitwisseling verschaft, daar de voor de onderlinge verbinding van de aansluitingen gebruikte kanalen zich kunnen wijzigen.

  
 <EMI ID=45.1> 

  
data van een kanaal naar een ander kanaal, is bekend en is bijvoorbeeld beschreven in de Nederlandse octrooiaanvrage 7801311 ingediend 6 februari 1978. Zoals hieronder beschreven zal worden, wordt een uniek meer-poorts schakelmechanisme verschaft, dat een 16 poorts schakelelement kan bevatten dat kan werken als een 32 kanaals tijdschakelaar en een 16 poorts ruimteschakelaar en in een typisch geval in minder dan een enkele freemtijd alle daaraan toegevoerde ingangssignalen kan afhandelen. De digitale spraakmonsters mogen tot 14 bits  <EMI ID=46.1> 

  
gebruikt worden als protocolbits (om de datasoort in de andere 14 bits van het kanaalwoord aan te geven). Zodoende kan het 16 poorts schakelelement gebruikt worden om bijvoorbeeld 14 bits lineaire PCM monsters,

  
 <EMI ID=47.1> 

  
bits databytes enz. te schakelen.

  
In elke aansluitingssubeenheid zijn twee groepen van processors vervat, zoals de aansluitingssubeenheid 18 waarbij de eerste:

  
 <EMI ID=48.1> 

  
toegewezen zijn aan een afzonderlijke groep van aansluitingen genaamd

  
 <EMI ID=49.1> 

  
functies uit zoals het opbouwen van de weg door de groepschakelaar 10 en het verschaffen van een grensvlak aan aansluitingen binnen de aansluitcombinatie. Aansluitcombinaties met hoge verkeersdichtheid zoals telefoonverbindingslijnen kunnen wel 30 aansluitingen bevatten, terwijl aansluitconbinaties met lage verkeersdichtheid, zoals telefoonabonneelijnen wel 60 aansluitingen kunnen bevatten. Elke aanslui-

  
 <EMI ID=50.1> 

  
ties van hoge verkeersdichtheid en bevat derhalve vier A-soort processors, terwijl een subeenheid met lage verkeersdichtheid een grensvlak kan vormen voor acht aansluitcombinaties met lage verkeersdichtheid en derhalve achte A-soort processors bevat. Elke A-processor kar, bijvoorbeeld een type 8085 microprocessor van Intel Corporation en bijbehorend RAM en ROM geheugen bevatten. Zodoende kan elke aansluitingseenheid bijvoorbeeld wel 1920 aansluitingen met lage verkeersdichtheid (voor abonneelijnen) of 480 trunkaansluitingen voor hoge verkeersdichtheid bevatten. Elke aansluitcombinatie zoals 36 in de subeenheid 18 bevat één A-processor en zijn bijbehorend aansluitcombinatie -grensvlak. Dit aansluitcombinatie-grensvlak is door een paar bilaterale verbindingen
38 en 40 respectievelijk gekoppeld met elk van twee toegangsschakelaars
42 en 44 binnen de aansluitingssubeenheid 18.

   De toegangsschakelelementen, zoals de toegangsschakelelementen 42 en 44 van de subeenheid
18 zijn van dezelfde schakelelementconfiguratie als de schakelelementen van de groepschakelaar 10. De toegangsschakelelementen.42 en 44 verschaffen elk toegang voor de subeenheid 18 tot één van een paar van

  
 <EMI ID=51.1>  aansluitingssubeenheid 18. Andere paren van B-soort processors zijn

  
 <EMI ID=52.1> 

  
van de beschrijving zijn slechts de B-processors van de subeenheid 18 aangegeven. Deze tweede groep van processors, de B-processors zijn toegewezen aan een tweede groep van verwerk.ingsfuncties zoals verbinding-besturing (het verwerken van op een verbinding betrekking hebbende data, zoals signaleringsanalyse, omzettingen enz.) voor de aansluitingen waarvoor de aansluitingssubeenheid 18 als grensvlak dient en kunnen tevens verwezer.lijkt zijn door een 8085 microprocessor of zijn equivalent. Een veiligheidspaar van processors wordt gevormd door het opnemen van identieke verwerkingsfuncties in B-processors 46 en

  
48 en de toegangsschakelaars 42 en 44 voor de aansluitingssubeenheid
18, waardoor het mogelijk wcrdt dat iedere aansluitcombinatie zoals

  
 <EMI ID=53.1> 

  
ofwel de B-processor 46 kan kiezen via de toegangsschakelaar 42 danwel

  
 <EMI ID=54.1> 

  
defect van een helft van het veiligheidspaar, waarmee dan een andere weg verschaft wordt.

  
In fig. 2 is de groepschakelmatrix 10 aangegeven welke vier onafhankelijke vlakken van schakelmogelijkheid bezit en wel het vlak

  
0 bij 100, het vlak 1 bij 102, het vlak 2 bij 104 en het vlak 3 bij
106.

  
Voor de bepaalde toepassing van het stelsel zijn een aantal vlakken aanwezig om te voldoen aan de betrouwbaarheidseisen ten aanzien van het verkeer en de dienst. In te verkiezen uitvoeringsvormen kunnen twee, drie of vier schakelvlakken aanwezig zijn welke 120.000 of meer aansluitingen kunnen bedienen, dat wil zeggen abonneelijnen welke eindigen in de bovengenoemde lijnketens zoals beschreven in de Nederlandse octrooiaanvrage 7802234.

  
Elk schakelvlak kan tot drie schakelelementtrappen in een te

  
 <EMI ID=55.1> 

  
bepaald vlak voor een verbinding kiest, kan ondergebracht zijn binnen de individuele aansluitingseenheid 12 in plaats van in de groepschakelaar 10. Het bepaalde vlak van schakelelementen wordt gekozen voor

  
 <EMI ID=56.1> 

  
 <EMI ID=57.1>  vlak 0,100 via de verbinding 26 en vlak 3,106 via de verbinding 30 kiezen.

  
De groepschakelaar 10 kan modulair uitgebreid worden ofwel

  
 <EMI ID=58.1> 

  
verkeersbehandeling te verhogen of door het aantal schakelelementtrappen te verhogen of het aantal schakelelementen per trap te verhogen teneinde het aantal aansluitingen dat door de groepschakelaar bediend wordt, te verhogen. voor typische toepassingseisen kan het aantal trappen per vlak van de groepschakelaar 10 als volgt modulair uitgebreid worden:
 <EMI ID=59.1> 
 Fig. 3 toont een fundamenteel schakelelement volgens de uitvinding waaruit alle schakeltrappen gevormd zijn en dat een meer-poorts enkelzijdige schakelaar 300 kan omvatten welke ter illustratie beschreven is als een 16 poorts schakelelement. Opgemerkt wordt dat het aantal poorten groter of kleiner dan 16 kan zijn en dat dit slechts als voorbeeld bedoeld is.

   Een enkelzijdige schakelaar kan gedefinieerd worden als een schakelelement met een aantal poorten met tweerichtingstransmissie mogelijkheid waarin de aan een willekeurige poort ontvangen <EMI ID=60.1> 

  
willekeurige poort (ofwel dezelfde ofwel een andere poort van het schakelelement). Tijdens de werking wordt alle dataoverdracht van poort naar

  
 <EMI ID=61.1> 

  
tijdverdelingsmultiplex (TDM) bus 304 welke ruimteschakeling mogelijk maakt, hetgeen gedefinieerd kan worden als het verschaffen van een transmissieweg tussen elk tweetal poorten binnen het schakelelement.

  
Elke poort 0 tot en met 15 van het schakelelement 300 bevat zijn eigen ontvangbesturingslogica Rx 304 en zijn eigen zendbesturingslogica Tx 306 welke als voorbeeld voor poort 7 zijn aangegeven.

  
Data worden overgebracht naar en van elke willekeurige poort zoals  <EMI ID=62.1> 

  
lijke configuratie waarmee het schakelelement 300 respectievelijk verbonden is in bitserie-formaat via de ontvangbesturingsingangslijn 308 en de zendbesturingsuitgangslijn 310 bij de systeemklokfrequentie van

  
 <EMI ID=63.1> 

  
in 32 kanalen van 16 bits elk.

  
 <EMI ID=64.1> 

  
zowel wat betreft snelheid als fase, dat wil zeggen de zendbesturings-

  
 <EMI ID=65.1> 

  
poorten van het schakelelement 300 zenden alle in hetzelfde kloktempo van 4,096 Mb/s uit en op elk willekeurig moment wordt dezelfde bitpositie van een freem overgezonden. Anderzijds is de ontvangst van de bitseriedata bij de ontvangbesturingslogica 304 van poort 7 en alle andere poorten van het schakelelement 300 slechts snelheidssynchroon,

  
 <EMI ID=66.1> 

  
in een freem op elk willekeurig moment twee poorten kunnen ontvangen. Derhalve is de ontvangst fase-asynchroon. De ontvangbesturingslogica 304 en de zendbesturingslogica 306 bevatten elk een besturings-

  
 <EMI ID=67.1> 

  
van fig. 9 beschreven zal worden.

  
 <EMI ID=68.1> 

  
vlak 0, 100 beschreven.. Zoals aan de hand van fig. 3 beschreven is,

  
 <EMI ID=69.1> 

  
 <EMI ID=70.1> 

  
is slechts per definitie dat wil zeggen plaats in het schakelnetwerk

  
 <EMI ID=71.1> 

  
3-traps groepschakelvlak 100 toont een illustratieve uitvoeringsvorm de poorten 0-7 van de schakelelementen 108 en 110 in de trappen 1 en 2 als ingangen, terwijl de poorten 8-15 als uitgangen aangegeven zijn

  
 <EMI ID=72.1> 

  
kelelementen zoals de schakelelementen 112 enkelzijdig zijn, dat wil

  
 <EMI ID=73.1> 

  
In het algemeen is bij beschouwing van een willekeuriQe groepschakeltrap, indien te eniger tijd extra trappen nodig zijn om netwerkgroei modulair uit te voeren, de trap uitgevoerd als een tweezijdige

  
 <EMI ID=74.1>   <EMI ID=75.1> 

  
dan de helft van het maximaal vereiste aantal aansluitingen dan wordt de trap uitgevoerd als een enkelzijdige trap. Hierdoor wordt de continue modulaire uitbreiding tot de maximaal vereiste netwerkafmeting mogelijk

  
 <EMI ID=76.1> 

  
eist is. 

  
De modulaire expansie van het schakelelement 300 naar een schakelvlak 100 is aangegeven door de fig. Sa-Sb. 

  
Fig. 5a toont de afmeting van een groepschakelvlak voor een groepschakelaar 10 welke vereist is voor toepassing van één aansluitingseenheid met bijvoorbeeld 1000 abonneelijnen. Derhalve kan de poort 0 gekoppeld worden met de lijn 26 van aansluitingssubeenheid 18 terwijl de poorter. 1-7 gekoppeld worden met andere toegangsschakelaars in de aansluitingseenheid 12. De poorten 8-15 zijn gereserveerd voor netwerkgroei.

  
In fig. Sb is een voorbeeld aangegeven van de volgende trap

  
 <EMI ID=77.1> 

  
zoals de aansluitingseenheden 12 en 14. Zodoende zijn twee eerste trap-

  
 <EMI ID=78.1> 

  
vlak tweede trapschakelelementen bezit bijvoorbeeld 0, 1, 2 en 3 om de twee eerste trapschakelelementen onderling te verbinden. De uitgangen op de tweede trap zijn gereserveerd voor latere netwerkgroei en dit netwerk (waarvan één vlak getekend is) zal ongeveer 2000 abonneelijnen bedienen.

  
Fig. 5c toont een voorbeeld van de groei van een schakelvlak
100 om acht aansluitingseenheden onder te brengen. De schakelelementen van trap 1 en trap 2 zijn nu getekend als volledig onderling verbonden en slechts de uitgangen van trap 2 zijn beschikbaar voor verdere groei, derhalve om aanvullende groepen van hoogstens acht aansluitingseenheden onderling te verbinden terwijl een derde trap van schakeling per vlak toegevoegd moet worden als getekend in fig. 5d die 16 aansluitings-.

  
 <EMI ID=79.1> 

  
 <EMI ID=80.1> 

  
veer 10.000 abonneelijnen en de schakelcapaciteit van het netwerk van <EMI ID=81.1>  kende niet-verbonden poorten zijn beschikbaar voor expansie en elk vlak van het netwerk bijvoorbeeld fig. 5d is uitgebreid door verbinding van deze poorten tot maximaal bijvoorbeeld het netwerk van fig. 4, dat een capaciteit heeft om meer dan 100.000 abonneelijnen te schakelen. Fig. 6 toont een lijnaansluitingssubeenheid 18 welke maximaal <EMI ID=82.1> 

  
drie getekend zijn. Elk aansluitingsgrensvlak, zoals grensvlak 190 behoort bij bijvoorbeeld 60 abonneelijnen van 60 lijnketens en een Amicroprocessor 198 is toegewezen aan bepaalde verwerkingsfuncties, zoals het opbouwen van een weg door het schakelnetwerk of aansluitingsbesturing voor lijnen die gekoppeld zijn met het aansluitingsgrensvlak
190. Elk aansluitingsgrensvlak 190 heeft één tweerichtingstransmissieverbinding zoals verbinding 199 naar een poort van elk der toegangsschakelaars zoals de toegangsschakelaars 180 en 181. Elke toegangsschakelaar zoals toegangsschakelaar 180 welke het aan de hand van fig. 3

  
 <EMI ID=83.1> 

  
gang ofwel naar de vlakken van de groepschakelaar 10 bijvoorbeeld via

  
 <EMI ID=84.1> 

  
voorbeeld een uitgang zoals de uitgangspoort 9 waarbij deze B-proces-

  
 <EMI ID=85.1> 

  
bruikte uitgangspoorten van de toegangsschakelaar zoals de poorten 11,
13 en 15 zijn aangegeven als SPARE en zijn beschikbaar voor het uit-

  
 <EMI ID=86.1> 

  
controllers, enz.

  
Fig. 7 toont een trunkaansluitingssubeenheid zoals subeenheid
18, welke functioneel identiek is aan de aan de hand van fig. 6 be- <EMI ID=87.1> 

  
bij lijnaansluitingen bevat de trunkaansluitingssubeenheid tot vier aansluitinasgrensvlakken., elk waarvan behoort bij bijvoorbeeld 30 trunkaansluitingen. Derhalve zijn in deze configuratie de ingangen 4-7 op elke toegangsschakelaar 180 en 181 ongebruikt. Zo zijn de trunk-

  
 <EMI ID=88.1> 

  
geven die elk respectievelijk een aansluitingsgrensvlak 62 en 63 respectievelijk A-processor en geheugen 64 en 65 bevatten.

  
De B-processor en bijbehorend geheugen 66 en 67 die gekoppeld zijn met de toegangsschakelaar 180 en de B-processor en bijbehorend geheugen 68 en 69 die gekoppeld zijn met de toegangsschakelaar 181

  
 <EMI ID=89.1> 

  
schreven 16-poorts schakelelement 300 verder beschreven worden. Elke poort zoals de poort 15 van het schakelelement 300 bestaat uit een ontvangbesturingslogica 304 en zendbesturingslogica 306 respectievelijk de ingangs- en uitgangs-eenrichtingstransmissiewegen 308 en 310

  
 <EMI ID=90.1> 

  
binnen het schakelelement 300.

  
In een te verkiezen uitvoeringsvorm van de uitvinding worden verbindingen opgezet via het schakelelement 300 op een eenrichtings-
(simplex) basis. Een simplexverbinding tussen een ingangskanaal van

  
 <EMI ID=91.1> 

  
keurige poort (1 van 512 kanalen) wordt tot stand gebracht door een in-kanaal bevel dat SELECT bevel genoemd wordt. Dit SELECT bevel is

  
 <EMI ID=92.1> 

  
 <EMI ID=93.1> 

  
een schakelelement zijn mogelijk en deze worden onderscheiden door informatie in het SELECT bevel. Typische SELECT bevelen zijn "elke willekeurige poort, elk willekeurig kanaal" dat een bevel is dat ontvangen wordt door de ontvangbesturingslogica van de poort en een verbinding opzet naar een willekeurig vrij kanaal in een willekeurige uitgang van een willekeurige poort. "Port N, Any channel" is een

  
 <EMI ID=94.1> 

  
vrij kanaal in een bepaalde poort N, dat wil zeggen poort 8. "Port N,

  
 <EMI ID=95.1> 

  
een bepaald kanaal M zoals kanaal 5 in een bepaalde poort N zoals

  
 <EMI ID=96.1> 

  
één van elke willekeurige even (of oneven) genummerde poorten" en ge- <EMI ID=97.1> 

  
 <EMI ID=98.1> 

  
bestaat uit één module) , zoals meer in detail beschreven is aan de hand van fig. 9.

  
De ontvangbesturingslogica 304 voor elke poort synchroniseert

  
 <EMI ID=99.1> 

  
(0-13) van het inkomende kanaal wordt gebruikt om bestemmingspoort- en kanaaladressen uit de poort- en kanaaladressenopslag RAM's te voorschijn te halen. Gedurende de gemultiplexte moduletoegang tot de bus
302 in het kanaal zendt de ontvanglogica 308 het ontvangen kanaalwoord tezamen met zijn bestemmingspoort- en kanaaladressen naar de TDH bus
302 van het schakelelement 300. Gedurende elke busperiode (de tijd gedurende welke data worden overgedragen van de ontvangbesturingslogica 308 naar de zendbesturingslogica 306) ziet elke zendlogica bij elke poort uit naar zijn poortadres op de TDM bus 302.

   Indien het poortnummer op de bus 302 overeenkomt met het unieke adres van de bepaalde poort, worden de data (kanaalwoorden) op de bus 302 ingeschreven in de data RAM van de herkennende poort op een adres dat overeenkomt met het adres dat uitgelezen is van de kanaal RAM naar de ontvangbesturingslogicapoort. Dit bewerkt een eenwoorddataoverdracht van een ontvangbesturingslogica via de TDM bus 302 naar de zendbesturingslogica van een poort.

  
De poortzend- en ontvangbesturingslogica voor een bepaalde

  
 <EMI ID=100.1> 

  
 <EMI ID=101.1> 

  
synchronisatie levert aan de informatie op de lijn 308. Het uitgangs-

  
 <EMI ID=102.1> 

  
zijn kanaalnummer (dat de kanaalpositie binnen het freem voorstelt) wordt gekoppeld op een first-in-first-out bufferregister 402 dat data op lijn 403 synchroniseert naar de bus 302 tempering hetgeen vereist is daar data op de lijn 308 asynchroon zijn ten opzichte van de bus
302 tempering. Het FIFO buffer 402 uitgangssignaal is een 16-bits kanaalwoord en zijn 5-bits kanaalnummer. De in het 16-bits kanaalwoord vervatte informatie geeft de aard van de door het woord vervatte informatie aan. Deze informatie is vervat binnen protocolbits van het kanaalwoord en geeft tezamen met informatie in het ontvangbesturings RAM 304 de actie aan, welke genomen moet worden door de ontvangbesturingsketen 406 voor dit kanaal in dit fre&#65533;m.

  
Vijf soorten van acties, SPATA, SELECT, INTERROGATE, ESCAPE of IDLE/CLEAR zijn mogelijk. Indien het protocol SPATA (spraak en datawoorden) is, wordt het kanaalwoord ongewijzigd naar de bus 302 gezonden en haalt het kanaaladres bestemmingspoort- en kanaaladres

  
uit de kanaal RAM 408 en de poort RAM 410 en koppelt deze op de bus
302 gedurende de ontvanglogica bus toegangstijdsleuf van de poort. Indien een SELECT bevel is "Any Port, Any Channel" kiest de eerste vrije poort kiesketen 412 een zenlogica met een vrij kanaal teneinde daarin een "eerste vrij kanaal kiezen" uit te voeren. Gedurende de ontvanglogica TDM bus 302 toegangstijd wordt een "kies eerste vrije kanaal" gedaan in de uitgekozen poort in de uitgekozen zendlogica welke een "vrij kanaal" nummer vanaf zijn eerste vrij kanaal zoekketen 414 teruggeeft. Een NACK (not acknowledged) ontvangketen 416 onderzoekt,

  
de inhoud van kanaal-16 voor opbouw van de weg op foutindicaties van volgende trappen van het schakelnetwerk welke opgezet zijn via de zendlogica 306 van de module. NACK zoeklogica 408 onderzoekt het ontvangbesturings RAM 404 op kanalen welke niet teruggemeld (NACK) zijn en bewerkt dat de kanaalnummers van niet teruggemelde kanalen uit de zendlogica 306 in kanaal 16 uitgepulst worden. De zendlogica 306

  
 <EMI ID=103.1> 

  
module-identificatiecode aan de decoder poortlogica, Indien aan de decoder 420 het juiste poortadres gedecodeerd wordt en de kieslijn van

  
 <EMI ID=104.1> 

  
de bus 302 ingeschreven in de data RAM 422 op een adres dat gegeven is door de toestand van de kanaaladreslijnen van de bus 302.

  
 <EMI ID=105.1> 

  
vrij kanaal zoekwerking gevraagd wordt door de ontvangbesturing zoals
406 (voor een willekeurige kanaaluitkiezing) dan vindt geen data RAH 422 schrijfwerking plaats, doch wordt een vrij kanaalnummer teruggegeven naar de verzoekende ontvanglogica zoals 304 vanaf de eerste vrij kanaal zoekketen 414.

  
De data RAM 422 is een tijdsleufuitwisselaar en wordt sequentieel uitgelezen onder het bestuur van een teller welke vervat is in de

  
 <EMI ID=106.1>   <EMI ID=107.1> 

  
 <EMI ID=108.1> 

  
het uitgangsregister 430 geladen woord kan gewijzigd worden in kanaal 0 of 16. In kanaal 0 worden alarmen op de lijn 432 ingevoegd (voor foutcontrole) en desgewenst wordt door de logica 434 de NACK kanaalinformatie ingevoegd in kanaal 16. De zendbesturings RAM 426 bevat

  
 <EMI ID=109.1> 

  
dineert de lees- en schrij fwerkingen naar de data RAM 422 en zendbesturings RAM 426, vrij kanaal zoekketen 414 en uitgangsregister 430 lading. 

  
Het opzetten van verbindingen door het netwerk tussen aansluitingen 2al nu beschreven worden.

  
Zoals reeds opgemerkt is, verschaffen de 16-poorts schakel-

  
 <EMI ID=110.1> 

  
 <EMI ID=111.1> 

  
 <EMI ID=112.1> 

  
schakelelement naar de uitgaande weg van elke willekeurige poort, hetgeen ruimteschakeling oplevert en elk willekeurig kanaal op die weg, hetgeen tijdschakeling oplevert. Alle spraak en data (SPATA) overdracht via het netwerk is het resultaat van individuele poorten in de meerpoorts schakelelementen welke transformatie bewerken van een ingangskanaal (een van 512) naar een uitgangskanaal (een van 512) zoals tevorenbepaald is door weg-opzetprocedures met 32 kanaalvoorden per freem op elke gegeven transmissieweg. Fig. 10 toont een voorbeeld van een kanaalwoordformaat dat toepasbaar is op alle kanalen 1 tot en met
15 en 17 tot en met 32, waarbij al deze kanalen SPATA kanalen zijn. De kanaalwoordformaten voor kanaal 0 (onderhoud en synchronisatie) en kanaal 16 (speciaal doel besturing, NACK, etc.) zijn getekend in fig. 11.

  
De SPATA kanalen kunnen gebruikt worden voor zowel digitale spraak als dataoverdracht tussen processors. Wanneer spraak overgedragen wordt, zijn 14-bits per kanaal woorden beschikbaar voor het gecodeerde PCM monster en zijn 2-bits beschikbaar voor netwerk protocol-keuze. Wanneer gebruikt voor wegopbouwbesturing, zijn 13 bits/ kanaalwoorden beschikbaar voor de data en 3-bits voor protocolkeuze. Het kanaalwoordformaat maakt schakeling door het geheie netwerk  <EMI ID=113.1> 

  
elementen. Deze verbindingen zijn in één richting. Voor tweerichtingsverbindingen zijn twee éénrichtingsverbindingen vereist.

  
In fig. 10 zijn als voorbeeld kanaalwoordformaten voor alle

  
 <EMI ID=114.1> 

  
 <EMI ID=115.1> 

  
 <EMI ID=116.1> 

  
 <EMI ID=117.1> 

  
 <EMI ID=118.1> 

  
kanaal 0 bevatte tevens het kanaalsynchronisatiebitpatroon (6-bits) tussen aangrenzend 16-poorts schakelelementen.

  
SELECT bevel bouwt een verbindinq op via een schakelelement.

  
INTERROGATE bevel wordt gebruikt nadat de weg is opgebouwd om te bepalen welke poort in het schakelelement voor die weg gekozen was.

  
ESCAPE bevel wordt gebruikt zodra een weg opgebouwd is om

  
 <EMI ID=119.1> 

  
 <EMI ID=120.1> 

  
SPATA formaat wordt gebruikt om spraak- of datainformatie tussen twee willekeurige aansluitingen over te brengen.

  
IDLE/CLEAR bevelformaat geeft aan dat het kanaal vrij is.

  
Voor kanaal 16 zijn de SELECT, ESCAPE en IDLE/CLEAR bevelen soortgelijk aan die beschreven zijn aan de hand van fig. 10 behoudens

  
 <EMI ID=121.1> 

  
daar kanaal 16 het NACK kanaal draagt, de soorten van SELECTS beperkt zijn. Het HOLD bevel bevat een kanaal 16 verbinding zodra dit opgebouwd

  
 <EMI ID=122.1> 

  
diagnostiek van het netwerk.

  
Fig. 12 toont een aansluitingssubeenheid 18 welke zijn gedeelte"bevat van de toegangsschakeltrap, de toegangsschakelaars 42 en <EMI ID=123.1>  .welke drie schakeltrappen bevat. Voor de duidelijkheid zijn de individuele vlakken in de groepschakelaar en de individuele schakelelementen binnen elke trap niet aangegeven.

  
Door het schakelnetwerk wordt een verbinding opgebouwd vanaf

  
 <EMI ID=124.1> 

  
vlak zoals 190; of van een B-processor zoals 183 naar een andere pro- <EMI ID=125.1> 

  
vlak 190 door een reeks van SELECT bevelen, dat wil zeggen kanaalwoordformaten welke ingevoegd worden in de PCM gefreemde bitstroom tussen

  
 <EMI ID=126.1> 

  
 <EMI ID=127.1> 

  
 <EMI ID=128.1> 

  
bevel vereist. Een verbinding via het schakelnetwerk wordt uitgevoerd door een opeenvolgende reeks van verbindingen via individuele schakeltrappen,

  
De verbinding schrijdt voort als een normale voortgang vanaf lager genummerde trappen naar hoger genummerde trappen door "ingang naar uitgang" verbindingen over schakelelementen tot een tevorenbepaalde "reflectietrap" bereikt is. Reflectie is de verbinding tussen inlaatpoorten in het schakelelement en maakt verbinding mogelijk zonder dat in het netwerk verder behoeft te worden doorgedrongen dan nodig is

  
 <EMI ID=129.1> 

  
schrijving van reflectie in een schakelnetwerk zij verwezen naar de Nederlandse octrooiaanvrage 7801311 ingediend 6 februari 1978.

  
 <EMI ID=130.1> 

  
naar ingang" verbinding gemaakt, gevolgd door een normale progressie vanaf hoger genummerde trappen naar lager genummerde trappen door "uitgang naar ingang" verbindingen over schakelelementen.

  
 <EMI ID=131.1> 

  
ten opzichte van een uniek netwerkadres van het gevraagde aansluitingsgrensvlak zoals 190. Deze regels zijn in grote trekken als volgt:

  
 <EMI ID=132.1> 

  
dezelfde aansluitingssubeenheid bevindt, vindt reflectie plaats in de toegangsschakelaar. Indien het eindpunt zijnde aansluitingsgrensvlak zich in dezelfde aansluitingseenheid bevindt, vindt reflectie

  
 <EMI ID=133.1> 

  
Indien het eindpunt zijnde aansluitingsgrensvlak zich in dezelfde groep van aansluitingseenheden bevindt, vindt reflectie plaats in trap 2. 

  
Voor alle andere gevallen vindt reflectie plaats in de trap 3.

  
 <EMI ID=134.1> 

  
 <EMI ID=135.1>   <EMI ID=136.1> 

  
naar elk groepschakelaarvlak zoals het getekende vlak 0 van fig. 4, waarbij deze transmissielinks eindigen op één schakelelement in elk vlak. Dit schakelelement blijkt een uniek adres te hebben gezien

  
vanaf het centrum (dat wil zeggen de derde trap) van de groepschakelaar

  
10. Aldus is bijvoorbeeld onder verwijzing naar fig. 4, het schakel-

  
 <EMI ID=137.1> 

  
 <EMI ID=138.1> 

  
 <EMI ID=139.1> 

  
dus gegeven is door het adres TU (0,0). Voorts is een aansluitingssubeenheid uniek geadresseerd binnen aansluitingseenheid ten opzichte van

  
 <EMI ID=140.1> 

  
kan een aansluitingssuboenheid 18 gezien worden als TSU (0) van TU (0,0) daar deze uniek geadresseerd is vanaf de ingangen 0 en 4 van de eerste

  
 <EMI ID=141.1> 

  
vlak in elke aansluitcombinatie uniek geadresseerd via zijn ingangsadres op de toegangsschakelaar. Aldus is het adres van een aansluitings-

  
 <EMI ID=142.1> 

  
 <EMI ID=143.1> 

  
bijvoorbeeld, onafhankelijk van het feit welk schakelelement in trap 3 het "reflectiepunt" is.

  
Dit maakt het de wegopbouw besturende A-processor 698 mogelijk de volgende reeks van SELECT bevelen in het netwerk te geven teneinde een verbinding op te bouwen naar het aansluitingsgrensvlak 190 waarvan het netwerkadres bijvoorbeeld (a,b,c,d) is.

  
 <EMI ID=144.1> 

  
Dit stelt een SPATA verbinding op via de toegangsschakelaar naar een groepschakelvlak.

FREEM 2. SELECT, ANY PORT, ANY CHANNEL:

  
Dit stelt een verbinding op via trap 1 van het gekozen vlak.

FREEM 3. SELECT, ANY PORT, ANY CHANNEL:

  
 <EMI ID=145.1> 

  
FREEM 4. SELECT PORT (a) ANY CHANNEL:

  
Dit reflecteert de verbinding via trap 3 naar trap 2.

  
FREEM 5. SELECT PORT (b) ANY CHANNEL:

  
 <EMI ID=146.1>  

  
 <EMI ID=147.1> 

  
Dit stelt een verbinding op in terugwaartse richting via trap 1.

  
FREEM 7. SELECT PORT (d) ANY CHANNEL:

  
Dit stelt een verbinding op in terugwaartse richting door de toegangsschakelaar naar het aansluitingsgrensvlak (a,b,c,d).

  
Dit netwerk laat schakelen toe in voorwaartse richting naar

  
 <EMI ID=148.1> 

  
die trap.

  
De reeks van SELECT's kan door elk willekeurig aansluitingsgrensvlak gebruikt worden om een verbinding naar TI (a, b, c, d) op te bouwen en het boven beschreven "eerste vrij kanaal" kiesmechanisme verzekert een minimale transmissievertraging op de gekozen weg. Waar

  
 <EMI ID=149.1> 

  
is in een eerdere schakeltrap, kan een afgeleide van de bovengegeven reeks gebruikt worden. Zo behoeft slechts als weergegeven in fig. 12

  
de B-processor 183 welke zich in dezelfde aansluitingseubeenheid 18 be-

  
 <EMI ID=150.1> 

  
af te geven.

  
FREEM 1. SELECT PORT (d) ANY CHANNEL.

  
De door de A- en B-processors uitgevoerde verwerkingsfuncties

  
 <EMI ID=151.1> 

  
te roepen en decodeert en interpreteert reeksen van signalen en cijfers

  
 <EMI ID=152.1> 

  
 <EMI ID=153.1> 

  
door het netwerk opbouwt, vasthoudt en afbreekt, zoals die gericht

  
 <EMI ID=154.1> 

  
werken van een bepaalde organisatie van de databasis; en hardware be-sturing, welke processen omvat voor de besturing van de hardware welke

  
 <EMI ID=155.1> 

  
sluitingseenheden en schakelelementen. Een tot voorbeeld dienende verdeling van verwerkingsfuncties is de toewijzing van hardware besturing

  
 <EMI ID=156.1> 

  
microprocessor en waarbij de andere functies uitgevoerd worden door de B-microprocessor voor een andere aantal aansluitingen. Uiteraard kan

  
 <EMI ID=157.1> 

  
Fig. 13 toont temperingsschema's ter illustratie van de <EMI ID=158.1>  <EMI ID=159.1>  <EMI ID=160.1> 

  
de tijdsleufnummers geschreven in hexadecimale notatie en zijn de kanalen 0 en 1 en acht tijdsleuven van kanaal 2 aangegeven.

  
Fig. 13b is de 4,096 Mb/s bus klok. <EMI ID=161.1>  nisatiebevel is, dat optreedt op de bus 302 gedurende kanaal 31 en tijdsleuf E. Fig. 13d-13h illustreren voor de poorten 0,1, 2, 14 en 15 van <EMI ID=162.1> 

  
lenden 501, 502, 503, 504 en 505 voor de poorten 0, 1, 2, 14 en 15 respectievelijk, zijn in tijd gemultiplext. Elke omhullende bevat vier

  
 <EMI ID=163.1> 

  
paalde lijnen van de TDM bus 302 gedurende bepaalde tijden zodat

  
 <EMI ID=164.1> 

  
TDM bus 302 op enig tijdstip. De nauwkeurige tijd van het starten van

  
 <EMI ID=165.1> 

  
Fig. 14, 14a toont het klokstelsel dat aangegeven is door <EMI ID=166.1> 

  
 <EMI ID=167.1>  <EMI ID=168.1>  DESTINATION PORT ADDRESS (4-bits elk op een afzonderlijke lijn), DESTINATION CHANNEL ADDRESS (5-bits elk op een afzonderlijke lijn), DATA VALID (1-bit) , SELECT (1-bit) en MODE (1-bit) . De signalen welke

  
 <EMI ID=169.1> 

  
een afzonderlijke lijn), ACKNOWLEDGE (1-bit), en MODULE BUSY (1-bit).

  
 <EMI ID=170.1> 

  
inhoud van de RECEIVE CONTROL RAM 404 die geadresseerd is door het kanaalnummeruitgangssignaal van FIFO 402 worden diverse signalen aan de bus 302 aangeboden en door hem aangenomen en worden diverse woorden

  
 <EMI ID=171.1> 

  
voor de inwerking gestelde poort ingeschreven. De SET WRITE ACTIVITY LINE van bus 302 is een speciale functielijn om het optreden van tevorenbepaalde functie te niet te doen.

  
Gedurende de in fig. 14b als (1) getekende tijdsleuf P zendt de doorgaans actief zijnde ontvanglogica 304 naar bus 302 het nummer van de logische zendpoort van de bestemming en zet de juiste signalen op

  
 <EMI ID=172.1> 

  
 <EMI ID=173.1> 

  
306 van alle 16 poorten de toestand van de bovengenoemde buslijnen

  
in registers welke behoren bij de decodeerpoortnummerketen 420 en de zendbesturing 424. Gedurende de tijdsleuf D als getekend in fig. 14c bij (3) zet de ontvanglogica van de in werking gestelde poort informatie op de DATA LINES en DESTINATION CHANNEL ADDRESS LINES. Bij de volgende stijgende flank van de klok als aangegeven in fig. 14a bij (4)

  
 <EMI ID=174.1> 

  
bij (5), indien het poortnummer voorgesteld door de 4-bits op de DESTINATION PORT ADDRESS LINES dat optrad gedurende tijdsleuf P past bij de poortidentificatiecode van een bepaalde poort, welke code uniek voor elke poort is, treedt een werking op aan de zendlogica van de poort. Deze werking kan zijn een inschrijven in de data RAM 422 van die poort of een antwoord op een SELECT bevel. Tevens wordt gedurende tijdsleuf W een eigen waarde voor het gekozen kanaalnummer gekoppeld vanaf eerste vrij kanaal zoekketen 414 op de SELECTED CHANNEL NUMBER LINES, indien dit geschikt is en wordt een waarde (ofwel logisch 1 of 0) voor een acknowledge signaal geëvalueerd. Een NAKC is eenvoudigweg het uitblijven van een terugmeld signaal. Gedurende de tijdsleuf R,

  
 <EMI ID=175.1> 

  
 <EMI ID=176.1> 

  
 <EMI ID=177.1> 

  
over in een register dat behoort bij de ontvangbesturing 406 op de volgende CLOCK voorflank als getekend bij (7) in fig. 14a en enige tijd later als getekend bij (8) in fig. 14e, brengt deze zijn eigen poortkanaal- en ontvangbesturings RAM's 410, 408 en 406 respectievelijk op de laatste stand.

  
De door een NACK ontvanger 416 bij de ontvanglogica van een bepaalde poort ontvangen NACK kanaalnummers bewerken dat een terugwijsbit gezonden wordt in de zendlogica van dezelfde poort cp het adres dat aangegeven is door het ontvangen NACK kanaalnummer, dat wil zeggen een NACK in kanaal 16 kan gedecodeerd worden als "NACK kanaal 7" als voorbeeld. De volgende keer dat de ontvanglogica welke een weg in kanaal 7 heeft opgebouwd in kanaal 7 tracht te schrijven, zal het geen terugmeldsignaal krijgen en zal de logica het kanaal met de weg naar kanaal 7 als "niet teruggemeld" aanduiden. De NACK zoekketen 418 zal dan het nummer van het niet teruggemelde kanaal vanuit zijn zendlogica uitpulsen in kanaal 1G.

  
Vertraging via het netwerk wordt automatisch tot een minimum teruggebracht door het gebruik van de eerste vrij-kanaal zoektechniek. De eerste vrij-kanaal zoekketen 414 kijkt doorlopend naar de "busy bit" van de zendbesturings RAM 424 voor vrije kanalen met het laagste

  
 <EMI ID=178.1> 

  
de seriedata op de PCM lijn 310.

  
De uitvinding is beschreven voor uitvoeringsvormen die slechts

  
 <EMI ID=179.1> 

  
vindingsgedachte inhouden.



  DECENTRALIZED CONTROL FOR A DIGITAL

GEARBOX

  
The invention relates generally to digital communication and computing systems with distributed control, to digital ones

  
 <EMI ID = 1.1>

  
power stations, tandem power stations, rural power stations, local power stations and concentration and expansion applications. The invention also relates to multiprocessor and multicomputer communication systems in which some of the data processing functions or other interface processing functions are provided by a group of processors or computers while other processing functions associated with processing.

  
 <EMI ID = 2.1>

  
are provided by a second commonly used group of processors while communication and data exchange between the two groups of processors or computers is provided over common transmission paths through a digital switching system.

  
The invention also relates to multiport switching elements which are characterized in that their ports act either as inputs or as outputs, depending on the application requirements of the network to provide one-way, two-way or multi-way.

  
 <EMI ID = 3.1>

  
In modern telephone switching systems, it is currently required that data representative of the condition of the subscriber's lines and trunk lines served by such a switching system be stored along with required actions by the switch in response to different line and trunk line states. . Representative data refers to the set-up of the road over the network, the subscriber's class of service, the trunk line class of the connection, conversion from subscriber number to device number, conversion from device number to subscriber number, etc. In known systems with centralized control, this data is available. in a shared memory, which is duplicated for security and reliability and is accessible to computers with common management for serial processing of

  
the extracting data. In known multi-processing systems with common control, more than one processor at the same time requires access to the shared memory to obtain data, resulting in unwanted interference problems and an effective loss of processing power, which effect increases as the data progresses. number of processors is increasing.

  
Decentralization of control and distributed data processing have evolved in the light of the problems inherent in a centrally managed system. One prior art circuitry in which stored program controllers are distributed throughout the system is described in U.S. Pat. No. 3,974,343. Another known shifting system, which is progressively controlled with distributed control, is described in the U.S. patent
3,860,761.

  
Heretofore known systems have concentrated on achieving high efficiency for the processing function, with multiple processing yielding increased processing capabilities; however, with resulting unwanted interaction between them. software packages in which changing or adding features in an unpredictable manner can adversely affect the current

  
 <EMI ID = 4.1>

  
One of known architectures with common control, whether they already use multiple processors, is that the processing functions with control with stored program are time-spaced between a number of tasks that occur randomly at the command of the outgoing and incoming traffic, which is not efficient.

  
 <EMI ID = 5.1>

  
According to the invention, there is no separate identifiable control or centralized computing complex, as control for the switching network is distributed in the form of multiple processors among the sub-systems, such distributed processors being

  
 <EMI ID = 6.1>

  
systems that are served. Thus, groups of control functions for particular sub-systems are performed by processors assigned to those sub-systems; however, other processing functions of the same subsystems, which can be performed more efficiently by other processors, are performed by those other processors.

  
Furthermore, according to the invention, a switching network archive is

  
 <EMI ID = 7.1>

  
 <EMI ID = 8.1>

  
the network, but the same channels also contain the path selection and other control signals for the distributed control carried on the same transmission paths through the system. Each connection, whether it carries data from a line or trunk or other data source, is served by a connection unit that contains all the facilities and logic control to communicate with

  
 <EMI ID = 9.1>

  
establish, hold and break switching system to other terminal units. All communication between processors is conducted through the switching network. A group switch

  
 <EMI ID = 10.1>

  
connections to provide a growth of about 120 to 128,000 or more connections to accommodate increasing traffic load, functioning as an actual non-blocking

  
 <EMI ID = 11.1> identified isolated and through traffic.

  
 <EMI ID = 12.1>

  
wherein multi-port single-sided switching elements can be arranged in any input / output configuration, e.g., as 8 x 8 switches containing space and time switching in an ST configuration. Selection through the network of switching elements is performed by control commands carried by the voice channels. Furthermore, reflection switching facilities are present, so that a path which, for example, is built up in a stage two switch, is reflected backwards via the speaking path when no stage three has yet been reached.

  
 <EMI ID = 13.1>

  
the stage two switch will remain available for future connection for network expansion. The expansion to a third stage would then connect the available outputs from. the stage two to the entrances of the future stage require three switch.

  
According to the invention, a digital switching system with

  
 <EMI ID = 14.1>

  
lines are provided with switched access to various processing functions that are scattered over a number of time-shared multiplexed lines. Each processor of a first group of processors is assigned to a group of terminals such as subscriber lines or trunk lines and communicates with processors in a second group to provide common processing functions for one or more groups of terminals through a digital switching matrix. Processors in

  
 <EMI ID = 15.1>

  
 <EMI ID = 16.1>

  
processing functions such as link control.

  
A multi-stage switching network provides a modularly expandable digital group switch, the operation of which is externally controlled from the terminals to which it is connected and provides speed-synchronous, in-phase (bit) -asynchronous interconnection between the terminals which interface and are switched. Each processor of the

  
 <EMI ID = 17.1>

  
lines or trunk lines that provide a hardware interface between them, while each processor of the second group has common functions

  
 <EMI ID = 18.1>

  
lines. All data, voice and control signals are linked over common transmission paths.

  
 <EMI ID = 19.1> The invention will now be explained in more detail with reference to the drawing. In it shows:
fig. 1 honor. block diagram of a distributed control switching system according to the invention; Fig. 2 shows the modular extensibility of the switching network according to the invention; Fig. 3 is a simplified block diagram of a multi-port switch <EMI ID = 20.1> Fig. 4 one plane of a switching network according to the invention;

  
 <EMI ID = 21.1>

  
according to the invention; Fig. 6 is a block diagram of a line terminal subunit; FIG. 7 is a block diagram of a trunk terminal subunit; Fig. 8 is a simplified view of the TDM bus of the multi-port switching element according to the invention; Fig. 9 is a block diagram of the logic of one gate of the multi-port switching element according to the invention; <EMI ID = 22.1> finding of used channel word formats; <EMI ID = 23.1> Invention of additional channel word formats used:
Fig. 12 shows a typical connection between terminals throughout the switching network of the invention;

  
 <EMI ID = 24.1>

  
to illustrate the operation of the switching elements according to the invention; <EMI ID = 25.1> diagrams illustrating the operation of the switching elements according to the invention, and Fig. 15 the TDM bus lines of a switching element according to the invention.

  
Description of the preferred embodiment.

  
 <EMI ID = 26.1> with distributed control, which contains a group switch 10 through which a number of connections between terminal units are switched

  
 <EMI ID = 27.1> terminals which are served by the terminal units.

  
In the following, a terminal unit is a subsystem for serving a group of terminals ending in one

  
 <EMI ID = 28.1>

  
locking unit contains 8 access switches, through which data is linked from the terminals to and from the group switch 10.

  
In the following, a terminal sub-unit is a sub-system of a terminal unit for operating a group of terminals.

  
 <EMI ID = 29.1>

  
derived for example from telephone line chains of type t as described in detail in Dutch patent application 7802234 filed March 1
1978.

  
The terminal units 12, 14 and 16 are representative of

  
 <EMI ID = 30.1>

  
 <EMI ID = 31.1>

  
units 12, 14 and 16 are shown for illustrative purposes only. Each terminal unit can serve as an interface between, for example, 1920 subscriber

  
 <EMI ID = 32.1>

  
closing unit 12.

  
32 channel PCM are multiplexed with the terminal units

  
 <EMI ID = 33.1>

  
be plext.

  
Each terminal unit such as terminal unit 12 is coupled to group switch 10 by a number of multiplexed transmission devices.

  
 <EMI ID = 34.1>

  
trans mission pathways. Each terminal subunit 18, 20, 22 and 24 of the terminal unit 12 is coupled to each face of the group switch 10 by two such transmission links, so that for the

  
 <EMI ID = 35.1>

  
 <EMI ID = 36.1>

  
 <EMI ID = 37.1>

  
 <EMI ID = 38.1> planes 1 and 2 of the group switch 10 through similar transmission links. Subunits 20, 22, and 24 are also coupled to each face of the group switch in a similar manner to terminal

  
 <EMI ID = 39.1>

  
Transmission link 26, 28, 30 and 32 shown is bidirectional

  
 <EMI ID = 40.1>

  
 <EMI ID = 41.1>

  
transmission path carries 32 channels of digital information in time division multiplexed thereon (TDM) in serial bit format. Any mill of it

  
 <EMI ID = 42.1>

  
 <EMI ID = 43.1>

  
second Throughout the system this transmission speed is clocked and therefore this system can be called synchronous in speed.

  
Since, as will be explained below, the system is also phase-asynchronous, no phase relationship is required with respect to data bits in a frame received by different switching elements or by the different ports in a single switching device.

  
 <EMI ID = 44.1>

  
system is employed in the group switch and in the access switches by a number of multi-port switching elements. When digital speech samples are sent to or from a particular terminal anywhere in the system, the digital speech samples must be time multiplexed into the appropriate channels on the transmission links between switching elements used to connect the terminals. Time slot interchange is provided by each switching element, since the channels used for interconnecting the terminals can change.

  
 <EMI ID = 45.1>

  
data from one channel to another channel is known and is described, for example, in Dutch patent application 7801311 filed February 6, 1978. As will be described below, a unique multi-port switching mechanism is provided, which can include a 16-port switching element that can operate. as a 32 channel timer and a 16 port space switch and typically can handle all input signals applied thereto in less than a single frame time. The digital speech samples may be up to 14 bits <EMI ID = 46.1>

  
used as protocol bits (to indicate the data type in the other 14 bits of the channel word). Thus, the 16-port switching element can be used to record 14 bit linear PCM samples,

  
 <EMI ID = 47.1>

  
bits, data bytes, etc.

  
Each terminal subunit includes two groups of processors, such as terminal subunit 18, where the first is:

  
 <EMI ID = 48.1>

  
assigned to a separate group of connections called

  
 <EMI ID = 49.1>

  
functions such as building the path through group switch 10 and providing an interface to terminals within the terminal assembly. High traffic connection combinations such as telephone connection lines can contain as many as 30 connections, while connection combinations with low traffic density such as telephone subscriber lines can contain as many as 60 connections. Each connection

  
 <EMI ID = 50.1>

  
high traffic density and thus contains four A-type processors, while a sub-unit with low traffic density can interface for eight low-traffic terminal combinations and thus contains eight A-type processors. Each A processor cart, for example, will contain a Type 8085 microprocessor from Intel Corporation and associated RAM and ROM memory. Thus, each terminal unit can contain, for example, as many as 1920 low traffic connections (for subscriber lines) or 480 trunk connections for high traffic density. Each terminal assembly such as 36 in the subunit 18 includes one A processor and its associated terminal assembly interface. This terminal junction interface is through a pair of bilateral connections
38 and 40 respectively coupled to each of two access switches
42 and 44 within the terminal subunit 18.

   The access switching elements, such as the access switching elements 42 and 44 of the subunit
18 are of the same switching element configuration as the switching elements of the group switch 10. The access switching elements 42 and 44 each provide access for the subunit 18 to one of a pair of

  
 <EMI ID = 51.1> terminal subunit 18. Other pairs of B-type processors are

  
 <EMI ID = 52.1>

  
of the description, only the B processors of the subunit 18 are indicated. This second group of processors, the B processors, are assigned to a second group of processing functions such as link control (processing link related data such as signaling analysis, conversions, etc.) for the terminals for which the terminal subunit 18 is used as interface must and may also be represented by an 8085 microprocessor or its equivalent. A security pair of processors is formed by including identical processing functions in B processors 46 and

  
48 and the access switches 42 and 44 for the terminal subunit
18, making it possible for any connection combination such as

  
 <EMI ID = 53.1>

  
either the B processor 46 can select via the access switch 42 or

  
 <EMI ID = 54.1>

  
failure of one half of the safety pair, thus providing another path.

  
Fig. 2 shows the group switching matrix 10 which has four independent planes of switching capability, namely the plane

  
0 at 100, the plane 1 at 102, the plane 2 at 104 and the plane 3 at
106.

  
For the particular application of the system, a number of planes are provided to meet the reliability requirements for traffic and service. In preferred embodiments, two, three or four switching surfaces can be present which can serve 120,000 or more connections, i.e. subscriber lines terminating in the aforementioned line chains as described in Dutch patent application 7802234.

  
Each button can have up to three switching element stages in one

  
 <EMI ID = 55.1>

  
particular plane for a connection may be housed within the individual terminal unit 12 instead of in the group switch 10. The particular plane of switching elements is selected for

  
 <EMI ID = 56.1>

  
 <EMI ID = 57.1> Select plane 0.100 via connection 26 and plane 3.106 via connection 30.

  
The group switch 10 can be modularly expanded either

  
 <EMI ID = 58.1>

  
traffic handling or by increasing the number of switching element stages or increasing the number of switching elements per stage in order to increase the number of terminals served by the group switch. For typical application requirements, the number of stages per area of the group switch 10 can be modularly expanded as follows:
 <EMI ID = 59.1>
 FIG. 3 shows a basic switching element according to the invention from which all switching stages are formed and which may include a multi-port single-sided switch 300 which is described for illustration as a 16-port switching element. It should be noted that the number of ports may be greater or less than 16 and this is intended as an example only.

   A one-way switch can be defined as a switching element with a number of ports with bidirectional transmission capability in which the received at any port <EMI ID = 60.1>

  
arbitrary port (either the same or a different port of the switching element). During operation, all data transfer from port to

  
 <EMI ID = 61.1>

  
time division multiplex (TDM) bus 304 which enables space switching, which can be defined as providing a transmission path between any pair of ports within the switching element.

  
Each port 0 through 15 of the switching element 300 contains its own receive control logic Rx 304 and its own transmit control logic Tx 306 which are exemplified for port 7.

  
Data is transferred to and from any port such as <EMI ID = 62.1>

  
configuration to which the switching element 300 is connected in bit-series format through the receive control input line 308 and the transmit control output line 310 respectively at the system clock frequency of

  
 <EMI ID = 63.1>

  
in 32 channels of 16 bits each.

  
 <EMI ID = 64.1>

  
both in terms of speed and phase, i.e. the transmission control

  
 <EMI ID = 65.1>

  
gates of the switching element 300 all transmit at the same clock rate of 4.096 Mb / s and the same bit position of a frame is transmitted at any given time. On the other hand, at the receive control logic 304 from port 7 and all other ports of the switching element 300, the reception of the bit series data is only rate synchronous,

  
 <EMI ID = 66.1>

  
can receive two ports in a frame at any time. Therefore the reception is phase asynchronous. The receive control logic 304 and the send control logic 306 each include a control

  
 <EMI ID = 67.1>

  
of FIG. 9 will be described.

  
 <EMI ID = 68.1>

  
plane 0, 100. As described with reference to FIG. 3,

  
 <EMI ID = 69.1>

  
 <EMI ID = 70.1>

  
is only by definition, i.e. place in the switching network

  
 <EMI ID = 71.1>

  
3-stage group switch plane 100 shows an illustrative embodiment the gates 0-7 of switching elements 108 and 110 in stages 1 and 2 are indicated as inputs, while gates 8-15 are indicated as outputs.

  
 <EMI ID = 72.1>

  
Cell elements such as switching elements 112 are single sided, that is

  
 <EMI ID = 73.1>

  
In general, when considering an arbitrary group switching stage, if additional stages are required at some time to perform network growth modularly, the stage is configured as a two-tailed stage.

  
 <EMI ID = 74.1> <EMI ID = 75.1>

  
than half of the maximum required number of connections, the staircase is designed as a single-sided staircase. This enables continuous modular expansion up to the maximum required network size

  
 <EMI ID = 76.1>

  
is demanding.

  
The modular expansion of the switch element 300 to a switch plane 100 is indicated by Figs. Sa-Sb.

  
FIG. 5a shows the size of a group interface for a group switch 10 which is required for using one terminal unit with, for example, 1000 subscriber lines. Thus, the port 0 can be coupled to the line 26 of terminal subunit 18 while the port. 1-7 can be linked with other access switches in the junction box 12. Ports 8-15 are reserved for network growth.

  
Fig. Sb shows an example of the following step

  
 <EMI ID = 77.1>

  
such as terminal units 12 and 14. Thus, two first stage

  
 <EMI ID = 78.1>

  
plane second stage switching elements has, for example, 0, 1, 2 and 3 to interconnect the two first stage switching elements. The outputs on the second stage are reserved for later network growth and this network (one plane is shown) will serve approximately 2000 subscriber lines.

  
FIG. 5c shows an example of the growth of a button
100 to accommodate eight connection units. The stage 1 and stage 2 switching elements are now shown as fully interconnected and only the stage 2 outputs are available for further growth, thus to interconnect additional groups of up to eight terminal units while adding a third stage of switching per plane. as drawn in Fig. 5d, which 16 connection terminals.

  
 <EMI ID = 79.1>

  
 <EMI ID = 80.1>

  
up to 10,000 subscriber lines and the network switching capacity of <EMI ID = 81.1> known unconnected ports are available for expansion and each plane of the network e.g. fig.5d has been extended by connecting these ports up to e.g. the network of fig. 4, which has a capacity to switch more than 100,000 subscriber lines. FIG. 6 shows a line terminal subunit 18 which is at most <EMI ID = 82.1>

  
three are drawn. Each terminal interface, such as interface 190, belongs to, for example, 60 subscriber lines of 60 line chains and an Amicroprocessor 198 is assigned to certain processing functions, such as building a path through the switching network or terminal control for lines coupled to the terminal interface
190. Each terminal interface 190 has one bi-directional transmission link such as connection 199 to a port of each of the access switches such as access switches 180 and 181. Each access switch such as access switch 180 described with reference to FIG. 3

  
 <EMI ID = 83.1>

  
output either to the planes of the group switch 10, for example, via

  
 <EMI ID = 84.1>

  
example an output such as the output port 9 where this B process

  
 <EMI ID = 85.1>

  
used output ports of the access switch such as ports 11,
13 and 15 are marked as SPARE and are available for

  
 <EMI ID = 86.1>

  
controllers, etc.

  
FIG. 7 shows a trunk terminal subunit such as subunit
18, which is functionally identical to the reference given in Fig. 6, <EMI ID = 87.1>

  
in line terminals, the trunk terminal subunit includes up to four terminal interfaces, each of which is associated with, for example, 30 trunk terminals. Therefore, in this configuration, inputs 4-7 on each access switch 180 and 181 are unused. For example, the trunk-

  
 <EMI ID = 88.1>

  
each containing a terminal interface 62 and 63, respectively, A processor and memory 64 and 65, respectively.

  
The B processor and associated memory 66 and 67 associated with the access switch 180 and the B processor and associated memory 68 and 69 associated with the access switch 181

  
 <EMI ID = 89.1>

  
described 16-port switching element 300 will be further described. Each port, such as the gate 15 of the switching element 300, consists of a receive control logic 304 and transmit control logic 306 respectively the input and output unidirectional transmission paths 308 and 310.

  
 <EMI ID = 90.1>

  
within the switching element 300.

  
In a preferred embodiment of the invention, connections are established through the switching element 300 on a unidirectional
(simplex) base. A simplex connection between an input channel of

  
 <EMI ID = 91.1>

  
neat port (1 of 512 channels) is established by an in-channel command called a SELECT command. This SELECT command is

  
 <EMI ID = 92.1>

  
 <EMI ID = 93.1>

  
a switching element are possible and these are distinguished by information in the SELECT command. Typical SELECT commands are "any port, any channel" which is a command received by the port's receive control logic and establishes a connection to any free channel in any output of any port. "Port N, Any channel" is one

  
 <EMI ID = 94.1>

  
free channel in a particular port N, ie port 8. "Port N,

  
 <EMI ID = 95.1>

  
a particular channel M such as channel 5 in a particular port N such as

  
 <EMI ID = 96.1>

  
one of any even (or odd) numbered ports "and ge <EMI ID = 97.1>

  
 <EMI ID = 98.1>

  
consists of one module), as described in more detail with reference to Fig. 9.

  
The receive control logic 304 for each port synchronizes

  
 <EMI ID = 99.1>

  
(0-13) of the incoming channel is used to retrieve destination port and channel addresses from the port and channel address storage RAMs. During the multiplexed module access to the bus
302 in the channel, receive logic 308 sends the received channel word along with its destination port and channel addresses to the TDH bus
302 of the switching element 300. During each bus period (the time during which data is transferred from the receive control logic 308 to the transmit control logic 306), each transmit logic at each port looks for its port address on the TDM bus 302.

   If the port number on the bus 302 matches the unique address of the particular port, the data (channel words) on the bus 302 are written into the data RAM of the recognizing port at an address corresponding to the address read from the channel. RAM to the receive control logic port. This effects a one-word data transfer from a receive control logic over the TDM bus 302 to the send control logic of a gate.

  
The port send and receive control logic for a particular

  
 <EMI ID = 100.1>

  
 <EMI ID = 101.1>

  
synchronization provides the information on line 308. The output

  
 <EMI ID = 102.1>

  
its channel number (representing the channel position within the frame) is coupled to a first-in-first-out buffer register 402 that synchronizes data on line 403 to bus 302 timing which is required since data on line 308 is asynchronous with respect to the bus
302 temper. The FIFO buffer 402 output is a 16-bit channel word and its 5-bit channel number. The information contained in the 16-bit channel word indicates the nature of the information contained in the word. This information is contained within protocol bits of the channel word and, together with information in the receive control RAM 304, indicates the action to be taken by the receive control circuit 406 for this channel in this frequency.

  
Five types of actions, SPATA, SELECT, INTERROGATE, ESCAPE or IDLE / CLEAR are possible. If the protocol is SPATA (speech and data words), the channel word is sent unaltered to the bus 302 and the channel address gets destination port and channel address

  
from the channel RAM 408 and the port RAM 410 and links them on the bus
302 during the receive logic bus access time slot of the gate. If a SELECT command is "Any Port, Any Channel", the first free port selector circuit 412 selects a zen logic with a free channel to perform "select first free channel" therein. During the receive logic TDM bus 302 access time, a "select first free channel" is done in the selected port in the selected transmit logic which returns a "free channel" number from its first free channel search chain 414. Investigating a NACK (not acknowledged) receive chain 416,

  
the content of channel-16 for road construction error indications of subsequent stages of the switching network set up via the module's transmit logic 306. NACK search logic 408 examines the receive control RAM 404 for channels that have not been reported back (NACK) and causes the channel numbers of channels not reported back to be pulsed out of the transmit logic 306 into channel 16. The Send Logic 306

  
 <EMI ID = 103.1>

  
module identification code at the decoder port logic, If the correct port address is decoded at the decoder 420 and the dialing line of

  
 <EMI ID = 104.1>

  
the bus 302 is written into the data RAM 422 at an address given by the state of the channel address lines of the bus 302.

  
 <EMI ID = 105.1>

  
free channel search is requested by the receive control such as
406 (for an arbitrary channel selection), no data RAH 422 writing operation takes place, but a free channel number is returned to the requesting receive logic such as 304 from the first free channel search chain 414.

  
The data RAM 422 is a time slot interchanger and is read out sequentially under the control of a counter contained in the

  
 <EMI ID = 106.1> <EMI ID = 107.1>

  
 <EMI ID = 108.1>

  
the loaded word output register 430 can be changed to channel 0 or 16. In channel 0, alarms are inserted on line 432 (for error checking) and if desired, the logic 434 inserts the NACK channel information in channel 16. The transmit control RAM 426 includes

  
 <EMI ID = 109.1>

  
dines the read and write operations to the data RAM 422 and send control RAM 426, free channel search 414 and output register 430 load.

  
The setting up of connections by the network between connections 2 will now be described.

  
As already noted, the 16-port switching

  
 <EMI ID = 110.1>

  
 <EMI ID = 111.1>

  
 <EMI ID = 112.1>

  
switching element to the output path of any gate, yielding space switching, and any channel on that path, yielding timing. All speech and data (SPATA) transmission over the network is the result of individual ports in the multi-port switching elements processing transformation from an input channel (one of 512) to an output channel (one of 512) as predetermined by road set-up procedures with 32 channel prefixes per frame on any given transmission path. FIG. 10 shows an example of a channel word format applicable to all channels 1 through
15 and 17 through 32, all of these channels being SPATA channels. The channel word formats for channel 0 (maintenance and synchronization) and channel 16 (special purpose control, NACK, etc.) are shown in Fig. 11.

  
The SPATA channels can be used for both digital speech and data transfer between processors. When speech is transmitted, 14-bits per channel words are available for the encrypted PCM sample and 2-bits are available for network protocol selection. When used for road building control, 13 bits / channel words are available for the data and 3 bits for protocol selection. The channel word format enables switching through the entire network <EMI ID = 113.1>

  
elements. These connections are unidirectional. Two unidirectional connections are required for two-way connections.

  
In Fig. 10, channel word formats for all

  
 <EMI ID = 114.1>

  
 <EMI ID = 115.1>

  
 <EMI ID = 116.1>

  
 <EMI ID = 117.1>

  
 <EMI ID = 118.1>

  
channel 0 also contained the channel sync bit pattern (6 bits) between adjacent 16-port switching elements.

  
SELECT command establishes a connection via a switching element.

  
INTERROGATE command is used after the road has been built to determine which port in the switching element was selected for that road.

  
ESCAPE command is used when a road is built to

  
 <EMI ID = 119.1>

  
 <EMI ID = 120.1>

  
SPATA format is used to transfer voice or data information between any two connections.

  
IDLE / CLEAR command format indicates the channel is free.

  
For channel 16 the SELECT, ESCAPE and IDLE / CLEAR commands are similar to those described with reference to Fig. 10 except

  
 <EMI ID = 121.1>

  
since channel 16 carries the NACK channel, the types of SELECTS are limited. The HOLD command contains a channel 16 connection as soon as it is established

  
 <EMI ID = 122.1>

  
network diagnostics.

  
FIG. 12 shows a terminal subunit 18 which contains its portion of the access switching stage, the access switches 42 and <EMI ID = 123.1> which contains three switching stages. For clarity, the individual planes in the group switch and the individual switching elements within each stage are not shown.

  
The switching network establishes a connection from

  
 <EMI ID = 124.1>

  
flat like 190; or from a B processor such as 183 to another pro <EMI ID = 125.1>

  
plane 190 through a series of SELECT commands, that is, channel word formats that are inserted into the PCM frequency bitstream between

  
 <EMI ID = 126.1>

  
 <EMI ID = 127.1>

  
 <EMI ID = 128.1>

  
command required. A connection via the switching network is carried out by a successive series of connections via individual switching stages,

  
The connection proceeds as a normal progression from lower numbered stages to higher numbered stages through "input to output" connections across switching elements until a predetermined "reflection stage" is reached. Reflection is the connection between inlet ports in the switching element and enables connection without penetrating the network further than necessary

  
 <EMI ID = 129.1>

  
For description of reflection in a switching network, reference is made to Dutch patent application 7801311 filed February 6, 1978.

  
 <EMI ID = 130.1>

  
to input "connection made, followed by normal progression from higher numbered stages to lower numbered stages through" output to input "connections across switching elements.

  
 <EMI ID = 131.1>

  
with respect to a unique network address of the requested terminal interface such as 190. These rules are broadly as follows:

  
 <EMI ID = 132.1>

  
the same terminal subunit, reflection occurs in the access switch. If the end point being terminal interface is in the same terminal unit, reflection occurs

  
 <EMI ID = 133.1>

  
If the end point being terminal interface is in the same group of terminal units, reflection takes place in stage 2.

  
For all other cases, reflection takes place in stage 3.

  
 <EMI ID = 134.1>

  
 <EMI ID = 135.1> <EMI ID = 136.1>

  
to each group switch plane such as the shown plane 0 of Fig. 4, these transmission links terminating at one switching element in each plane. This switching element appears to have seen a unique address

  
from the center (i.e., the third stage) of the group switch

  
10. Thus, for example with reference to FIG. 4, the switching

  
 <EMI ID = 137.1>

  
 <EMI ID = 138.1>

  
 <EMI ID = 139.1>

  
thus given by the address TU (0,0). Furthermore, a terminal subunit is uniquely addressed within terminal unit relative to

  
 <EMI ID = 140.1>

  
a terminal unit 18 can be seen as TSU (0) of TU (0,0) as it is uniquely addressed from the inputs 0 and 4 of the first

  
 <EMI ID = 141.1>

  
flat in each connection combination, uniquely addressed via its input address on the access switch. Thus, the address of a terminal

  
 <EMI ID = 142.1>

  
 <EMI ID = 143.1>

  
for example, regardless of which switching element in stage 3 is the "reflection point".

  
This allows the path setup control A processor 698 to issue the following sequence of SELECT commands in the network to establish a connection to the terminal interface 190 whose network address is (a, b, c, d), for example.

  
 <EMI ID = 144.1>

  
This establishes a SPATA connection through the access switch to a group switching plane.

FREEM 2. SELECT, ANY PORT, ANY CHANNEL:

  
This sets up a connection via stage 1 of the selected plane.

FREEM 3. SELECT, ANY PORT, ANY CHANNEL:

  
 <EMI ID = 145.1>

  
FREEM 4. SELECT PORT (a) ANY CHANNEL:

  
This reflects the connection via stage 3 to stage 2.

  
FREEM 5. SELECT PORT (b) ANY CHANNEL:

  
 <EMI ID = 146.1>

  
 <EMI ID = 147.1>

  
This sets up a reverse link via stage 1.

  
FREEM 7. SELECT PORT (d) ANY CHANNEL:

  
This establishes a link backward through the access switch to the terminal interface (a, b, c, d).

  
This network allows switching in the forward direction to

  
 <EMI ID = 148.1>

  
those stairs.

  
The set of SELECTs can be used by any terminal interface to establish a connection to TI (a, b, c, d) and the above described "first free channel" selection mechanism ensures minimal transmission delay on the selected path. True

  
 <EMI ID = 149.1>

  
is in an earlier switching stage, a derivative of the above sequence can be used. Thus, only as shown in Fig. 12

  
the B processor 183 located in the same terminal subunit 18

  
 <EMI ID = 150.1>

  
to deliver.

  
FREEM 1. SELECT PORT (d) ANY CHANNEL.

  
The processing functions performed by the A and B processors

  
 <EMI ID = 151.1>

  
to invoke and decode and interpret sequences of signals and digits

  
 <EMI ID = 152.1>

  
 <EMI ID = 153.1>

  
through the network builds, holds and breaks down as directed

  
 <EMI ID = 154.1>

  
works of a particular organization of the database; and hardware control, which includes processes for controlling the hardware which

  
 <EMI ID = 155.1>

  
closing units and switching elements. An exemplary division of processing functions is hardware control assignment

  
 <EMI ID = 156.1>

  
microprocessor and where the other functions are performed by the B microprocessor for a different number of connections. Of course you can

  
 <EMI ID = 157.1>

  
FIG. 13 shows tempering schemes illustrating the <EMI ID = 158.1> <EMI ID = 159.1> <EMI ID = 160.1>

  
the time slot numbers are written in hexadecimal notation and the channels 0 and 1 and eight time slots of channel 2 are indicated.

  
FIG. 13b is the 4.096 Mb / s bus clock. <EMI ID = 161.1> is the reset command that occurs on the bus 302 during channel 31 and time slot E. FIG. 13d-13h for ports 0,1, 2, 14 and 15 of <EMI ID = 162.1>

  
loins 501, 502, 503, 504 and 505 for ports 0, 1, 2, 14 and 15 respectively, are time multiplexed. Each envelope contains four

  
 <EMI ID = 163.1>

  
certain lines of the TDM bus 302 during certain times so that

  
 <EMI ID = 164.1>

  
TDM bus 302 at any time. The exact time of starting

  
 <EMI ID = 165.1>

  
FIG. 14, 14a shows the clock system indicated by <EMI ID = 166.1>

  
 <EMI ID = 167.1> <EMI ID = 168.1> DESTINATION PORT ADDRESS (4 bits each on a separate line), DESTINATION CHANNEL ADDRESS (5 bits each on a separate line), DATA VALID (1 bit), SELECT ( 1-bit) and MODE (1-bit). The signals which

  
 <EMI ID = 169.1>

  
a separate line), ACKNOWLEDGE (1-bit), and MODULE BUSY (1-bit).

  
 <EMI ID = 170.1>

  
contents of the RECEIVE CONTROL RAM 404 addressed by the channel number output signal of FIFO 402, various signals are presented to the bus 302 and taken by it and various words are

  
 <EMI ID = 171.1>

  
registered for the commissioned gate. The SET WRITE ACTIVITY LINE of bus 302 is a special function line to override the occurrence of predetermined function.

  
During the time slot P shown as (1) in Fig. 14b, the generally active receive logic 304 sends to bus 302 the number of the send logic port of the destination and sets up the appropriate signals.

  
 <EMI ID = 172.1>

  
 <EMI ID = 173.1>

  
306 of all 16 ports shows the state of the above bus lines

  
in registers associated with the decode gate number circuit 420 and the transmit control 424. During the time slot D, as shown in Fig. 14c at (3), the receive logic of the enabled gate sets information on the DATA LINES and DESTINATION CHANNEL ADDRESS LINES. At the next rising edge of the clock as shown in fig.14a at (4)

  
 <EMI ID = 174.1>

  
at (5), if the port number represented by the 4 bits on the DESTINATION PORT ADDRESS LINES that occurred during time slot P matches the port identification code of a particular port, which code is unique to each port, an action occurs on the transmission logic of the gate. This operation can be a write to the data RAM 422 of that port or a response to a SELECT command. Also, during time slot W, an own value for the selected channel number is coupled from first free channel search chain 414 on the SELECTED CHANNEL NUMBER LINES, if appropriate, and a value (either logic 1 or 0) for an acknowledge signal is evaluated. A NAKC is simply the absence of a feedback signal. During the time slot R,

  
 <EMI ID = 175.1>

  
 <EMI ID = 176.1>

  
 <EMI ID = 177.1>

  
into a register associated with receive control 406 on the next CLOCK leading edge as drawn at (7) in Fig. 14a and some time later as drawn at (8) in Fig. 14e, it brings its own gate channel and receive control RAMs 410 , 408 and 406 respectively on the last stand.

  
Processing the NACK channel numbers received by a NACK receiver 416 at the receive logic of a particular port that a backward bit is sent in the transmit logic of the same port cp the address indicated by the received NACK channel number, i.e. a NACK in channel 16 can be decoded be taken as "NACK channel 7" as an example. The next time the receive logic that has built a path in channel 7 tries to write to channel 7, it will not receive a feedback signal and the logic will indicate the channel with the path to channel 7 as "not reported back". The NACK search chain 418 will then pulse the number of the unreported channel from its transmit logic into channel 1G.

  
Delay over the network is automatically reduced to a minimum using the first free channel search technique. The first free channel search chain 414 continuously looks for the "busy bit" of the transmit control RAM 424 for free channels with the lowest

  
 <EMI ID = 178.1>

  
the serial data on the PCM line 310.

  
The invention has been described for embodiments requiring only

  
 <EMI ID = 179.1>

  
contain inventive thought.

Claims

Conclusions:

1. Digital communication system with distributed control for selectively interconnecting a number of groups of terminals via a digital switching network, comprising:

- a first group of data processing means for providing a first set of processing functions for the groups of terminals, each of the processing means corresponding to one of the groups of terminals; - a second group of data processing means for providing a second set of common (pooled)

processing functions for one or more of the groups of terminals such that the second processing functions are independent of the processing functions specified by the first group of <EMI ID = 180.1> digital switching network means coupled to the first and second group of processing means by one or more multiplexed transmission paths over which data and at least path selector control signals are sent to provide communication between the groups of processors and to provide selective interconnection of the terminals over transmission paths through the switching network established by the path selector control signals.

The distributed control system according to claim 1,

characterized in that the multiplexed transmission paths are bidirectional transmission links.

The distributed control system of claim 1,

In addition, the data and control signals are sent bit-asynchronously over the transmission paths.

4. Digital communication system with distributed control

according to claim 1, characterized in that this

further provided with a plurality of terminal unit means, each of the terminal unit means having a plurality of said groups of terminals connected and comprising means for multiplexing.

of data from the terminals on the transmission links together with the road dialing control signals.

5. Digital communication system with distributed control

according to claim 1, characterized in that each processor is coupled to at least two access switching means, inputs of which are coupled to the multiplexed transmission paths and whose outputs are coupled to the multiplexed transmission paths on which the data between the terminals and the path-dial control signals are multiplexed into the digital switching network.

6. Digital communication system with distributed control <EMI ID = 181.1>

processor of the second group of processors is coupled to one or more access switching means whose inputs are coupled to the multiplexed transmission paths and whose outputs are coupled to the multiplexed transmission paths on which the data is coupled between the processors and the switching network.

The distributed control system of claim 4,

the communication channels are present.

8. The distributed control digital communication system of claim 1, characterized in that it is characterized; that the data frames of digitally coded PCM include voice samples in a number of channels for telephone line chains.

9. The distributed control digital communications system of claim 1, characterized in that the data frames comprise digitally coded PCM voice samples in a plurality of channels of telephone trunk chains.

The distributed control system of claim 5,

M e t h e rt, that each of the processing means of

the second group provides a set of pooled processing functions that are available to all processing functions provided by the first group of processors.

11. The distributed control digital communication system of claim 1, characterized in that the digital switching network includes an expandable group switch having a plurality of switching elements, each of the elements being

random input of the incoming traffic switching element selectively

input of the switching element and for connecting the outputs <EMI ID = 185.1>

12. The distributed control digital communication system of claim 1, wherein the processors of the first and second group of processors are microprocessors.

13. The distributed control digital communication system of claim 1, characterized in that the switching

are elements that can act as multi-sided switching elements.

according to claim 5, characterized in that each of the processing means of the second group comprises a pair of processors which are coupled to the access switching means as a security pair, each of the processors being selectable by the path select control signals to provide substantially identical processing functions in the case of a failure of the other processor of the safety pair.

A distributed control digital communication system according to claim 5, characterized in that each processing means of the first group of processors can provide as processing functions at least road building and monitoring of the terminal device for its respective group of terminals, and wherein each processing means of the second group of processing. -

can provide its respective group of terminals.

16. A distributed control digital communication system according to claim 15, characterized in that each of the processing means of the second group of processing means can further provide call conversion as a processing function for its respective group of terminals.

it is characterized in that it comprises a number of terminal units to act as an interface for a number of PCM terminals that carry digitized speech to a common

means for deriving at least digital path-select control signals for each PCM terminals connected thereto as interface, a digital switching matrix coupled to the communication path for bit-asynchronously interconnecting the PCM terminals via paths established in the switching network in response to the path select control signals, and - means at each of the terminal units for selectively multiplexing the PCM data digitized speech such that the digital path selector control signals and the digitized speech are multiplexed on the established paths.

18. The distributed control digital communications system of claim 17, wherein the switching matrix comprises a multi-stage group switch.

19. The distributed control digital communications system of claim 17, wherein the means for deriving the path-dial control signals comprises a group of processors, each of the processors providing processing functions for a group of the PCM terminals.

according to claim 17, characterized in that the PCM terminals each belong to a telephone subscriber line.

21. The distributed control communication system of claim 17, wherein the PCM terminals each belong to a telephone trunk line.

according to claim 19, characterized in that it further comprises:

- a second group of processors, each of the processors of the second group of processors providing different processing functions for a number of groups of PCM terminals and <EMI ID = 193.1>

another processor through the paths established by the switching network through the path select control signals to provide communication between them.

colgens claim 21, characterized in that at least one of the processing functions provided by each of the processors of the second group of processors includes call conversion.

24. A method of providing distributed control

in a multi-terminal communication system for selectively interconnecting a plurality of groups of terminals through a digital switching network, c o m rming that this comprises the steps of:

- providing a first set of processing functions for the groups of terminals, each of the processing functions being provided by a first group of processors, - providing a second group of processing functions for one or more groups of terminals, such that the second processing functions are provided independently of the first set of connections

becomes, and

interconnecting the first and the second group of processors via a digital switching network coupled to the first and second group of processors by one or more multiplexed two-way transmission links over which data and at least path-select control signals are sent bit-asynchronously to interconnect providing between the first and second groups of processors and selective interconnection of the terminals over common transmission paths established by the path selector control signals through the switching network.

25. Communication switching scheme with transmission paths and

connections (subscriber lines and / or trunk lines), and with distributed processors to perform control functions, with the characteristic, <EMI ID = 197.1>

degree of expansion dependent on switching network (10) and one or more

a dependent part of the communication system

<EMI ID = 200.1> - that the processors with the transmission paths (38) of the associated <EMI ID = 201.1> <EMI ID = 202.1>

messages, used for the transmission of control

- and that the processors (A0, BO) of each connection unit (12) via <EMI ID = 204.1>

terminal units (12) can be connected and connected in the switching network (10), and can control these switching elements.

characterized in that the terminals are combined into groups of terminals (36), that each group of terminals is assigned a first processor (A0) of a first group (A) of processors, said first processor (AO) having functions that are individual

request) and performs a first part of control functions (e.g. path selection) for connections, which are connected to one or more groups of connections and at least a second processor, respectively.

this second processor (BO) performs the remaining part of the control functions (e.g. set up, hold, drop) to extend, to

otherwise be independent of each other.

<2> 7. Communication system according to claim 25 or 26, characterized in that the transmission paths are time division multiplex

control information is transmitted in time channels. Being a total of 31 pages.