Agencements engendrant des signaux.
La présente invention concerne des agencements générateurs de signaux, et plus particulièrement, mais
non nécessairement, des récepteurs radioélectriques et
des émetteurs comportant un générateur de signaux pour déterminer l'accord du récepteur ou de l'émetteur.
Suivant un aspect de l'invention, on a prévu un agencement générateur de signaux comprenant : un dispositif producteur de signaux de courant alternatif pour produire un signal de courant alternatif dont la fréquence est commandée par un signal d'entrée numérique du dispositif; et un agencement numérique déterminateur de fréquences pour produire le signal numérique et comprenant un dispositif d'entrée numérique ayant plusieurs moyens d'actionnement pour définir des valeurs numériques respectives, des mises en oeuvre successives des moyens d'actionnement définissant des valeurs numériques respectives des chiffres successifs d'une valeur de fréquence désirée que l'on veut transmettre par le signal d'entrée.
Le dispositif d'entrée peut être un clavier tel
que celui que l'on utilise dans les calculatrices de poche, mais ses t'touches" ne sont pas nécessairement des touches mobiles, car il pourrait s'agir de blochets simulant des touches classiques et dont le fonctionnement résulte d'effets capacitifs de l'opérateur.
L'agencement peut comprendre une mémoire pour sto-
<EMI ID=1.1>
ce, de façon à être actionnable pour fournir le signal d'entrée numérique lorsque la mémoire est adressée au
i moyen du dispositif d'entrée. Ainsi, suivant un second aspect de l'invention, on a prévu un équipement de communication comportant un agencement générateur de signaux pour déterminer l'accord de l'équipement, l'agence- , ment comprenant un synthétiseur numérique de fréquence pouvant être mis en oeuvre pour produire un signal de fréquence déterminé par un mot numérique fourni au synthétiseur ; une mémoire pour stocker une multiplicité de
tels mots pour le synthétiseur; et des moyens d'adresse pour adresser la mémoire pour choisir les mots stockés.
On peut au surplus introduire un balayage de fréquences pour permettre le balayage des fréquences d'une certaine gamme ou pour permettre le décalage de fréquence par échelons discrets. Ainsi, suivant un troisième aspect de l'invention, on a prévu un agencement générateur de signaux comprenant un dispositif producteur de signaux
de courant alternatif pour produire un signal de courant alternatif dont la fréquence est commandée par un signal d'entrée numérique du dispositif ; un agencement numérique de détermination de fréquence pour produire ce signal numérique en réponse aux données d'entrée à l'agencement numérique; et des moyens pour échelonner le signal numérique produit par l'agencement numérique pour produire un changement par échelons ou pas à pas de la valeur de la fréquence du dispositif producteur de signaux.
La fréquence peut être engendrée à l'aide d'un synthétiseur numérique de fréquence pour produire un train d'impulsions dont la cadence de répétition est en rapport avec la valeur transmise par le signal d'entrée, par exemple le synthétiseur peut comprendre un diviseur de fréquence.
L'agencement peut être tel que le diviseur, lorsqu'il est actionné à la fréquence engendrée, produise un signal d'une fréquence donnée. On peut alors comparer ce
<EMI ID=2.1>
reurs, par exemple pour commander un oscillateur commandé par tension. On utilise de préférence un système de blocage de phase dans lequel on engendre une onde carrée
dont le rapport travail/repos est 1:n seulement sans erreur, cette onde carrée étant comparée à une forme d'onde de référence également de rapport 1:n en sorte que la coïncidence des formes d'ondes représente les conditions de fonctionnement désirées de phase et de fréquence. Une comparaison des formes d'ondes peut être arrangée pour produire un signal d'erreur de valeur sensiblement nulle lorsque l'erreur est nulle.
Ainsi, suivant un autre aspect de l'invention, on prévoit un système de commande de fréquence à blocage de phase, dans lequel on a prévu des moyens pour produire
une onde carrée d'un rapport travail/repos représentant
un écart quelconque de la fréquence par rapport à une valeur désirée, et on a prévu des moyens pour comparer l'onde avec une forme d'onde de référence à rapport travail/repos donné, de façon à produire une impulsion de signal d'erreur lorsque les ondes ne coïncident pas, en ne produisant sensiblement pas de signal d'erreur en sortie lorsque les ondes sont identiques.
On utilise de préférence une commande de fréquence grossière, lieu de ce qui précède, lorsque l'erreur
<EMI ID=3.1>
à une certaine valeur et dont le compte est ensuite modifié de façon continue, à partir de cette valeur, à un rythme d'horloge, des moyens étant prévus pour détecter-l'appari-. tion d'une valeur nouvelle prédéterminée, moment auquel
le diviseur est rétabli à sa valeur originelle, celle-ci étant alors changée à nouveau au rythme de l'horloge. Les moyens détecteurs produisent ainsi un signal chaque fois que la valeur prédéterminée est obtenue. De cette façon,
le temps d'horloge est divisé par une quantité correspondant à la différence entre les deux valeurs. Cependant, comme on l'obtient classiquement, il y a un certain retard propre provoqué par les répercussions dans le diviseur.
Suivant un autre aspect de l'invention, le diviseur est équipé ou mis en oeuvre de façon telle que les moyens détecteurs soient arrangés pour répondre au signal d'horloge prochain qui suit le compte du diviseur précédant immédiatement la valeur de compte prédéterminée.
Pour mieux comprendre l'invention, et montrer comment on peut l'utiliser, on se reportera à titre d'exemple aux dessins joints au présent mémoire, sur lesquels:
- La figure 1 est un schéma fonctionnel d'un récepteur de signaux radio électriques, ayant un générateur de signaux à fréquence intermédiaire;
- la figure 2 est un schéma d'un oscillateur commandé par tension, du générateur montré à la figure 1;
- les figures 3 et 4 sont des schémas d'une partie <EMI ID=4.1>
- la -figure .5 -est montrant la mise en oeuvre d'une mémoire dans le générateur montré <EMI ID=5.1> - la figure 8 est un schéma d'un agencement générateur de signaux, comprenant le générateur de la figure 1 ;
- les figures 9 et 10 sont des schémas fonctionnels détaillés correspondant à la figure 8 ;
et
- les figures 11 à 13 sont des dessins de formes d'ondes relatifs aux signaux du circuit de la figure 10.
Dans beaucoup d'applications, on veut pouvoir
choisir la fréquence d'un oscillateur de manière rapide
et précise (par exemple dans un générateur de signaux ou dans un récepteur ou un émetteur de communications). On
<EMI ID=6.1>
blable à celui des calculatrices électroniques, pour engendrer des signaux numériques convenables pour la pro- grammation d'un synthétiseur numérique de fréquence, en sorte qu'une fréquence requise quelconque d'une gamme donnée et jusqu'à une certaine précision, puisse être établie au moyen du clavier et qu'un oscillateur soit décalé en fréquence pour correspondre à la valeur désirée. Cette sélection de fréquence par clavier peut offrir un procédé très rapide et simple d'accord, par exemple d'un récepteur ou d'un émetteur radioélectrique. ;
Le même clavier peut être rendu propre à interroger une mémoire électronique qui fera sortir alors les données requises pour programmer le synthétiseur numérique de fréquence. De cette façon, il suffira d'un simple abais- sement de touches pour établir la fréquence requise. Ceci est important dans des applications telles qu'un émetteur marin de signaux de détresse ou dans des--circonstances dans lesquelles l'habileté de l'opérateur est très médiocre. Si la fréquence requise n'est pas connue, -il est
<EMI ID=7.1> lateur dans une gamme large ou étroite. Pour obtenir ce résultat, on peut arranger deux commandes pour modifier
les données numériques fournies au synthétiseur, en sorte que la fréquence résultante de l'oscillateur varie en conséquence.
Par commodité, l'une de ces commandes peut être faite en sorte de changer la fréquence de façon continue
(par petits échelons) dans un sens ou dans l'autre, à
des vitesses variables suivant le sens et la portée de l'opération de commande. La seconde de ces deux commandes peut être conçue pour changer la fréquence par petits accroissements dans l'un ou l'autre sens, pour permettre par exemple l'emploi d'un radio-récepteur pour rechercher un signal dont la fréquence exacte n'est pas connue à l'avance.
Dans certaines applications, particulièrement dans des radio-récepteurs, il est nécessaire que la fréquence résultante de l'oscillateur diffère d'une grandeur fixe
de la fréquence indiquée ou prescrite. Cela peut s'obtenir en établissant à l'avance un décalage pour modifier le fonctionnement du synthétiseur numérique.
A titre d'exemple, on décrira maintenant des moyens particuliers pour réaliser les fonctions définies cidessus.
La figure 1 est un schéma fonctionnel d'une application de l'invention à un radio-récepteur comportant un étage à fréquence radioélectrique (RF), un mélangeur M,un étage à fréquence intermédiaire (IF), un détecteur D,
un étage à fréquence acoustique (AF) , un haut-parleur L et un oscillateur local 1. L'oscillateur local 'et -est des-
<EMI ID=8.1> <EMI ID=9.1>
thétiseur numérique 2 recevant des données en décimal , codé binaire (BCD) définissant une fréquence requise à partir des registres 3. Un dispositif d'affichage 4 donne une lecture visuelle de la fréquence définie. Les registres reçoivent leurs données soit d'une mémoire 5, soit d'un arrangement logique 6 pour encoder des données reçues à partir d'un clavier 7. L'arrangement logique peut être tel que dans les calculatrices électroniques classiques, ou tel qu'on le décrira en détails ci-après. La mémoire 5 stocke un certain nombre de fréquences prédéterminées que l'on peut choisir par le clavier lorsqu'un dispositif de sélection de mode 8 est actionné de façon appropriée pour établir l'état de commutateurs de mode
8a et 8b pour autoriser les trajets supérieur et inférieur, respectivement.
Le récepteur peut être utilisé aussi pour la recherche d'une fréquence inconnue en faisant fonctionner un module d'accord de recherche 9 qui a un mode de fonctionnement dans lequel il fait que les données des enregistreurs 3 soient explorées successivement dans un sens ou dans l'autre à des vitesses variables, et il a également un second mode dans lequel la fréquence est changée par petits échelons dans l'un ou l'autre sens, chaque
fois qu'on le fait fonctionner.
Dans cet exemple, la fréquence accordée reste à moins de 100 Hz de la fréquence requise, en sorte que cinq décades de données de fréquences doivent être fournies
au récepteur en passant par le clavier (ou mémoire) pour couvrir la gamme requise.
La figure 2 montre l'oscillateur commandé par tension, 1, avec plus de détails. Un circuit intégré LM566 est utilisé en association avec les éléments C et R qui choisissent la fréquence de fonctionnement en association avec une tension de commande V5 sur la borne -5 et la tension d'alimentation V+. La fréquence f est donnée par:
<EMI ID=10.1>
Le clavier, son encodeur et les registres 3 seront considérés à présent avec plus de détails en se référant aux figures 3 et 4 qui sont des schémas de circuits.
Le clavier 7 possède dix touches numériques et une
<EMI ID=11.1>
Dégag.) qui sont accouplées à un générateur décimal codé binaire 10 montré en détail à la figure 3 et qui transforme chaque action sur une touche des dix touches qui représentent les chiffres 0 à 9 en données de décimal codé binaire, comme indiqué ci-après.
<EMI ID=12.1>
La touche de virgule décimale dans cette forme de réalisation n'est pas utilisée, c'est-à-dire qu'une fréquence de 3,1234 mégahertz constitue une entrée comme nombre 31234. Dans une variante, la logique du clavier est telle qu'utilisée dans une calculatrice électronique, auquel cas la touche de virgule décimale est utilisée, par exemple dans un mode à virgule flottante.
Les données en décimal codé binaire sont dirigées vers les registres 3 (figure 4) en autorisant un signal AK ("n'importe quelle touche pressée") provenant du générateur 10, à faire fonctionner au rythme de l'horloge le compteur décimal codé binaire de commande 11 qui, en passant par le décodeur décimal codé binaire 12, permet que chaque étage des registres de données soit chargé
des données intéressantes à partir des barres de données
(A,B,C,D) en passant à l'étage suivant lors de chaque pression sur une touche. Si la touche de dégagement
(Dégag.) est actionnée, les registres de données 3 sont dégagés et le compteur de commande 11- est établi à zéro. Une fréquence nouvelle peut alors être introduite.
Quelle que soit la fréquence que l'on introduit, elle est stockée dans les registres 3 et elle maintient la fréquence de l'oscillateur en passant par le synthétiseur 2 jusqu'à ce que la touche de dégagement (Dégag.) soit pressée.
La sortie de chaque registre 3 est reliée par l'intermédiaire d'un décodeur, de décimal codé binaire à
7 segments, 13, à un élément de lecture à 7 segments 14, dont les éléments 14 constituent le dispositif d'affichage
4.
Aux figures 2, 3 et 4 et sur les schémas subsé-quents, des circuits intégrés sont identifiés par leur type de circuit (par exemple 74192 pour chaque registre 3) et les numéros des bornes sont également inclus lorsque c'est nécessaire.
La figure 5 est un schéma fonctionnel d'une partie du générateur de signaux de la figure 1 et montre avec plus de détails la mémoire 5.
La mémoire a une adresse de ligne de six bits et une adresse de colonne de six bits. Chaque cellule de mémoire contient un mot à quatre bits et cinq de ces
mots définissent une fréquence unique. Dans cet exemple, le système est capable de donner jusqu'à 100 canaux choisis par deux touches du clavier.
En actionnant deux touches dans ce mode de mémoire, les données provenant de la logique 6 passent à des registres respectifs 15 sous la commande de la logique de commande qui comprend un compteur décimal codé binaire 16 et un encodeur de décimal codé binaire à décimal, 17,
mis en oeuvre de la même manière que le compteur 11 et
le décodeur 12 dont il a déjà été question. Les registres
15 fournissent quatre bits chaque fois des deux adresses
à six bits requises et les autres bits sont fournis par des sorties supplémentaires du compteur 11 commandées par un oscillateur 18 dans ce mode. En fournissant ces autres bits par la voie de l'oscillateur, on fournit cinq
<EMI ID=13.1>
Ces mots sont fournis en ordre successif aux registres 3 par la voie du commutateur 8a et des barres de données sous la commande de la logique de commande 11,12 entraînée par l'oscillateur 18.
Dans une variante, la mémoire est une mémoire à lecture/écriture rémanente dans laquelle les données de fréquence peuvent êtres chargées à l'avance en passant par le clavier et les registres 3, ces derniers ayant leurs sorties commutées alors à l'entrée de la mémoire.
Si l'on désire faire varier la fréquence du récepteur pour effectuer la recherche d'un signal, ceci peut s'obtenir en modifiant de façon continue les données dans les registres de données 3 du synthétiseur par le module d'accord 9. Dans le schéma de circuit de la figure 4, on
<EMI ID=14.1>
des compteurs à décades qui sont capables d'être établis
à une valeur initiale (préchargés) par la fréquence choisie par le clavier, comme on l'a déjà décrit. Les compteurs à décades effectifs montrés ont été choisis parce qu'ils ont un équipement qui leur permet de compter dans un sens et dans l'autre. Si des impulsions sont injectées dans l'entrée de compte croissant de la décade d'ordre le moins élevé, le compteur comptera ces impulsions et modifiera les données de sortie vers le synthétiseur, de façon correspondante. Lorsque le compte dépasse neuf, une impulsion de "report" (rep) est engendrée pour être fournie à l'entrée de compte croissant de la décade suivante.
De même, la fonction de compte décroissant ou en descendant diminue les données du compteur à décades d'une unité pour chaque impulsion jusqu'à ce que le compte atteigne zéro lorsqu'une impulsion de retenue (ret) est engendrée pour diminuer la prochaine décade et ainsi de suite.
En pratique, il peut être nécessaire de changer la
<EMI ID=15.1> lentement pour atteindre une fréquence exacte. Ces fonc- tions sont assurées par deux commandes que l'on appellera par commodité "exploration" (EX) et "accord fin" (Fa) .
Le schéma fonctionnel de base du module d'accord 9 est montré à la figure 6.
Le module d'accord comprend un bouton que l'on peut faire tourner, qui fait fonctionner un potentiomètre normal 20. Le circuit couplé au potentiomètre est capable j de détecter le sens de rotation et la grandeur du déplacement à partir d'une position de zéro "central" pour commander la fréquence d'un oscillateur d'horloge et la façon dont la sortie de cet oscillateur est fournie aux registres de données, c'est-à-dire aux entrées de comptage dans le sens croissant ou dans le sens décroissant.
Dans ce circuit, un comparateur de tension 21 détecte la différence d'amplitude entre la tension qui lui
est fournie à partir du potentiomètre et une tension de référence VR et produit une tension de commande de sortie qui sera fournie à un oscillateur d'horloge commandé par tension, 22, qui est à sens unique.
Un amplificateur à gain élevé, couplé en courant alternatif, 23, et un détecteur 24 veillent à l'apparition d'un changement positif ou négatif dans la tension de sortie à partir du potentiomètre de commande d'exploration et fournissent les instructions à la logique de commande
25 pour faire passer la sortie de l'oscillateur à la sortie Croissante (Me) ou Décroissante (Ds) suivant ce qui est approprié. Là logique de commande se bloquera sur l'une ou l'autre des sorties Ne ou Ds jusqu'à annulation par
une impulsion provenant du détecteur de lecture, qui a
<EMI ID=16.1>
<EMI ID=17.1>
Ceci fera que la logique 25 empêchera toute autre sortie jusqu'à réception d'une autre instruction de lecture.
La commande "d'accord fin" (figure 7) comprend
deux commutateurs à boutons poussoirs 26 et 27, de "Crois- '
<EMI ID=18.1>
une impulsion chaque fois qu'ils sont actionnés vers la ligne de comptage croissant ou de comptage décroissant,
des registres de données 3. Les données dans les registres de données, et par suite la fréquence de l'oscillateur
en passant par le synthétiseur, sont par conséquent aug- mentées ou diminuées de 100 Hz chaque fois que l'on presse un bouton. (100 Hz étant la valeur de chaque compte dans
la décade d'ordre le moins élevé).
Beaucoup d'applications n'exigeront qu'un seul des procédés d'accord esquissés ci-dessus (par exemple un émetteur qui doit être manoeuvré par un personnel non entraîné peut être demandé avec une programmation d'un certain nombre de canaux seulement, auquel cas une série de commutateurs de décades seraient plus intéressants qu'un clavier). D'autres applications peuvent exiger une solu- tion beaucoup plus compliquée, qui peut comprendre l'em- ploi d'un ordinateur comme source de données pour établir
la fréquence demandée. Il est possible de programmer le
<EMI ID=19.1>
i tionné par une horloge en vue d'émettre ou de recevoir automatiquement à un instant particulier du jour.
Lorsqu'on l'utilise pour une fréquence d'hétérodyne, par exemple dans un récepteur de communications,
des données de décalage peuvent être introduites dans le synthétiseur pour donner un décalage en fréquence fixe, comme indiqué schématiquement en 28 à la figure 1.
<EMI ID=20.1> Le synthétiseur peut comprendre un diviseur par N préétabli par la sortie des registres 3 et décompté par
la sortie de l'oscillateur 1. Les impulsions de sortie
du diviseur sont comparées à un train d'impulsions de référence (par exemple 100 Hz) pour dériver un signal d'erreur qui commandera l'oscillateur. Ceci est indiqué schématiquement à la figure 8 où le diviseur est indiqué
par 29. Un détecteur de phase 30 est prévu pour comparer
les impulsions du diviseur et les impulsions de référence provenant d'un oscillateur 40 pour produire, par la voie
des comparateurs 31 et de l'amplificateur de courant continu 41, un signal de commande pour l'oscillateur 1. Un détecteur d'état 32 détecte "zéro" dans le diviseur 29
et émet alors une impulsion vers le détecteur 30 et recharge le diviseur avec le contenu des registres 3.
La figure 9 est un schéma de circuit du diviseur
29, les sorties allant au détecteur d'état 32 (formé par quatre portes NI, deux portes ET et un bistable) pour détecter le moment où le compte atteint zéro pour recharger le diviseur 29 avec la valeur de fréquence provenant des registres 3, et pour donner un signal pour le détecteur de phase. Le détecteur d'état surveille tous
les "0" dans les décades, sauf celui d'ordre le moins éle- vé pour lequel il surveille la valeur "1", et le signal suivant de l'oscillateur. Le "1" avant tous les "0" pré- pare le détecteur d'état pour "O", et le "0" est pris
comme prochaine impulsion d'horloge. Ce procédé réduit le retard qui serait provoqué par la répercussion de cette impulsion d'horloge à travers le diviseur si l'on devait surveiller seulement une sortie (retenue) provenant du dernier étage du diviseur lui-même.
<EMI ID=21.1> La figure 10 montre le détecteur de phase et les comparateurs avec plus de détails. Le système de la figure 10 reçoit les impulsions de l'oscillateur de signal de référence 40 et du détecteur d'état et leur donne une forme carrée dans les systèmes de conformation 34 et 33. Une comparaison préliminaire est faite dans les compteurs
35 et 36 pour déterminer la grandeur de l'erreur. Si l'erreur est grande, un signal apparaît à la sortie B de l'un des compteurs et il est utilisé pour la commande grossière qui est une commande rapide avec un filtrage minimal. Lorsque la commande grossière disparaît, la commande fine commence en utilisant la sortie A de l'un des compteurs et un niveau fin de filtrage.
Le filtrage est réalisé dans un circuit de filtre
37 et la grandeur de l'erreur fine est déterminée par les comparateurs 31a et 31b. Le circuit 37 a pour effet de changer les impulsions d'entrée qu'il reçoit, en un niveau de courant continu variable pour commander l'oscillateur 1.Les figures 11 à 13 montrent la situation dans laquelle la fréquence de référence est double de celle de l'oscillateur. Seul le compteur 36 produit une sortie, laquelle apparaît sur sa ligne de sortie B pour signifier une erreur,grossière. Le signal continue vers le dispositif de filtrage pour produire une réponse . relativement rapide à l'oscillateur.Si la fréquence de référence est
la moitié de celle de l'oscillateur, une action semblable se produit, mais au moyen du compteur 35. Le dispositif
de filtrage renvoie un signal d'inhibition aux comparateurs pour empêcher une commande fine.
La figure 12 montre l'état des choses dans lequel l'oscillateur est bloqué en phase sur la référence (déphasage de 180 degrés). Il n'apparaît pas de signaux sur les lignes de sortie B, mais les deux compteurs produisent des trains d'impulsions à leurs lignes de sortie A. Les comparateurs (circuits logiques E) comparent les trains
à la forme d'onde de référence, trouvent l'identité et n'émettent pas de signal .
A la figure 13, la fréquence de l'oscillateur
est correcte mais elle n'est pas dans la relation de phase requise avec la référence. Le comparateur 31a répond alors pour produire un signal pour réaliser la commande fine dans le sens approprié.
On observera que lorsque la phase et la fréquence sont correctes, aucun signal ne sera fourni au circuit de filtre, qui est construit sur un principe d'échantillonnage et de maintien pour maintenir le signal de commande de l'oscillateur requis pour la fréquence intéressante. On peut obtenir une réponse beaucoup plus rapide en conséquence pour une stabilité en fréquence donnée ou
une stabilité améliorée pour une réponse donnée, en comparaison des systèmes classiques qui utilisent un signal de commande qui, avant filtrage, est une onde carrée d'un rapport travail/repos définissant l'erreur (voir les lignes 3 ou 4 de la figure <1>3).
<EMI ID=22.1>
Figure 1 et suivantes :
Me/Ds = Croissance/décroissance Cde = Commande Figure 4 et suivantes:
rep = report
<EMI ID=23.1>
Ch = charge Figure 5 et suivantes:
<EMI ID=24.1>
lig = ligne Figure 6 et suivantes:
<EMI ID=25.1> Figure 9 et suivantes:
Cp = compte Figure 11 et suivantes:
ST = sortie <EMI ID=26.1>
<EMI ID=27.1> Figure 12 et suivantes :
<EMI ID=28.1>
REVENDICATIONS
1.- Arrangement générateur de signaux, comprenant un dispositif producteur de signal en courant alternatif, ayant une entrée pour un signal d'entrée numérique, une sortie pour un signal de courant alternatif, et des moyens montés entre l'entrée et la sortie pour produire ce signal de courant alternatif avec une fréquence commandée par le signal d'entrée numérique;
et un arrangement numérique déterminant la fréquence, ayant une sortie couplée à ladite entrée, un dispositif d'entrée numérique ayant une multiplicité de dispositifs d'actionnement pour définir des valeurs numériques respectives, et des moyens couplés entre les dispositifs d'actionnement et la sortie de l'arrangement numérique déterminateur de fréquences pour détecter les mises en oeuvre successives des dispositifs d'actionnement et produire à partir de là le signal numérique définissant les valeurs numériques respectives de chiffres successifs d'une valeur de fréquence désirée, représentée par les mises en oeuvre successives.
2.- Equipement de communication ayant un arrange-
Arrangements generating signals.
The present invention relates to signal generating arrangements, and more particularly, but
not necessarily, radio receivers and
transmitters comprising a signal generator for determining the tuning of the receiver or the transmitter.
According to one aspect of the invention, there is provided a signal generator arrangement comprising: an alternating current signal producing device for producing an alternating current signal the frequency of which is controlled by a digital input signal of the device; and a digital frequency determining arrangement for producing the digital signal and comprising a digital input device having a plurality of actuating means for defining respective digital values, successive implementations of the actuating means defining respective digital values of the digits successive values of a desired frequency that is to be transmitted by the input signal.
The input device may be a keyboard such
than the one used in pocket calculators, but its keys "are not necessarily movable keys, because they could be blocks simulating conventional keys and whose operation results from capacitive effects of the 'operator.
The arrangement may include a memory for storing
<EMI ID = 1.1>
this, so as to be operable to provide the digital input signal when the memory is addressed to the
i means of the input device. Thus, according to a second aspect of the invention, there is provided communication equipment comprising an arrangement for generating signals for determining the tuning of the equipment, the arrangement comprising a digital frequency synthesizer which can be put into operation. works to produce a frequency signal determined by a digital word supplied to the synthesizer; a memory for storing a multiplicity of
such words for the synthesizer; and address means for addressing the memory to select the stored words.
In addition, it is possible to introduce a frequency sweep to allow the frequencies of a certain range to be swept or to allow the frequency shift in discrete steps. Thus, according to a third aspect of the invention, there is provided a signal generator arrangement comprising a signal generator device
alternating current to produce an alternating current signal the frequency of which is controlled by a digital input signal of the device; a digital frequency determining arrangement for producing this digital signal in response to the input data to the digital arrangement; and means for scaling the digital signal produced by the digital arrangement to produce a stepwise or stepwise change in the value of the frequency of the signal producing device.
The frequency can be generated using a digital frequency synthesizer to produce a train of pulses whose repetition rate is commensurate with the value transmitted by the input signal, for example the synthesizer may include a divider frequency.
The arrangement may be such that the divider, when operated at the generated frequency, produces a signal of a given frequency. We can then compare this
<EMI ID = 2.1>
reurs, for example to control a voltage controlled oscillator. Preferably a phase blocking system is used in which a square wave is generated
whose work / rest ratio is 1: n only without error, this square wave being compared to a reference waveform also of 1: n ratio so that the coincidence of the waveforms represents the desired operating conditions of phase and frequency. A comparison of the waveforms can be arranged to produce an error signal of substantially zero value when the error is zero.
Thus, according to another aspect of the invention, a phase-locked frequency control system is provided, in which means are provided for producing
a square wave of a work / rest ratio representing
any deviation of the frequency from a desired value, and means are provided for comparing the wave with a given duty / rest ratio reference waveform, so as to produce an error signal pulse when the waves do not coincide, by producing substantially no error signal at the output when the waves are identical.
A coarse frequency control is preferably used, instead of the above, when the error
<EMI ID = 3.1>
at a certain value and the count of which is then continuously modified, from this value, at a clock rate, means being provided for detecting the occurrence. tion of a new predetermined value, moment at which
the divider is restored to its original value, which is then changed again at the rate of the clock. The detector means thus produce a signal each time the predetermined value is obtained. In this way,
the clock time is divided by an amount corresponding to the difference between the two values. However, as it is conventionally obtained, there is a certain inherent delay caused by the repercussions in the divider.
According to another aspect of the invention, the divider is equipped or implemented in such a way that the detector means are arranged to respond to the next clock signal which follows the count of the divider immediately preceding the predetermined count value.
To better understand the invention, and show how it can be used, reference is made by way of example to the drawings attached to this specification, in which:
- Figure 1 is a block diagram of a radio electric signal receiver, having an intermediate frequency signal generator;
FIG. 2 is a diagram of a voltage-controlled oscillator of the generator shown in FIG. 1;
- figures 3 and 4 are diagrams of a part <EMI ID = 4.1>
- Figure .5 -is showing the implementation of a memory in the generator shown <EMI ID = 5.1> - Figure 8 is a diagram of a signal generator arrangement, including the generator of Figure 1;
- Figures 9 and 10 are detailed functional diagrams corresponding to Figure 8;
and
- Figures 11 to 13 are waveform drawings relating to the signals of the circuit of Figure 10.
In many applications, we want to be able to
choose the frequency of an oscillator quickly
and accurate (for example in a signal generator or in a communications receiver or transmitter). We
<EMI ID = 6.1>
Applicable to that of electronic calculators, to generate digital signals suitable for programming a digital frequency synthesizer, so that any required frequency of a given range and up to a certain precision can be set using the keyboard and an oscillator is frequency shifted to match the desired value. This selection of frequency by keyboard can offer a very fast and simple method of tuning, for example of a radio receiver or transmitter. ;
The same keyboard can be made suitable for interrogating an electronic memory which will then output the data required to program the digital frequency synthesizer. In this way, it will suffice with a simple press of the keys to establish the required frequency. This is important in applications such as a marine distress signal transmitter or in circumstances where the skill of the operator is very poor. If the required frequency is not known, it is
<EMI ID = 7.1> lator in wide or narrow range. To obtain this result, we can arrange two commands to modify
digital data supplied to the synthesizer, so that the resulting oscillator frequency varies accordingly.
For convenience, one of these controls can be made to change the frequency continuously
(in small steps) in one direction or the other, to
variable speeds depending on the direction and scope of the control operation. The second of these two commands can be designed to change the frequency in small increments in either direction, for example to allow the use of a radio receiver to search for a signal whose exact frequency is not not known in advance.
In some applications, particularly in radio receivers, it is necessary that the resulting frequency of the oscillator differs by a fixed quantity
of the indicated or prescribed frequency. This can be achieved by setting an offset in advance to modify the operation of the digital synthesizer.
By way of example, particular means will now be described for carrying out the functions defined above.
FIG. 1 is a functional diagram of an application of the invention to a radio-receiver comprising a radio frequency (RF) stage, a mixer M, an intermediate frequency (IF) stage, a detector D,
an acoustic frequency stage (AF), a loudspeaker L and a local oscillator 1. The local oscillator 'and -is des-
<EMI ID = 8.1> <EMI ID = 9.1>
Digital thetizer 2 receiving data in decimal, binary coded (BCD) setting a required frequency from registers 3. A display device 4 gives a visual reading of the set frequency. The registers receive their data either from a memory 5 or from a logic arrangement 6 to encode data received from a keyboard 7. The logic arrangement can be as in conventional electronic calculators, or as it will be described in detail below. Memory 5 stores a number of predetermined frequencies which can be selected by the keyboard when a mode selector 8 is appropriately operated to establish the state of mode switches.
8a and 8b to allow upper and lower paths, respectively.
The receiver can also be used for searching for an unknown frequency by operating a search tuning module 9 which has an operating mode in which it causes the data of the recorders 3 to be scanned successively in one direction or in the same direction. 'other at varying speeds, and it also has a second mode in which the frequency is changed in small steps in either direction, each
once you make it work.
In this example, the tuned frequency remains within 100 Hz of the required frequency, so five decades of frequency data must be provided.
to the receiver via the keyboard (or memory) to cover the required range.
Figure 2 shows the voltage controlled oscillator, 1, in more detail. An LM566 integrated circuit is used in association with the elements C and R which choose the operating frequency in association with a control voltage V5 on terminal -5 and the supply voltage V +. The frequency f is given by:
<EMI ID = 10.1>
The keyboard, its encoder and registers 3 will now be considered in more detail with reference to Figures 3 and 4 which are circuit diagrams.
Keyboard 7 has ten numeric keys and a
<EMI ID = 11.1>
Clear) which are coupled to a binary coded decimal generator 10 shown in detail in Figure 3 and which transforms each key action of the ten keys which represent the digits 0 to 9 into binary coded decimal data, as shown below. .
<EMI ID = 12.1>
The decimal point key in this embodiment is not used, that is, a frequency of 3.1234 megahertz is entered as a number 31234. Alternatively, the keyboard logic is such that 'used in an electronic calculator, in which case the decimal point key is used, for example in a floating point mode.
The data in binary coded decimal is directed to registers 3 (figure 4) by authorizing an AK signal ("any key pressed") coming from the generator 10, to run the binary coded decimal counter at the rate of the clock. control 11 which, passing through the binary coded decimal decoder 12, allows each stage of the data registers to be loaded
interesting data from data bars
(A, B, C, D) by moving to the next floor each time a button is pressed. If the release key
(Disengage) is activated, data registers 3 are disengaged and the command counter 11- is set to zero. A new frequency can then be introduced.
Whatever frequency is entered, it is stored in registers 3 and it maintains the frequency of the oscillator passing through synthesizer 2 until the release key is pressed.
The output of each register 3 is connected via a decoder, from binary coded decimal to
7 segments, 13, to a 7-segment read element 14, the elements 14 of which constitute the display device
4.
In Figures 2, 3 and 4 and in the subsequent diagrams, integrated circuits are identified by their circuit type (eg 74192 for each register 3) and terminal numbers are also included when necessary.
Figure 5 is a block diagram of part of the signal generator of Figure 1 and shows memory 5 in more detail.
The memory has a six-bit row address and a six-bit column address. Each memory cell contains a four-bit word and five of these
words define a single frequency. In this example, the system is able to give up to 100 channels chosen by two keys of the keyboard.
By operating two keys in this memory mode, data from logic 6 is passed to respective registers 15 under the control of control logic which includes a binary coded decimal counter 16 and a binary-to-decimal coded decimal encoder, 17 ,
implemented in the same way as counter 11 and
the decoder 12 which has already been discussed. The registers
15 provide four bits each time of the two addresses
The required six bits and the other bits are provided by additional outputs of counter 11 controlled by oscillator 18 in this mode. By providing these other bits through the oscillator, we provide five
<EMI ID = 13.1>
These words are supplied in successive order to registers 3 by way of switch 8a and data bars under the control of control logic 11, 12 driven by oscillator 18.
In a variant, the memory is a non-volatile read / write memory in which the frequency data can be loaded in advance by passing through the keyboard and the registers 3, the latter then having their outputs switched at the input of the memory.
If it is desired to vary the frequency of the receiver in order to search for a signal, this can be obtained by continuously modifying the data in the data registers 3 of the synthesizer by the tuning module 9. In the circuit diagram of figure 4, we
<EMI ID = 14.1>
decade counters which are capable of being established
to an initial value (preloaded) by the frequency chosen by the keyboard, as has already been described. The effective decade counters shown were chosen because they have equipment which allows them to count in either direction. If pulses are injected into the lowest order decade increasing count input, the counter will count those pulses and modify the output data to the synthesizer, accordingly. When the count exceeds nine, a "carry" pulse (rep) is generated to be supplied to the increasing count entry of the next decade.
Likewise, the count down or count down function decreases the decade counter data by one for each pulse until the count reaches zero when a carry pulse (ret) is generated to decrease the next decade. And so on.
In practice, it may be necessary to change the
<EMI ID = 15.1> slowly to reach an exact frequency. These functions are provided by two commands which we will call for convenience "exploration" (EX) and "fine tuning" (Fa).
The basic block diagram of the tuning module 9 is shown in figure 6.
The tuning module includes a rotatable knob which operates a normal potentiometer 20. The circuit coupled to the potentiometer is capable of detecting the direction of rotation and the amount of displacement from a position of. zero "center" to control the frequency of a clock oscillator and the way the output of this oscillator is supplied to the data registers, that is to say to the count inputs in the ascending direction or in the direction descending.
In this circuit, a voltage comparator 21 detects the difference in amplitude between the voltage which it
is supplied from the potentiometer and a reference voltage VR and produces an output control voltage which will be supplied to a voltage controlled clock oscillator, 22, which is one way.
A high gain, AC coupled amplifier 23 and detector 24 ensure the occurrence of a positive or negative change in the output voltage from the scan control potentiometer and provide the instructions to the logic control
25 to change the output of the oscillator to the Ascending (Me) or Descending (Ds) output as appropriate. The control logic will be blocked on one or the other of outputs Ne or Ds until canceled by
a pulse from the reading detector, which has
<EMI ID = 16.1>
<EMI ID = 17.1>
This will cause logic 25 to prevent any further output until another read instruction is received.
The "fine tuning" command (figure 7) includes
two push-button switches 26 and 27, of "Crois- '
<EMI ID = 18.1>
a pulse each time they are actuated towards the increasing count line or decreasing count line,
of the data registers 3. The data in the data registers, and hence the frequency of the oscillator
passing through the synthesizer are therefore increased or decreased by 100 Hz each time a button is pressed. (100 Hz being the value of each count in
the lowest order decade).
Many applications will only require one of the tuning methods outlined above (e.g. a transmitter which is to be operated by untrained personnel may be requested with programming of only a number of channels, to which case a series of decade switches would be more interesting than a keyboard). Other applications may require a much more complicated solution, which may include the use of a computer as a data source to establish.
the requested frequency. It is possible to program the
<EMI ID = 19.1>
i ted by a clock in order to send or receive automatically at a particular time of day.
When used for a heterodyne frequency, for example in a communications receiver,
offset data can be fed into the synthesizer to give a fixed frequency offset, as shown schematically at 28 in Figure 1.
<EMI ID = 20.1> The synthesizer can include a divider by N pre-established by the output of registers 3 and counted by
the output of oscillator 1. The output pulses
of the divider are compared to a train of reference pulses (eg 100 Hz) to derive an error signal which will drive the oscillator. This is shown schematically in figure 8 where the divisor is indicated
by 29. A phase detector 30 is provided to compare
the divider pulses and the reference pulses from an oscillator 40 to produce, through the channel
of the comparators 31 and of the direct current amplifier 41, a control signal for the oscillator 1. A state detector 32 detects "zero" in the divider 29
and then sends a pulse to detector 30 and recharges the divider with the content of registers 3.
Figure 9 is a circuit diagram of the divider
29, the outputs going to the state detector 32 (formed by four NI gates, two AND gates and a bistable) to detect when the count reaches zero to reload the divider 29 with the frequency value from registers 3, and to give a signal for the phase detector. The condition detector monitors all
the "0" in the decades, except the one of the lowest order for which it monitors the value "1", and the next signal of the oscillator. The "1" before every "0" prepares the state detector for "O", and the "0" is taken
as the next clock pulse. This method reduces the delay that would be caused by the echoing of this clock pulse through the divider if one were to monitor only one output (carry) from the last stage of the divider itself.
<EMI ID = 21.1> Figure 10 shows the phase detector and comparators in more detail. The system of Fig. 10 receives the pulses from the reference signal oscillator 40 and the state detector and square shapes them in shaping systems 34 and 33. A preliminary comparison is made in the counters.
35 and 36 to determine the size of the error. If the error is large, a signal appears at the output B of one of the counters and this is used for coarse control which is fast control with minimal filtering. When the coarse command disappears, the fine command begins using the A output of one of the counters and a fine level of filtering.
Filtering is carried out in a filter circuit
37 and the size of the fine error is determined by comparators 31a and 31b. Circuit 37 has the effect of changing the input pulses it receives, to a variable DC level to control oscillator 1. Figures 11 to 13 show the situation where the reference frequency is double that of of the oscillator. Only counter 36 produces an output, which appears on its output line B to signify a gross error. The signal continues to the filter device to produce a response. relatively fast to the oscillator If the reference frequency is
half that of the oscillator, a similar action occurs, but by means of counter 35. The device
filter returns an inhibit signal to the comparators to prevent fine control.
Figure 12 shows the state of affairs in which the oscillator is locked in phase on the reference (180 degree phase shift). No signals appear on output lines B, but both counters produce pulse trains at their output lines A. Comparators (logic circuits E) compare the trains
to the reference waveform, find the identity and do not emit a signal.
In figure 13, the frequency of the oscillator
is correct but it is not in the required phase relation with the reference. The comparator 31a then responds to produce a signal to perform fine control in the appropriate direction.
It will be observed that when the phase and frequency are correct, no signal will be supplied to the filter circuit, which is built on a sample and hold principle to maintain the oscillator control signal required for the frequency of interest. A much faster response can be obtained as a result for a given frequency stability or
improved stability for a given response, compared to conventional systems which use a control signal which, before filtering, is a square wave of a work / rest ratio defining the error (see lines 3 or 4 of figure < 1> 3).
<EMI ID = 22.1>
Figure 1 and following:
Me / Ds = Growth / decrease Cde = Command Figure 4 and following:
rep = report
<EMI ID = 23.1>
Ch = load Figure 5 and following:
<EMI ID = 24.1>
lig = line Figure 6 and following:
<EMI ID = 25.1> Figure 9 and following:
Cp = account Figure 11 and following:
ST = output <EMI ID = 26.1>
<EMI ID = 27.1> Figure 12 and following:
<EMI ID = 28.1>
CLAIMS
1.- Signal generator arrangement, comprising an alternating current signal producing device, having an input for a digital input signal, an output for an alternating current signal, and means mounted between the input and the output for producing this alternating current signal with a frequency controlled by the digital input signal;
and a frequency determining digital arrangement, having an output coupled to said input, a digital input device having a multiplicity of actuators for defining respective digital values, and means coupled between the actuators and the output of the digital frequency-determining arrangement to detect successive implementations of the actuating devices and to generate from there the digital signal defining the respective digital values of successive digits of a desired frequency value, represented by the implementations successive work.
2.- Communication equipment having an arrangement