AT511842B1 - Verfahren zum schreiben und lesen von daten - Google Patents

Verfahren zum schreiben und lesen von daten Download PDF

Info

Publication number
AT511842B1
AT511842B1 ATA106/2012A AT1062012A AT511842B1 AT 511842 B1 AT511842 B1 AT 511842B1 AT 1062012 A AT1062012 A AT 1062012A AT 511842 B1 AT511842 B1 AT 511842B1
Authority
AT
Austria
Prior art keywords
data
memory element
bit sequence
shift register
input
Prior art date
Application number
ATA106/2012A
Other languages
English (en)
Other versions
AT511842A4 (de
Original Assignee
Cordes Rene Michael Mag
Schobesberger Ernesto
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=47721875&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=AT511842(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Cordes Rene Michael Mag, Schobesberger Ernesto filed Critical Cordes Rene Michael Mag
Priority to ATA106/2012A priority Critical patent/AT511842B1/de
Priority to RU2014134714A priority patent/RU2014134714A/ru
Priority to EP13704705.6A priority patent/EP2807788A2/de
Priority to PCT/AT2013/000010 priority patent/WO2013110103A2/de
Priority to US14/374,423 priority patent/US20150046416A1/en
Application granted granted Critical
Publication of AT511842A4 publication Critical patent/AT511842A4/de
Publication of AT511842B1 publication Critical patent/AT511842B1/de

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/20—Information retrieval; Database structures therefor; File system structures therefor of structured data, e.g. relational data
    • G06F16/22—Indexing; Data structures therefor; Storage structures
    • G06F16/2228—Indexing structures
    • G06F16/2272—Management thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/01—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
    • H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
    • H04L9/0662—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0894—Escrow, recovery or storing of secret information, e.g. secret key escrow or cryptographic key storage
    • H04L9/0897—Escrow, recovery or storing of secret information, e.g. secret key escrow or cryptographic key storage involving additional devices, e.g. trusted platform module [TPM], smartcard or USB
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry
    • H04L2209/127—Trusted platform modules [TPM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Databases & Information Systems (AREA)
  • Storage Device Security (AREA)

Abstract

Bei einem Verfahren zum Schreiben und Lesen von Daten in einen bzw. aus einem indizierten Datenbestand (1), der eine Datenstruktur (2) und eine zugehörige Indexstruktur (3) umfasst, empfängt eine Verarbeitungseinheit (4) zu schreibende Daten im Klartext und schreibt die Daten mittels eines Schreibzugriffs in die Datenstruktur (2) und aktualisiert Indexdaten in der Indexstruktur (3). Die Verarbeitungseinheit (4) ermittelt auszulesende Daten oder deren Speicherort mittels eines Zugriffs auf die Indexdaten (3) und liest die auszulesenden Daten mittels eines Lesezugriffs aus der Datenstruktur (2) aus und stellt diese im Klartext zur Verfügung. Es werden die Daten in der Datenstruktur (2) und die Indexdaten in der Indexstruktur (3) verschlüsselt gespeichert, wobei der Schreib-/Lesezugriff der Verarbeitungseinheit (4) auf die Indexstruktur (3) und auf die Datenstruktur (2) über mindestens eine Ver- und Entschlüsselungseinheit (6, 7) erfolgt, mit der die Daten mittels einer Stromchiffrierung ver- bzw. entschlüsselt werden.

Claims (35)

  1. österreichisches Patentamt AT511 842B1 2013-03-15 [0069] Damit aus der Programmierdauer auch nicht annähernd die Programmierung erschließbar ist kann die Programmierung zweistufig erfolgen. Hierzu kann eine weitere Programmierungs-Ebene hinzugefügt werden, indem das codeprogammierende XOR-Gatter XORppl selbst wiederum unter Zwischenschaltung eines UND-Gatters UNDppl mit einer Speicherelemente-Reihe RRR verbunden und somit programmierbar gemacht wird, wobei wiederum ein XOR-Gatter XORpppl zur rekursiven Verschaltung des Schieberegisters 26 verwendet wird (Fig.6). [0070] Ausgehend von obigem Rechenbeispiel wird dadurch gewährleistet, dass die (2283-1) * (250-1) verschiedenen Zustände in 250-1 verschiedene Abschnitte zergliedert werden, von welchen einer in der ersten Programmierphase ausgewählt wird. Dieser Auswahlvorgang erfolgt in maximal 2ppn - 1 Schritten (ppn = Anzahl der Primzahlen, die in der Anzahl der bei der Programmierung verwendeten Primzahlen (50) enthalten sind, also 16). Dies bedeutet, dass maximal 216 Schritte erfolgen müssen, ehe sämtliche Abschnitte aufgesucht sind. Bei einer Programmiertaktfrequenz von 1 MHz ist dieser Vorgang in 0,065 Sekunden abgeschlossen. Ein Zeitraum, der wohl bei jeder Programmierung durchmessen wird, da er unter der Reaktionszeit des Menschen liegt, weshalb gewährleistet ist, dass aus der tatsächlich verstrichenen Programmierzeit keine Rückschlüsse auf die Programmierung der Schlüssel gezogen werden können. Patentansprüche 1. Verfahren zum Schreiben und Lesen von Daten in einen bzw. aus einem indizierten Datenbestand (1), der eine Datenstruktur (2) und eine zugehörige Indexstruktur (3) umfasst, wobei eine Verarbeitungseinheit (4) zu schreibende Daten im Klartext empfängt und mittels eines Schreibzugriffs in die Datenstruktur (2) schreibt und Indexdaten in der Indexstruktur (3) aktualisiert und wobei die Verarbeitungseinheit (4) auszulesende Daten oder deren Speicherort mittels eines Zugriffs auf die Indexdaten (3) ermittelt und die auszulesenden Daten mittels eines Lesezugriffs aus der Datenstruktur (2) ausliest und im Klartext zur Verfügung stellt, dadurch gekennzeichnet, dass die Daten in der Datenstruktur (2) und die Indexdaten in der Indexstruktur (3) verschlüsselt gespeichert werden und dass der Schreib-/Lesezugriff der Verarbeitungseinheit (4) auf die Indexstruktur (3) und auf die Datenstruktur (2) über mindestens eine Ver- und Entschlüsselungseinheit (6, 7) erfolgt, mit der die Daten mittels einer Stromchiffrierung ver- bzw. entschlüsselt werden.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Generierung des Schlüsselstroms unter Verwendung wenigstens eines rückgekoppelten Schieberegisters (13; 21, 22, 23; 24, 25; 24, 25, 26) erfolgt, das zu seiner Initialisierung mit einer definierten Bitfolge gefüllt wird.
  3. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass für jeden Schreibzugriff ein anderer Schlüsselstrom verwendet wird.
  4. 4. Verfahren nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, dass zur Initialisierung des bzw. der rückgekoppelten Schieberegister (13; 21, 22, 23; 24, 25; 24, 25, 26) jeweils wenigstens eine erste Bitfolge (14) und eine zweite Bitfolge (15) verwendet wird.
  5. 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass die erste und die zweite Bitfolge (14, 15) mit Hilfe einer XOR-Funktion (17) verknüpft werden und die sich aus der Verknüpfung ergebende Bitfolge zur Initialisierung dem rückgekoppelten Schieberegister (13) zugeführt wird.
  6. 6. Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, dass wenigstens ein erstes rückgekoppeltes Schieberegister (21, 24) zu seiner Initialisierung mit der ersten Bitfolge (14) gefüllt wird und wenigstens ein zweites rückgekoppeltes Schieberegister (22, 25) zu seiner Initialisierung mit der zweiten Bitfolge (15) gefüllt wird. 9/20 österreichisches Patentamt AT511 842 B1 2013-03-15
  7. 7. Verfahren nach Anspruch 4, 5 oder 6, dadurch gekennzeichnet, dass als erste Bitfolge (14) eine dem zu verschlüsselnden oder entschlüsselnden Datensatz zugeordnete Indexnummer gewählt wird.
  8. 8. Verfahren nach einem der Ansprüche 4 bis 7, dadurch gekennzeichnet, dass die zweite Bitfolge (15) aus einer eindeutigen Kennung der Datenbank generiert wird.
  9. 9. Verfahren nach einem der Ansprüche 4 bis 8, dadurch gekennzeichnet, dass zur Initialisierung des bzw. der rückgekoppelten Schieberegister (13; 21, 22, 23; 24, 25; 24, 25, 26) weiters eine dritte Bitfolge (16) verwendet wird.
  10. 10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass die dritte Bitfolge (16) aus einer eindeutigen Kennung des jeweiligen Benutzers generiert wird.
  11. 11. Verfahren nach Anspruch 9 oder 10, dadurch gekennzeichnet, dass die dritte Bitfolge (16) zur Initialisierung einem dritten rückgekoppelten Schieberegister (23, 26) zugeführt wird.
  12. 12. Verfahren nach einem der Ansprüche 4 bis 11, dadurch gekennzeichnet, dass die rückgekoppelten Schieberegister (13; 21,22, 23; 24, 25; 24, 25, 26) gleichzeitig mit der jeweiligen Bitfolge (14, 15, 16) gefüllt werden.
  13. 13. Verfahren nach einem der Ansprüche 2 bis 12, dadurch gekennzeichnet, dass zur Rückkoppelung des bzw. der Schieberegister (13; 21, 22, 23; 24, 25; 24, 25, 26) wenigstens ein XOR-Gatter (XORpl, XORp2, XORp3, XORp4, XORppl, XORpppl) verwendet wird.
  14. 14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass die rückgekoppelten Schieberegister (13; 21, 22, 23; 24, 25; 24, 25, 26) derart miteinander verschaltet sind, dass in Abhängigkeit vom Zustand des einen Schieberegisters das wenigstens eine XOR-Gatter (XORpl, XORp2, XORp3, XORp4, XORppl, XORpppl) des anderen Schieberegister an-oder abgeschaltet wird.
  15. 15. Verfahren nach Anspruch 13 oder 14, dadurch gekennzeichnet, dass das wenigstens eine rückgekoppelte Schieberegister (13; 21, 22, 23; 24, 25; 24, 25, 26) eine Mehrzahl von zu einer codeproduzierenden Reihe geschalteten Speicherelementen (FF1, FF2,...; FFp1, FFp2,...; FFppl, FFpp2,...) aufweist, wobei der Ausgang des in der Reihe letzten Speicherelements mit dem Eingang des in der Reihe ersten Speicherelements zu einem Kreis zusammengeschlossen ist, wobei die Rückkoppelung mit Hilfe des wenigstens einen XOR-Gatters (XORpl, XORp2, XORp3, XORp4, XORppl, XORpppl) derart erfolgt, dass der erster Eingang des XOR-Gatters mit dem Ausgang eines in der codeproduzierenden Reihe befindlichen Speicherelements (FF2), der zweite Eingang mit dem Ausgang eines weiteren in der codeproduzierenden Reihe befindlichen Speicherelements (FF5) und der Ausgang mit dem Eingang des in der codeproduzierenden Reihe dem mit dem ersten Eingang des XOR-Gatters verbundenen Speicherelement nachfolgenden Speicherelements (FF3) verbunden ist.
  16. 16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass in die den zweiten Eingang des wenigstens einen XOR-Gatters (XORpl) und den Ausgang des weiteren in der codeproduzierenden Reihe (21, 24) befindlichen Speicherelements (FF5) verbindende Leitung ein UND-Gatter (UNDp1) derart geschalten ist, dass der Ausgang des UND-Gatters (UNDp1) mit dem zweiten Eingang des XOR-Gatters(XORpl), der erste Eingang des UND-Gatters (UNDp1) mit dem Ausgang des weiteren in der codeproduzierenden Reihe befindlichen Speicherelements (FF5) und der zweite Eingang des UND-Gatters (UNDp1) mit dem Ausgang eines codeprogrammierenden Speicherelements (FFp2) verbunden ist, wobei als codeprogrammierendes Speicherelement ein Speicherelement eines weiteren rückgekoppelten Schieberegisters (22, 25) verwendet wird, und dass bevorzugt der Ausgang eines in der codeproduzierenden Reihe (21, 24) befindlichen Speicherelements (FF9) mit dem Eingang eines Inverters (INV) und der Ausgang des Inverters (INV) mit dem Eingang eines anderen in der codeproduzierenden Reihe (21, 24) angeordneten Speicherelements (FF1) verbunden ist. 10/20 österreichisches Patentamt AT511 842 B1 2013-03-15
  17. 17. Verfahren nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, dass der Datenbestand (1) eine Datenbank ist.
  18. 18. Verfahren nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, dass die zwischen der Verarbeitungseinheit (4) und einem Benutzerrechner (8) übermittelten Daten verschlüsselt übermittelt werden.
  19. 19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass die verschlüsselte Übermittlung der Daten zwischen der Verarbeitungseinheit (4) und dem Benutzerrechner (8) unter Verwendung jeweils einer dem Benutzerrechner (8) und einer dem Datenbestand (1) zugeordneten Ver- und Entschlüsselungseinheit (11) erfolgt, mit der die Daten mittels einer Stromchiffrierung ver- bzw. entschlüsselt werden.
  20. 20. Verfahren nach einem der Ansprüche 1 bis 19, dadurch gekennzeichnet, dass jegliche Übermittlung von Daten von und zu der Verarbeitungseinheit (4) über wenigstens eine Ver-und Entschlüsselungseinheit (6, 7, 11) erfolgt, mit der die Daten mittels einer Stromchiffrierung ver- bzw. entschlüsselt werden.
  21. 21. Vorrichtung zum Schreiben und Lesen von Daten in einen bzw. aus einem indizierten Datenbestand (1), der eine Datenstruktur (2) und eine zugehörige Indexstruktur (3) umfasst, umfassend eine Verarbeitungseinheit (4), in der zu schreibende Daten im Klartext empfangen werden können und die einen Schreibzugriff auf die Datenstruktur (2) aufweist, um die Daten in die Datenstruktur (2) zu schreiben, und die mit der Indexstruktur (3) zusammenwirkt, um Indexdaten in der Indexstruktur (3) zu aktualisieren, und die einen Zugriff auf die Indexdaten aufweist, um auszulesende Daten oder deren Speicherort zu ermitteln, und die einen Lesezugriff auf die Datenstruktur (2) aufweist, um die auszulesenden Daten aus der Datenstruktur (2) auszulesen und im Klartext zur Verfügung zu stellen, dadurch gekennzeichnet, dass die Verarbeitungseinheit (4) mit der Datenstruktur (2) und mit der Indexstruktur (3) über mindestens eine Ver- und Entschlüsselungseinheit (6,7) verbunden ist, mit der die Daten mittels einer Stromchiffrierung ver- bzw. entschlüsselbar sind, sodass der Schreib-/Lesezugriff der Verarbeitungseinheit (4) auf die Indexstruktur (3) und auf die Datenstruktur (2) über die mindestens eine Ver- und Entschlüsselungseinheit (6,7) erfolgt.
  22. 22. Vorrichtung nach Anspruch 21, dadurch gekennzeichnet, dass die Ver- und Entschlüsselungseinheit (6,7) zur Generierung eines Schlüsselstroms wenigstens ein rückgekoppeltes Schieberegister (13; 21,22,23; 24,25; 24,25,26) aufweist, dem zu seiner Initialisierung jeweils eine definierte Bitfolge zugeführt ist.
  23. 23. Vorrichtung nach Anspruch 22, dadurch gekennzeichnet, dass Mittel zum Generieren und/oder Speichern wenigstens einer ersten Bitfolge (14) und einer zweiten Bitfolge (15) vorgesehen sind, die mit dem bzw. den Schieberegister(n) (13; 21,22,23; 24,25; 24,25,26) derart Zusammenwirken, dass wenigstens die erste Bitfolge (14) und die zweite Bitfolge (15) zur Initialisierung des bzw. der rückgekoppelten Schieberegister (13; 21,22,23; 24,25; 24,25,26) verwendet werden.
  24. 24. Vorrichtung nach Anspruch 23, dadurch gekennzeichnet, dass die erste Bitfolge (14) wenigstens einem ersten rückgekoppelten Schieberegister (21 ;24) zu dessen Initialisierung zugeführt ist und die zweite Bitfolge (15) wenigstens einem zweiten rückgekoppelten Schieberegister (22;25) zu dessen Initialisierung zugeführt ist.
  25. 25. Vorrichtung nach Anspruch 23 oder 24, dadurch gekennzeichnet, dass die Mittel zum Generieren und/oder Speichern der ersten Bitfolge (14) ausgebildet sind, um die erste Bitfolge (14) aus einer dem zu verschlüsselnden oder entschlüsselnden Datensatz zugeordneten Indexnummer zu generieren.
  26. 26. Vorrichtung nach einem der Ansprüche 23 bis 25, dadurch gekennzeichnet, dass die Mittel zum Generieren und/oder Speichern der zweiten Bitfolge (15) ausgebildet sind, um die zweite Bitfolge (15) aus einer eindeutigen Kennung der Datenbank (1) zu generieren. 11 /20 österreichisches Patentamt AT511 842B1 2013-03-15
  27. 27. Vorrichtung nach einem der Ansprüche 23 bis 26, dadurch gekennzeichnet, dass Mittel zum Generieren und/oder Speichern wenigstens einer dritten Bitfolge (16) vorgesehen sind, die mit dem bzw. den Schieberegister(n) (13; 21,22,23; 24,25; 24,25,26) derart Zusammenwirken, dass auch die dritte Bitfolge (16) zur Initialisierung des bzw. der rückgekoppelten Schieberegister (13; 21,22,23; 24,25; 24,25,26) verwendet wird.
  28. 28. Vorrichtung nach Anspruch 27, dadurch gekennzeichnet, dass die dritte Bitfolge (16) aus einer eindeutigen Kennung des jeweiligen Benutzers generiert wird.
  29. 29. Vorrichtung nach Anspruch 27 oder 28, dadurch gekennzeichnet, dass die dritte Bitfolge (16) zur Initialisierung einem dritten rückgekoppelten Schieberegister (23,26) zugeführt ist.
  30. 30. Vorrichtung nach einem der Ansprüche 23 bis 29, dadurch gekennzeichnet, dass die rückgekoppelten Schieberegister (13; 21,22,23; 24,25; 24,25,26) gleichzeitig mit der jeweiligen Bitfolge gefüllt werden.
  31. 31. Vorrichtung nach einem der Ansprüche 22 bis 30, dadurch gekennzeichnet, dass zur Rückkoppelung des bzw. der Schieberegister (13; 21,22,23; 24,25; 24,25,26) wenigstens ein XOR-Gatter (XORpl, XORp2, XORp3, XORp4, XORppl, XORpppl) eingesetzt ist.
  32. 32. Vorrichtung nach Anspruch 31, dadurch gekennzeichnet, dass die rückgekoppelten Schieberegister (13; 21,22,23; 24,25; 24,25,26) derart miteinander verschaltet sind, dass in Abhängigkeit vom Zustand des einen Schieberegisters das wenigstens eine XOR-Gatter (XORpl, XORp2, XORp3, XORp4, XORppl) des anderen Schieberegister an- oder abgeschaltet wird.
  33. 33. Vorrichtung nach Anspruch 31 oder 32, dadurch gekennzeichnet, dass das wenigstens eine rückgekoppelte Schieberegister (13; 21,22,23; 24,25; 24,25,26) eine Mehrzahl von zu einer codeproduzierenden Reihe geschalteten Speicherelementen (FF1, FF2,...; FFp1, FFp2,...; FFppl, FFpp2,...) aufweist, wobei der Ausgang des in der Reihe letzten Speicherelements mit dem Eingang des in der Reihe ersten Speicherelements zu einem Kreis zusammengeschlossen ist, wobei die Rückkoppelung mit Hilfe des wenigstens einen XOR-Gatters (XORpl, XORp2, XORp3, XORp4, XORppl, XORpppl) derart erfolgt, dass der erster Eingang des XOR-Gatters mit dem Ausgang eines in der codeproduzierenden Reihe befindlichen Speicherelements (FF2), der zweite Eingang mit dem Ausgang eines weiteren in der codeproduzierenden Reihe befindlichen Speicherelements (FF5) und der Ausgang mit dem Eingang des in der codeproduzierenden Reihe dem mit dem ersten Eingang des XOR-Gatters verbundenen Speicherelement nachfolgenden Speicherelements (FF3) verbunden ist.
  34. 34. Vorrichtung nach Anspruch 33, dadurch gekennzeichnet, dass in die den zweiten Eingang des wenigstens einen XOR-Gatters (XORpl) und den Ausgang des weiteren in der codeproduzierenden Reihe (21 ;24) befindlichen Speicherelements (FF5) verbindende Leitung ein UND-Gatter (UNDp1) derart geschalten ist, dass der Ausgang des UND-Gatters (UNDp1) mit dem zweiten Eingang des XOR-Gatters (XORpl), der erste Eingang des UND-Gatters (UNDp1) mit dem Ausgang des weiteren in der codeproduzierenden Reihe (21 ;24) befindlichen Speicherelements (FF5) und der zweite Eingang des UND-Gatters (UNDp1) mit dem Ausgang eines codeprogrammierenden Speicherelements (FFp2) verbunden ist und dass bevorzugt der Ausgang eines in der codeproduzierenden Reihe (21 ;24) befindlichen Speicherelements (FF9) mit dem Eingang eines Inverters (INV) und der Ausgang des Inverters (INV) mit dem Eingang eines anderen in der codeproduzierenden Reihe (21;24) angeordneten Speicherelements (FF1) verbunden ist, wobei als codeprogrammierendes Speicherelement ein Speicherelement eines weiteren rückgekoppelten Schieberegisters (22;25) verwendet wird.
  35. 35. Vorrichtung nach Anspruch 33 oder 34, dadurch gekennzeichnet, dass eine Mehrzahl von XOR-Gattern (XORpl ,p2,p3,p4) vorgesehen ist, deren erster Eingang jeweils von einem Ausgang eines in der codeproduzierenden Reihe (21;24) befindlichen Speicherelements (FF1,2,3,4) gespeist wird und deren zweiter Eingang jeweils vom Ausgang eines 12/20
ATA106/2012A 2012-01-26 2012-01-26 Verfahren zum schreiben und lesen von daten AT511842B1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
ATA106/2012A AT511842B1 (de) 2012-01-26 2012-01-26 Verfahren zum schreiben und lesen von daten
RU2014134714A RU2014134714A (ru) 2012-01-26 2013-01-22 Способ записи и считывания данных
EP13704705.6A EP2807788A2 (de) 2012-01-26 2013-01-22 Verfahren zum schreiben und lesen von daten
PCT/AT2013/000010 WO2013110103A2 (de) 2012-01-26 2013-01-22 Verfahren zum schreiben und lesen von daten
US14/374,423 US20150046416A1 (en) 2012-01-26 2013-01-22 Method for writing and reading data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
ATA106/2012A AT511842B1 (de) 2012-01-26 2012-01-26 Verfahren zum schreiben und lesen von daten

Publications (2)

Publication Number Publication Date
AT511842A4 AT511842A4 (de) 2013-03-15
AT511842B1 true AT511842B1 (de) 2013-03-15

Family

ID=47721875

Family Applications (1)

Application Number Title Priority Date Filing Date
ATA106/2012A AT511842B1 (de) 2012-01-26 2012-01-26 Verfahren zum schreiben und lesen von daten

Country Status (5)

Country Link
US (1) US20150046416A1 (de)
EP (1) EP2807788A2 (de)
AT (1) AT511842B1 (de)
RU (1) RU2014134714A (de)
WO (1) WO2013110103A2 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9449178B2 (en) * 2012-07-24 2016-09-20 ID Insight System, method and computer product for fast and secure data searching
US10114850B1 (en) * 2014-09-17 2018-10-30 EMC IP Holding Company LLC Data stream generation using prime numbers
US10114832B1 (en) * 2014-09-17 2018-10-30 EMC IP Holding Company LLC Generating a data stream with a predictable change rate
EP3428665B1 (de) * 2017-07-11 2020-03-25 Nxp B.V. Fehlererkennung in registern

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003075507A1 (de) * 2002-03-05 2003-09-12 Cordes Rene-Michael Codegenerator und vorrichtung zur synchronen oder asynchronen sowie permanenten identikation oder ver- und entschlüsselung von daten beliebiger lange
DE102006006057A1 (de) * 2006-02-09 2007-08-16 Infineon Technologies Ag Datenverschlüsselungsvorrichtung und Verfahren zum Verschlüsseln von Daten
US20090220083A1 (en) * 2008-02-28 2009-09-03 Schneider James P Stream cipher using multiplication over a finite field of even characteristic

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5050213A (en) * 1986-10-14 1991-09-17 Electronic Publishing Resources, Inc. Database usage metering and protection system and method
TW490611B (en) * 2000-03-31 2002-06-11 Jian-Tsz Hou Encryption and decryption memory and access control method
US7043017B2 (en) * 2001-09-13 2006-05-09 Freescale Semiconductor, Inc. Key stream cipher device
US7519835B2 (en) * 2004-05-20 2009-04-14 Safenet, Inc. Encrypted table indexes and searching encrypted tables
JP4750105B2 (ja) * 2005-03-23 2011-08-17 Ｋｄｄｉ株式会社 キーストリーム暗号化装置および方法ならびにプログラム
US7734969B2 (en) * 2007-10-30 2010-06-08 Infineon Technologies Ag Feedback shift register control
US9015181B2 (en) * 2008-09-26 2015-04-21 Commvault Systems, Inc. Systems and methods for managing single instancing data

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003075507A1 (de) * 2002-03-05 2003-09-12 Cordes Rene-Michael Codegenerator und vorrichtung zur synchronen oder asynchronen sowie permanenten identikation oder ver- und entschlüsselung von daten beliebiger lange
DE102006006057A1 (de) * 2006-02-09 2007-08-16 Infineon Technologies Ag Datenverschlüsselungsvorrichtung und Verfahren zum Verschlüsseln von Daten
US20090220083A1 (en) * 2008-02-28 2009-09-03 Schneider James P Stream cipher using multiplication over a finite field of even characteristic

Also Published As

Publication number Publication date
RU2014134714A (ru) 2016-03-20
AT511842A4 (de) 2013-03-15
US20150046416A1 (en) 2015-02-12
WO2013110103A2 (de) 2013-08-01
EP2807788A2 (de) 2014-12-03
WO2013110103A3 (de) 2013-09-19

Similar Documents

Publication Publication Date Title
DE10108487A1 (de) Verfahren und System zur verteilten Erstellung eines Programms für einen programmierbaren, tragbaren Datenträger
DE60217260T2 (de) Datenverarbeitungs- und Verschlüsselungseinheit
DE2607784B2 (de) Datenchiffrierverfahren und vorrichtung zur durchfuehrung dieses verfahrens
EP0809905B1 (de) Verschlüsselungsvorrichtung
AT511842B1 (de) Verfahren zum schreiben und lesen von daten
DE10319435A1 (de) Verfahren zur Verarbeitung von Daten
DE102019102229A1 (de) Techniken zum Erkennen und Korrigieren von Fehlern in Daten
DE102005028662A1 (de) Verfahren und Vorrichtung zum Berechnen einer Polynom-Multiplikation, insbesondere für die elliptische Kurven-Kryptographie
EP0981115A2 (de) Verfahren zur Ausführung eines Verschlüsselungsprogramms zur Verschlüsselung von Daten in einem mikroprozessorgestützten, tragbaren Datenträger
EP2647157A1 (de) Verfahren und vorrichtung zur durchführung einer symmetrischen stromverschlüsselung von daten
DE10023820A1 (de) Software-Schutzmechanismus
EP0011050B1 (de) Chiffrier-Dechiffriergerät
EP1022659B1 (de) Schaltungsanordnung zur elektonischen Datenverarbeitung
WO2003075507A1 (de) Codegenerator und vorrichtung zur synchronen oder asynchronen sowie permanenten identikation oder ver- und entschlüsselung von daten beliebiger lange
DE102015208899A1 (de) Vorrichtung und Verfahren zur flexiblen Erzeugung von kryptographischen privaten Schlüsseln und Gerät mit flexibel erzeugten kryptographischen privaten Schlüsseln
EP3407242A1 (de) Personalisieren eines halbleiterelements
DE102009029749A1 (de) System zur Erzeugung beliebig langer randomisierter Bitlisten auf Rechnern im Normalbetrieb
DE102018005284A1 (de) Chip-Personalisierung eines eingebetteten Systems durch einen Dritten
EP1956512A1 (de) Verfahren zur kryptographischen Datenverschlüsselung
DE102012219205A1 (de) Vorrichtung und Verfahren zur Ausführung eines kryptographischen Verfahrens
DE19757370C2 (de) Verfahren zur taktilen Erzeugung pseudo-zufälliger Datenworte
DE60204776T2 (de) Verfahren und Vorrichtung für sicheren Zugriff auf Daten oder Funktionalität eines Gerätes
EP3742319B1 (de) Seitenkanalsichere implementierung
EP4325387A1 (de) Verfahren zum bereitstellen eines digitalen schlüssels
AT515814A1 (de) Verfahren und Vorrichtung zur Durchführung einer symmetrischen Stromverschlüsselung von Daten

Legal Events

Date Code Title Description
MM01 Lapse because of not paying annual fees

Effective date: 20170126