<Desc/Clms Page number 1>
Die Erfindung betrifft eine Steuereinrichtung gemäss dem einleitenden Teil von Anspruch 1.
Derartige Steuereinrichtungen werden üblicherweise zur Regelung der einer Last, wie z.B. einer Beleuchtungseinrichtung, zugeführten elektrischen Leistung verwendet, wobei je nach Art der
Last (induktiv oder kapazitiv) im Phasenanschnitt oder aber im Phasenabschnitt gearbeitet wird.
Aus der WO 92/15052 A ist eine derartige Steuereinrichtung bekannt, wobei überdies eine Hybrid-
Betriebsweise vorgesehen ist, bei der jede Halbwelle sowohl im Phasenabschnitt als auch im
Phasenanschnitt beschnitten wird. Dabei ist als Vorzugs-Betriebsweise die Phasenabschnittsteue- rung vorgesehen, und wenn eine induktive Last von einem Sensor erfasst wird, wird automatisch auf eine Phasenanschnittsteuerung umgeschaltet, um so Spannungsspitzen zu minimieren. Wäh- rend die Phasenabschnittsteuerung normalerweise bei kapazitiven Lasten angewandt wird, wird im
Falle der Erfassung eines Überstroms automatisch in die asymmetrische Hybrid-Betriebsart umge- schaltet, bei der jeweils am Beginn und am Ende einer Halbwelle Stromflusssegmente vorgesehen werden.
Üblicherweise werden derartige Steuereinrichtungen zum Dimmen von Leuchten verwendet, wobei jedoch selbstverständlich auch andere Anwendungen mit Regelung der elektrischen Leis- tung für eine Last gegeben sind. In der Regel wird bei den bekannten Steuereinrichtungen zum exakten Einschalten des Stromflusses im jeweiligen Nulldurchgang zu Beginn einer Halbwelle im
Fall einer Phasenabschnittsteuerung bzw. zum Abschalten des Stromflusses am Ende der Halb- welle im Falle einer Phasenanschnittsteuerung ein Nulldurchgangsdetektor eingesetzt, welcher zum Beispiel mit einer phasenverriegelten Schleife aufgebaut sein kann, wobei zumeist ein hoher
Schaltungsaufwand für das exakte Schalten im Nulldurchgang erforderlich ist.
Ziel der Erfindung ist es nun, ein exaktes Schalten im Nulldurchgang mit möglichst geringem
Schaltungsaufwand, ohne exakte Erfassung des jeweiligen Nulldurchgangs, zu ermöglichen, wobei überdies auch auf die nicht 100%ig exakt eingehaltenen Perioden der Versorgungsspannung des üblichen Versorgungsnetzes (in Europa 230V/50Hz) Rücksicht genommen werden soll.
Weiters sollen mit der vorliegenden Steuereinrichtung ungeeignete Betriebsweisen, die zu Beschädigungen bis hin zum Abbrennen der Steuereinrichtung oder aber zu Beschädigungen der Last führen kön- nen, vermieden werden, und deshalb soll ein Sicherheitskonzept mit entsprechenden Schutzein- richtungen vorgesehen werden. Überdies soll die Steuereinrichtung mit minimaler Verlustleistung betrieben werden können, und es sollen insbesondere auch durch aneinander angepasste An- schnitt- und Abschnittflanken des Laststromes sog. EMV-Probleme (Abgabe von hochfrequenten Störimpulsen) vermieden werden können
Die erfindungsgemässe Lösung ergibt sich in erster Linie durch die in Anspruch 1 definierten Massnahmen. Vorteilhafte Ausgestaltungen und Weiterbildungen sind in den Unteransprüchen angegeben.
Gemäss der Erfindung wird somit ein exaktes Schalten im Nulldurchgang automatisch durch die zu den eigentlichen Halbleiterschaltern in an sich üblicher Weise parallel geschalteten Dioden erhalten. Um dies zu ermöglichen, wird im Fall einer Phasenabschnittsteuerung der jeweilige Halbleiterschalter, insbesondere MOSFET, bereits eine kurze Zeit vor dem Nulldurchgang aufge- steuert, wobei jedoch noch kein Strom fliessen kann, da der andere Halbleiterschalter gesperrt ist und die zu diesem anderen Halbleiterschalter antiparallel geschaltete Diode in Sperrrichtung gepolt ist. Beim Nulldurchgang wird jedoch diese Diode des anderen Halbleiterschalters unmittelbar leitend, und da der eine Halbleiterschalter durch den Aufsteuerimpuls an seiner Steuerelektrode bereits zum Durchschalten vorbereitet ist, kann sofort im Nulldurchgang der Stromfluss beginnen.
Der Strom fliesst dabei durch den einen, aufgesteuerten Halbleiterschalter sowie durch die antipa- rallel geschaltete Diode des anderen Halbleiterschalters. Im Fall einer Phasenanschnittsteuerung ist der Stromfluss im jeweiligen Nulldurchgang zu beenden, was automatisch durch die zum ande- ren Halbleiterschalter antiparallel geschaltete Diode erfolgt, da die Diode dann vom Zeitpunkt des Nulldurchgangs an gesperrt wird. Der eine Halbleiterschalter wird eine kurze Zeit über diesem Nulldurchgang hinaus im aufgesteuerten Zustand gehalten, d. h. der Aufsteuerimpuls wird von der Steuereinheit eine vorgegebene kurze Zeitdauer über diesen Nulldurchgang hinaus an den Steu- ereingang des einen Halbleiterschalters angelegt, um sicherzugehen, dass der Nulldurchgang erreicht wird.
Wenn dies geschieht, wird wie erwähnt automatisch auf Grund der nun in Sperrrich- tung gepolten Diode der Stromfluss unmittelbar beendet. Dieses Prinzip wird in beiden Stromfluss- richtungen, sowohl bei den positiven als auch bei den negativen Halbwellen, in entsprechender
<Desc/Clms Page number 2>
Weise angewandt, wobei dann nur die beiden antiseriell geschalteten Halbleiterschalter in der
Schaltfunktion wechseln.
Der Phasenabschnitt bzw. der Phasenanschnitt erfolgt hingegen in an sich herkömmlicher Wei- se, wobei je nach gewünschter Leistung mit der Steuereinheit die Stromflusswinkel eingestellt und die entsprechenden Schaltzeitpunkte gesteuert werden. Denkbar ist es hier, dass die Steuerein- richtung nur für eine Phasenabschnittsteuerung oder aber Phasenanschnittsteuerung allein ausge- legt ist, wobei das erfindungsgemässe Ein- oder aber Ausschalten des Stroms exakt im Nulldurch- gang mittels der antiparallel geschalteten Diode erfolgt. In der Regel - und bevorzugt - ist die
Steuereinrichtung jedoch für beide Steuerungsarten, Phasenabschnitt und Phasenanschnitt, ausgelegt, wobei je nach Anwendung eine Umschaltung vorgesehen ist, und dann wird zweck- mässigerweise für beide Steuerungsarten das beschriebene Schalten im Nulldurchgang realisiert.
Bei der erfindungsgemässen Steuereinrichtung wird somit das exakte Schalten (Einschalten im
Fall der Phasenabschnittsteuerung bzw. Abschalten im Fall der Phasenanschnittsteuerung) einfach durch Ausnutzen der bereits vorhandenen antiparallel geschalteten Dioden erreicht, und es muss nur sichergestellt sein, dass z. B. trotz etwaiger Schwankungen in der Netzfrequenz im jeweiligen
Nulldurchgangs-Zeitpunkt der entsprechende Halbleiterschalter aufgesteuert ist. Hierfür ist keine besonders exakte Schaltung erforderlich, vor allem da auch die jeweilige vorgegebene Zeitdauer nicht besonders genau eingehalten werden muss ; muss nur so gross gewählt sein, dass der jeweilige Halbleiterschalter auch bei Schwankungen in der Netzfrequenz und damit bei unter- schiedlichen Dauern der Halbwellen sicher zum Zeitpunkt des tatsächlichen Nulldurchgangs geöff- net ist.
Die vorgegebene Zeitdauer kann dabei beispielsweise einfach dadurch bestimmt werden, dass die Spannung am jeweils anderen Halbleiterschalter, insbesondere am Drain-Anschluss im
Fall von MOSFETs als Halbleiterschalter, mittels eines Komparators überwacht und mit einer vorgegebenen Referenzspannung verglichen wird. Die Referenzspannung wird dabei entspre- chend klein gewählt, und im Falle einer Phasenabschnittsteuerung wird dann, wenn die Spannung am Drain-Anschluss des jeweils anderen Halbleiterschalters bzw. MOSFETs betragsmässig unter den Referenzspannungswert fällt, der Komparator zur Gewinnung des Schaltimpulses für den einen Halbleiterschalter aktiviert.
Im Fall der Phasenanschnitt-Steuerung wird nach dem Nulldurch- gang dann, wenn die Spannung am Drain-Anschluss des anderen Halbleiterschalters dem Betrag nach den Wert der Referenzspannung erreicht, der Komparator zur Gewinnung des Sperrimpulses für den einen Halbleiterschalter umgeschaltet.
Für die Realisierung der Steuereinheit kann mit Vorteil ein Mikroprozessor bzw. Mikrocontroller verwendet werden, wobei dann innerhalb der Steuereinheit auch Berechnungen im Zusammen- hang mit den Nulldurchgängen möglich sind. Damit kann auch eine Art PLL-Schaltung (PLL -
Phase Locked Loop - phasenverriegelte Schleife) rechnermässig realisiert werden. Demgemäss kann die Steuereinheit einfach den Zeitpunkt der Aufsteuerung bzw.
Sperrung des jeweiligen Halbleiterschalters dadurch bestimmen, dass die Halbwellen-Dauern laufend erfasst und auf Basis hiervon, in der Art eines Extrapolierens, die nächste Halbwellendauer und damit der nächsten Nulldurchgang ermittelt wird und die vorgegebene Zeitdauer vom Zeitpunkt dieses nächsten Null- durchgangs subtrahiert (im Phasenabschnittverfahren) bzw. zum rechnerisch ermittelten Zeitpunkt dieses nächsten Nulldurchgangs hinzuaddiert wird (im Phasenanschnittverfahren). Dabei können die positiven und negativen Halbwellen hinsichtlich ihrer Dauer getrennt erfasst werden, um etwai- ge Gleichspannungsanteile in der Netzspannung zu eliminieren. Ganz allgemein können Abwei- chungen zwischen den vorausberechneten Nulldurchgängen und den im Anschluss daran jeweils gemessenen Nulldurchgängen, z.
B. bei Frequenzschwankungen oder aber bei Gleichanteilen in der Netzspannung, bei der Berechnung der nächsten Halbwellen-Dauern bzw. der nächsten Null- durchgänge berücksichtigt werden.
Untersuchungen haben ergeben, dass die vorgegebene Zeitdauer, um die im Fall der Phasen- abschnittsteuerung der Halbleiterschalter vor dem Nulldurchgang aufgesteuert wird bzw. im Fall der Phasenanschnittsteuerung nach dem Nulldurchgang abgeschaltet wird, vorteilhafterweise im Bereich von 100 #s bis 400 #s liegen sollte, insbesondere ungefähr 250 #s betragen kann.
Bei der vorliegenden Schalt-Steuerung zu den Nulldurchgangs-Zeitpunkten ergibt sich in vor- teilhafter Weise eine einfache Möglichkeit zur zusätzlichen Reduktion der Verlustleistung, wobei hierfür die Steuereinheit während des Aufsteuerns des jeweils einen Halbleiterschalters auch den anderen Halbleiterschalter aufsteuert, so dass sich der durch den einen Halbleiterschalter fliessen-
<Desc/Clms Page number 3>
de Strom sodann auf den anderen Halbleiterschalter sowie die zu diesem antiparallel geschaltete
Diode aufteilt.
Um dabei den Vorteil des exakten Schaltens im Nulldurchgang auf Grund der Wir- kung der Dioden beizubehalten, wird der jeweils andere Halbleiterschalter im Fall der Phasenab- schnittsteuerung jeweils erst ein vorgegebenes Zeitintervall nach dem Einschalt-Nulldurchgang aufgesteuert, und im Fall der Phasenanschnittsteuerung wird der jeweils andere Halbleiterschalter bereits ein vorgegebenes Zeitintervall vor dem Abschalt-Nulldurchgang gesperrt. Während ganz kurzer Zeiten vor (Phasenanschnitt) bzw. nach (Phasenabschnitt) dem jeweiligen Nulldurchgang fliesst somit der Strom zwar nur durch die antiparallel geschaltete Diode des anderen Halbleiter- schalters, während des grössten Teils der Zeit der Aufsteuerung des einen Halbleiterschalters teilt sich jedoch der Strom wie erwähnt dann auf die antiparallel geschaltete Diode und den anderen
Halbleiterschalter auf.
Untersuchungen haben gezeigt, dass dadurch die Verlustleistung der vorlie- genden Steuereinrichtung um ca. 20% reduziert werden kann. Die Dauer des vorgegebenen Zeitin- tervalls hängt von der Regelmässigkeit der Netzfrequenz bzw. von der Genauigkeit der Ermittlung der Nulldurchgänge bzw. der diesen vor- und nachgeordneten Schaltzeitpunkte ab, und sie sollte sich sinnvollerweise im Bereich von 10 #s oder einigen 10 #s bis zu beispielsweise 200 #s bewe- gen.
Im Fall der Phasenanschnittsteuerung kann das genannte vorgegebene Zeitintervall wiederum auf Grund von Vorausberechnungen ermittelt werden, ähnlich wie dies vorstehend im Zusammen- hang mit dem Aufsteuern bzw. Sperren des jeweiligen Halbleiterschalters dargelegt wurde. Im Fall der Phasenabschnittsteuerung kann der ermittelte Aufsteuer-Zeitpunkt für den einen Halbleiter- schalter (der wie erwähnt eine kurze Zeitdauer, insbesondere in der Grössenordnung von ca.
250 #s vor dem Nulldurchgangs-Zeitpunkt liegt) als Basis genommen werden, und mit einer zeitli- chen Verzögerung im Bereich von 300 #s bis 500 #s bezogen auf diesen Zeitpunkt des Aufsteu- erns kann dann der jeweils andere Halbleiterschalter ebenfalls aufgesteuert werden. Diese zeitli- che Verzögerung kann beispielsweise im Fall der Realisierung der Steuereinheit mit einem Mikro- prozessor einfach im Mikroprozessor selbst eingestellt werden, oder aber es können hardware- mässige Zeitverzögerungsglieder, wie sie an sich bekannt sind, verwendet werden.
Bei der Ansteuerung der Steuerelektroden der Halbleiterschalter können, insbesondere wenn die MOSFET-Halbleiterschalter mit TTL-Pegeln angesteuert werden, im Phasenanschnitt und im
Phasenabschnitt durch die sich ergebenden unterschiedlichen Gate-Kapazitäten unterschiedliche
Flankensteilheiten vorliegen. Dabei kann die Flanke im Phasenanschnitt beispielsweise dreimal so lang sein wie die Flanke im Phasenabschnitt. Diese Unterschiede können zu erheblichen EMV- Problemen führen, vor allem in Zusammenhang mit den steilen Phasenabschnitt-Flanken; auch können sich unerwünscht grosse Verlustleistungen bei den Phasenanschnitt-Flanken ergeben. Im vorliegenden Fall kann jedoch die zum Schalten der Halbleiterschalter bzw.
MOSFETs vorgesehe- ne Ansteuerschaltung problemlos derart angepasst werden, dass die Flankensteilheiten im Pha- senanschnitt und Phasenabschnitt ungefähr gleich gross sind. Dies wird insbesondere dadurch erreicht, dass beim Phasenabschnitt die Flanke durch einen grösseren Gate-Vorwiderstand weniger steil verläuft und verlängert wird. Es liegen also zur gegenseitigen Anpassung der Flankensteilhei- ten unterschiedliche Vorwiderstände am jeweiligen Halbleiterschalter-Steuereingang vor, und diese unterschiedlichen Vorwiderstände können je nachdem, ob im Phasenanschnitt oder im Phasenab- schnitt gearbeitet wird, mit Hilfe der Steuereinheit relativ einfach realisiert werden.
Insbesondere können dabei die Steuerausgänge der Steuereinheit je nachdem, ob ein Phasenanschnitt- oder ein Phasenabschnittverfahren angewandt wird, derart dimensioniert werden, dass sie entweder einen einzelnen festen Vorwiderstand oder aber diesen Vorwiderstand in Serie mit einem weiteren hinzu- schaltbaren Widerstand wirksam werden lassen. Der zusätzliche Widerstand kann dabei an die beiden Steuerausgänge, diese überbrückend, angeschaltet sein, und im Fall einer Phasenab- schnittsteuerung wird jener Steuerausgang, von dem der Steuereingang des einen Halbleiterschal- ters zum Öffnen in der vorstehend beschriebenen Weise angesteuert wird, beim Abschneiden der Phase hochohmig konfiguriert, wogegen der andere Steuerausgang, mit dem der andere Halblei- terschalter verbunden ist, auf ein niedriges Potential (Low) gelegt wird.
Dadurch wird für den einen Halbleiterschalter die Reihenschaltung des festen Vorwiderstandes und des genannten zusätzli- chen Widerstandes wirksam. Nach dem Ende der Flanke, beispielsweise ca. 100 #s bis 200 #s nach der genannten Ansteuerung der Steuerausgänge, kann auch der erstgenannte Steueraus- gang wieder niederohmig und auf Low-Potential gelegt werden.
<Desc/Clms Page number 4>
Durch gesonderte Gate-Kapazitäten kann die Streuung der Eingangskapazitäten der MOSFET-
Halbleiterschalter unwirksam gemacht werden, wodurch eine zusätzlich verbesserte Anpassung der Flanken aneinander erreicht werden kann.
Für eine komfortable Betriebsweise kann vorgesehen sein, dass die Steuereinheit in an sich bekannter Weise selbsttätig je nach Last zwischen Phasenanschnitt- und Phasenabschnittsteue- rung umschaltet.
Um andererseits im Hinblick auf eine besonders hohe Sicherheit mit der vorliegenden Steuer- einrichtung auch Ströme durch Lasten einstellen zu können, die nicht der herkömmlichen Regel unterworfen sind, dass nämlich induktive Lasten im Phasenanschnitt und kapazitive Lasten im
Phasenabschnitt gesteuert werden (z. B. sind Lasten mit Ringkerntransformatoren besser im Pha- senabschnitt zu steuern), wird gemäss einer besonders bevorzugten Ausführungsform eine händi- sche Einstellung auf die jeweilige Betriebsart mit Hilfe eines manuellen Betriebswahlschalters vorgesehen.
Insbesondere in Verbindung damit wird ein Sicherheitskonzept vorgesehen, gemäss welchem in
Störfallen ein Abschalten der Steuereinrichtung erfolgt, so dass eine Überprüfung der Situation und gegebenenfalls eine Umschaltung in die andere Betriebsart veranlasst wird. Es ist demgemäss eine
Störfalldetektionsschaltung vorhanden, und diese erfasst insbesondere einen Überstrom durch die
Last, um so eine Überstrom- bzw. Kurzschlusssicherung zu realisieren. Für den Strom wird dabei ein vorgegebener Spitzenwert als Grenzwert eingestellt, und wenn der Strom über diesen Wert ansteigt, wird die Ansteuerung der Steuerelektroden der Halbleiterschalter abgeschaltet. Es wird jedoch ein neuerliches Einschalten in der auf diese "Störung", d. h. die Überstrom-Detektion, fol- genden Halbwelle ermöglicht, wobei zugleich ein Zähler erhöht werden kann.
Wird auch in den nächsten Halbwellen ein Überstrom festgestellt, also ein Überstrom über eine bestimmte Zeitdauer detektiert (was durch Erreichen eines vorgegebenen Zählerstands festgestellt werden kann), so wird die Steuereinrichtung endgültig abgeschaltet werden, und sie lässt sich erst nach Trennen von der Netzspannung wieder einschalten, nachdem die Last bzw. die Betriebsart kontrolliert und gegebenenfalls korrigiert worden ist.
Im Fall eines Dimmers ist dabei jedoch zu berücksichtigen, dass Leuchten im kalten Zustand einen wesentlich höheren Einschaltstrom ziehen als der Betriebsstrom beträgt. Für diesen Fall wird der genannte Grenzwert beim Einschalten für eine beschränkte Einschaltzeitdauer, z. B. 300 ms lang, auf einen höheren Wert, z. B. den 4-fach-Grenzwert, angehoben, um so ein Starten überhaupt zu ermöglichen.
Ein wesentlicher Vorteil dieser Überstromerkennung bzw. Strombegrenzung liegt auch darin, dass Stromspitzen, welche beim Betrieb kapazitiver Lasten im Phasenanschnitt (anstatt im Pha- senabschnitt) auftreten können, erkannt werden, so dass ein Betrieb im falschen Betriebsmodus verhindert wird. Um die Steuereinheit, insbesondere im Fall der Realisierung durch einen Mikro- prozessor, zu entlasten, kann die Störfalldetektionsschaltung zumindest grösstenteils gesondert von dieser Steuereinheit realisiert werden, wobei auch ein Flip-Flop vorgesehen sein kann, welches bei Detektion eines Störfalls gesetzt wird, während gleichzeitig die Ansteuerung des jeweiligen Halblei- terschalters unterbrochen wird. Das Flip-Flop wird von der Steuereinheit, insbesondere dem Mikro- prozessor, jede Halbwelle abgefragt und danach zurückgesetzt. Ist eine bestimmte Zeit lang, z. B.
300 ms lang, periodisch immer wieder eine Störungsmeldung zu erkennen (durch immer wieder erfolgtes Setzen des Flip-Flops), so wird von der Steuereinheit ein endgültiges Abschalten der Steuereinrichtung bewirkt. Ein erneutes Starten ohne sonstige Massnahmen würde zu einer Wie- derholung des genannten Vorgangs führen, so dass wiederum nach relativ kurzer Zeit (ca. 300 ms) ein Abschalten der Steuereinrichtung bewirkt wird. Auf diese Weise können Schäden, die bis zu einem Abbrennen der Steuereinrichtung führen können, sicher vermieden werden.
Zur Realisierung einer Übertemperatursicherung kann weiters die Temperatur an den Halblei- terschaltern, insbesondere an den Source-Anschlüssen im Fall von MOSFETs, laufend überwacht bzw. gemessen werden. Wenn diese Temperatur über einen vorgegebenen Grenzwert ansteigt, so schaltet die Steuereinrichtung ab, d. h. die Steuereinheit bewirkt ein endgültiges Abschalten, und die Steuereinrichtung lässt sich erst nach einem Abkühlen wieder einschalten. Auf diese Weise kann z. B. ein Schutz gegen eine schleichende Überlast bzw. generell gegen zu hohe Lasten er- reicht werden. Zur Überwachung der Temperatur können an sich herkömmliche Temperatursenso- ren, insbesondere temperaturabhängige Widerstände, eingesetzt werden.
<Desc/Clms Page number 5>
Schliesslich wird vorzugsweise auch ein Überspannungsschutz bei der vorliegenden Steuerein- richtung vorgesehen, um etwaige Überspannungen an den Halbleiterschaltern zu erfassen ; tige Überspannungen deuten, wenn sich die Steuereinrichtung im Phasenabschnitt-Modus befin- det, auf eine induktive Last und damit auf eine falsche Betriebsart hin, und nach Abschalten der
Steuereinrichtung bei Detektion einer solchen Überspannung kann im Zuge einer Überprüfung der
Fehler, nämlich die falsche Betriebsart-Einstellung, erkannt und die Steuereinrichtung auf die andere Betriebsart eingestellt werden. Im Einzelnen kann dabei beispielweise die Spannung an den Halbleiterschaltern nach der Abschnittflanke für ca. 500 #s gemessen werden.
Wenn die
Spannung in diesem Zeitraum über die maximal zulässige Netz-Spitzenspannung ansteigt, so deutet dies auf Spannungsspitzen zufolge einer induktiven Last hin, welche wie erwähnt nicht im
Phasenabschnitt zu betreiben wäre.
Die Erfindung wird nachstehend anhand von in der Zeichnung veranschaulichten, besonders bevorzugten Ausführungsbeispielen, auf die sie jedoch nicht beschränkt sein soll, noch weiter erläutert. Im Einzelnen zeigen : 1 ein schematisches Blockschaltbild der vorliegenden Steuereinrichtung in Verbindung mit einer Spannungsquelle und einer Last ; 2 ein Prinzipschaltbild zur
Veranschaulichung der Ansteuerung der Halbleiterschalter dieser Steuereinrichtung zwecks exak- ten Schaltens im jeweiligen Nulldurchgang; die Fig. 3 und 4 verschiedene Spannungs- und Strom- verläufe im Phasenabschnitt (Fig. 3) bzw.
Phasenanschnitt (Fig. 4) in Verbindung mit der Schal- tung gemäss Fig. 2 ; Fig. 5 und 6 weitere Diagramme von Spannungsverläufen in der Schaltung gemäss Fig. 2, zur Veranschaulichung der Reduktion der Verlustleistung bei gleichzeitiger Ansteue- rung beider Halbleiterschalter im Phasenabschnitt (Fig. 5) bzw. Phasenanschnitt (Fig. 6); Fig. 7 in zwei einander gegenübergestellten Diagrammen, Fig. 7a und 7b, die Stromflanken im Phasenan- schnitt bzw.
Phasenabschnitt, zur Veranschaulichung der sich normalerweise ergebenden unter- schiedlichen Flankendauern bzw. -steilheiten; Fig. 8 ein vereinfachtes, gegenüber Fig. 2 hinsicht- lich der Gate-Vorwiderstände modifiziertes Schaltbild zur Veranschaulichung einer Ausführungs- form der Steuereinrichtung, bei der die Flankensteilheiten im Phasenanschnitt und Phasenab- schnitt aneinander angepasst sind ; Fig. 9 entsprechende Spannungs- bzw. Stromdiagramme zur Veranschaulichung der angepassten Strom-Flankensteilheiten im Phasenanschnitt (Fig. 9a) und Phasenabschnitt (Fig. 9b).
In Fig. 1 ist innerhalb der strichliert gezeichneten Umrandung in einem Blockschaltbild eine
Steuereinrichtung 1 veranschaulicht, um mit Hilfe von antiseriell geschalteten Halbleiterschaltern 2,
3 in Form von MOSFETs den Strom durch eine Last 4 nach dem Phasenanschnitt- oder Phasen- abschnittsprinzip zu steuern. Schematisch ist in Fig. 1 auch bei 5 eine Spannungsquelle, in der
Regel das Versorgungsnetz, veranschaulicht, und überdies ist mit punktierter Linie 6 ein Betrieb mit einem Nullleiter veranschaulicht. Insofern kann die vorliegende Steuereinrichtung 1 im Zwei- leiterbetrieb ebenso wie im Dreileiterbetrieb arbeiten.
Die Steuereinrichtung 1 enthält als wesentliche Komponente eine beispielsweise mit einem
Mikroprozessor (#P) realisierte Steuereinheit 7, die über einen Netzteil 8 mit einer entsprechenden
Speisespannung - nach Gleichrichtung mittels Dioden 9,10 - versorgt wird. Über Tastenanschlüs- se 11 und eine Schnittstelle 12 können die gewünschten Einstellungen hinsichtlich der Steuerung des Stromflusswinkels, d. h. der Zeitpunkt eines Phasenabschnitts bzw. Phasenanschnitts, einge- stellt werden. Im Fall eines Dimmers kann dabei ein Aufwärtsdimmen ebenso wie ein Abwärtsdim- men, beispielsweise mit Hilfe von zwei nicht näher veranschaulichten Bedienungstasten oder aber mit einer einzelnen Bedienungstaste, vorgesehen werden, wie dies an sich herkömmlich ist ; auch können bestimmte Einstellungen vorgegeben werden.
Da es hierfür bekannte Techniken gibt, kann sich eine diesbezügliche nähere Beschreibung erübrigen.
Mit Hilfe eines Betriebswahlschalters 13, der manuell betätigt wird, kann händisch die jeweilige Betriebsart - Phasenanschnitt oder Phasenabschnitt - eingestellt werden. Diese händische Einstel- lung oder Umschaltung im Fall eines als unzulässig festgestellten Betriebsmodus ist auf Basis einer vorhergehenden Überprüfung der Sicherungseinrichtung 1 und der damit verbundenen Last 4 zu bewerkstelligen, wodurch eine erhöhte Sicherheit im Vergleich zum bekannten automatischen Einstellen erzielt wird. Bei einem automatischen Einstellen der Betriebsart kann es, wenngleich diese Automatik vielfach problemlos arbeitet, in Einzelfällen nämlich zu Störungen, wie Überhit- zungen etc., kommen.
Zu diesem Sicherheitskonzept gehört auch eine möglichst umfassende Störfalldetektion mit
<Desc/Clms Page number 6>
Hilfe einer Detektionsschaltung 14, der im vorliegenden Beispiel zwei Stromsensoren 15,16 im
Kreis der Halbleiterschalter 2,3 (es kann aber auch z. B. nur ein Stromsensor vorhanden sein) sowie zumindest ein Temperatursensor 17, beispielsweise im Bereich der Source-Elektroden der
Halbleiterschalter 2,3, zugeordnet sind. Weiters ist ein Überspannungs-Sensor 18 vorhanden, der
Spannungsspitzen an den antiseriell geschalteten Halbleiterschaltern 2, 3 detektiert und der Steu- ereinheit 7 meldet.
Hinsichtlich dieser Überspannungen ist die Störfalldetektion im gezeigten Aus- führungsbeispiel im Mikroprozessor der Steuereinheit 7 realisiert, an sich könnte jedoch der Aus- gang des Überspannungs-Sensors 18 auch an die Störfalldetektionsschaltung 14 angeschlossen sein. Die gesonderte Störfalldetektionsschaltung erbringt eine Entlastung bzw. Vereinfachung der
Steuereinheit 7.
Mit Hilfe der Stromsensoren 15,16 wird ein Überstrom durch den Lastkreis erkannt. Im Einzel- nen wird der Strom I mit Hilfe der Sensoren 15,16 gemessen und in der Störfalldetektionsschal- tung 14 mit einem vorgegebenen Grenzwert verglichen. In entsprechender Weise wird die Tempe- ratur mit Hilfe des Temperatursensors 17 gemessen und in der Detektionsschaltung mit einem vorgegebenen Maximalwert verglichen. Steigt die Temperatur über diesen Grenzwert an, so wird von der Störfalldetektionsschaltung 14 automatisch ein Abschalten der Steuereinrichtung 1 veran- lasst, wobei ein neuerliches Einschalten (über die Tastenanschlüsse 11) erst nach Abkühlen der
Halbleiterschalter 2,3 wieder möglich ist Auf diese Weise wird vor allem ein Schutz gegen zu hohe Lasten bzw. eine schleichende Überlast erreicht.
Was die Überstrom- bzw. Kurzschlusssicherung anlangt, so wird bei Erkennen eines über dem vorgegebenen Grenzwert liegenden Stromes I normalerweise die Gate-Ansteuerung der MOSFET-
Halbleiterschalter 2,3 abgeschaltet. In der auf dieses Abschalten folgenden Halbwelle kann die Steuereinheit 7 jedoch ein neuerliches Einschalten bewirken. Wenn der Überstrom-Zustand über eine bestimmte Zeit bestehen bleibt, so wird die Steuereinrichtung 1 endgültig abgeschaltet, und ein Wiedereinschalten ist erst nach dem Trennen von der Netzspannung, nach Kontrollieren der
Last bzw. der eingestellten Betriebsweise, wieder möglich.
Bei manchen Lasten, wie insbesondere bei kalten Beleuchtungsmitteln, ist der Einschaltstrom, also der Strom unmittelbar nach dem erstmaligen Einschalten, wesentlich höher als der Strom im Normalbetrieb. Um diesem Umstand Rechnung zu tragen, wird bei der vorliegenden Steuereinrich- tung 1 der Grenzwert für den Strom I beim Einschalten für eine vorgegebene Zeitdauer, z. B. ca.
300 ms lang, auf einen höheren Wert angehoben, wie etwa auf den 4-fachen oder 5-fachen Wert, um ein Starten überhaupt zu ermöglichen. Die Halbleiterschalter 2,3 müssen selbstverständlich für diesen kurzzeitig höheren Strom ausgelegt sein.
Durch die beschriebene Überstromerkennung bzw. Strombegrenzung werden auch Stromspit- zen erkannt, welche im Betrieb bei der Speisung von kapazitiven Lasten im Phasenanschnitt- Modus auftreten können, und demgemäss wird, da die Steuereinrichtung selbsttätig abschaltet, ein Betrieb im falschen Modus verhindert, wobei eine Überprüfung und eine manuelle Umschaltung mit Hilfe des Betriebswahlschalters 13 veranlasst wird.
Die Störfalldetektionsschaltung 14 kann mit einem nicht näher veranschaulichten Flip-Flop aus- gebildet sein, welches bei einem wie vorstehend beschrieben erfassten Störfall (Überstrom, Über- temperatur) gesetzt wird, wobei gleichzeitig die Ansteuerung der MOSFET-Halbleiterschalter 2,3 unterbrochen wird. Das Flip-Flop wird von der Steuereinheit 7 jede Halbwelle abgefragt und zurückgesetzt.
Im Mikroprozessor der Steuereinheit 7 kann ein Zähler realisiert sein, dessen Zählerstand bei jeder Störfall-Detektion um "1" erhöht wird, und nach Erreichen eines bestimmten Zählerstandes, entsprechend dem Verstreichen der vorgegebenen Zeitdauer von z.B. ca. 300 ms wird, wenn periodisch durch Abfragen des Flip-Flops in jeder Halbwelle eine Fehlermeldung erkannt wurde, wird die Steuereinrichtung 1 durch die Steuereinheit 7 abgeschaltet. Ein erneutes Starten der Steuereinrichtung 1 mittels der entsprechenden Taste an der Tasten-Anschlussgruppe 11würde den Vorgang wiederholen und schliesslich eine Überprüfung der Schaltung, d. h. der eingestellten Betriebsart und der Last, erzwingen.
Der Mikroprozessor 7 übernimmt auch die vorbeschnebene Steuerung bei Überstromdetektion im Fall eines Einschaltens einer im Kaltzustand befindlichen Last.
Wie schliesslich aus Fig. 1 noch ersichtlich ist, sind die MOSFETs 2,3, wie dies an sich üblich ist, mit eingebauten antiparallel geschalteten Dioden 19,20 versehen, welche jeweils einen Strom-
<Desc/Clms Page number 7>
fluss in einer Richtung auch bei Sperrung des zugehörigen Halbleiterschalters 2 bzw. 3 ermögli- chen. Dadurch kann beispielsweise in einer positiven Halbwelle der Strom über den einen, in Fig. 1 oberen MOSFET-Halbschalter 2 und die Diode 20 des anderen, unteren Halbleiterschalters 3 fliessen. In einer negativen Halbwelle kann der Strom über die durchgeschaltete Strecke des unte- ren Halbleiterschalters 3 und die Diode 19 des oberen Halbleiterschalters 2 fliessen.
Dieser Umstand wird im Weiteren bei der vorliegenden Steuereinrichtung 1 zur Erzielung eines exakten Schaltens im jeweiligen Nulldurchgangs-Zeitpunkt der einzelnen Halbwellen ausgenutzt.
Diese Technik wird nunmehr anhand der Fig. 2 näher erläutert, in der ein Teil der Schaltung von
Fig. 1 mehr im Detail veranschaulicht ist, wobei andere Schaltungsteile der besseren Übersicht wegen weggelassen wurden.
Im Einzelnen ist in Fig. 2 wiederum die Steuereinheit 7 in Form eines Mikroprozessors ersicht- lich, welche mit zwei internen Komparatoren 21,22 aufgebaut ist, an deren "+"-Eingänge eine
Referenzspannung Vref angelegt wird. Die "-"-Eingänge der beiden Komparatoren 21,22 liegen über Spannungsteiler R4, R5 bzw. R6, R7 an den Drain-Anschlüssen der MOSFET-Halbleiter- schalter 2 bzw. 3. An die Steuereinheit 7 sind die Spannungsteiler R4, R5 bzw. R6, R7 mit ihren
Verbindungspunkten angeschlossen, u. zw. an Anschlüsse P3, P4. An Steuerausgängen P1, P2 der Steuereinheit 7 liegen die Steuerelektroden, d. h. Gate-Anschlüsse, der MOSFETs 2,3 über
Gate-Vorwiderstände R1 bzw. R2.
Im Betrieb wird im Fall einer Phasenabschnittsteuerung, s. in Ergänzung zu Fig. 2 auch Fig. 3, ein Einschalten des Stromes im jeweiligen Nulldurchgang und danach ein Abschalten entspre- chend dem über die Taste(n) (Tastenanschlüsse 11, Fig. 1) eingestellten Stromflusswinkel mit Hilfe der Steuereinheit 7 bewerkstelligt. Für das exakte Einschalten des jeweiligen Halbleiterschalters, z. B. des MOSFETs 2 in der positiven Halbwelle, bzw. des MOSFETs 3 in der negativen Halbwelle, müssen entsprechende Aufsteuerimpulse UP1 bzw. UP2 (Fig. 3) erzeugt werden.
Um nun eine aufwendige Nulldurchgangs-Detektion zu erübrigen, wird das Einschalten des Laststromes 1 beim jeweiligen Nulldurchgang einfach mit Hilfe der antiparallel geschalteten Diode 19 bzw. 20 bewerk- stelligt, wobei beispielsweise während der positiven Halbwelle die Diode 20 des unteren Halbleiter- schalters 3 ab dem Nulldurchgang zu leiten beginnt, so dass ein Strom I zur Last 4 (Fig. 1) fliessen kann, vorausgesetzt dass der eine, in Fig. 2 obere Halbleiterschalter 2 geöffnet ist. Zufolge der unteren Revers-Diode 20, die während der negativen Halbwelle noch in Sperrrichtung gepolt ist, kann der Stromfluss aber erst im Nulldurchgang beginnen, was bedeutet, dass der eine, obere Halbleiterschalter 2 bereits vor dem Nulldurchgang an seiner Steuerelektrode einen Aufsteuerim- puls (s. Signal UP1 in Fig. 3) zugeführt erhalten kann.
Durch diese "Vorbereitung" des einen Halb- leiterschalters 2 bereits eine vorgegebene kurze Zeitdauer, z. B. in der Grössenordnung von 100 #s bis 400 #s, insbesondere 250 #s, vor dem Nulldurchgang können etwaige Schwankungen in der Netzfrequenz sowie unterschiedliche Zeitpunkte für die Nulldurchgänge, auch auf Grund von Rundsteuerimpulsen die der Netzspannung überlagert sind, hinsichtlich ihrer Auswirkung auf das Schalten im Nulldurchgang eliminiert werden - es lässt immer die zum jeweils anderen Halbleiter- schalter, z. B. 3, antiparallel geschaltete Diode, z. B. 20, den Stromfluss genau im Nulldurchgang beginnen. Dies ist in der unteren Diagrammzeile für den Laststrom I in Fig. 3 zu den Zeitpunkten 0 ms, 10 ms, 20 ms, 30 ms usw. ersichtlich.
Ebenso ist im Diagramm von Fig. 3 in den beiden oberen Diagrammzeilen für die Aufsteuersignale UP1 bzw. UP2 für die Gate-Anschlüsse der Halbleiterschalter 2, 3 ersichtlich, dass der jeweilige Aufsteuerimpuls, z. B. für den einen, oberen Halbleiterschalter 2 bei 23 und für den anderen, unteren Halbleiterschalter 3 bei 24 in Fig. 3, be- reits vor dem jeweiligen Nulldurchgang, beispielsweise bei 20 ms bzw. bei 10 ms und 30 ms, an die Steuerelektrode des jeweiligen Halbleiterschalters 2 bzw. 3 angelegt wird, so dass die Durch- schaltung "vorbereitet" wird und der Laststrom jeweils sofort, wenn die Diode 20 bzw. 19 von der Sperrrichtung um die Durchlassrichtung wechselt, zu fliessen beginnen kann.
Zur Gewinnung der Aufsteuerimpulse UP1 bzw. UP2 kann beispielsweise die Spannung an den Drain-Anschlüssen der MOSFET-Halbschalter 2 bzw. 3 mit Hilfe der Komparatoren 21,22 mit der Referenzspannung Vref verglichen werden, was in Fig. 3 in der dritten bzw. vierten Diagramm- zeile für U1 und U21 bzw. U2 bzw. U22 veranschaulicht ist. Dabei stellen die Spannungen U1 bzw.
U2 die über die Spannungsteiler R4, R5 bzw. R6, R7 entsprechend reduzierten Spannungen an den Drain-Anschlüssen der MOSFETs 2,3 dar, und U21 bzw. U22 sind die Ausgangsspannungen der Komparatoren 21 bzw. 22. Beispielsweise vergleicht der Komparator 22, wenn der Aufsteuer-
<Desc/Clms Page number 8>
impuls 23 für den einen, oberen MOSFET 2 gewonnen werden soll, die Referenzspannung Vref mit der heruntergeteilten Drain-Spannung U2 des unteren, anderen Halbleiterschalters 3, und sobald diese herabgesetzte Drain-Spannung U2 auf die Referenzspannung Vref absinkt, wie dies in Fig. 3 bei 23' gezeigt ist, gibt der Komparator 22 ein Ausgangssignal U22 ab, das über eine Unter-Einheit des Mikroprozessors 7, die in Fig. 2 bei 25 schematisch veranschaulicht ist, die Abgabe des Auf- steuerimpulses 23 (Signal UP1 in Zeile 1 von Fig. 3) veranlasst.
Entsprechend der eingestellten, gewünschten Stromsteuerung bzw. Stromflusswinkelsteuerung wird dieser Aufsteuerimpuls UP1 bei 26 wieder beendet, so dass der eine, obere Halbleiterschalter 2 wieder sperrt und der Strom- fluss somit beendet wird. Die am Drain-Anschluss des einen, oberen MOSFET-Halbleiterschalters
2 liegende Spannung, reduziert um das Spannungsteilerverhältnis, sinkt in der Folge weiter ab, vgl.
U1 in Zeile 3 in Fig. 3, bis sie die Referenzspannung Vref erreicht, und zwar zum Zeitpunkt 24' kurz vor dem nächsten Nulldurchgang, wo dann die negative Halbwelle folgt, und es wird nun vom diesen Zustand erfassenden oberen Komparator 21 ein Ausgangssignal U21 noch vor dem nächs- ten Nulldurchgang, z. B. bei 30 ms, abgegeben, was die Steuereinheit 7 bzw. deren Untereinheit 25 zur Abgabe des Aufsteuerimpulses für den anderen Halbleiterschalter 3, bei 24 in Fig. 3, veran- lasst. Bei 27 wird dieser Aufsteuerimpuls UP2 sodann wieder, in Entsprechung zum eingestellten
Stromflusswinkel, beendet, d. h. die Phase abgeschnitten.
Wenn auf die Betriebsart "Phasenanschnitt" eingestellt ist, so muss der Stromfluss jeweils exakt im Nulldurchgang beendet werden, wobei der Stromfluss zuvor entsprechend dem ge- wünschten Stromflusswinkel, durch den jeweiligen Halbleiterschalter 2 oder 3 im Phasenanschnitt aufgesteuert wurde, vgl. z. B. in Fig. 4 die obere Diagrammzeile 4, Anschnittflanke 28. Danach wird exakt im Nulldurchgang der Stromfluss beendet, z. B. zum Zeitpunkt 10 ms in Fig. 4, was wiederum durch die zum jeweils anderen Halbleiterschalter, z. B. 3, antiparallel geschaltete Diode, z. B. 20, selbsttätig bewirkt wird. Hier ist nur darauf zu achten, dass der jeweils eine Halbleiterschalter, z. B.
2, nicht frühzeitig (z. B. auf Grund von Netzfreguenzschwankungen) gesperrt wird. Demgemäss wird hier der Aufsteuerimpuls UP1 über den zu erwartenden Nulldurchgangs-Zeitpunkt hinaus am Gate-
Anschluss des MOSFET-Halbleiterschalters 2 angelegt, wie in Fig. 4 bei 29 gezeigt ist, wobei die
Zeitdauer zwischen dem Nulldurchgang (bei 10 ms) und dem Ende des Aufsteuerimpulses UP1 wiederum vorzugsweise ungefähr 100 #s bis 400 #s, insbesondere 250 #s, beträgt. Auch hier kann zum Abschalten des MOSFET-Halbleiterschalters, z.
B. 2, wiederum die Ausbildung mit den beiden Komparatoren 21,22 herangezogen werden : die heruntergeteilte Drain-Spannung U2 am "-"-Eingang des Komparators 22 bei ihrem Anstieg die Referenzspannung Vref erreicht, wird der bis dahin auf hoch liegende Ausgang UC2 des Komparators 22 auf niedrig gesetzt, was über die
Untereinheit 25 der Steuereinheit 7 die Beendigung des Aufsteuerimpulses UP1 für den einen
MOSFET-Halbleiterschalter 2 bewirkt. In entsprechender Weise wird der Aufsteuerimpuls UP2 für den anderen, unteren Halbleiterschalter 3 (bei 30 in Fig. 4 nach dem entsprechenden Nulldurch- gang, z.
B. bei 20 ms in Fig. 4, abgeschaltet, wenn die Drain-Spannung U1 (mit entsprechender
Herunterteilung am Spannungsteiler R4, R5, nach Beendigung der negativen Halbwelle und Be- ginn der positiven Halbwelle wieder ansteigt und dabei die Referenzspannung Vref erreicht, s. die Abschnittflanke 30 in Fig. 4.
Wie somit ersichtlich, ist es bei der vorliegenden Ausbildung nicht erforderlich, exakt den jewei- ligen Nulldurchgang mit einem aufwendigen Nulldurchgangsdetektor zu erfassen, und die vorge- gebene Zeitdauer für die jeweiligen Aufsteuerimpulse bereits vor dem jeweiligen Nulldurchgang (im Phasenabschnittverfahren) bzw. noch nach dem jeweiligen Nulldurchgang (im Phasenanschnittver- fahren) kann durch entsprechende Festlegung der Referenzspannung Vref eingestellt werden.
Beispielsweise kann die Referenzspannung auf ca. 25 V bzw. um das Spannungsteilerverhältnis R4:R5 bzw. R6 :R7 im Prozessor 7 festgelegt werden, wobei dann bei einer Netzspan- nung von 230 V/50 Hz die angesprochene Zeitdauer ca. 250 #s beträgt.
Die Zeitpunkte für das Anlegen bzw. Abschalten der Aufsteuerimpulse UP1 bzw. UP2, wie vor- stehend anhand der Fig. 3 und 4 beschrieben, vor bzw. nach dem jeweiligen Nulldurchgang, je nachdem ob im Phasenabschnitt oder im Phasenanschnitt gearbeitet wird, können auch rechne- risch in der Untereinheit 25 des Mikroprozessors 7 in der Art einer PLL-Schaltung ermittelt werden.
Dabei werden bevorzugt die Halbwellen-Dauern der positiven und negativen Halbwellen getrennt gemessen, um mögliche Gleichspannungsanteile in der Netzspannung und demgemäss sich dar- aus ergebende unterschiedliche Halbwellen-Dauern besser kompensieren zu können. Auf Basis
<Desc/Clms Page number 9>
der Abweichungen zwischen den im Voraus berechneten und den danach gemessenen Zeitpunk- ten der Nulldurchgänge wird die Dauer der jeweils übernächsten Halbwelle, also der nächsten positiven Halbwelle bzw. der nächsten negativen Halbwelle, und damit auch der jeweils übernächs- te Nulldurchgang (von positiv auf negativ bzw. von negativ auf positiv) vorausberechnet.
Dies kann beispielsweise wie folgt geschehen:
Es sei angenommen, dass am Anfang der n-ten positiven Halbwelle der Nulldurchgangs-
Zeitpunkt mit Tp1 (n) gemessen wird, wobei dieser Nulldurchgangs-Zeitpunkt zuvor mit Tpo (n) im
Voraus berechnet wurde. Die Abweichung #Tp (n) zwischen dem gemessenen und dem berechne- ten Nulldurchgang wird demgemäss wie folgt ermittelt: #Tp(n)=Tp1 (n)-Tpo(n)
Der nächste (der (n+1)-te) Nulldurchgang am Anfang der nächsten negativen Halbwelle ergibt sich daher rechnerisch wie folgt:
Tno(n+1)=Tp1 (n)+ATp(n)/2+tp(n)
Dabei wird mit tp (n) die Dauer der vorhergehenden (n-ten) positiven Halbwelle bezeichnet.
In entsprechender Weise wird die Dauer der nächsten negativen Halbwelle mit to (n+1) be- zeichnet, und diese kann wie folgt berechnet werden: tn(n+1)=tn(n-1)+ATp(n)/8
Am Anfang der darauffolgenden (n+1)-ten negativen Halbwelle wird der Zeitpunkt des Null- durchgangs Tn1 (n+1) gemessen, und es werden daraus die neuen Werte wie folgt berechnet: - #Tn(n+1)=Tn1 (n+1)-Tno(n+1)... Abweichung zwischen dem gemessenen und dem berech- neten Nulldurchgang am Anfang der nächsten negativen Halbwelle - Tpo (n+2)=Tn1 (n+1)+ATn (n+1)/2+tn (n+1)... nächster Nulldurchgang am Anfang der positi- ven Halbwelle - tp(n+2)=tp(n)+ATn(n+1)/8... Dauer der nächsten positiven Halbwelle.
Bei der vorstehenden Darstellung wurde der Index p für positive Halbwellen, der Index n für negative Halbwellen, der Index 0 für berechnete Werte und der Index 1 für gemessene Werte verwendet. Weiters wird mit n-1, n, n+1 und n+2 auf die aufeinanderfolgenden positiven (n, n+2...) und negativen (n-1, n+1...) Halbwellen hingewiesen.
Anhand der Fig. 5 und 6 soll nun eine Möglichkeit zur zusätzlichen Reduktion der an sich schon geringen Verlustleistung der vorliegenden Steuereinrichtung 1 erläutert werden. Dabei wird ein im Wesentlichen gleichzeitiges Ansteuern jeweils beider MOSFET-Halbleiterschalter 2,3 in den beiden Halbwellen vorgesehen, so dass der Hauptstrom im jeweils anderen Halbleiterschalter 3 bzw. 2 anstatt nur über die Revers-Diode 20 bzw. 19 über diese und über den durchgesteuerten Kanal des ansonsten in Sperrrichtung gepolten MOSFETs 3 bzw. 2 fliesst, wodurch der Span- nungsabfall an diesem MOSFET 3 bzw. 2 erheblich reduziert wird.
Beispielsweise nimmt das Diagramm von Fig. 5 auf die Phasenabschnittsteuerung Bezug, vgl. auch die vorstehend erläuterte Fig. 3, wobei ersichtlich ist, dass nunmehr in der obersten Dia- grammzeile zwischen den Aufsteuerimpulsen UP1 während der positiven Halbwellen für den einen, in Fig. 1 und 2 oberen MOSFET-Halbleiterschalter 2 zusätzlich während der negativen Halbwellen Aufsteuerimpulse (bei 31 angedeutet) eingefügt sind. In entsprechender Weise sind für den ande- ren Halbleiterschalter 3 zwischen dessen eigentlichen Aufsteuerimpulsen UP2 zusätzlich bei 32 während der positiven Halbwellen Aufsteuerimpulse eingefügt.
Diese zusätzlichen Aufsteuerimpulse 31 bzw. 32 dürfen, um den vorstehend anhand der Fig. 3 und 4 erläuterten Vorteil des exakten Schaltens im Nulldurchgang nicht wieder zu verlieren, jeweils erst kurz nach dem jeweiligen Nulldurchgang angelegt werden, d. h. also mit einer Verzögerung von z. B. ungefähr 300 #s bis 500 #s nach der ansteigenden Flanke von U22 bzw. U21 in Fig. 3, ent- sprechend den ansteigenden Flanken der Aufsteuerimpulse UP1 bzw. UP2 vor dem jeweiligen Nulldurchgang, wie bei 23 bzw. 24 gezeigt.
In der unteren Diagrammzeile von Fig. 5 ist jeweils abwechselnd der Spannungsabfall AU am jeweils anderen Halbleiterschalter 3 bzw. 2 veranschaulicht, wobei die obere Kurve die Situation ohne Verlustleistungsreduktion (also ohne die eingefügten Impulse 32 bzw. 31) und die untere Kurve die Situation bei Aufsteuerung des jeweils anderen Halbleiterschalters 3 bzw. 2 zeigt. Wie ersichtlich ist dabei am Beginn eines jeden Durchschaltens kurzzeitig der Spannungsabfall AU noch relativ hoch, nämlich gleich dem an sich gegebenen Spannungsabfall, und er fällt dann sofort mit dem Durchschalten des jeweils anderen Halbleiterschalters 3 bzw. 2 auf die untere Kurve 2 ab.
<Desc/Clms Page number 10>
In Fig. 6 ist in vergleichbarer Weise die Situation für den Fall einer Phasenanschnittsteuerung gezeigt, wobei hier der Vergleich zum Diagramm gemäss Fig. 4 anzustellen ist. Auch hier werden wiederum zusätzliche Aufsteuerimpulse für den jeweils anderen Halbleiterschalter eingefügt, wie für UP1 bei 33 und für UP2 bei 34 veranschaulicht ist ; diese gesonderten Aufsteuerimpulse sind kürzer als die Aufsteuerimpulse für den jeweils einen Halbleiterschalter, vgl. die abfallenden Flan- ken 29 bzw. 30 der jeweils "aktiven" Aufsteuerimpulse UP1 bzw. UP2. Die zusätzlich eingefügten
Aufsteuerimpulse müssen hier somit vor dem jeweiligen Nulldurchgang beendet werden, um so den erwähnten Vorteil des exakten Schaltens im Nulldurchgang beizubehalten.
In der unteren Diagrammzeile AU der Fig. 6 ist wiederum der Spannungsabfall am jeweiligen
Halbleiterschalter 3 bzw. 2 einmal für den Fall ohne Verlustleistungsreduktion (d. h. ohne Einfügung der zusätzlichen Impulse 34 bzw. 33 ; Kurve) bzw. für den Fall der zusätzlichen Aufsteuerung des jeweils anderen Halbleiterschalters (untere Kurve in der Zeile AU von Fig. 6) gezeigt.
Da mit der vorstehend anhand der Fig. 4 beschriebenen Detektion der Nulldurchgänge im Pha- senanschnitt erst im Nachhinein der jeweilige Nulldurchgang erkannt wird, muss der Zeitpunkt des
Nulldurchgangs im Fall der Fig. 6 wiederum im Voraus zumindest ungefähr ermittelt werden, wozu die vorstehend erläuterte Berechnung für die in der Untereinheit 25 des #P7 realisierte PLL-
Schaltung verwendet werden kann. Eine einfachere Variante bestünde auch darin, jeweils die
Dauer der vorhergegangenen positiven Netzhalbwelle in der pP-Steuereinheit 7, z.B. mittels eines
Timers, zu messen, wonach diese Dauer, abzüglich eines Werts für die schwellenwertabhängige
Verzögerung (z. B. 250 #s), zur vorhergegangenen negativen Flanke des Ausgangssignals U22 bzw.
U21 des jeweiligen Komparators 22 bzw. 21 hinzuaddiert wird.
Anhand der Fig. 7 bis 9 soll nun abschliessend noch die bei der vorliegenden Steuereinrichtung
1 in vorteilhafter Weise gegebene Möglichkeit der Korrektur unterschiedlicher Flankensteilheiten im
Laststrom im Phasenanschnitt einerseits bzw. Phasenabschnitt andererseits erläutert werden.
Üblicherweise werden die Gate-Anschlüsse der MOSFET-Halbleiterschalter 2,3 mit TTL-Pegeln angesteuert, wobei sich durch die Prozess-bedingten Gate-Kapazitäten im Phasenanschnitt bzw.
Phasenabschnitt unterschiedliche Flankensteilheiten der Anschnittflanken bzw. Abschnittflanken ergeben. Diese unterschiedlichen Steilheiten bzw. Dauern der Phasenanschnittflanken (Fig. 7a) und Phasenabschnittflanken (Fig. 7b) sind in den Diagrammen von Fig. 7 einander gegenüberge- stellt, wobei jeweils in der oberen Hälfte des Diagramms der Ein- bzw. Abschaltimpuls (vgl. UP1 oder UP2 in Fig. 4 bzw. in Fig. 3) , was die Einschaltflanke bzw. Abschaltflanke anlangt, gezeigt ist, wogegen in den unteren Teilen der Diagramme von Fig. 7a und 7b die Flanken des Laststroms 1 im
Phasenanschnitt bzw. Phasenabschnitt veranschaulicht sind. Dabei ist eine vergleichbare Zeitskala verwendet, und es ist ersichtlich, dass die Anschnittflanke (Fig. 7a) des Laststroms I ungefähr dreimal so lange ist wie die Abschnittflanke (Fig. 7b) .
Im Einzelnen ist dieser Unterschied abhän- gig von den jeweils verwendeten MOSFETs 2,3, er liegt jedoch in der angegebenen Grössenord- nung, und dieser Unterschied kann zu erheblichen EMV-Problemen - vor allem zufolge der steilen Abschnittflanke -oder, bei Verlängerung der Flanken durch Erhöhung der Gate-Widerstände, wie an sich bekannt, zu einer grösseren Verlustleistung führen.
Um daher die Schaltflanken hinsichtlich Steilheit bzw. Dauer aneinander anzupassen, sind in der vorliegenden Steuereinrichtung 1 ergänzende Schaltungsmassnahmen zweckmässig, und in vorteilhafter Weise möglich, und diese sind in Fig. 8 in einem Detail-Schaltbild (unter Weglassung von hier nicht wesentlichen Schaltungsdetails) veranschaulicht. Es wird dabei die Ansteuerschal- tung etwas modifiziert, um die Flankensteilheiten selektiv zu ändern, so dass sie im Phasenan- schnitt und Phasenabschnitt ungefähr gleich gross sind. Dies wird im vorliegenden Beispiel dadurch bewerkstelligt, dass beim Phasenabschnitt (s. Fig. 7b) die Abschnittflanke in ihrer Dauer durch Vorsehen eines im Vergleich zum Phasenanschnitt grösseren Gate-Vorwiderstandes verlängert wird.
Im Einzelnen wird zwischen Gate-Ansteuer-Ports P1 und P2 der pP-Steuereinheit 7 ein zusätz- licher Widerstand R3 eingefügt. Durch geeignete Ansteuerung der Port-Pins P1, P2 der pP-Steuer- einheit 7 kann nun im Phasenabschnitt der Widerstand R1 (bzw. R2) allein als Gate-Vorwiderstand wirksam werden, jedoch wird im Phasenabschnitt die Serienschaltung aus R1+R3 (bzw. R2+R3) wirksam. Dabei bleibt im Phasenanschnitt die Ansteuerung unverändert wie vorstehend erläutert.
Im Phasenabschnitt wird jedoch nunmehr in der positiven Halbwelle der Prozessor-Port P1 als "Eingang" konfiguriert und damit hochohmig, und gleichzeitig wird der Ausgang P2 auf ein niedri-
<Desc/Clms Page number 11>
ges Potential gelegt. Dadurch wird beim Aufsteuern des MOSFET-Halbleiterschalters 2 die Serien- schaltung der Widerstände R1 und R3 als Gate-Vorwiderstand wirksam. Entsprechendes gilt für die Ansteuerung des anderen MOSFET-Halbleiterschalters 3, wo dann für die Abschnittflanke die Serienschaltung der Widerstände R2 und R3 als Gate-Vorwiderstand wirksam wird.
Nach Ende der jeweiligen Abschnittflanke (ca. 100 #s bis 200 #s nach Ansteuerung des jewei- ligen Ports P1 bzw. P2) kann auch der Port P1 (bzw. P2) wieder als Ausgang konfiguriert und auf niedriges Potential gelegt werden.
Diese Situation ist in den Diagrammen von Fig. 9 veranschaulicht, wobei Fig. 9a die nicht ge- änderte Situation im Phasenanschnittverfahren und Fig. 9b die mit der modifizierten Schaltung wie vorstehend beschrieben geänderte Situation im Phasenabschnitt zeigt. Dabei ist in den beiden Diagrammen von Fig. 9a und 9b jeweils oben die Spannung UP1 am Port P1, in der Mitte die Spannung UP2 am Port P2 und unten der Laststrom I veranschaulicht. Fig. 9 zeigt somit die Situa- tion des Phasenabschnitts an dem einen MOSFET-Halbleiterschalter 2, d. h. die Ansteuerung während der positiven Halbwelle. In entsprechender Weise erfolgt die Ansteuerung in der negati- ven Halbwelle, wobei sich eine Erläuterung im Detail erübrigt.
Aus Fig. 9a und 9b ist ersichtlich, dass die Anschnittflanke des Laststroms (Fig. 9a) und die Abschnittflanke (Fig. 9b) ungefähr gleiche Dauern haben bzw. entsprechende Steilheiten besitzen.
In Fig. 8 sind weiters zusätzliche Gate-Kapazitäten C1, C2 dargestellt, die mit den Symmetrie- punkt ("0") zwischen den Halbleiterschaltern 2,3 bzw. mit den Gate-Anschlüssen der Halbleiter- schalter 2,3 verbunden sind. Mit diesen zusätzlichen Gate-Kapazitäten C1, C2, die wesentlich grösser sind als die Eingangskapazitäten der MOSFETs 2,3, kann die Streuung der Eingangskapa- zitäten der MOSFET-Halbleiterschalter 2,3 unwirksam gemacht werden, um eine noch bessere Anpassung der Flanken des Laststromes I zu erzielen.
Die Ansteuerspannungen UP1 und UP2 für die MOSFET-Halbleiterschalter 2,3 können bei- spielsweise in der Grössenordnung von 5 V liegen, wobei sich gerade bei derart niedrigen Ansteu- erspannungen an sich die in Fig. 7 gezeigten unterschiedlichen Flankensteilheiten beim Einschal- ten bzw Ausschalten der Halbleiterschalter 2,3 ergeben würden.
PATENTANSPRÜCHE :
1. Steuereinrichtung zur Steuerung des Stromflusswinkels eines durch eine Last fliessenden
Stroms, mit zwei antiseriell geschalteten steuerbaren Halbleiterschaltern, wie MOSFETs, zu deren Schaltstrecken jeweils eine Diode antiparallel geschaltet ist, und mit einer Steu- ereinheit, die mit den Steuereingängen der Halbleiterschalter zum unabhängigen Ansteu- ern der Halbleiterschalter für eine Phasenan- oder -abschnittsteuerung des Laststroms verbunden ist, dadurch gekennzeichnet, dass die Steuereinheit (7) den jeweiligen Halblei- terschalter (2;
3) über dessen Steuereingang zum Einschalten des Laststroms (I) im Null- durchgang, bei Phasenabschnittsteuerung, bereits eine vorgegebene Zeitdauer vor dem
Nulldurchgang aufsteuert und/oder beim Abschalten des Laststroms (I) im Nulldurchgang, bei Phasenanschnittsteuerung, erst eine vorgegebene Zeitdauer nach dem Nulldurchgang sperrt, und dass das jeweilige Schalten des Stroms exakt im Nulldurchgang durch die zum jeweils anderen Halbleiterschalter (3; 2) antiparallel geschaltete Diode (20; 19) erfolgt.
<Desc / Clms Page number 1>
The invention relates to a control device according to the introductory part of claim 1.
Such control devices are usually used to regulate a load, e.g. a lighting device, electrical power used, depending on the type of
Load (inductive or capacitive) in the leading edge or in the trailing edge.
Such a control device is known from WO 92/15052 A, in addition a hybrid
Operating mode is provided in which each half-wave both in the phase section and in
Leading edge is trimmed. Phase cut-off control is provided as the preferred mode of operation, and when an inductive load is detected by a sensor, the system automatically switches to a phase cut-off control in order to minimize voltage peaks. While phase control is normally used for capacitive loads, the
If an overcurrent is detected, the system automatically switches to the asymmetrical hybrid operating mode, in which current flow segments are provided at the beginning and at the end of a half-wave.
Control devices of this type are usually used for dimming lights, but of course there are also other applications with regulation of the electrical power for a load. As a rule, in the known control devices for the exact switching on of the current flow in the respective zero crossing at the beginning of a half-wave in
In the case of a phase control or to switch off the current flow at the end of the half-wave, in the case of a phase control, a zero-crossing detector is used, which can be constructed, for example, with a phase-locked loop, usually a high one
Circuit effort for the exact switching at zero crossing is required.
The aim of the invention is now to achieve an exact switching in the zero crossing with as little as possible
Switching effort, without exact detection of the respective zero crossing, to allow, moreover, should also be taken into account the periods of the supply voltage of the usual supply network (in Europe 230V / 50Hz) which are not 100% exactly adhered to.
In addition, the present control device is intended to avoid unsuitable modes of operation, which can lead to damage or even the control device burning or the load being damaged, and therefore a safety concept with appropriate protective devices should be provided. In addition, the control device should be able to be operated with minimal power loss, and so-called EMC problems (delivery of high-frequency interference pulses) should be avoided, in particular, by matching cut and cut edges of the load current
The solution according to the invention results primarily from the measures defined in claim 1. Advantageous refinements and developments are specified in the subclaims.
According to the invention, an exact switching at zero crossing is thus automatically obtained by the diodes connected in parallel with the actual semiconductor switches in a conventional manner. In order to make this possible, in the case of a phase section control, the respective semiconductor switch, in particular MOSFET, is opened a short time before the zero crossing, but no current can yet flow because the other semiconductor switch is blocked and the other semiconductor switch is connected in anti-parallel with this Diode is polarized in reverse direction. At the zero crossing, however, this diode of the other semiconductor switch becomes directly conductive, and since the one semiconductor switch is already prepared for switching through by the control pulse on its control electrode, the current flow can begin immediately in the zero crossing.
The current flows through the open semiconductor switch and through the anti-parallel diode of the other semiconductor switch. In the case of a phase control, the current flow must be stopped in the respective zero crossing, which is done automatically by the diode connected antiparallel to the other semiconductor switch, since the diode is then blocked from the time of the zero crossing. The one semiconductor switch is held in the open state for a short time beyond this zero crossing, i. H. the control pulse is applied by the control unit for a predetermined short period of time beyond this zero crossing to the control input of the one semiconductor switch in order to ensure that the zero crossing is reached.
When this happens, the current flow is automatically stopped immediately, as mentioned, due to the diode now polarized in the reverse direction. This principle becomes corresponding in both directions of current flow, both in the positive and in the negative half-waves
<Desc / Clms Page number 2>
Way applied, then only the two anti-serial semiconductor switches in the
Change switching function.
The phase cut or the phase cut, on the other hand, is carried out in a conventional manner, the current flow angle being set and the corresponding switching times being controlled with the control unit, depending on the desired output. It is conceivable here that the control device is designed only for a phase control or phase control alone, the current switching on or off according to the invention taking place exactly at zero crossing by means of the anti-parallel diode. As a rule - and preferred - it is
However, the control device is designed for both types of control, phase cut and phase cut, a switchover being provided depending on the application, and then the switching described in the zero crossing is expediently implemented for both control types.
In the control device according to the invention, the exact switching (switching on in
In the case of phase control or switching off in the case of phase control) simply by using the already existing anti-parallel diodes, and it only has to be ensured that e.g. B. despite any fluctuations in the network frequency in each
The corresponding semiconductor switch is turned on at zero crossing time. No particularly exact switching is required for this, especially since the respective predetermined period of time does not have to be observed particularly precisely; It only has to be selected so large that the respective semiconductor switch is safely open at fluctuations in the mains frequency and thus with different half-wave durations at the time of the actual zero crossing.
The predetermined period of time can be determined, for example, simply by the voltage at the other semiconductor switch in each case, in particular at the drain connection in the
Case of MOSFETs as semiconductor switches, monitored by means of a comparator and compared with a predetermined reference voltage. The reference voltage is chosen to be correspondingly low, and in the case of a phase-section control, when the voltage at the drain connection of the other semiconductor switch or MOSFET falls below the reference voltage value, the comparator is activated to obtain the switching pulse for the one semiconductor switch.
In the case of the phase control, after the zero crossing, when the voltage at the drain terminal of the other semiconductor switch reaches the value of the reference voltage, the comparator is switched to obtain the blocking pulse for the one semiconductor switch.
A microprocessor or microcontroller can advantageously be used to implement the control unit, in which case calculations in connection with the zero crossings are also possible within the control unit. This means that a type of PLL circuit (PLL -
Phase Locked Loop - can be realized by calculation. Accordingly, the control unit can simply determine the time of opening or
Determine the blocking of the respective semiconductor switch by continuously recording the half-wave durations and determining the next half-wave duration and thus the next zero crossing on the basis of this, in the manner of an extrapolation, and subtracting the predefined time period from the time of this next zero crossing (in the phase cut-off method ) or added at the mathematically determined point in time of this next zero crossing (in the phase control method). The duration of the positive and negative half-waves can be recorded separately in order to eliminate any DC components in the mains voltage. In general, deviations between the pre-calculated zero crossings and the subsequently measured zero crossings, e.g.
B. in the event of frequency fluctuations or with equal proportions in the mains voltage, when calculating the next half-wave durations or the next zero crossings.
Investigations have shown that the predetermined period of time, by which the semiconductor switch is turned on before the zero crossing in the case of phase control, or is switched off after the zero crossing in the case of phase control, should advantageously be in the range from 100 #s to 400 #s, in particular can be approximately 250 #s.
In the present switching control at the zero-crossing times, there is advantageously a simple possibility for an additional reduction of the power loss, for this purpose the control unit also opens the other semiconductor switch during the opening of the one semiconductor switch so that the flow a semiconductor switch
<Desc / Clms Page number 3>
de current then on the other semiconductor switch and the anti-parallel connected to this
Diode divides.
In order to maintain the advantage of exact switching in the zero crossing due to the effect of the diodes, the other semiconductor switch in the case of the phase cut-off control is only opened a predetermined time interval after the switch-on zero crossing, and in the case of the phase cut-off control that is other semiconductor switches already blocked a predetermined time interval before the zero switch-off. During very short times before (phase control) or after (phase control) the respective zero crossing, the current therefore only flows through the diode of the other semiconductor switch connected in antiparallel, but the current divides for most of the time when the one semiconductor switch is turned on as mentioned, then on the anti-parallel diode and the other
Semiconductor switch on.
Studies have shown that the power loss of the control device at hand can be reduced by approx. 20%. The duration of the specified time interval depends on the regularity of the network frequency or on the accuracy of the determination of the zero crossings or the switching times upstream and downstream of them, and it should usefully be in the range from 10 #s or a few 10 #s to move to, for example, 200 #s.
In the case of phase gating control, the specified predetermined time interval can in turn be determined on the basis of advance calculations, in a manner similar to that described above in connection with the activation or blocking of the respective semiconductor switch. In the case of phase control, the determined opening time for the one semiconductor switch (which, as mentioned, has a short duration, in particular in the order of approx.
250 #s before the zero crossing time) can be taken as the basis, and with a time delay in the range from 300 #s to 500 #s based on this time of opening, the other semiconductor switch can then also be opened. In the case of the control unit being implemented with a microprocessor, this time delay can, for example, simply be set in the microprocessor itself, or hardware time delay elements, as are known per se, can be used.
When controlling the control electrodes of the semiconductor switches, in particular if the MOSFET semiconductor switches are controlled with TTL levels, in phase gating and in
Phase cut different due to the resulting different gate capacitances
Slope slopes are present. The edge in the leading edge can be, for example, three times as long as the edge in the leading edge. These differences can lead to considerable EMC problems, especially in connection with the steep trailing edge; undesirable large power losses can also result in the leading edge edges. In the present case, however, the switch for switching the semiconductor switches or
The control circuit provided for MOSFETs can be easily adapted in such a way that the edge steepnesses in the phase gating and phase gating are approximately the same size. This is achieved in particular in that the flank in the phase section runs less steeply and is lengthened due to a larger gate series resistor. There are therefore different series resistors at the respective semiconductor switch control input for the mutual adaptation of the edge sections, and these different series resistors can be implemented relatively easily with the aid of the control unit, depending on whether work is carried out in the leading edge or in the leading edge.
In particular, depending on whether a phase control or a phase control method is used, the control outputs of the control unit can be dimensioned in such a way that either a single fixed series resistor or this series resistor can be activated in series with a further connectable resistor. The additional resistor can be connected to the two control outputs, bridging them, and in the case of a phase section control, the control output from which the control input of the one semiconductor switch is activated for opening in the manner described above becomes when the phase is cut off configured with high resistance, whereas the other control output, to which the other semiconductor switch is connected, is set to a low potential (low).
As a result, the series connection of the fixed series resistor and said additional resistor becomes effective for one semiconductor switch. After the end of the edge, for example approx. 100 #s to 200 #s after the control outputs mentioned have been activated, the first-mentioned control output can also be set to low resistance again and to low potential.
<Desc / Clms Page number 4>
With separate gate capacitances, the spread of the input capacitances of the MOSFET
Semiconductor switches are made ineffective, whereby an additionally improved adaptation of the edges to one another can be achieved.
For a comfortable mode of operation it can be provided that the control unit automatically switches between phase control and phase control in a manner known per se, depending on the load.
On the other hand, with a view to a particularly high level of safety, the present control device can also be used to set currents through loads which are not subject to the conventional rule, namely that inductive loads in the leading edge and capacitive loads in the
Phase section are controlled (for example, loads with toroidal transformers are better to be controlled in the phase section), according to a particularly preferred embodiment, manual setting to the respective operating mode is provided with the aid of a manual mode selector switch.
In connection with this in particular, a security concept is provided, according to which in
In the event of faults, the control device is switched off, so that a check of the situation and, if necessary, a switchover to the other operating mode is initiated. It is accordingly one
Accident detection circuit available, and this detects in particular an overcurrent through the
Load in order to implement overcurrent or short-circuit protection. A predetermined peak value is set as a limit value for the current, and when the current rises above this value, the control of the control electrodes of the semiconductor switches is switched off. However, there will be a renewed turn on in response to this "fault", i. H. the overcurrent detection enables the following half-wave, and at the same time a counter can be increased.
If an overcurrent is also detected in the next half-waves, i.e. an overcurrent is detected over a certain period of time (which can be determined by reaching a predetermined counter reading), the control device will be finally switched off and can only be switched on again after disconnection from the mains voltage after the load or operating mode has been checked and corrected if necessary.
In the case of a dimmer, however, it must be taken into account that luminaires draw a much higher inrush current than the operating current when cold. In this case, the limit value mentioned is switched on for a limited switch-on period, e.g. B. for 300 ms, to a higher value, e.g. B. the 4-fold limit, raised to enable starting at all.
A major advantage of this overcurrent detection or current limitation is also that current peaks, which can occur during the operation of capacitive loads in the phase control (instead of in the phase control), are detected, so that operation in the wrong operating mode is prevented. In order to relieve the control unit, in particular in the case of implementation by a microprocessor, the accident detection circuit can at least for the most part be implemented separately from this control unit, it also being possible to provide a flip-flop which is set when an accident is detected while at the same time the control of the respective semiconductor switch is interrupted. The flip-flop is queried by the control unit, in particular the microprocessor, every half-wave and then reset. Is for a certain time, e.g. B.
300 ms long, periodically recognizing a fault message again and again (by repeatedly setting the flip-flop), the control unit effects a final shutdown of the control device. Restarting without other measures would result in a repetition of the above-mentioned process, so that the control device is switched off again after a relatively short time (approx. 300 ms). In this way, damage that can lead to the control device burning off can be reliably avoided.
To implement overtemperature protection, the temperature at the semiconductor switches, in particular at the source connections in the case of MOSFETs, can also be continuously monitored or measured. If this temperature rises above a predetermined limit value, the control device switches off, i. H. the control unit causes a final shutdown, and the control device can only be switched on again after it has cooled down. In this way, e.g. B. Protection against creeping overload or generally against excessive loads can be achieved. Conventional temperature sensors, in particular temperature-dependent resistors, can be used to monitor the temperature.
<Desc / Clms Page number 5>
Finally, overvoltage protection is preferably also provided in the present control device in order to detect any overvoltages on the semiconductor switches; Any overvoltages indicate, when the control device is in the phase section mode, to an inductive load and thus to an incorrect operating mode, and after the
Control device upon detection of such an overvoltage can be checked in the course of a
Errors, namely the wrong operating mode setting, are recognized and the control device is set to the other operating mode. In particular, the voltage at the semiconductor switches can be measured for approximately 500 #s after the section edge.
If the
If the voltage rises above the maximum permissible mains peak voltage during this period, this indicates voltage peaks due to an inductive load, which, as mentioned, is not in the
Phase section would be operated.
The invention is explained in more detail below on the basis of particularly preferred exemplary embodiments illustrated in the drawing, to which, however, it is not intended to be limited. 1 shows a schematic block diagram of the present control device in connection with a voltage source and a load; 2 is a block diagram for
Illustration of the control of the semiconductor switch of this control device for the purpose of exact switching in the respective zero crossing; 3 and 4 different voltage and current profiles in the phase section (FIG. 3) and
Phase control (FIG. 4) in connection with the circuit according to FIG. 2; 5 and 6 show further diagrams of voltage profiles in the circuit according to FIG. 2, to illustrate the reduction of the power loss with simultaneous activation of both semiconductor switches in the phase section (FIG. 5) or phase section (FIG. 6); 7 in two opposing diagrams, FIGS. 7a and 7b, the current edges in the phase angle or
Phase section, to illustrate the normally occurring different edge durations or steepnesses; 8 shows a simplified circuit diagram modified with respect to FIG. 2 with regard to the gate series resistors, to illustrate an embodiment of the control device in which the edge steepnesses in the phase gating and phase gating are matched to one another; Fig. 9 corresponding voltage or current diagrams to illustrate the adjusted current edge steepness in the phase gating (Fig. 9a) and phase section (Fig. 9b).
In Fig. 1 is within the dashed outline in a block diagram
Control device 1 illustrates, with the aid of semiconductor switches 2 connected in series,
3 in the form of MOSFETs to control the current through a load 4 according to the leading edge or trailing edge principle. Schematically in Fig. 1 is also a voltage source at 5, in which
Rule of the supply network, illustrated, and moreover, operation with a neutral conductor is illustrated by dotted line 6. In this respect, the present control device 1 can work in two-wire operation as well as in three-wire operation.
The control device 1 contains an essential component, for example, with a
Microprocessor (#P) realized control unit 7, which has a corresponding power supply unit 8
Supply voltage - after rectification by means of diodes 9, 10 - is supplied. The desired settings with regard to the control of the current flow angle, ie. H. the time of a phase segment or phase segment. In the case of a dimmer, upward dimming as well as downward dimming can be provided, for example with the aid of two operating buttons (not illustrated in more detail) or with a single operating button, as is conventional per se; certain settings can also be specified.
Since there are known techniques for this, a detailed description in this regard is unnecessary.
With the help of a mode selector switch 13, which is operated manually, the respective operating mode - leading edge or trailing edge - can be set manually. This manual setting or switchover in the event of an operating mode determined to be inadmissible must be carried out on the basis of a previous check of the safety device 1 and the load 4 associated therewith, as a result of which increased security is achieved in comparison with the known automatic setting. When the operating mode is set automatically, although this automatic system often works without problems, in individual cases there may be faults such as overheating etc.
This safety concept also includes the most extensive possible accident detection
<Desc / Clms Page number 6>
With the help of a detection circuit 14, which in the present example has two current sensors 15, 16 in
Circle of semiconductor switches 2, 3 (but there can also be only one current sensor, for example) and at least one temperature sensor 17, for example in the region of the source electrodes of the
Semiconductor switches 2,3 are assigned. There is also an overvoltage sensor 18 which
Voltage peaks are detected at the anti-serial semiconductor switches 2, 3 and reported to the control unit 7.
With regard to these overvoltages, the accident detection in the exemplary embodiment shown is implemented in the microprocessor of the control unit 7, but the output of the overvoltage sensor 18 per se could also be connected to the accident detection circuit 14. The separate fault detection circuit provides a relief or simplification of the
Control unit 7.
With the help of the current sensors 15, 16, an overcurrent through the load circuit is recognized. In detail, the current I is measured with the aid of the sensors 15, 16 and compared in the accident detection circuit 14 with a predetermined limit value. The temperature is measured in a corresponding manner with the aid of the temperature sensor 17 and compared in the detection circuit with a predetermined maximum value. If the temperature rises above this limit value, the fault detection circuit 14 automatically causes the control device 1 to be switched off, with a renewed switch-on (via the key connections 11) only after the
Semiconductor switch 2, 3 is again possible in this way, above all, protection against excessive loads or a creeping overload is achieved.
As far as the overcurrent or short-circuit protection is concerned, when a current I above the predetermined limit value is detected, the gate control of the MOSFET
Semiconductor switch 2,3 turned off. In the half-wave following this switching off, the control unit 7 can, however, bring about a new switching on. If the overcurrent state persists for a certain time, the control device 1 is finally switched off, and it is only possible to switch it on again after disconnection from the mains voltage, after checking the
Load or the set operating mode, again possible.
With some loads, especially with cold lighting, the inrush current, i.e. the current immediately after switching on for the first time, is significantly higher than the current in normal operation. In order to take this into account, in the present control device 1 the limit value for the current I when switched on is set for a predetermined period of time, e.g. B. approx.
300 ms long, raised to a higher value, such as 4 times or 5 times, in order to enable starting at all. The semiconductor switches 2, 3 must of course be designed for this briefly higher current.
The described overcurrent detection or current limitation also detects current peaks which can occur during operation when capacitive loads are being supplied in the leading edge mode, and accordingly, since the control device switches off automatically, operation in the wrong mode is prevented, a check being carried out and a manual switchover is initiated using the operating selector switch 13.
The fault detection circuit 14 can be designed with a flip-flop (not illustrated in more detail) which is set in the event of a fault (overcurrent, overtemperature) detected as described above, the triggering of the MOSFET semiconductor switches 2, 3 being interrupted at the same time. The flip-flop is queried and reset by the control unit 7 every half-wave.
A counter can be implemented in the microprocessor of the control unit 7, the counter reading of which is increased by "1" each time an accident is detected, and after a certain counter reading has been reached, corresponding to the lapse of the predetermined period of time, e.g. Approx. 300 ms becomes, if an error message was recognized periodically by polling the flip-flop in each half-wave, the control device 1 is switched off by the control unit 7. Restarting the control device 1 by means of the corresponding key on the key connection group 11 would repeat the process and finally a check of the circuit, i. H. the set operating mode and the load.
The microprocessor 7 also takes over the pre-cut control in the event of overcurrent detection in the event that a load which is in the cold state is switched on.
As can finally be seen from FIG. 1, the MOSFETs 2, 3, as is customary per se, are provided with built-in anti-parallel diodes 19, 20, each of which has a current
<Desc / Clms Page number 7>
flow in one direction even when the associated semiconductor switch 2 or 3 is blocked. As a result, the current can flow, for example, in a positive half-wave via the one, in FIG. 1, upper MOSFET half-switch 2 and the diode 20 of the other, lower semiconductor switch 3. In a negative half-wave, the current can flow through the switched path of the lower semiconductor switch 3 and the diode 19 of the upper semiconductor switch 2.
This circumstance is further used in the present control device 1 to achieve an exact switching at the respective zero crossing time of the individual half-waves.
This technique is now explained in more detail with reference to FIG. 2, in which part of the circuit of FIG
Fig. 1 is illustrated in more detail, with other circuit parts have been omitted for clarity.
In detail, FIG. 2 again shows the control unit 7 in the form of a microprocessor, which is constructed with two internal comparators 21, 22, one at the "+" inputs of which
Reference voltage Vref is applied. The "-" inputs of the two comparators 21, 22 are connected via voltage dividers R4, R5 and R6, R7 to the drain connections of the MOSFET semiconductor switches 2 and 3. The voltage dividers R4, R5 and R6, R7 with their
Connection points connected, u. between connections P3, P4. At control outputs P1, P2 of control unit 7, the control electrodes, i. H. Gate connections, the MOSFETs 2.3 over
Gate series resistors R1 and R2.
In operation, in the case of a phase control, s. in addition to FIG. 2 also FIG. 3, switching on the current in the respective zero crossing and then switching off in accordance with the current flow angle set via the key (s) (key connections 11, FIG. 1) with the help of the control unit 7. For the exact switching on of the respective semiconductor switch, e.g. B. the MOSFET 2 in the positive half-wave, or the MOSFET 3 in the negative half-wave, corresponding control pulses UP1 and UP2 (Fig. 3) must be generated.
In order to eliminate the need for complex zero-crossing detection, the load current 1 is simply switched on at the respective zero crossing with the aid of the anti-parallel diode 19 or 20, the diode 20 of the lower semiconductor switch 3 being off, for example, during the positive half-wave begins to conduct the zero crossing, so that a current I can flow to the load 4 (FIG. 1), provided that the one semiconductor switch 2 which is upper in FIG. 2 is open. As a result of the lower reverse diode 20, which is still polarized in the reverse direction during the negative half-wave, the current flow can only begin at the zero crossing, which means that the one, upper semiconductor switch 2 already has an open pulse on its control electrode before the zero crossing ( see signal UP1 in FIG. 3).
Through this "preparation" of a semiconductor switch 2 a predetermined short period of time, z. B. in the order of 100 #s to 400 #s, in particular 250 #s, before the zero crossing, any fluctuations in the network frequency and different times for the zero crossings, also due to ripple control pulses that are superimposed on the network voltage, with regard to their effect switching at zero crossing can be eliminated - it always leaves the other semiconductor switch, z. B. 3, anti-parallel diode, z. B. 20, start the current flow exactly at the zero crossing. This can be seen in the lower diagram line for the load current I in FIG. 3 at the times 0 ms, 10 ms, 20 ms, 30 ms etc.
Likewise, in the diagram of FIG. 3 in the two upper diagram lines for the control signals UP1 and UP2 for the gate connections of the semiconductor switches 2, 3 it can be seen that the respective control pulse, e.g. B. for the one, upper semiconductor switch 2 at 23 and for the other, lower semiconductor switch 3 at 24 in FIG. 3, already before the respective zero crossing, for example at 20 ms or at 10 ms and 30 ms, to the control electrode of the respective semiconductor switch 2 or 3 is applied, so that the connection is "prepared" and the load current can begin to flow immediately when the diode 20 or 19 changes from the blocking direction to the forward direction.
To obtain the control pulses UP1 and UP2, for example, the voltage at the drain connections of the MOSFET half-switches 2 and 3 can be compared with the reference voltage Vref with the aid of the comparators 21, 22, which is shown in FIG. 3 in the third and fourth Diagram line for U1 and U21 or U2 or U22 is illustrated. The voltages U1 and
U2 represents the correspondingly reduced voltages at the drain connections of the MOSFETs 2, 3 via the voltage dividers R4, R5 and R6, R7, and U21 and U22 are the output voltages of the comparators 21 and 22. For example, the comparator 22 compares if the tax
<Desc / Clms Page number 8>
pulse 23 for the one upper MOSFET 2, the reference voltage Vref with the divided drain voltage U2 of the lower, other semiconductor switch 3, and as soon as this reduced drain voltage U2 drops to the reference voltage Vref, as shown in FIG. 3 is shown at 23 ', the comparator 22 outputs an output signal U22 which, via a sub-unit of the microprocessor 7, which is illustrated schematically in FIG. 2 at 25, outputs the control pulse 23 (signal UP1 in line 1 of Fig. 3) causes.
In accordance with the set, desired current control or current flow angle control, this opening pulse UP1 is ended again at 26, so that the one upper semiconductor switch 2 blocks again and the current flow is thus ended. The one at the drain connection of the one, upper MOSFET semiconductor switch
2 lying voltage, reduced by the voltage divider ratio, then drops further, cf.
U1 in line 3 in FIG. 3 until it reaches the reference voltage Vref, specifically at time 24 ′ shortly before the next zero crossing, where the negative half-wave then follows, and an output signal U21 is now generated by the upper comparator 21 which detects this state before the next zero crossing, e.g. B. at 30 ms, which causes the control unit 7 or its sub-unit 25 to emit the open pulse for the other semiconductor switch 3, at 24 in FIG. 3. At 27 this control pulse UP2 is then again in correspondence to the set one
Current flow angle, ended, d. H. cut off the phase.
If the operating mode "phase gating" is set, the current flow must be terminated exactly at the zero crossing, the current flow having been controlled beforehand in accordance with the desired current flow angle by the respective semiconductor switch 2 or 3, cf. z. For example, in FIG. 4 the upper line of the diagram 4, leading edge 28. After that, the current flow is ended exactly at the zero crossing, for. B. at the time 10 ms in Fig. 4, which in turn by the other semiconductor switch, for. B. 3, anti-parallel diode, z. B. 20, is effected automatically. It is only important to ensure here that each of the semiconductor switches, e.g. B.
2, is not blocked early (e.g. due to network frequency fluctuations). Accordingly, the opening pulse UP1 is beyond the expected zero crossing time at the gate
Connection of the MOSFET semiconductor switch 2 applied, as shown in Fig. 4 at 29, the
Time period between the zero crossing (at 10 ms) and the end of the control pulse UP1 is again preferably approximately 100 #s to 400 #s, in particular 250 #s. Again, to turn off the MOSFET semiconductor switch, for.
B. 2, again the training with the two comparators 21, 22 can be used: the divided drain voltage U2 at the "-" input of the comparator 22 reaches the reference voltage Vref as it rises, the output UC2 of the up to then high Comparator 22 set low, what about the
Subunit 25 of the control unit 7 the termination of the control pulse UP1 for one
MOSFET semiconductor switch 2 causes. In a corresponding manner, the control pulse UP2 for the other, lower semiconductor switch 3 (at 30 in FIG. 4 after the corresponding zero crossing, z.
B. at 20 ms in Fig. 4, switched off when the drain voltage U1 (with corresponding
Down division on the voltage divider R4, R5, after the end of the negative half-wave and the beginning of the positive half-wave rises again and thereby reaches the reference voltage Vref, see FIG. the section flank 30 in FIG. 4.
As can thus be seen, it is not necessary in the present embodiment to exactly detect the respective zero crossing with a complex zero crossing detector, and the predetermined time period for the respective pilot pulses before the respective zero crossing (using the phase-section method) or after The respective zero crossing (in the phase control method) can be set by setting the reference voltage Vref accordingly.
For example, the reference voltage can be set at approx. 25 V or around the voltage divider ratio R4: R5 or R6: R7 in processor 7, the addressed time period then being approx. 250 #s at a mains voltage of 230 V / 50 Hz ,
The times for applying or switching off the control pulses UP1 or UP2, as described above with reference to FIGS. 3 and 4, before or after the respective zero crossing, depending on whether work is carried out in the phase segment or in the phase segment, can also calculate - Risch be determined in the sub-unit 25 of the microprocessor 7 in the manner of a PLL circuit.
The half-wave durations of the positive and negative half-waves are preferably measured separately in order to be able to better compensate for possible DC voltage components in the mains voltage and, accordingly, the different half-wave durations resulting therefrom. Based
<Desc / Clms Page number 9>
The deviations between the times of the zero crossings calculated in advance and then measured become the duration of the next but one half cycle, ie the next positive half cycle or the next negative half cycle, and thus also the respective next but one zero crossing (from positive to negative) or calculated from negative to positive).
This can be done, for example, as follows:
It is assumed that at the beginning of the nth positive half-wave the zero crossing
Time is measured with Tp1 (n), this zero crossing time previously with Tpo (n) in
Was calculated in advance. The deviation #Tp (n) between the measured and the calculated zero crossing is accordingly determined as follows: #Tp (n) = Tp1 (n) -Tpo (n)
The next (the (n + 1) th) zero crossing at the beginning of the next negative half-wave is therefore calculated as follows:
Tno (n + 1) = Tp1 (n) + ATp (n) / 2 + tp (n)
The duration of the previous (n-th) positive half-wave is denoted by tp (n).
Correspondingly, the duration of the next negative half-wave is denoted by to (n + 1), and this can be calculated as follows: tn (n + 1) = tn (n-1) + ATp (n) / 8
At the beginning of the following (n + 1) th negative half-wave, the time of the zero crossing Tn1 (n + 1) is measured and the new values are calculated from it as follows: - #Tn (n + 1) = Tn1 ( n + 1) -Tno (n + 1) ... deviation between the measured and the calculated zero crossing at the beginning of the next negative half-wave - Tpo (n + 2) = Tn1 (n + 1) + ATn (n + 1 ) / 2 + tn (n + 1) ... next zero crossing at the beginning of the positive half-wave - tp (n + 2) = tp (n) + ATn (n + 1) / 8 ... duration of the next positive half-wave.
In the above illustration, the index p for positive half-waves, the index n for negative half-waves, the index 0 for calculated values and the index 1 for measured values were used. Furthermore, the successive positive (n, n + 2 ...) and negative (n-1, n + 1 ...) half-waves are indicated with n-1, n, n + 1 and n + 2.
A possibility for an additional reduction of the already low power loss of the present control device 1 will now be explained with reference to FIGS. 5 and 6. An essentially simultaneous control of both MOSFET semiconductor switches 2, 3 is provided in the two half-waves, so that the main current in the respective other semiconductor switch 3 or 2, instead of only via the reverse diode 20 or 19, via this and the controlled one Channel of the otherwise reverse polarity MOSFET 3 or 2 flows, whereby the voltage drop across this MOSFET 3 or 2 is considerably reduced.
For example, the diagram of FIG. 5 refers to the phase control, cf. 3, which can be seen that now in the uppermost diagram line between the control pulses UP1 during the positive half-waves for the one, in FIGS. 1 and 2, upper MOSFET semiconductor switch 2 additionally during the negative half-waves control pulses ( indicated at 31) are inserted. In a corresponding manner, for the other semiconductor switch 3, additional control pulses are inserted between the actual control pulses UP2 at 32 during the positive half-waves.
In order not to lose the advantage of exact switching in the zero crossing explained above with reference to FIGS. 3 and 4, these additional control pulses 31 and 32 may only be applied shortly after the respective zero crossing, i. H. with a delay of z. B. approximately 300 #s to 500 #s after the rising edge of U22 or U21 in FIG. 3, corresponding to the rising edges of the control pulses UP1 or UP2 before the respective zero crossing, as shown at 23 and 24, respectively.
The voltage drop AU at the respective other semiconductor switch 3 or 2 is alternately illustrated in the lower line of the diagram in FIG. 5, the upper curve showing the situation without power loss reduction (i.e. without the inserted pulses 32 or 31) and the lower curve showing the situation Control of the other semiconductor switch 3 or 2 shows. As can be seen, the voltage drop AU is briefly still relatively high at the beginning of each switching, namely equal to the voltage drop per se, and then drops immediately to the lower curve 2 when the other semiconductor switch 3 or 2 is switched through.
<Desc / Clms Page number 10>
The situation in the case of a phase control is shown in a comparable manner in FIG. 6, the comparison to the diagram according to FIG. 4 having to be made here. Here too, additional control pulses are inserted for the other semiconductor switch, as illustrated for UP1 at 33 and for UP2 at 34; these separate control pulses are shorter than the control pulses for the respective one semiconductor switch, cf. the falling edges 29 and 30 of the respective “active” control pulses UP1 and UP2. The additionally inserted
Control pulses must therefore be terminated here before the respective zero crossing in order to maintain the aforementioned advantage of exact switching in the zero crossing.
In the lower diagram line AU of FIG. 6 is again the voltage drop at the respective
Semiconductor switches 3 and 2 are shown once for the case without power loss reduction (ie without inserting the additional pulses 34 or 33; curve) or for the case of additional activation of the respective other semiconductor switch (lower curve in the line AU of FIG. 6) ,
Since the detection of the zero crossings in the phase gating described above with reference to FIG. 4 only detects the respective zero crossing afterwards, the time of the
6, in turn, are at least roughly determined in advance in the case of FIG. 6, for which purpose the calculation explained above for the PLL implemented in subunit 25 of # P7
Circuit can be used. A simpler variant would also consist of the
Duration of the previous positive network half-wave in the pP control unit 7, e.g. by means of a
Timers to measure what that duration, minus a value for the threshold dependent
Delay (e.g. 250 #s) to the previous negative edge of the output signal U22 or
U21 of the respective comparator 22 or 21 is added.
Finally, with the aid of FIGS. 7 to 9, the control device in the present case should also be used
1 advantageously given possibility of correcting different slope steepnesses in the
Load current in the leading edge on the one hand and the leading edge on the other hand are explained.
The gate connections of the MOSFET semiconductor switches 2, 3 are usually driven with TTL levels, the process-related gate capacitances in the phase gating or
Phase cut result in different slope steepnesses of the cut edges or cut edges. These different steepnesses or durations of the phase gating edges (FIG. 7a) and phase gating edges (FIG. 7b) are compared in the diagrams of FIG. 7, the switch-on or switch-off pulse in the upper half of the diagram (cf. UP1 or UP2 in FIG. 4 or in FIG. 3), as far as the switch-on edge or switch-off edge is shown, whereas in the lower parts of the diagrams of FIGS. 7a and 7b the edges of the load current 1 in
Leading edge or trailing edge are illustrated. A comparable time scale is used, and it can be seen that the leading edge (FIG. 7a) of the load current I is approximately three times as long as the leading edge (FIG. 7b).
In detail, this difference is dependent on the MOSFETs 2, 3 used, but it is of the order of magnitude specified, and this difference can lead to considerable EMC problems - especially due to the steep section flank - or, if the flanks are lengthened by increasing the gate resistances, as is known per se, lead to greater power loss.
In order to adapt the switching edges to one another with regard to steepness or duration, additional circuit measures are expedient and advantageously possible in the present control device 1, and these are illustrated in FIG. 8 in a detailed circuit diagram (omitting circuit details which are not essential here) , The control circuit is modified somewhat in order to selectively change the edge steepnesses so that they are approximately the same size in the leading edge and leading edge. In the present example, this is accomplished by lengthening the length of the section flank in the phase section (see FIG. 7b) by providing a larger gate series resistor than in the phase section.
In particular, an additional resistor R3 is inserted between gate control ports P1 and P2 of the pP control unit 7. By suitably controlling the port pins P1, P2 of the pP control unit 7, the resistor R1 (or R2) can now act solely as a gate series resistor in the phase section, but in the phase section the series circuit comprising R1 + R3 (or R2 + R3) effective. The control remains unchanged in the phase control as explained above.
In the phase section, however, the processor port P1 is now configured in the positive half-wave as "input" and thus has a high resistance, and at the same time the output P2 is switched to a low
<Desc / Clms Page number 11>
potential. As a result, when the MOSFET semiconductor switch 2 is turned on, the series connection of the resistors R1 and R3 is effective as a gate series resistor. The same applies to the control of the other MOSFET semiconductor switch 3, where the series connection of the resistors R2 and R3 then acts as a gate series resistor for the section edge.
After the end of the respective section edge (approx. 100 #s to 200 #s after activating the respective port P1 or P2), port P1 (or P2) can also be configured again as an output and set to a low potential.
This situation is illustrated in the diagrams of FIG. 9, FIG. 9a showing the unchanged situation in the phase gating method and FIG. 9b the situation in the phase section changed with the modified circuit as described above. The two diagrams of FIGS. 9a and 9b each show the voltage UP1 at port P1 at the top, the voltage UP2 at port P2 in the middle and the load current I at the bottom. 9 thus shows the situation of the phase section on the one MOSFET semiconductor switch 2, i. H. the control during the positive half-wave. The control takes place in a corresponding manner in the negative half-wave, an explanation in detail being unnecessary.
It can be seen from FIGS. 9a and 9b that the leading edge of the load current (FIG. 9a) and the leading edge (FIG. 9b) have approximately the same duration or have corresponding slopes.
FIG. 8 also shows additional gate capacitances C1, C2 which are connected to the point of symmetry (“0”) between the semiconductor switches 2, 3 or to the gate connections of the semiconductor switches 2, 3. With these additional gate capacitances C1, C2, which are considerably larger than the input capacitances of the MOSFETs 2, 3, the scattering of the input capacitances of the MOSFET semiconductor switches 2, 3 can be rendered ineffective in order to adapt the edges of the load current even better I achieve.
The control voltages UP1 and UP2 for the MOSFET semiconductor switches 2, 3 can be in the order of magnitude of 5 V, for example, with such low control voltages per se the different slope steepnesses shown in FIG. 7 when switching on or off the semiconductor switch 2.3 would result.
PATENT CLAIMS:
1. Control device for controlling the current flow angle of a current flowing through a load
Current, with two antiserially connected controllable semiconductor switches, such as MOSFETs, to the switching paths of which each diode is connected antiparallel, and with a control unit which, with the control inputs of the semiconductor switches, for the independent actuation of the semiconductor switches for phase control or phase control of the Load current is connected, characterized in that the control unit (7) the respective semiconductor switch (2;
3) via its control input for switching on the load current (I) at zero crossing, with phase control, a predetermined period of time before
Zero crossing and / or when switching off the load current (I) in the zero crossing, with phase control, blocks only a predetermined time after the zero crossing, and that the respective switching of the current exactly in the zero crossing through the other semiconductor switches (3; 2) connected in anti-parallel Diode (20; 19) takes place.