AT18609U1 - Serverknoten - Google Patents

Abstract

Serverknoten werden bereitgestellt. Der Serverknoten verfügt über ein Gehäuse mit einem Serverknoten-Körper zur Aufnahme einer Hauptplatine. Die Hauptplatine verfügt über ein BIOS/BMC-Lademodul, einen ersten Sicherheitschip vom Typ ASTXXXX und einen zweiten Sicherheitschip vom Typ CECXXX. Der erste Sicherheitschip und der zweite Sicherheitschip sind über einen Schalter mit dem BIOS/BMC-Lademodul verbunden. Der Schalter ist so konfiguriert, dass er den Betrieb des ersten Sicherheitschips und des zweiten Sicherheitschips selektiv aktiviert.

Description

Ss N

Beschreibung

TECHNOLOGIEBEREICH

[0001] Die vorliegende Technologie bezieht sich auf einen Computerknoten, genauer gesagt auf einen Computerknoten mit Sicherheits-Mikrochips.

HINTERGRUND

[0002] Ein Server ist ein zentraler Computer, der in der Regel Computer in einer Netzwerkumgebung dient und diesen Netzwerkcomputern die erforderlichen Funktionen wie Speicherung, Verarbeitung und Austausch von Informationen zur Verfügung stellt. Herkömmliche Server können ähnlich wie herkömmliche PCs implementiert werden und umfassen in der Regel eine oder mehrere zentrale Verarbeitungseinheiten (CPU), einen oder mehrere Speicher sowie Ein- /Ausgabegeräte, die alle intern über einen Bus kommunikativ miteinander verbunden sind. Diese internen Komponenten des Servers oder der Serverhardware arbeiten gemäß den eigenen Spezifikationen und können durch externe Faktoren wie Temperatur, Feuchtigkeit, Druck usw. beeinflusst werden. Ein Serverschrank kann eine Vielzahl von Computerknoten umfassen.

[0003] Ein Computerknoten verwendet Firmware, die mit den Boot-Funktionen des Knotens zusammenhängt. Die Firmware startet zunächst die Hardwarekomponenten und überprüft sie auf Treiberfehler usw. Bei Lösungen, die auf Rechenzentren basieren, ist es von entscheidender Bedeutung, die Hardwarekomponenten und ihre Unveränderlichkeit beim Laden des Computerknotens und/oder des Serverschranks zu validieren. Insbesondere beim Booten des Computerknotens und/oder des Serverschranks muss sichergestellt werden, dass es keine Änderungen in der Firmware des Servers gibt, die zu einer Sicherheitsverletzung führen könnten, z. B. zum Diebstahl von Daten oder zur Erzeugung von falschem Datenverkehr.

ZUSAMMENFASSUNG

[0004] Ausführungen der vorliegenden Technologie wurden auf der Grundlage der Einschätzung der Entwickler hinsichtlich der Nachfrage nach Sicherheitsmaßnahmen für Firmware entwickelt. Zu diesem Zweck können Sicherheitschips eingesetzt werden, um Schutz vor einer Vielzahl von Cyber-Bedrohungen zu bieten. Sicherheitschips können fortschrittliche Verschlüsselungs-, Authentifizierungs- und Eindringlingserkennungsmechanismen enthalten.

Sicherheitschips können auch manipulationssichere Funktionen enthalten, um physische Angriffe auf Geräte, in denen diese Chips untergebracht sind, zu vereiteln.

[0005] Entwickler haben jedoch auch festgestellt, dass Sicherheitschips nicht vielseitig genug sind, wenn diese in anderen Geräten und Systemen, wie PCs, Mobilgeräten, Serverschränken und/oder anderen kritischen Infrastrukturkomponenten, integriert sind. Ausführungen der vorliegenden Technologie wurden auf der Grundlage der Einschätzung von mindestens einem technischen Problem im Zusammenhang mit den Lösungen des Standes der Technik entwickelt.

[0006] In einem Aspekt der vorliegenden Technologie ist ein Serverknoten vorgesehen, der ein Gehäuse mit einem Serverknoten-Körper zum Unterbringen einer Hauptplatine umfasst, wobei die Hauptplatine Folgendes aufweist: (i) ein BIOS-BMC-Lademodul, (ii) einen ersten Sicherheitschip vom Typ ASTXXXX und (iii) einen zweiten Sicherheitschip vom Typ CECXXX. Der erste Sicherheitschip und der zweite Sicherheitschip sind über einen Schalter mit dem BIOS \ BMCLademodul verbunden. Der Schalter ist so konfiguriert, dass er den Betrieb des ersten Sicherheitschips und des zweiten Sicherheitschips selektiv aktiviert.

[0007] In einigen Ausführungsformen des Serverknotens umfasst der Schalter einen ersten Jumper, der mit dem ersten Sicherheitschip verbunden ist, und einen zweiten Jumper, der mit dem zweiten Sicherheitschip verbunden ist.

[0008] In einigen Ausführungsformen des Serverknotens umfasst der Schalter ein programmierbares Element.

A hes AT 18 609 U1 2026-01-15

Ss N

[0009] In einigen Ausführungsformen des Serverknotens ist das programmierbare Element ein Field-Programmable-Gate-Array (FPGA).

[0010] In einigen Ausführungsformen des Serverknotens ist der erste Jumper ein erster Hardware-Jumper und der zweite Jumper ein zweiter Hardware-Jumper.

[0011] In einigen Ausführungsformen des Serverknotens ist der erste Jumper ein erster Software-Jumper und der zweite Jumper ein zweiter Software-Jumper.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

[0012] Diese und andere Merkmale, Aspekte und Vorteile der vorliegenden Technologie werden im Hinblick auf die folgende Beschreibung, die beigefügten Ansprüche und die begleitenden Zeichnungen besser verständlich, wobei:

[0013] Fig. 1 ist eine perspektivische Ansicht von vorne links eines Serverschranks mit einer Chassis-Struktur;

[0014] Fig. 2 ist eine perspektivische Ansicht von vorne links der Chassis-Struktur von Fig. 1, wobei sich der erste und der zweite Computerknoten in einer empfangsbereiten Position befinden und eine Vielzahl von elektronischen Komponenten aufnehmen;

[0015] Fig. 3 ist eine perspektivische Ansicht von vorne links eines Chassis der Chassis-Struktur von Fig. 1, mit Lüftern und ohne den ersten und zweiten Computerknoten;

[0016] Fig. 4 zeigt eine Explosionsansicht des Chassis und des zweiten Computerknotens von Fig. 2 von vorne links, wobei die elektronischen Komponenten des zweiten Computerknotens, die Lüfter und der erste Computerknoten entfernt wurden.

[0017] Fig. 5 zeigt eine perspektivische Ansicht von vorne links der Chassis-Struktur aus Fig. 2, wobei sich der erste Computerknoten in einer ersten zurückgezogenen Position befindet und der zweite Computerknoten entfernt wurde.

[0018] Fig. 6 ist eine perspektivische Ansicht von vorne links der Chassis-Struktur von Fig. 5, wobei sich der erste Computerknoten in einer zweiten zurückgezogenen Position befindet und die vierten elektronischen Komponenten in einer gelagerten Position sind;

[0019] Fig. 7 zeigt eine Draufsicht auf die Chassis-Struktur von Fig. 2 mit verschiedenen Abschnitten des Flüssigkeitsflusses während des Betriebs.

[0020] Fig. 8 ist eine Ansicht der Chassis-Struktur von Fig. 2 von hinten rechts;

[0021] Fig. 9 ist ein Schaltplan einer Hauptplatine des zweiten Computerknotens aus Fig 2; und

[0022] Fig. 10 ist ein Subsystem des Motherboards von Fig. 9, das gemäß einigen Ausführungsformen der vorliegenden Technologie implementiert ist.

DETAILLIERTE BESCHREIBUNG

[0023] Die hier aufgeführten Beispiele und die bedingte Sprache sollen dem Leser in erster Linie das Verständnis der Prinzipien der vorliegenden Technologie erleichtern und nicht den Anwendungsbereich auf die hier aufgeführten Beispiele und Bedingungen beschränken. Es wird davon ausgegangen, dass Fachpersonen verschiedene Anordnungen entwickeln können, die zwar hier nicht explizit beschrieben oder dargestellt sind, aber dennoch die Prinzipien der vorliegenden Technologie verkörpern und in ihrem Sinne und Anwendungsbereich enthalten sind.

[0024] Darüber hinaus kann die folgende Beschreibung zum besseren Verständnis relativ vereinfachte Implementierungen der vorliegenden Technologie beschreiben. Wie Fachpersonen verstehen würden, können verschiedene Implementierungen der vorliegenden Technologie komplexer sein.

A hes AT 18 609 U1 2026-01-15

Ss N

[0025] In einigen Fällen werden möglicherweise auch Beispiele für Modifikationen der vorliegenden Technologie angeführt, die als hilfreich erachtet werden. Dies dient lediglich dem besseren Verständnis und soll nicht den Umfang der vorliegenden Technologie definieren oder ihre Grenzen festlegen. Diese Modifikationen sind keine vollständige Liste, und eine Fachperson kann andere Modifikationen vornehmen, die dennoch im Rahmen der vorliegenden Technologie bleiben. Darüber hinaus sollte, wenn keine Beispiele für Modifikationen angeführt wurden, nicht davon ausgegangen werden, dass keine Modifikationen möglich sind und/oder dass die beschriebene Art und Weise die einzige Möglichkeit ist, dieses Element der vorliegenden Technologie umzusetzen.

CHASSIS-STRUKTUR

[0026] In Fig. 1 ist ein Serverschrank 1200 dargestellt, der eine Chassis-Struktur 100 unter einer Vielzahl von Chassis-Strukturen (nicht nummeriert) aufnimmt. Daher kann gesagt werden, dass die Chassis-Struktur 100 so konfiguriert ist, dass sie in dem Serverschrank 1200 untergebracht werden kann. Im Allgemeinen sind eine oder mehrere Chassis-Strukturen des Serverschranks 1200 so konfiguriert, dass sie verarbeitbare Anfragen und/oder Aufgaben für einen externen Client verarbeiten. Beispielsweise können Daten, die auf eine bestimmte verarbeitbare Anfrage hinweisen, von einer oder mehreren elektronischen Komponenten der Chassis- Struktur 100 (und/oder von elektronischen Komponenten anderer Chassis- Strukturen des Serverschranks 1200) erfasst werden. Diese Daten können dann von einer oder mehreren elektronischen Komponenten der Chassis-Struktur 100 verarbeitet und/oder gespeichert werden.

[0027] Wie in Fig. 2 dargestellt, umfasst die Chassis-Struktur 100 ein Chassis 200 und zwei Computerknoten, nämlich einen ersten Computerknoten 301 und einen zweiten Computerknoten 302. Die Chassis-Struktur 100 umfasst auch Lüfter 400 an ihrer Rückseite. Es ist vorgesehen, dass in alternativen Ausführungsformen der vorliegenden Technologie die Lüfter 400 weggelassen werden können. Es ist ferner vorgesehen, dass die Lüfter 400 alternativ an einem hinteren Teil des Serverschranks 1200 vorgesehen werden können. Es sollte beachtet werden, dass in einigen Ausführungsformen der vorliegenden Technologie der erste Computerknoten 301 mit dem zweiten Computerknoten 302 identisch sein kann.

CHASSIS

[0028] Wie das Chassis 200 der Chassis-Struktur 100 in mindestens einigen Ausführungsformen der vorliegenden Technologie implementiert werden kann, wird nun unter Bezugnahme auf Fig. 3 beschrieben.

[0029] Wie in Fig. 3 dargestellt, umfasst das Chassis 200 eine erste Bodenplatte 202, eine erste Seitenwand 204, eine zweite Seitenwand 206, eine Trennwand 208 und eine Rückwand 210. Die erste Seitenwand 204 und die zweite Seitenwand erstrecken sich in Längsrichtung im Chassis 200 und befinden sich auf den jeweiligen Seiten der ersten Bodenplatte 202. Die Trennwand 208 erstreckt sich ebenfalls in Längsrichtung im Chassis 200 und befindet sich zwischen der ersten Seitenwand 204 und der zweiten Seitenwand 206. Die Trennwand 208 verläuft im Wesentlichen parallel zur ersten Seitenwand 204 und zur zweiten Seitenwand 206. Die Rückwand 210 verläuft seitlich zwischen der ersten Seitenwand 204 und der zweiten Seitenwand 206 und ist an der Rückseite des Fahrgestells 200 mit diesen verbunden.

[0030] Die erste Seitenwand 204, die zweite Seitenwand 206, die Trennwand 208 und die Rückwand 210 werden mit einem beliebigen geeigneten Befestigungsmittel, wie z. B. Bolzen und/oder Schrauben, an der ersten Bodenplatte 202 des Chassis 200 befestigt. Alternativ können die erste Seitenwand 204, die zweite Seitenwand 206, die Trennwand 208 und die Rückwand 210 integral mit der ersten Bodenplatte 202 geformt werden, um das Chassis 200 bereitzustellen.

[0031] Die Rückwand 210 ist auch so konfiguriert, dass sie unter anderem einen Stromanschluss 214, Hauptplatine-Anschlüsse 216 und andere Anschlüsse (nicht nummeriert) aufnehmen kann, auf die weiter unten näher eingegangen wird. Die Rückwand 210 ist mit Öffnungen 212 versehen, die im Allgemeinen eine Fluidkommunikation zwischen dem Inneren des Chassis 200 und dem

A hes AT 18 609 U1 2026-01-15

Ss N

Äußeren des Chassis 200 durch die Rückwand 210 ermöglichen.

[0032] Es ist zu beachten, dass in der nicht einschränkenden Ausführungsform, die in Fig. 3 dargestellt ist, die Lüfter 400 abnehmbar an der Rückwand 210 an der Außenseite des Chassis 200 angebracht sind. We dargestellt, sind die Lüfter 400, wenn sie abnehmbar an der Rückwand 214 angebracht sind, in Längsrichtung mit den jeweiligen Öffnungen 212 ausgerichtet. Wie weiter unten ausführlicher beschrieben wird, ermöglicht die Positionierung der Lüfter 400 in Bezug auf die Öffnungen 212, dass die Lüfter 400 einen Flüssigkeitsstrom bzw. Flüssigkeitsströme in Übereinstimmung mit der Richtung 250 erzeugen — d. h. vom Inneren des Chassis 200 durch die Rückwand 210 zur Außenseite des Chassis 200.

[0033] Es ist zu beachten, dass die erste Seitenwand 204, die zweite Seitenwand 206, die Trennwand 208 und die Rückwand 210 sowie die erste Bodenplatte 202 zwei Aufbewahrungsräume im Chassis 200 definieren, nämlich einen ersten Aufbewahrungsraum 270 und einen zweiten Aufbewahrungsraum 260.

[0034] Der erste Aufbewahrungsraum 270 wird durch die erste Bodenplatte 202, die erste Seitenwand 204 auf der linken Seite, die Trennwand 208 auf der rechten Seite und die Rückwand 210 auf der Rückseite definiert. In ähnlicher Weise wird der zweite Aufbewahrungsraum 260 durch die erste Bodenplatte 202, die zweite Seitenwand 206 auf der rechten Seite, die Trennwand 208 auf der linken Seite und die Rückwand 210 auf der Rückseite definiert. Die beiden Aufbewahrungsräume 120 sind auf den jeweiligen Seiten der Trennwand 208 angeordnet. In einer spezifischen, nicht einschränkenden Ausführungsform der vorliegenden Technologie können die beiden Aufbewahrungsräume 270 und 260 im Wesentlichen identisch sein.

[0035] Die Griffe 285 am Chassis sind auf der ersten Bodenplatte 202 angebracht und ragen vom Chassis 200 nach vorne weg.

[0036] Der erste Aufbewahrungsraum 270 des Chassis 200 ist so konfiguriert, dass er den ersten Computerknoten 301 aufnehmen kann (siehe Fig. 1), und der zweite Aufbewahrungsraum 260 des Chassis 200 ist so konfiguriert, dass er den zweiten Computerknoten 302 aufnehmen kann (siehe Fig. 1) oder umgekehrt. Man kann sagen, dass einer der beiden Aufbewahrungsräume 270 und 260 einen entsprechenden Computerknoten von den Computerknoten 301 und 302 aufnimmt.

COMPUTERKNOTEN

[0037] Die Implementierung des zweiten Computerknotens 302 wird nun anhand von Fig. 4 beschrieben. Es sollte jedoch beachtet werden, dass der erste Computerknoten 301 auf ähnliche Weise wie der zweite Computerknoten 302 implementiert werden kann, ohne den Rahmen der vorliegenden Technologie zu verlassen.

[0038] In Fig. 4 ist eine Darstellung 300 des Chassis 200 und des zweiten Computerknotens 302 in einer Explosionsansicht dargestellt. Es wird darauf hingewiesen, dass der erste Computerknoten 301 und die internen Komponenten der Chassis-Struktur 100 aus Gründen der Einfachheit in der Fig. 4 weggelassen wurden. Auch die Darstellung 300 des Chassis 200 und des zweiten Computerknotens 302 ist eine vereinfachte Darstellung des Chassis 200 und des zweiten Computerknotens 302, die nur der Einfachheit halber erfolgt.

[0039] Wie zu sehen ist, umfasst der zweite Computerknoten 302 einen Körper 304, einen Einsatzrahmen 320 und eine Schiebevorrichtung 325, die nun nacheinander beschrieben werden.

[0040] Der Körper 304 umfasst eine zweite Bodenplatte 306, eine dritte Seitenwand 308 und eine vierte Seitenwand 310. Die dritte Seitenwand 308 und die vierte Seitenwand 310 erstrecken sich in Längsrichtung im Körper 304 und befinden sich auf den jeweiligen Seiten der zweiten Bodenplatte 306. Der Computerknoten-Griff 280 ist an der zweiten Bodenplatte 306 vorgesehen und erstreckt sich von dem Körper 304 nach vorne weg. Die dritte Seitenwand 308 und die vierte Seitenwand 310 sind an der zweiten Bodenplatte 306 angebracht, können aber alternativ auch integral mit der zweiten Bodenplatte 306 ausgebildet sein.

A hes AT 18 609 U1 2026-01-15

Ss N

[0041] Es sollte beachtet werden, dass ein bestimmter Computerknoten so konfiguriert ist, dass er aus einem entsprechenden Aufbewahrungsraum entfernt werden kann, was aus verschiedenen Gründen wünschenswert sein kann. Beispielsweise kann der bestimmte Computerknoten von einem Bediener zu Wartungs- und/oder Austauschzwecken aus dem entsprechenden Aufbewahrungsraum entfernt werden. Somit kann gesagt werden, dass der Körper 304 so konfiguriert ist, dass er entfernbar in dem zweiten Aufbewahrungsraum 260 gelagert werden kann. Daher kann gesagt werden, dass der zweite Computerknoten 302 entfernbar in dem zweiten Aufbewahrungsraum 260 gelagert werden kann.

[0042] Außerdem weist der Körper 304 einen vorderen Abschnitt 312 und einen hinteren Abschnitt 314 davon auf. Der vordere Abschnitt 312 des Körpers 304 und der hintere Abschnitt 314 des Körpers 304 sind in Längsrichtung aufeinanderfolgend in dem Körper 304 von dessen vorderem Ende zu dessen hinterem Ende angeordnet.

[0043] Der vordere Teil 312 des Körpers 304 ist so konfiguriert, dass er den Einsatzrahmen 320 aufnehmen kann. Der Einsatzrahmen 320 hat zwei Seiten (nicht nummeriert) und umfasst eine obere Zugangsöffnung 322. Der Einsatzgriff 290 ist an einer der beiden Seiten des Einsatzrahmens 320 vorgesehen und erstreckt sich nach vorne vom Einsatzrahmen 320 weg. Der Einsatzrahmen 320 ist von einer aufgenommenen Position in mindestens eine herausgezogene Position verschiebbar, so dass sich der Einsatzrahmen 320 in der aufgenommenen Position im vorderen Abschnitt 312 des Gehäuses 304 befindet.

[0044] Es ist zu beachten, dass der Einsatzrahmen 320 so konfiguriert ist, dass er sich aufgrund der Gleitvorrichtung 325 des zweiten Computerknotens 302 zwischen der empfangenen Position und mindestens einer herausgezogenen Position verschieben lässt. Die Gleitvorrichtung 325 befindet sich im vorderen Teil des Gehäuses 304. Die Schiebeeinheit 325 umfasst eine bestimmte Seite des Einsatzrahmens 320 und die entsprechende vierte Seitenwand 310 des Gehäuses 304. Die Schiebeeinheit 325 kann jedoch auch die andere Seite des Einsatzrahmens 320 und die entsprechende dritte Seitenwand 308 umfassen. In einigen Ausführungsformen kann der zweite Computerknoten 302 jedoch zwei Schiebeeinheiten aufweisen, eine auf jeder Seite des Einsatzrahmens 320, und ähnlich wie die Schiebeeinheit 325 ausgeführt sein.

[0045] In einer Ausführungsform kann die gegebene Seite des Einsatzrahmens 320 in die entsprechende Seitenwand des Körpers 304 geschoben werden, um die Gleitanordnung 325 bereitzustellen. Mit anderen Worten kann die entsprechende Seitenwand des Körpers so konfiguriert werden, dass sie die gegebene Seite des Einsatzrahmens 320 in einer ineinandergeschobenen Weise aufnimmt, um eine Schiebeeinheit bereitzustellen. In einer weiteren Ausführungsform kann die entsprechende Seitenwand des Körpers so angepasst werden, dass sie die gegebene Seite des Einsatzrahmens 320 in einer ineinander verschachtelten Weise aufnimmt, um eine Schiebeeinheit bereitzustellen. In einer weiteren Ausführungsform können die gegebene Seite des Einsatzrahmens 320 und die entsprechende Seitenwand des Körpers 304 geeignete Schienenstrukturen aufweisen, um die Schiebeeinheit 325 bereitzustellen.

[0046] Es sollte beachtet werden, dass die Schiebeeinheit 325 auf verschiedene Arten für eine spezifische Anwendung der vorliegenden Technologie implementiert werden kann. Die Schiebeeinheit 325 ist jedoch so konfiguriert, dass sie einen jeweiligen Einsatzrahmen eines gegebenen Computerknotens in Längsrichtung verschiebbar bewegt zwischen (i) einer Aufnahmeposition (siehe Fig. 2), (ii) einer ersten herausgezogenen Position (siehe Fig. 5) und (il) einer zweiten herausgezogenen Position (siehe Fig. 6). Wie aus der nachfolgenden Beschreibung ersichtlich wird, dient das Verschieben des jeweiligen Einsatzrahmens dazu, den Zugang oder zusätzlichen Zugang zu mindestens einigen elektronischen Komponenten des jeweiligen Computerknotens zu ermöglichen, ohne dass der jeweilige Computerknoten aus dem Chassis 200 entfernt werden muss.

[0047] Es sollte auch beachtet werden, dass der zweite Computerknoten 302 auch eine Kettenstruktur 3020 umfasst (siehe Fig. 7). Die Kettenstruktur 3020 ist (i) an einem Ende an dem Einsatzrahmen 320 an der Rückseite des Einsatzrahmens 320 und (ii) an dem anderen Ende an der zweiten Bodenplatte 306 des Gehäuses 304 angebracht. Allgemein gesagt ist die Kettenstruktur

A hes AT 18 609 U1 2026-01-15

Ss N

3020 dazu vorgesehen, das Risiko zu vermeiden, dass der Einsatzrahmen 320 so weit aus dem Korpus 304 herausgezogen wird, dass er sich von diesem löst. Man kann sagen, dass die Kettenstruktur 3020 die Position des Einsatzrahmens 320 begrenzen kann und mit der Schiebeeinheit 325 zusammenwirkt, um zu verhindern, dass der Einsatzrahmen 320 versehentlich herausfällt oder sich vom Gehäuse 304 löst.

[0048] Es ist vorgesehen, dass die Kettenstruktur 3020 zumindest in einigen Ausführungsformen der vorliegenden Technologie schwenkbar an dem Einsatzrahmen 320 an der Rückseite des Einsatzrahmens 320 an einem Ende davon und schwenkbar an der zweiten Bodenplatte 306 des Körpers 304 an dem anderen Ende davon angebracht ist.

[0049] Zusätzlich zur Verbindung des Einsatzrahmens 320 mit dem Körper 304 kann die Kettenstruktur 3020 einen hohlen Durchgang (nicht nummeriert) zur Aufnahme von Kabeln für die elektrische Verbindung mindestens einiger elektronischer Komponenten im Einsatzrahmen 320 mit mindestens einigen anderen elektronischen Komponenten im Körper 304 definieren.

ELEKTRONISCHE BAUTEILE

[0050] Wie oben erwähnt, ist der zweite Computerknoten 302 so konfiguriert, dass dieser elektronische Komponenten für Datenverarbeitungs- und/oder Speicherzwecke aufnehmen kann. Es ist zu beachten, dass zumindest einige der elektronischen Komponenten im Einsatzrahmen 320 untergebracht sind, während andere elektronische Komponenten im Gehäuse 304 untergebracht sind. Welche der elektronischen Komponenten des zweiten Computerknotens 302 sind im Einsatzrahmen 302 untergebracht (z. B. z. B. im vorderen Teil 312 des Gehäuses 304 untergebracht ist) und welche elektronischen Komponenten des zweiten Computerknotens 302 im Gehäuse 304 (z. B. im hinteren Teil 314 des Gehäuses 302) untergebracht sind, wird nun unter Bezugnahme auf die beiden Fig. 7 und 8 beschrieben.

[0051] Der zweite Computerknoten 302 nimmt im Einsatzrahmen 320 die ersten elektronischen Komponenten 1000 und die vierten elektronischen Komponenten 2000 auf. Im Allgemeinen können die ersten elektronischen Komponenten 1000 und die vierten elektronischen Komponenten 2000 unterschiedliche Arten von Speichermedien sein. Beispielsweise kann die erste elektronische Komponente 1000 eine Festplatte (HDD) sein. Das vierte elektronische Bauteil 2000 kann ein Solid-State-Drive (SSD) oder ein nichtflüchtiges Speichermedium (NVME) sein. Das erste elektronische Bauteil 1000 kann an der Vorderseite des Einsatzrahmens 320 und das vierte elektronische Bauteil 2000 an der Rückseite des Einsatzrahmens 320 (in Längsrichtung hinter dem ersten elektronischen Bauteil 1000) angeordnet sein.

[0052] Der hintere Teil 314 des zweiten Computerknotens 302 nimmt eine Hauptplatine 3000 auf. Die Hauptplatine 3000 ist mit den ersten elektronischen Komponenten 1000 und den vierten elektronischen Komponenten 2000 über Kabel (nicht dargestellt) elektrisch verbunden, wie es in der Technik bekannt ist. Die Hauptplatine 3000 ist auch über den Hauptplatinenanschluss 216 mit dem Stromanschluss 214 elektrisch verbunden. Der Stromanschluss 214 kann beispielsweise elektrisch mit einem Strombus des Serverschranks 1200 (siehe Fig. 1) und wiederum mit einer Stromquelle verbunden sein und die Hauptplatine 3000 sowie andere elektronische Komponenten des zweiten Computerknotens 302 mit Strom versorgen.

HAUPTPLATINE

[0053] Unter Bezugnahme auf Fig. 9 wird die Hauptplatine 3000 näher beschrieben. Die Hauptplatine 3000 umfasst zwei zentrale Verarbeitungseinheiten (CPUs), nämlich eine erste CPU 3014 und eine zweite CPU 3016. Die erste CPU 3014 und die zweite CPU 3016 sind mit der Hauptplatine 3000 verbunden. Es ist vorgesehen, dass die erste CPU 3014 und die zweite CPU 3016 über die Hauptplatine 3000 kommunikativ gekoppelt und/oder elektrisch mit einem oder mehreren anderen elektronischen Bauteilen verbunden werden können. In einigen Ausführungsformen der vorliegenden Technologie können sowohl die erste als auch die zweite CPU 3014, 3016 in einen entsprechenden Sockel auf der Hauptplatine 3000 eingesetzt werden. In einigen Ausführungsformen sind die Sockel identisch, sodass die erste und die zweite CPU 3014, 3016 austauschbar

A hes AT 18 609 U1 2026-01-15

Ss N

sind. In alternativen Ausführungsformen ist ein Sockel so konfiguriert, dass er die erste CPU 3014 aufnimmt, und der andere Sockel ist so konfiguriert, dass er die zweite CPU 3016 aufnimmt, so dass der eine Sockel für die erste CPU 3014 und der andere Sockel für die zweite CPU 3016 vorgesehen ist. Es ist vorgesehen, dass, obwohl zwei CPUs 3014, 3016 dargestellt sind, eine beliebige Anzahl von CPUs an die Hauptplatine 3000 angeschlossen werden kann, ohne den Rahmen der vorliegenden Technologie zu verlassen.

[0054] Die Hauptplatine 3000 umfasst einen Plattform-Controller-Hub 3018. Der Plattform-Controller-Hub 3018 ist mit der Hauptplatine 3000 verbunden. Es ist vorgesehen, dass der PlattformController-Hub 3018 über die Hauptplatine 3000 kommunikativ gekoppelt und/oder elektrisch mit einem oder mehreren anderen elektronischen Bauteilen verbunden werden kann. Der PlattformController-Hub 3018 ist außerdem mit der ersten CPU 3014 und der zweiten CPU 3016 verbunden.

[0055] Es sollte beachtet werden, dass ein Plattform-Controller-Hub (PCH) eine Komponente in Computerarchitekturen ist, die als zentraler Hub für die Verwaltung und Steuerung verschiedener Funktionen einer Hauptplatine eines Computers dient, wie z. B. der Hauptplatine 3000. Er fungiert als Kommunikations- und Verwaltungszentrum und erleichtert den Datenfluss zwischen einer oder mehreren CPUs, Arbeitsspeichern, Speichergeräten und/oder Peripheriegeräten. Es ist vorgesehen, dass der PCH 3018 auch für Aufgaben wie das Anschließen von USB-Anschlüssen, SATA-Anschlüssen, Ethernet-Anschlüssen, Audiokomponenten und anderen Eingabe-/AusgabeSchnittstellen an die Hauptplatine 3000 verwendet werden kann. Der PCH 3018 kann auch die Energieverwaltung, die Systemkonfiguration und verschiedene Low-Level-Vorgänge übernehmen, die es verschiedenen Hardwarekomponenten ermöglichen, zusammenzuarbeiten. Durch die Konsolidierung einer oder mehrerer dieser Funktionen in einem einzigen Chip trägt der PCH 3018 dazu bei, die Kommunikation und Koordination zwischen verschiedenen Hardwarekomponenten zu optimieren und dadurch die Gesamtleistung und Effizienz des Systems zu verbessern. Es ist vorgesehen, dass der PCH 3018 verschiedene Schnittstellen und Verbindungsoptionen unterstützt.

[0056] Die Hauptplatine 3000 enthält außerdem einen Baseboard-Management-Controller (BMC)-Chip 3021 für die Fernverwaltung, Überwachung und Steuerung von Hardware. Der BMCChip 3021 kann ein Serial-Peripheral-Interface (SPI)- Flash-Gerät 3043 umfassen. Der BMC-Chip 3021 ist in die Hauptplatine 3000 integriert und über einen SPI-Bus 3044 verbunden. In einigen Ausführungsformen der vorliegenden Technologie kann der BMC-Chip 3021 über einen InterIntegrated Circuit (12C) 3040 und/oder einen Systemmanagementbus (SM-Bus) verbunden sein. Der BMC-Chip 3021 enthält Firmware-Speicher, der Code für Fernverwaltungs- und Überwachungsfunktionen enthält und typischerweise in einem Flash-Speicherchip gespeichert ist, der sich auf der Hauptplatine 3000 befindet. Wie in Fig. 9 dargestellt, ist der BMC-Chip 3021 über einen ersten Multiplexer 3024 mit dem Plattform-Controller-Hub 3018 verbunden.

[0057] Es ist vorgesehen, dass ein BMC als spezialisierter Mikrocontroller auf der Hauptplatine eines Computers, wie z. B. der Hauptplatine 3000, implementiert werden kann solcher BMC-Chip kann für die Überwachung, Verwaltung und Steuerung verschiedener Aspekte eines Systems verantwortlich sein, selbst wenn eine CPU ausgeschaltet ist oder nicht reagiert. Der BMC-Chip 3021 kann für die Fernverwaltung, die Überwachung des Systemzustands, die Wartung von Servern, Netzwerkgeräten und anderer Hardware auf Unternehmensebene verwendet werden. Der BMC-Chip 3021 kann beispielsweise für die Systemsicherheit verwendet werden, indem Funktionen wie Remote-BIOS-Updates, die Überwachung von Einbruchserkennungssensoren und die Bereitstellung einer sicheren Schnittstelle für die Verwaltung von Verschlüsselungsschlüsseln aktiviert werden.

[0058] Ein SPI-Flash-Gerät 3022 für ein Basic-Input-Output System (BIOS) ist mit der Hauptplatine 3000 verbunden. Das SPI-Flash-Gerät 3022 ist über den SPI-Bus 3042 mit der Hauptplatine 3000 verbunden. In einigen Ausführungsformen der vorliegenden Technologie kann das SPIFlash-Gerät 3022 über ein I3C oder ein SM-Bus verbunden sein. Das SPI-Flash-Gerät 3022 speichert Anweisungen für die Hardware-Initialisierung und den Boot-Vorgang im Speicher und er-

A hes AT 18 609 U1 2026-01-15

Ss N

leichtert die Kommunikation zwischen dem Betriebssystem und den Hardwarekomponenten während des Startvorgangs. Wie in Fig. 9 dargestellt, ist das SPI-Flash-Gerät 3022 über einen zweiten Multiplexer 3024 mit dem PCH 3018 verbunden.

[0059] Im Allgemeinen ist ein SPI-Flash-Gerät eine Art nichtflüchtiger Speicher, der in elektronischen Geräten wie eingebetteten Systemen, Mikrocontrollern und anderen Hardwarekomponenten verwendet wird. Ein SPI-Flash-Gerät kann Daten speichern, wenn die Stromversorgung unterbrochen wird, und der Zugriff erfolgt über das SPI-Protokoll. SPI-Flash-Speicher sind in verschiedenen Kapazitäten erhältlich und werden für die Speicherung von Firmware, Boot-Sequenzen, Konfigurationsdaten und anderen Informationen verwendet, die über mehrere Stromzyklen hinweg erhalten bleiben müssen. Das SPI-Protokoll ist ein synchrones Kommunikationsprotokoll, das häufig für die Verbindung von Mikrocontrollern, Sensoren und anderen Peripheriegeräten mit einer CPU oder anderen Mikrocontrollern verwendet wird. Es handelt sich um eine Master-SlaveArchitektur, bei der ein Gerät (Master) die Kommunikation mit einem oder mehreren Peripheriegeräten (Slaves) steuert. SPI verwendet ein Taktsignal und mehrere Datenleitungen, um Daten zwischen Geräten zu übertragen. Das Taktsignal synchronisiert die Datenübertragung und die Daten können im Vollduplexmodus ausgetauscht werden, sodass gleichzeitig Daten gesendet und empfangen werden können. Das SPI-Protokoll wird häufig für Aufgaben wie das Lesen und Schreiben in Speichervorrichtungen (wie SPI-Flash), die Steuerung von Peripheriegeräten wie Sensoren und Bildschirmen und die Ermöglichung der Kommunikation zwischen Mikrocontrollern in verschiedenen eingebetteten Systemen verwendet. Im Vergleich zu anderen Kommunikationsprotokollen wie beispielsweise I2C sind möglicherweise mehr Pins erforderlich.

[0060] Beim Hochfahren des Servers sollte eine Validierung der Software- und/oder Hardwarekomponenten durchgeführt werden, um festzustellen, ob sie von Hackern oder betrügerischen Benutzern verändert wurden, die möglicherweise die Firmware des/der Server(s) ändern, um Daten zu stehlen und/oder falschen Datenverkehr zu generieren. Es können Mikrochips mit Sicherheitsprüfungen implementiert werden, die das Betriebssystem und die Hardwarekomponenten des Servers überprüfen können. Insbesondere wird in der vorliegenden Technologie ein Mikrochip aus der ASTxxxx-Chip-3021-Serie von AspeedTech"M für den BMC-Chip 3021 eingesetzt. Es wird davon ausgegangen, dass in diesem Zusammenhang die Kennung xxxx für eine Seriennummer steht, die mit der ASTxxxx-Chipserie verbunden ist. In Ausführungsformen der vorliegenden Technologie kann ein AST2xxx-Chip 3021 verwendet werden, wie z. B. der AST2600. Die vorliegende Technologie implementiert einen Mikrochip aus der CECxxx-Chip-3023-Serie von Microchip 'M für den BIOS-Chip 3023. Es wird davon ausgegangen, dass in diesem Zusammenhang die Kennung xxx auf eine Seriennummer hinweist, die mit der Chip-Serie vom Typ CECxxx verbunden ist. In Ausführungsformen der vorliegenden Technologie wird ein CEC173xChip 3023 implementiert.

[0061] Der AST2xxx-Chip 3021 bietet Sicherheitsfunktionen wie sicheres Hochfahren, Verschlüsselung und Fernauthentifizierung zum Schutz des Servers und seiner Verwaltungsfunktionen. Der AST2xxx-Chip 3021 verwendet einen speziellen Speicherbereich, der Anweisungen einmal schreibt und so ein Überschreiben der Anweisungen verhindert.

[0062] Der CEC173x-Chip 3023 dient als Vertrauensanker und bietet robuste Sicherheitsfunktionen wie hardwarebasierte kryptografische Beschleunigung, sicheres Booten, sichere Schlüsselspeicherung und Verschlüsselungsfunktionen, wodurch der CEC173x-Chip für ein hohes Maß an Datenschutz geeignet ist.

[0063] Sowohl der AST2xxx-Chip 3021 als auch der CEC173x-Chip 3023 sind in die Hauptplatine 3000 integriert. Da sich sowohl der AST2xxx-Chip 3021 als auch der CEC173x-Chip 3023 auf derselben Hauptplatine 3000 befinden, können Endbenutzer die Chip-Auswahl flexibel und anpassungsfähig an die Anforderungen von Servern/Rechenzentren optimieren. Mit anderen Worten: Endbenutzer können wählen, ob der AST2xxx-Chip 3021 oder der CEC173x-Chip angeschlossen werden soll, um den Anforderungen des Endbenutzers am besten gerecht zu werden.

[0064] Jeder der Chips AST2xxx 3021 und CEC173x 3023 kann über einen entsprechenden Jumper 3028, 3029 mit der Hauptplatine 3000 verbunden werden. Eine Host-RST-Leitung 3045

A hes AT 18 609 U1 2026-01-15

Ss N

wird in Kombination mit dem Jumper 3028 verwendet und eine BMC-RST-Leitung 3046 wird in Kombination mit dem Jumper 3029 verwendet. Im Allgemeinen entsprechen die Host-RST-Leitung 3045 und die BMC-RST-Leitung 3046 verdrahteten (Schaltungs-)Kommunikationsleitungen für den Neustart der Befehlsübertragung zum Neustart des Hosts bzw. des BMC.

[0065] In einigen Ausführungen besteht ein Jumper aus einem Paar leitfähiger metallischer Pins oder „Anschlüsse“, die mithilfe einer Plastikkappe oder einer Metallbrücke verbunden und/oder getrennt werden können. Jumper-Verbindungen werden verwendet, um bestimmte Einstellungen und Modi auf Leiterplatten, wie z. B. Hauptplatinen, festzulegen. Sie ermöglichen es den Bedienern, Optionen auszuwählen, ohne dass dafür unbedingt spezielle Software oder Programmierung erforderlich ist. Durch Platzieren oder Entfernen der Jumper-Kappe über den entsprechenden Pins können bestimmte Funktionen oder Konfigurationen selektiv aktiviert oder deaktiviert werden.

[0066] In einigen Fällen können Jumper verwendet werden, um Hardware-Parameter wie Laufwerk-Master/Slave-Einstellungen, Taktfrequenzen, Spannungspegel und Datenübertragungsmodi zu konfigurieren. Bei Festplatten können sie beispielsweise bestimmen, ob eine Festplatte in einer Konfiguration mit zwei Laufwerken als Master oder Slave eingestellt ist. In anderen Fällen kann eine bestimmte Hauptplatine mit einem Jumper zum Löschen der BIOS- oder CMOS-Einstellungen ausgestattet sein, wodurch die Hardware effektiv auf die Standardwerte zurückgesetzt wird. In weiteren Fällen können Jumper bestimmte Funktionen oder Komponenten auf einer Leiterplatte aktivieren oder deaktivieren, wie hier erläutert wird.

[0067] In einigen Ausführungsformen können ein oder mehrere Jumper als Software-Jumper implementiert werden, im Gegensatz zu physischen/Hardware- Jumpern. Man kann sagen, dass ein Software-Jumper die gleichen Funktionen wie ein Hardware-Jumper ermöglichen kann, indem er Softwarebefehle verwendet, ohne dass eine physische Manipulation erforderlich ist. Es wird in Betracht gezogen, dass ein Software-Jumper die Änderung von Konfigurationseinstellungen über Softwareschnittstellen oder -befehle ermöglichen kann, die im Vergleich zu Hardware-Jumpern einfach und aus der Ferne geändert werden können. Dieser virtuelle Ansatz für die Jumper-Funktionalität ermöglicht eine dynamische Neukonfiguration und Anpassung. Sie bieten Flexibilität bei der Anpassung des Systemverhaltens, der Einstellungen und/oder der Betriebsmodi, ohne dass die Bediener auf die physische Hardware zugreifen müssen. Dies vereinfacht die Wartung, Fehlerbehebung und System-Upgrades. In einigen Ausführungsformen kann ein Software-Jumper über einen oder mehrere integrierte BIOS-Befehle implementiert werden.

[0068] Es ist zu beachten, dass der AST2xxx-Chip 3021 mit einem ersten Jumper 3024 und der CEC173x-Chip 3023 mit einem zweiten Jumper 3026 verbunden ist. In dieser Ausführungsform sind die ersten und zweiten Jumper 3028, 3029 physische Steckverbinder mit einer Jumperkappe, die zum Schließen des Stromkreises auf der Hauptplatine 3000 verwendet werden. Der Endbenutzer kann durch Anschließen des jeweiligen Jumpers 3028, 3029 auswählen, ob der AST2xxx- Chip 3021 oder der CEC173x-Chip angeschlossen wird. Insbesondere wird der AST2xxx-Chip 3021 angeschlossen, wenn der erste Jumper 3028 angeschlossen ist. Ebenso wird bei Anschluss des zweiten Jumpers 3029 der CEC173x-Chip angeschlossen. In anderen Ausführungsformen der vorliegenden Technologie ist vorgesehen, dass es sich bei dem ersten und dem zweiten Jumper 3028, 3029 um andere Formen von Steckverbindern handeln kann, ohne dass der Rahmen der vorliegenden Technologie verlassen wird.

[0069] In einigen Ausführungsformen ist ein Serverknoten vorgesehen. Der Serverknoten kann einen Körper umfassen, der eine Hauptplatine aufnimmt. Genauer gesagt umfasst die Hauptplatine (i) ein Lademodul, wie beispielsweise ein BIOS-BMC-Modul, (ii) einen ersten Sicherheitschip, wie beispielsweise den AST2xxx-Chip, und (iii) einen zweiten Sicherheitschip, wie beispielsweise den CEC173x-Chip. Der erste Sicherheitschip ist mit einer ersten Verbindung und einem ersten Jumper auf der Hauptplatine verbunden, und der zweite Sicherheitschip ist mit einer zweiten Verbindung und einem zweiten Jumper auf der Hauptplatine verbunden.

[0070] Während des Betriebs können eine oder mehrere Komponenten der Hauptplatine so konfiguriert werden, dass sie mindestens einen der ersten und zweiten Sicherheitschips verwenden,

A hes AT 18 609 U1 2026-01-15

Ss N

indem mindestens einer der ersten oder zweiten Jumper geschlossen und/oder geöffnet wird. In einigen Ausführungsformen können die eine Komponente oder mehrere Komponenten der Hauptplatine den ersten und zweiten Jumper verwenden, um den ersten und zweiten Sicherheitschip während des Betriebs des Serverknotens selektiv und austauschbar zu verwenden.

[0071] In einigen Ausführungsformen kann die Funktionalität eines oder mehrerer Jumper durch einen Schalter mit einem programmierbaren Element implementiert werden. Der Schalter kann beispielsweise aus Field-Programmable-Gate-Arrays (FPGAs) bestehen, bei denen es sich um integrierte Schaltkreise mit rekonfigurierbarer Hardwarefunktionalität handelt. Im Gegensatz zu herkömmlichen anwendungsspezifischen integrierten Schaltkreisen (ASICs) können FPGAs nach der Herstellung programmiert und neu programmiert werden, sodass eine schnelle Anpassung an verschiedene Rechenaufgaben möglich ist. FPGAs bestehen aus einer Matrix programmierbarer Logikblöcke, die durch konfigurierbare Routing-Kanäle miteinander verbunden sind, sodass Benutzer benutzerdefinierte digitale Schaltkreise oder sogar ganze Prozessoren erstellen können.

[0072] In einigen Ausführungsformen kann die Hauptplatine 3000 so konfiguriert werden, dass sie einen oder mehrere sichere Startmechanismen implementiert. Es sollte beachtet werden, dass sowohl der erste Sicherheitschip als auch der zweite Sicherheitschip jeweils Roots-of-Trust (RoT) umfassen können, die zur Überprüfung der Firmware und/oder zur Erzeugung von Rücksetzsignalen für Anwendungsprozessoren verwendet werden können. Es ist vorgesehen, dass ein erstes RoT des ersten Sicherheitschips oder ein zweites RoT des zweiten Sicherheitschips selektiv verwendet werden kann, je nach den Anforderungen oder der Konfiguration eines ClientSystems.

[0073] In Bezug auf Fig. 10 ist das Subsystem 1000 dargestellt, das ein RoT-Gerät, einen Anwendungsprozessor 1004 und ein Flash-Gerät 1006 umfasst. Im Allgemeinen ist das RoT-Gerät 1002 eine Hardwarekomponente, die zum Speichern von Verschlüsselungsschlüsseln konfiguriert ist, die in einer „Chain-of-Trust“ (CoT) verwendet werden, in der der auszuführende Code zunächst verifiziert wird. In der Computersicherheit wird eine CoT durch die Validierung jeder Hardware- und Softwarekomponente von der Endeinheit bis zum Stammzertifikat erstellt. Dadurch soll sichergestellt werden, dass nur vertrauenswürdige Software und Hardware verwendet werden kann, während gleichzeitig die Flexibilität erhalten bleibt.

[0074] Wenn der Code während des Prüfvorgangs zu einem bestimmten Zeitpunkt und/oder bei einem bestimmten Serverstatus gültig/legitim ist, kann die kryptografische Signatur vom RoTGerät 1002 berechnet und verifiziert werden. Bei diesem Vorgang werden ein Paar aus öffentlichem und privatem Schlüssel verwendet — der private Schlüssel wird zur Erzeugung der Signatur verwendet und der öffentliche Schlüssel wird zur Verifizierung der Korrektheit der Signatur verwendet (d. h., dass die signierte Datei nicht geändert wurde). Einerseits wird der Zugriff auf den privaten Schlüssel in einer Umgebung, die Signaturen generiert, kontrolliert oder „geheim“ gehalten. Andererseits wird der öffentliche Schlüssel auf das RoT-Gerät 1002 geschrieben und von der Hardware zur Firmware-Verifizierung verwendet.

[0075] Zusätzlich oder alternativ kann das RoT-Gerät 1002 so konfiguriert werden, dass es Datenverschlüsselungs- und/oder Entschlüsselungsmechanismen (ohne Offenlegung der Schlüssel), Schlüsselgenerierungsmechanismen, Schlüsselwiderrufmechanismen, die Speicherung zumindest einiger Starteinstellungen und Ähnliches ausführt. Obwohl das RoT-Gerät 1002 als „sicher“ gilt - d. h., das Abrufen kryptografischer Daten vom Gerät ist komplex - haben die Entwickler der vorliegenden Technologie erkannt, dass es aus Sicherheitsgründen vorteilhaft sein kann, private Schlüssel nicht in RoT-Geräten zu speichern.

[0076] Es ist vorgesehen, dass ein einmal programmierbares (OTP) Speichermedium auch für die Speicherung kryptografischer Daten und Hardware-Einstellungen verwendet werden kann. Je nach spezifischer Implementierung eines RoT-Geräts können auch Hardware-Bootstrap und andere Einstellungen in einem entsprechenden OTP-Speichermedium gespeichert werden. In einigen Implementierungen können nach der anfänglichen OTP-Bereitstellung Schreibvorgänge auf konfigurierbare Bereiche des OTP-Speichermediums ausgeführt werden, um Schlüsselwiderruf-

A hes AT 18 609 U1 2026-01-15

Ss N

mechanismen zu unterstützen.

[0077] In einigen Ausführungsformen ist vorgesehen, dass die RoT-Vorrichtung 1002 verwendet werden kann, um die Ausführung von nicht vertrauenswürdigem/nicht verifiziertem Code auf einer oder mehreren Komponenten der Hauptplatine 3000 und/oder des Subsystems 1000 zu verhindern. Zu diesem Zweck kann das RoT-Gerät 1002 während der Einschaltphase ein Rücksetzsignal für den Anwendungsprozessor 1004, wie z. B. ein BMC oder ein Hostgerät, erzeugen, wodurch die CPU des Anwendungsprozessors 1004 nicht ausgeführt werden kann. Darüber hinaus kann das RoT-Gerät 1002 Daten aus der Firmware des Anwendungsprozessors 1004 lesen, Signaturen generieren und eine Überprüfung anhand der Schlüssel im OTP-Speichergerät durchführen. In Fällen, in denen die Überprüfung fehlschlägt, kann das RoT-Gerät 1002 unter anderem ein Golden Image (unveränderbare Firmware, die als sicher bekannt ist) in das SPI- Image des Anwendungsprozessors 1004 programmieren. Zusätzlich oder alternativ kann das RoT-Gerät 1002 über eine I2C-Schnittstelle Signale zur Meldung des aktuellen Verifizierungsstatus an externe Subsysteme wie z. B. ein BMC übertragen.

[0078] Modifikationen und Verbesserungen der oben beschriebenen Implementierungen der vorliegenden Technologie können für Fachleute auf diesem Gebiet offensichtlich werden. Die vorstehende Beschreibung soll beispielhaft und nicht einschränkend sein. Der Umfang der vorliegenden Technologie soll daher ausschließlich durch den Umfang der beigefügten Ansprüche begrenzt werden.

Claims (6)

A hes AT 18 609 U1 2026-01-15 Ss N Ansprüche

1. Ein Serverknoten, umfassend: Ein Gehäuse, das einen Serverknoten-Körper zum Unterbringen einer Hauptplatine enthält; wobei die Hauptplatine (i) ein BIOS \ BMC Lademodul (i)einen ersten Sicherheitschip eines ASTXXXX Typs und (il) einen zweiten Sicherheitschip eines CECXXX-Typs aufweist; wobei der erste Sicherheitschip und der zweite Sicherheitschip über einen Schalter mit dem BIOS \ BMC Lademodul verbunden sind; wobei der Schalter so konfiguriert ist, dass er den Betrieb des ersten und des zweiten Sicherheitschips selektiv aktiviert.

2. Serverknoten nach Anspruch 1, wobei der Schalter einen ersten Jumper, der mit dem ersten Sicherheitschip verbunden ist, und einen zweiten Jumper, der mit dem zweiten Sicherheitschip verbunden ist, umfasst.

3. Serverknoten nach Anspruch 1, wobei der Schalter ein programmierbares Element umfasst.

4. Serverknoten nach Anspruch 3, wobei das programmierbare Element ein Field-Programmable-Gate-Array (FPGA) ist.

5. Serverknoten nach Anspruch 2, wobei der erste Jumper ein erster Hardware-Jumper und der zweite Jumper ein zweiter Hardware-Jumper ist.

6. Serverknoten nach Anspruch 2, wobei der erste Jumper ein erster Software-Jumper und der zweite Jumper ein zweiter Software-Jumper ist.

Hierzu 10 Blatt Zeichnungen