Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gurewitsch ReinaldofiledCriticalGurewitsch Reinaldo
Priority to ARP160101509ApriorityCriticalpatent/AR104661A1/es
Publication of AR104661A1publicationCriticalpatent/AR104661A1/es
Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers
(AREA)
Abstract
Un multiplicador de frecuencia ultra-rápido, capaz de multiplicar una señal de entrada de frecuencia fs, por un número programable N, habiendo transcurrido un solo ciclo de la misma, sin necesidad de esperar que la frecuencia de salida multiplicada se estabilice durante varios segundos como ocurre en los multiplicadores PLL (Phase Locked Loop).
ARP160101509A2016-05-262016-05-26Multiplicador de frecuencia ultra rápido
AR104661A1
(es)