WO2001023977A3 - Controleur de carte de reseau pc possedant des capacites evoluees de remise a zero de gestion de puissance - Google Patents

Controleur de carte de reseau pc possedant des capacites evoluees de remise a zero de gestion de puissance Download PDF

Info

Publication number
WO2001023977A3
WO2001023977A3 PCT/US2000/026070 US0026070W WO0123977A3 WO 2001023977 A3 WO2001023977 A3 WO 2001023977A3 US 0026070 W US0026070 W US 0026070W WO 0123977 A3 WO0123977 A3 WO 0123977A3
Authority
WO
WIPO (PCT)
Prior art keywords
power management
registers
reset
controller
card controller
Prior art date
Application number
PCT/US2000/026070
Other languages
English (en)
Other versions
WO2001023977A2 (fr
WO2001023977A9 (fr
Inventor
Yishao Max Huang
James Lam
Rajesh B Koilada
Jeng-Luen Allen Li
Original Assignee
O2Micro Int Ltd
Yishao Max Huang
James Lam
Rajesh B Koilada
Li Jeng Luen Allen
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by O2Micro Int Ltd, Yishao Max Huang, James Lam, Rajesh B Koilada, Li Jeng Luen Allen filed Critical O2Micro Int Ltd
Priority to AU76068/00A priority Critical patent/AU7606800A/en
Publication of WO2001023977A2 publication Critical patent/WO2001023977A2/fr
Publication of WO2001023977A3 publication Critical patent/WO2001023977A3/fr
Publication of WO2001023977A9 publication Critical patent/WO2001023977A9/fr

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)
  • Power Sources (AREA)

Abstract

Contrôleur de carte d'expansion de réseau PC de gestion de puissance comprenant un circuit de remise à zéro permettant de remettre à zéro les registres de validation de gestion de puissance pendant une période de remise à zéro, ce qui fait en sorte que les registres PME identifient correctement les capacités de gestion de puissance du contrôleur. Une fois que les registres PME sont remis à zéro, une instruction peut modifier l'état des registres à partir d'un état de remise à zéro comportant des défauts jusqu'à un état supportant des capacités évoluées de gestion de puissance, par exemple des fonctions de réveil. De plus, ce contrôleur comporte un circuit de blocage servant à empêcher des signaux de remise à zéro classiques de remettre à zéro les registres de gestion de puissance et les registres propriétaires si le registre PME reçoit l'instruction de changer d'état, ce qui préserve les données contenues dans ces registres de gestion de puissance et propriétaires d'événements de remise à zéro futurs. Ce contrôleur répond à des spécifications évoluées de gestion de puissance sans qu'il soit nécessaire d'effectuer un apport supplémentaire de broches ou de réaffecter la fonctionnalité des broches, de sorte qu'on peut le mettre en application dans un système informatique courant sans réinstrumenter ou réimplanter le circuit de carte système et les schémas électroniques.
PCT/US2000/026070 1999-09-29 2000-09-22 Controleur de carte de reseau pc possedant des capacites evoluees de remise a zero de gestion de puissance WO2001023977A2 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
AU76068/00A AU7606800A (en) 1999-09-29 2000-09-22 Pc card controller with advanced power management reset capabilities

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15681199P 1999-09-29 1999-09-29
US60/156,811 1999-09-29

Publications (3)

Publication Number Publication Date
WO2001023977A2 WO2001023977A2 (fr) 2001-04-05
WO2001023977A3 true WO2001023977A3 (fr) 2001-08-30
WO2001023977A9 WO2001023977A9 (fr) 2001-09-20

Family

ID=22561191

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/US2000/026070 WO2001023977A2 (fr) 1999-09-29 2000-09-22 Controleur de carte de reseau pc possedant des capacites evoluees de remise a zero de gestion de puissance

Country Status (3)

Country Link
AU (1) AU7606800A (fr)
TW (1) TW499636B (fr)
WO (1) WO2001023977A2 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW556421B (en) 2002-08-15 2003-10-01 Htc Corp Circuit and operating method for integrated interface of PDA and wireless communication system

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5008846A (en) * 1988-11-30 1991-04-16 Kabushiki Kaisha Toshiba Power and signal supply control device
US5019996A (en) * 1988-08-29 1991-05-28 Advanced Micro Devices, Inc. Programmable power supply level detection and initialization circuitry
US5396635A (en) * 1990-06-01 1995-03-07 Vadem Corporation Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system
US5630090A (en) * 1994-01-05 1997-05-13 Norand Corporation Apparatus for and methods of providing a safe-stop mode for a microprocessor operating in a PSRAM-memory environment
US5809312A (en) * 1994-09-30 1998-09-15 Cypress Semiconductor Corp. Power-on reset control circuit
US5878264A (en) * 1997-07-17 1999-03-02 Sun Microsystems, Inc. Power sequence controller with wakeup logic for enabling a wakeup interrupt handler procedure
US6085327A (en) * 1998-04-10 2000-07-04 Tritech Microelectronics, Ltd. Area-efficient integrated self-timing power start-up reset circuit with delay of the start-up reset until the system clock is stabilized

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5019996A (en) * 1988-08-29 1991-05-28 Advanced Micro Devices, Inc. Programmable power supply level detection and initialization circuitry
US5008846A (en) * 1988-11-30 1991-04-16 Kabushiki Kaisha Toshiba Power and signal supply control device
US5396635A (en) * 1990-06-01 1995-03-07 Vadem Corporation Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system
US5630090A (en) * 1994-01-05 1997-05-13 Norand Corporation Apparatus for and methods of providing a safe-stop mode for a microprocessor operating in a PSRAM-memory environment
US5809312A (en) * 1994-09-30 1998-09-15 Cypress Semiconductor Corp. Power-on reset control circuit
US5878264A (en) * 1997-07-17 1999-03-02 Sun Microsystems, Inc. Power sequence controller with wakeup logic for enabling a wakeup interrupt handler procedure
US6085327A (en) * 1998-04-10 2000-07-04 Tritech Microelectronics, Ltd. Area-efficient integrated self-timing power start-up reset circuit with delay of the start-up reset until the system clock is stabilized

Also Published As

Publication number Publication date
AU7606800A (en) 2001-04-30
WO2001023977A2 (fr) 2001-04-05
TW499636B (en) 2002-08-21
WO2001023977A9 (fr) 2001-09-20

Similar Documents

Publication Publication Date Title
CA2332298A1 (fr) Fond de panier a configuration multiple
CA2325158A1 (fr) Ordinateur a memoire a tores avec fonction de minuterie
WO2002054212A3 (fr) Dispositif peripherique d'ordinateur exploitable meme en cas de suspension du fonctionnement du processeur central
AU1817699A (en) Wagering system with improved communication between host computers and remote terminals
GB2349965A (en) Memory module including a memory module controller
AU1127201A (en) The control method and system and the sense organs test method and system based on electrical steady state induced response
GB2399437A (en) Multiple trust modes for handling data
WO2004046916A3 (fr) Types d'exception au sein d'un systeme de traitement securise
EP0871178A3 (fr) Circuit intégré avec circuit de commande en mode d'attente pour mémoire
WO2003027817A3 (fr) Systeme de gestion d'alimentation permettant de selectionner un etat d'alimentation pour un systeme informatique de reseau en fonction d'une charge
WO2001029656A3 (fr) Architecture a descripteur d'acces direct memoire (dma) en liste chainee
AU2750601A (en) System management memory for system management interrupt handler is integrated into memory controller, independent of bios and operating system
AU2001252312A1 (en) Connecting access points in wireless telecommunication systems
WO2002025957A3 (fr) Module memoire et composant memoire a auto test integre
WO2002071246A3 (fr) Appareil de contrôle des accès dans un processeur de données
AU2003222411A1 (en) Access to a wide memory
WO2001057660A3 (fr) Rom virtuelle permettant d'enumerer des dispositifs
AU6705700A (en) Smart card architecture incorporating peripherals
WO2003017075A3 (fr) Microprocesseur presentant plusieurs modes sommeil, et appareil d'emulation pour ledit microprocesseur
WO2003034202A3 (fr) Configuration a la volee d'un dispositif electronique avec sous-modules raccordables
EP1434121A3 (fr) Techniques permettant d'assurer la sécurité d'un dispositif à faible empreinte par utilisation d'une barrière de contexte
WO2001048493A3 (fr) Bascule de balayage faible puissance
WO2004044952A3 (fr) Circuit integre a configuration automatique des connexions des broches
WO2001067804A3 (fr) Architecture pour dispositif d'acces
WO2001023977A3 (fr) Controleur de carte de reseau pc possedant des capacites evoluees de remise a zero de gestion de puissance

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CR CU CZ DE DK DM DZ EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ PL PT RO RU SD SE SG SI SK SL TJ TM TR TT TZ UA UG US UZ VN YU ZA ZW

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE BF BJ CF CG CI CM GA GN GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
AK Designated states

Kind code of ref document: A3

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CR CU CZ DE DK DM DZ EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ PL PT RO RU SD SE SG SI SK SL TJ TM TR TT TZ UA UG US UZ VN YU ZA ZW

AL Designated countries for regional patents

Kind code of ref document: A3

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE BF BJ CF CG CI CM GA GN GW ML MR NE SN TD TG

AK Designated states

Kind code of ref document: C2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CR CU CZ DE DK DM DZ EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ PL PT RO RU SD SE SG SI SK SL TJ TM TR TT TZ UA UG US UZ VN YU ZA ZW

AL Designated countries for regional patents

Kind code of ref document: C2

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE BF BJ CF CG CI CM GA GN GW ML MR NE SN TD TG

COP Corrected version of pamphlet

Free format text: PAGES 1/5-5/5, DRAWINGS, REPLACED BY NEW PAGES 1/4-4/4; DUE TO LATE TRANSMITTAL BY THE RECEIVING OFFICE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
REG Reference to national code

Ref country code: DE

Ref legal event code: 8642

122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP